JP5676189B2 - シフト・レジスタおよびゲートライン駆動装置 - Google Patents
シフト・レジスタおよびゲートライン駆動装置 Download PDFInfo
- Publication number
- JP5676189B2 JP5676189B2 JP2010213511A JP2010213511A JP5676189B2 JP 5676189 B2 JP5676189 B2 JP 5676189B2 JP 2010213511 A JP2010213511 A JP 2010213511A JP 2010213511 A JP2010213511 A JP 2010213511A JP 5676189 B2 JP5676189 B2 JP 5676189B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- signal terminal
- thin film
- film transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 claims description 165
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
- H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
Description
シフト・レジスタは、
ゲートがプルアップノードとなる第1のノードに接続され、ソースがクロック信号端子に接続され、ドレーンが本段の出力端子に接続される第1の薄膜トランジスタと、
ゲートが下段のフィードバック信号端子に接続され、ソースが前記第1のノードに接続され、ドレーンがローレベル信号端子に接続される第2の薄膜トランジスタと、
ゲートが下段のフィードバック信号端子に接続され、ソースがプルダウンノードとなる第2のノードに接続され、ドレーンがローレベル信号端子に接続される第3の薄膜トランジスタと、
前記第1のノードと本段の出力端子との間に接続されるコンデンサと、
上段のトリガー信号端子とクロック信号端子と前記第1のノードとの間に接続され、且つ本段のフィードバック信号端子と本段のトリガー信号端子とに接続されるフィードバックモジュールと、
クロック信号端子と前記フィードバックモジュールと本段の出力端子との間に接続され、且つローレベル信号端子に接続されるオン/オフモジュールと、を備え、
前記フィードバックモジュールは上段のフィードバックモジュールのトリガー信号とクロック信号を受信して前記第1のノードのレベルをプルアップし、且つ上段のシフト・レジスタにフィードバック信号を出力し、下段のフィードバックモジュールにトリガー信号を出力し、前記オン/オフモジュールは、本段のシフト・レジスタが動作しない時に、本段のシフト・レジスタの出力端子をローレベルに保持される。
直列に接続された複数のシフト・レジスタを備えるゲートライン駆動装置であって、
前記シフト・レジスタは、
ゲートがプルアップノードとなる第1のノードに接続され、ソースがクロック信号端子に接続され、ドレーンが本段の出力端子に接続される第1の薄膜トランジスタと、
ゲートが下段のフィードバック信号端子に接続され、ソースが前記第1のノードに接続され、ドレーンがローレベル信号端子に接続される第2の薄膜トランジスタと、
ゲートが下段のフィードバック信号端子に接続され、ソースがプルダウンノードとなる第2のノードに接続され、ドレーンがローレベル信号端子に接続され、前述第2のノードが本段の出力端に接続される第3の薄膜トランジスタと、
前記第1のノードと本段の出力端子との間に接続されるコンデンサと、
上段のトリガー信号端子とクロック信号端子と前記第1のノードとの間に接続され、且つ本段のフィードバック信号端子と本段のトリガー信号端子とに接続されるフィードバックモジュールと、
クロック信号端子、前記フィードバックモジュールと本段の出力端子に接続され、且つローレベル信号端子に接続されるオン/オフモジュールと、を備え、
前記フィードバックモジュールは上段のフィードバックモジュールのトリガー信号とクロック信号を受信して前記第1のノードのレベルをプルアップし、且つ上段のシフト・レジスタにフィードバック信号を出力し、下段のフィードバックモジュールにトリガー信号を出力し、前記オン/オフモジュールは、本段のシフト・レジスタが動作しない時に、本段のシフト・レジスタの出力端子をローレベルに保持することを特徴とするゲートライン駆動装置。
以下は図面と実施例を通じて本発明の技術方案をさらに詳細に説明する。
図6は本実施例に係わる信号の概略図である。T1、T2、T3、及びT4という四つの段階に分けることができる。
図7における太くされた部分に示すように、Qa(n-1)=1、即ち第1のトリガー信号端子がハイレベルであるため、第4の薄膜トランジスタがオンされると共に、CLKB=1、即ち第2のクロック信号がハイレベルであるため、第5の薄膜トランジスタM5がオンされ、又Qb(n-1)=1、即ち第2のトリガー信号端子がハイレベルであるので、第1のノードQaがハイレベルにプルアップされ、即ちQa=1となり、且つ記憶コンデンサC1によって第1のノードQaがハイレベルに保持される。しかしながら、この時にCLKB=1となるので、第10の薄膜トランジスタM10がオンされて、本段の出力端子outputをそのままローレベルに保持させ、即ちOUTN=0にする。この時に、本段のシフト・レジスタはオフ状態となる。
図8における太くされた部分に示すように、T1段階においてQa=1であるので、第1の薄膜トランジスタM1がオンされ、この時にCLK=1となるので、本段の出力端子outputがハイレベルとなり、即ちOUTN=1となる。この時に本段のシフト・レジスタはオン状態となる。それと同時に、第1のノードQa=1となるので、第6の薄膜トランジスタM6がオンされ、それにCLK=1となるので、フィードバックノードQbがハイレベルとなる、即ちQb=1となる。この段階において、ノードQaとQbが下段のシフト・レジスタに二つのトリガー信号を出力することで、下段のシフト・レジスタがこの二つのトリガー信号によってオンされることができる。更に、上段のシフト・レジスタをオフにするように、ノードQbを通じて上段のシフト・レジスタにフィードバック信号を出力することができる。
図9における太くされた部分に示すように、Qb(n+1)=1、即ち下段のフィードバック信号端子がハイレベルであるので、この時に第2の薄膜トランジスタM2と第3の薄膜トランジスタM3がオンされることができる。第3の薄膜トランジスタM3のオンによって本段の出力端子outputがローレベルになり、即ちOUTN=0になる。この時に本段のシフト・レジスタはオフ状態となる。第2の薄膜トランジスタM2のオンによって第1のノードQaがローレベルになり、即Qa=0になる。このように、第1の薄膜トランジスタM1をそのままオフさせて、本段の出力端子outputがローレベルとなることを保証する。これだけでなく、CLKB=1となるので、第7の薄膜トランジスタM7がオンされて、第12の薄膜トランジスタM12と第14の薄膜トランジスタM14とがオンされる。この時にQb(n-1)=0となるので、第12の薄膜トランジスタM12がオンされた後にも、第1のノードQaをローレベルにすることができる。更に、第14の薄膜トランジスタM14がローレベル信号端子VGLに接続されるため、第14の薄膜トランジスタM14がオンされた後に、第3のノードQbをローレベルにすることができる。このように、ノードQaとQbは、下段のシフト・レジスタのオンと上段のシフト・レジスタのオフをトリガーすることができない。
図10における太くされた部分に示すように、CLK=1なので、第9の薄膜トランジスタM9をオンして、第11の薄膜トランジスタM11、第13の薄膜トランジスタM13、及び第15の薄膜トランジスタM15をオンさせる。第11の薄膜トランジスタM11がローレベル信号端子VGLに接続されるので、本段の出力端子outputをローレベルに保持し、即ちOUTN=0に保持する。この時に本段のシフト・レジスタはオフ状態となる。しかも、第13の薄膜トランジスタM13をオンした後に第1のノードQaをローレベルに保持し、第15の薄膜トランジスタM15をオンした後に第3のノードQbをローレベルに保持して、更に本段の出力端子outputがローレベルを安定に出力することを保持する。
以上は本発明の具体的な実施形態にすぎない。本発明が保護した範囲はこれに限定されなく、当業者は本発明に記載の技術範囲内で、その変更又は取替えを容易に想到しうる。その変更又は取替えは本発明が保護した範囲内にある。従って、本発明が保護した範囲は請求項に記載の保護範囲を基本とするのである。
Q 第2のノード
M1 第1の薄膜トランジスタ
M2 第2の薄膜トランジスタ
M3 第3の薄膜トランジスタ
C1 コンデンサ
1 フィードバックモジュール
2 オン/オフモジュール
Claims (8)
- シフト・レジスタであって、
ゲートがプルアップノードとなる第1のノードに接続され、ソースが第1のクロック信号端子(CLK)に接続され、ドレーンが本段の出力端子に接続される第1の薄膜トランジスタと、
ゲートが下段のフィードバック信号端子に接続され、ソースが前記第1のノードに接続され、ドレーンがローレベル信号端子に接続される第2の薄膜トランジスタと、
ゲートが下段のフィードバック信号端子に接続され、ソースがプルダウンノードとなる第2のノードに接続され、ドレーンがローレベル信号端子に接続され、前述第2のノードが本段の出力端に接続される第3の薄膜トランジスタと、
前記第1のノードと本段の出力端子との間に接続されるコンデンサと、
上段の第1のトリガー信号端子(Qa(n−1))及び第2のトリガー信号端子(Qb(n−1))と、第1のクロック信号端子(CLK)及び第2のクロック信号端子(CLKB)と、前記第1のノードに接続され、且つ本段のフィードバック信号端子と本段のトリガー信号端子とに接続されるフィードバックモジュールと、
第1及び第2のクロック信号端子と前記フィードバックモジュールと本段の出力端子に接続され、且つローレベル信号端子に接続されるオン/オフモジュールと、を備え、
前記フィードバックモジュールは上段のフィードバックモジュールの第1及び第2のトリガー信号と第2のクロック信号を受信して前記第1のノードのレベルをプルアップし、且つ上段のシフト・レジスタにフィードバック信号を出力し、下段のフィードバックモジュールに第1及び第2のトリガー信号を出力し、前記オン/オフモジュールは、本段のシフト・レジスタが動作しない時に、本段のシフト・レジスタの出力端子をローレベルに保持し、
前記フィードバックモジュールは、
ゲートが上段のフィードバックモジュールの第1のトリガー信号端子に接続され、ソースが第5の薄膜トランジスタのゲートに接続され、ドレーンが第2のクロック信号端子に接続される第4の薄膜トランジスタと、
ゲートが第4の薄膜トランジスタのソースに接続され、ソースが前記第1のノードに接続され、ドレーンが上段のフィードバックモジュールの第2のトリガー信号端子に接続される第5の薄膜トランジスタと、
ゲートが前記第1のノードに接続され、ソースが前記第1のクロック信号端子に接続され、ドレーンが本段のフィードバックノードとなる第3のノードに接続される第6の薄膜トランジスタとをさらに備える
ことを特徴とするシフト・レジスタ。 - 前記オン/オフモジュールは、
ゲートとドレーンとが共に接続されて前記第2のクロック信号端子に接続され、ソースが第2のオン/オフモジュールと第3のオン/オフモジュールとに接続される第7の薄膜トランジスタと、ゲートが前記第2のクロック信号端子に接続され、ソースがインターロックノードとなる第4のノードに接続され、ドレーンがローレベル信号端子に接続される第8の薄膜トランジスタと、ゲートとソースとが共に接続されて前記第1のクロック信号端子に接続され、ドレーンが前記第4のノードに接続される第9の薄膜トランジスタとを有し、後述の第1のオン/オフモジュール、第2のオン/オフモジュールおよび第3のオン/オフモジュールを制御する第1段のオン/オフモジュールと、
ゲートが前記第2のクロック信号端子に接続され、ソースが前記第2のノードに接続され、ドレーンがローレベル信号端子に接続される第10の薄膜トランジスタと、ゲートが前記第4のノードに接続され、ソースが前記第2のノードに接続され、ドレーンがローレベル信号端子に接続される第11の薄膜トランジスタとを有し、本段のシフト・レジスタが動作しない時に、本段の出力端子をローレベルに保持する第1のオン/オフモジュールと、
ゲートが第7の薄膜トランジスタのソースに接続され、ソースが前記第1のノードに接続され、ドレーンが上段のフィードバックモジュールに接続される第12の薄膜トランジスタと、ゲートが前記第4のノードに接続され、ソースが前記第2のノードに接続され、ドレーンが前記第1のノードに接続される第13の薄膜トランジスタとを有し、本段のシフト・レジスタが動作しない時に、前記第1のノードをローレベルに保持する第2のオン/オフモジュールと、
ゲートが第7の薄膜トランジスタのソースに接続され、ソースが前記第3のノードに接続され、ドレーンがローレベル信号端子に接続される第14の薄膜トランジスタと、ゲートが前記第4のノードに接続され、ソースが前記第3のノードに接続され、ドレーンがローレベル信号端子に接続される第15の薄膜トランジスタとを有し、本段のシフト・レジスタが動作しない時に前記第3のノードをローレベルに保持する第3のオン/オフモジュールと、備える
ことを特徴とする請求項1に記載のシフト・レジスタ。 - ゲートがオン/オフ信号端子に接続され、ソースが前記第1のノードに接続され、ドレーンがローレベル信号端子に接続される第16の薄膜トランジスタをさらに備える
ことを特徴とする請求項1または請求項2に記載のシフト・レジスタ。 - ゲートがオン/オフ信号端子に接続され、ソースがリセット信号端子に接続され、ドレーンが前記第2のノードに接続される第17の薄膜トランジスタを更に備える
ことを特徴とする請求項1または請求項2に記載のシフト・レジスタ。 - 直列に接続された複数のシフト・レジスタを備えるゲートライン駆動装置であって、
前記シフト・レジスタは、
ゲートがプルアップノードとなる第1のノードに接続され、ソースが第1のクロック信号端子に接続され、ドレーンが本段の出力端子に接続される第1の薄膜トランジスタと、
ゲートが下段のフィードバック信号端子に接続され、ソースが前記第1のノードに接続され、ドレーンがローレベル信号端子に接続される第2の薄膜トランジスタと、
ゲートが下段のフィードバック信号端子に接続され、ソースがプルダウンノードとなる第2のノードに接続され、ドレーンがローレベル信号端子に接続され、前述第2のノードが本段の出力端に接続される第3の薄膜トランジスタと、
前記第1のノードと本段の出力端子との間に接続されるコンデンサと、
上段の第1のトリガー信号端子及び第2のトリガー信号端子と、前記第1のクロック信号端子及び第2のクロック信号端子と、前記第1のノードに接続され、且つ本段のフィードバック信号端子と本段のトリガー信号端子とに接続されるフィードバックモジュールと、
第1及び第2のクロック信号端子と前記フィードバックモジュールと本段の出力端子との間に接続され、且つローレベル信号端子に接続されるオン/オフモジュールと、を備え、
前記フィードバックモジュールは上段のフィードバックモジュールの第1及び第2のトリガー信号と第2のクロック信号を受信して前記第1のノードのレベルをプルアップし、且つ上段のシフト・レジスタにフィードバック信号を出力し、下段のフィードバックモジュールにトリガー信号を出力し、前記オン/オフモジュールは、本段のシフト・レジスタが動作しない時に、本段のシフト・レジスタの出力端子をローレベルに保持し、
前記フィードバックモジュールは、
ゲートが上段のフィードバックモジュールの前記第1のトリガー信号端子に接続され、ソースが第5の薄膜トランジスタのゲートに接続され、ドレーンが前記第2のクロック信号端子に接続される第4の薄膜トランジスタと、
ゲートが第4の薄膜トランジスタのソースに接続され、ソースが前記第1のノードに接続され、ドレーンが上段のフィードバックモジュールの第2のトリガー信号端子に接続される第5の薄膜トランジスタと、
ゲートが前記第1のノードに接続され、ソースが前記第1のクロック信号端子に接続され、ドレーンが本段のフィードバックノードとなる第3のノードに接続される第6の薄膜トランジスタとをさらに備える
ことを特徴とするゲートライン駆動装置。 - 前記オン/オフモジュールは、
ゲートとドレーンとが共に接続されて前記第2のクロック信号端子に接続され、ソースが第2のオン/オフモジュールと第3のオン/オフモジュールとに接続される第7の薄膜トランジスタと、ゲートが前記第2のクロック信号端子に接続され、ソースがインターロックノードとなる第4のノードに接続され、ドレーンがローレベル信号端子に接続される第8の薄膜トランジスタと、ゲートとソースとが共に接続されて前記第1のクロック信号端子に接続され、ドレーンが前記第4のノードに接続される第9の薄膜トランジスタとを有し、後述の第1のオン/オフモジュール、第2のオン/オフモジュールおよび第3のオン/オフモジュールを制御する第1段のオン/オフモジュールと、
ゲートが前記第2のクロック信号端子に接続され、ソースが前記第2のノードに接続され、ドレーンがローレベル信号端子に接続される第10の薄膜トランジスタと、ゲートが前記第4のノードに接続され、ソースが前記第2のノードに接続され、ドレーンがローレベル信号端子に接続される第11の薄膜トランジスタとを有し、本段のシフト・レジスタが動作しない時に、本段の出力端子をローレベルに保持する第1のオン/オフモジュールと、
ゲートが第7の薄膜トランジスタのソースに接続され、ソースが前記第1のノードに接続され、ドレーンが上段のフィードバックモジュールに接続される第12の薄膜トランジスタと、ゲートが前記第4のノードに接続され、ソースが前記第2のノードに接続され、ドレーンが前記第1のノードに接続される第13の薄膜トランジスタとを有し、本段のシフト・レジスタが動作しない時に、前記第1のノードをローレベルに保持する第2のオン/オフモジュールと、
ゲートが第7の薄膜トランジスタのソースに接続され、ソースが前記第3のノードに接続され、ドレーンがローレベル信号端子に接続される第14の薄膜トランジスタと、ゲートが前記第4のノードに接続され、ソースが前記第3のノードに接続され、ドレーンがローレベル信号端子に接続される第15の薄膜トランジスタとを有し、本段のシフト・レジスタが動作しない時に前記第3のノードをローレベルに保持する第3のオン/オフモジュールと、を備える
ことを特徴とする請求項5に記載のゲートライン駆動装置。 - 前記シフト・レジスタは、
ゲートがオン/オフ信号端子に接続され、ソースが前記第1のノードに接続され、ドレーンがローレベル信号端子に接続される第16の薄膜トランジスタをさらに備える
ことを特徴とする請求項5または請求項6に記載のゲートライン駆動装置。 - 前記シフト・レジスタは、
ゲートがオン/オフ信号端子に接続され、ソースがリセット信号端子に接続され、ドレーンが前記第2のノードに接続される第17の薄膜トランジスタを更に備える
ことを特徴とする請求項5または請求項6に記載のゲートライン駆動装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910093182.0 | 2009-09-25 | ||
CN2009100931820A CN102034553B (zh) | 2009-09-25 | 2009-09-25 | 移位寄存器及其栅线驱动装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011070761A JP2011070761A (ja) | 2011-04-07 |
JP2011070761A5 JP2011070761A5 (ja) | 2013-09-19 |
JP5676189B2 true JP5676189B2 (ja) | 2015-02-25 |
Family
ID=43780394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010213511A Active JP5676189B2 (ja) | 2009-09-25 | 2010-09-24 | シフト・レジスタおよびゲートライン駆動装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8275089B2 (ja) |
JP (1) | JP5676189B2 (ja) |
KR (1) | KR101194602B1 (ja) |
CN (1) | CN102034553B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102651186B (zh) * | 2011-04-07 | 2015-04-01 | 北京京东方光电科技有限公司 | 移位寄存器及栅线驱动装置 |
CN102708926B (zh) * | 2012-05-21 | 2015-09-16 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、移位寄存器、显示装置和驱动方法 |
JP6116664B2 (ja) * | 2013-03-21 | 2017-04-19 | シャープ株式会社 | シフトレジスタ |
JPWO2014208123A1 (ja) | 2013-06-28 | 2017-02-23 | シャープ株式会社 | 単位シフトレジスタ回路、シフトレジスタ回路、単位シフトレジスタ回路の制御方法及び表示装置 |
CN103489484B (zh) * | 2013-09-22 | 2015-03-25 | 京东方科技集团股份有限公司 | 一种移位寄存器单元及栅极驱动电路 |
CN105096803B (zh) * | 2015-08-26 | 2017-11-14 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 |
KR102407980B1 (ko) * | 2015-10-27 | 2022-06-14 | 엘지디스플레이 주식회사 | 쉬프트레지스터 및 이를 포함하는 표시장치 |
TWI637371B (zh) * | 2017-12-28 | 2018-10-01 | 友達光電股份有限公司 | 移位暫存電路 |
CN111210752A (zh) * | 2020-01-20 | 2020-05-29 | 合肥京东方光电科技有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 |
CN111261108A (zh) * | 2020-02-11 | 2020-06-09 | 深圳市华星光电半导体显示技术有限公司 | 栅极驱动电路 |
CN114203123B (zh) * | 2021-11-25 | 2022-12-06 | 北京奕斯伟计算技术股份有限公司 | 自反馈补偿电路及监控补偿方法、显示面板、显示装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4302830C1 (de) * | 1993-01-27 | 1994-03-03 | Siemens Ag | Rückgekoppeltes Schieberegister zum Erzeugen von Pseudozufallszahlenfolgen darstellenden digitalen Signalen |
KR100281336B1 (ko) * | 1998-10-21 | 2001-03-02 | 구본준 | 쉬프트 레지스터 회로 |
US8605027B2 (en) * | 2004-06-30 | 2013-12-10 | Samsung Display Co., Ltd. | Shift register, display device having the same and method of driving the same |
JP4644087B2 (ja) * | 2005-09-29 | 2011-03-02 | 株式会社 日立ディスプレイズ | シフトレジスタ回路及びそれを用いた表示装置 |
KR101154338B1 (ko) * | 2006-02-15 | 2012-06-13 | 삼성전자주식회사 | 쉬프트 레지스터와, 이를 갖는 스캔 구동 회로 및 표시장치 |
CN100565711C (zh) * | 2006-02-23 | 2009-12-02 | 三菱电机株式会社 | 移位寄存器电路及设有该电路的图像显示装置 |
TWI329298B (en) * | 2006-05-23 | 2010-08-21 | Au Optronics Corp | Shift register |
US8174478B2 (en) * | 2006-06-12 | 2012-05-08 | Samsung Electronics Co., Ltd. | Gate driving circuit and display apparatus having the same |
KR20080057601A (ko) | 2006-12-20 | 2008-06-25 | 삼성전자주식회사 | 게이트 구동회로 및 이를 갖는 표시장치 |
KR101272337B1 (ko) * | 2006-09-01 | 2013-06-07 | 삼성디스플레이 주식회사 | 부분 화면 표시가 가능한 표시장치 및 그 구동방법 |
CN100495521C (zh) * | 2006-09-28 | 2009-06-03 | 友达光电股份有限公司 | 讯号驱动系统及其移位寄存单元 |
JP4990034B2 (ja) * | 2006-10-03 | 2012-08-01 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
KR101344835B1 (ko) * | 2006-12-11 | 2013-12-26 | 삼성디스플레이 주식회사 | 게이트 구동 신호 지연을 감소시키는 방법 및 액정 표시장치 |
KR101573460B1 (ko) * | 2009-04-30 | 2015-12-02 | 삼성디스플레이 주식회사 | 게이트 구동회로 |
US8537094B2 (en) * | 2010-03-24 | 2013-09-17 | Au Optronics Corporation | Shift register with low power consumption and liquid crystal display having the same |
CN102467890B (zh) * | 2010-10-29 | 2014-05-07 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动装置及液晶显示器 |
-
2009
- 2009-09-25 CN CN2009100931820A patent/CN102034553B/zh active Active
-
2010
- 2010-09-22 US US12/887,688 patent/US8275089B2/en active Active
- 2010-09-24 JP JP2010213511A patent/JP5676189B2/ja active Active
- 2010-09-24 KR KR1020100092910A patent/KR101194602B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20110033807A (ko) | 2011-03-31 |
US20110075790A1 (en) | 2011-03-31 |
KR101194602B1 (ko) | 2012-10-25 |
CN102034553B (zh) | 2013-07-24 |
US8275089B2 (en) | 2012-09-25 |
JP2011070761A (ja) | 2011-04-07 |
CN102034553A (zh) | 2011-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5676189B2 (ja) | シフト・レジスタおよびゲートライン駆動装置 | |
KR101250158B1 (ko) | 시프트 레지스터, 그것을 구비한 주사 신호선 구동 회로 및 표시 장치 | |
JP5404807B2 (ja) | シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置 | |
JP5372268B2 (ja) | 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法 | |
JP5496551B2 (ja) | シフトレジスター及びそのゲート駆動器 | |
US8552959B2 (en) | Shift register and a gate-line drive device used for a liquid crystal display | |
US8982107B2 (en) | Scanning signal line drive circuit and display device provided with same | |
JP4713246B2 (ja) | 液晶表示素子 | |
JP5078533B2 (ja) | ゲート線駆動回路 | |
CN108346405B (zh) | 移位寄存器单元、栅极驱动电路、显示面板及显示装置 | |
KR101341010B1 (ko) | 쉬프트 레지스터 | |
US8792609B2 (en) | Shift register | |
EP3933820A1 (en) | Shift register unit, gate driving circuit and control method thereof, and display device | |
WO2014092011A1 (ja) | 表示装置およびその駆動方法 | |
JP5496270B2 (ja) | ゲート線駆動回路 | |
WO2011129126A1 (ja) | 走査信号線駆動回路およびそれを備えた表示装置 | |
JP2005293817A (ja) | シフトレジスタとその駆動方法及び液晶表示パネルの駆動装置 | |
KR20110120705A (ko) | 게이트 구동회로 및 이를 갖는 표시장치 | |
JP5972267B2 (ja) | 液晶表示装置および補助容量線の駆動方法 | |
JP2007317288A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
JP2008140522A (ja) | シフトレジスタ回路およびそれを備える画像表示装置、並びに電圧信号生成回路 | |
WO2012169590A1 (ja) | シフトレジスタおよびそれを備えた表示装置 | |
WO2020233041A1 (zh) | 扫描驱动电路和显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130809 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5676189 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |