JP5671346B2 - 電子デバイスおよび溶液プロセス技術を用いてこれを製造する方法 - Google Patents

電子デバイスおよび溶液プロセス技術を用いてこれを製造する方法 Download PDF

Info

Publication number
JP5671346B2
JP5671346B2 JP2010538884A JP2010538884A JP5671346B2 JP 5671346 B2 JP5671346 B2 JP 5671346B2 JP 2010538884 A JP2010538884 A JP 2010538884A JP 2010538884 A JP2010538884 A JP 2010538884A JP 5671346 B2 JP5671346 B2 JP 5671346B2
Authority
JP
Japan
Prior art keywords
layer
well
organic
bank structure
double bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010538884A
Other languages
English (en)
Other versions
JP2011508964A (ja
Inventor
バロウズ，ジェレミー
ダウリング，マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Display Technology Ltd
Original Assignee
Cambridge Display Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Display Technology Ltd filed Critical Cambridge Display Technology Ltd
Publication of JP2011508964A publication Critical patent/JP2011508964A/ja
Application granted granted Critical
Publication of JP5671346B2 publication Critical patent/JP5671346B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、電子デバイスおよび溶液プロセス技術を用いてこれを製造する方法に関する。本発明の特定の実施形態は、有機薄膜トランジスター、有機光電子デバイス、有機発光ディスプレイデバイス、および溶液プロセス技術を用いてこれらを製造する方法に関する。
活性成分を溶液から堆積させるステップを含む電子デバイスの製造方法が、この技術分野で知られている。こうした方法には基板を用意するステップが含まれ、この基板上に１種または複数種の活性成分を堆積させることができる。溶液から活性成分を堆積させる場合、１つの問題は、基板の所望の領域に活性成分を封じ込める方法である。この問題の１つの解決策は、パターン化（パターニング）されたバンク層を含む基板を用意することである。この層は、活性成分を溶液で堆積させることができるウェルを画定している。このウェルは、溶液が乾燥する間これを封じ込めており、これにより活性成分はウェルによって画定された基板の領域に残存することになる。
上述の溶液プロセス方法は、溶液の有機材料を堆積させるのに特に有用であることが分かった。これらの有機材料は、導電性、半導電性、および／または光電活性を有するものとすることができる。これにより、電流が有機材料に流れると発光することができ、あるいは、光が有機材料に当たると電流を発生させることにより光を検出することができるようになる。これらの材料を利用するデバイスは有機電子デバイスとして知られている。一例は有機トランジスターデバイスである。有機材料が発光材料である場合、デバイスは有機発光デバイスとして知られている。トランジスターおよび発光デバイスは以下により詳細に述べる。
トランジスターは、バイポーラ接合トランジスターおよび電界効果トランジスターの２つの主要なタイプに分類することができる。両方のタイプとも、３つの電極を備え、これらの間に半導電材料がチャネル領域に配置されている共通の構造を有する。バイポーラ接合トランジスターの３つの電極は、エミッター、コレクタ、およびベースとして知られている。一方、電界効果トランジスターでは、３つの電極は、ソース、ドレイン、およびゲートとして知られている。バイポーラ接合トランジスターは電流動作型デバイスと記述することができる。何故ならば、エミッターとコレクタの間の電流が、ベースとエミッターの間を流れる電流によって制御されるからである。これに対して、電界効果トランジスターは電圧動作型デバイスと記述することができる。何故ならば、ソースとドレインの間を流れる電流が、ゲートとソースの間の電圧によって制御されるからである。
トランジスターはｐ型およびｎ型と分類することもできる。これは、トランジスターが、それぞれ、正電荷キャリアー（正孔）を導電する半導電材料を含んでいるのか、または負電荷キャリアー（電子）を伝導する半導電材料を含んでいるのかによるものである。半導電材料は、電荷を受容し、伝導し、かつ供与するその能力に従って選択することができる。半導電材料が正孔または電子を受容し、伝導し、かつ供与する能力は、材料をドーピングすることにより高めることができる。ソース電極とドレイン電極に用いられる材料は、正孔または電子を受容しかつ注入するその能力に従って選択することができる。
例えば、ｐ型トランジスターデバイスは、効率的に正孔を受容し、伝導し、かつ供与する半導電材料を選択すること、ならびに、この半導電材料から効率的に正孔を注入し、かつ受容する、ソース電極とドレイン電極用の材料を選択することにより形成することができる。電極のフェルミ準位と半導電材料のＨＯＭＯ準位のエネルギー準位を適切に合わせることにより、正孔の注入および受容を高めることができる。これに対して、ｎ型トランジスターデバイスは、効率的に電子を受容し、伝導し、かつ供与する半導電材料を選択すること、ならびに、この半導電材料に効率的に電子を注入し、かつこの半導電材料から効率的に電子を受容する、ソース電極とドレイン電極用の材料を選択することにより形成することができる。電極のフェルミ準位と半導電材料のＬＵＭＯ準位のエネルギー準位を適切に合わせることにより、電子の注入および受容を高めることができる。ｎ型デバイスまたはｐ型デバイスとして機能することができる両極性デバイスも知られている。
トランジスターは、成分を薄膜に堆積させて薄膜トランジスター（ＴＦＴ）を形成することにより形成することができる。こうしたデバイス中で有機材料を半導電材料として用いる場合、これは有機薄膜トランジスター（ＯＴＦＴ）として知られている。
有機薄膜トランジスター用の様々な構成が知られている。こうしたデバイスの１つは絶縁ゲート電界効果トランジスターである。これは、ソース電極とドレイン電極を備え、これらの間に半導電材料がチャネル領域に配置されており、この半導電材料に隣接して配置されたゲート電極、およびこのゲート電極とこの半導電材料との間のチャネル領域に配置された絶縁材料の層を備える。
ＯＴＦＴは、溶液プロセスなどの低コスト、低温の方法によって製造することができる。さらに、ＯＴＦＴは、軟質プラスチック基板と相性がよく、ロール・トゥー・ロール法でフレキシブル基板上にＯＴＦＴを大規模に製造できる可能性を提供する。
こうした有機薄膜トランジスターの一例を図１に示す。図示の構造は、基板１上に堆積させることができ、ソース電極２およびドレイン電極４を備えている。これらの電極は一定間隔で配置されており、その間にチャネル領域６が設けられている。有機半導体（ＯＳＣ）８が、チャネル領域６に堆積されており、ソース電極２およびドレイン電極４の少なくとも一部を覆って延在することができる。誘電材料からなる絶縁層１０が、有機半導体８を覆って堆積されており、ソース電極２およびドレイン電極４の少なくとも一部を覆って延在することができる。最後に、ゲート電極１２を絶縁層１０を覆って堆積させる。ゲート電極１２は、チャネル領域６を覆って設けられており、ソース電極２およびドレイン電極４の少なくとも一部を覆って延在することができる。
上記の構造は、ゲートがデバイスの上側に設けられているので、トップゲート有機薄膜トランジスターとして知られている。別法として、ゲートをデバイスの下側に設けて、いわゆるボトムゲート有機薄膜トランジスターを形成することも知られている。
こうしたボトムゲート有機薄膜トランジスターの一例を図２に示す。図１および図２に示した構造の関係をより明らかに示すために、対応する部位には同じ参照番号を付した。図２に示したボトムゲート構造は、基板１上に堆積させたゲート電極１２を備えており、これを覆って誘電材料からなる絶縁層１０が堆積されている。ソース電極２およびドレイン電極４が、誘電材料からなる絶縁層１０を覆って堆積されている。ソース電極２およびドレイン電極４が一定間隔で配置されており、その間にゲート電極を覆ってチャネル領域６が設けられている。有機半導体（ＯＳＣ）８が、チャネル領域６に堆積されており、ソース電極２およびドレイン電極４の少なくとも一部を覆って延在することができる。
前述の配置に関する１つの問題は、ＯＳＣを堆積させる場合にチャネル領域内にＯＳＣを封じ込める方法である。この問題の解決策は、ウェルを画定する絶縁バンク材料１４からなるパターン化層を設けることである。このウェルには、例えばインクジェット印刷によって溶液からＯＳＣ８を堆積させることができる。こうした配置を、それぞれボトムゲート有機薄膜トランジスターおよびトップゲート有機薄膜トランジスターについて、図３および図４に示した。さらに、図１および図２に示した構造と図３および図４に示した構造との関係をより明らかにするために、対応する部位には同じ参照番号を付した。
絶縁材料１４からなるパターン化層によって画定されたウェルの周辺部は、例えばインクジェット印刷によるＯＳＣ８の堆積を容易にするために、ソース電極２およびドレイン電極４の間に画定されたチャネル６の一部またはすべてを囲繞している。さらに、ＯＳＣ８の堆積前に絶縁層１４を堆積させるので、ＯＳＣを損傷せずにこれを堆積させ、パターン化することができる。絶縁層１４の構造は、ポジレジストまたはネガレジストなどのフォトリソグラフィー、ウェットエッチング、ドライエッチングなどの既知の堆積およびパターニング技術を用いて複製可能な方法で形成することができる。
ウェル画定用バンク材料のパターン化層を設けたとしても、チャネル領域内にＯＳＣを封じ込め、ＯＳＣの堆積に溶液プロセス技術を用いてチャネル領域内にＯＳＣの良好なフィルムを形成することには問題がやはり存在する。ウェル画定用バンク層上のＯＳＣ溶液の接触角は通常低いので、ウェル画定用バンク層の制御しがたい濡れが生じる可能性がある。最悪のケースでは、ＯＳＣがあふれ出る恐れがある。
１つの解決策は、例えば、溶液からＯＳＣを堆積させる前にその濡れ性を低下させるために、ＣＦ4などのフッ素系プラズマを用いてウェル画定用バンクの表面を処理することである。ウェル画定用バンク層上部のディウェッティング表面は、ＯＳＣを堆積させるときにウェル内にＯＳＣを封じ込める効果がある。
別の解決策は、本質的に低濡れ性材料をウェル画定用バンク層に用いることである。ＵＳ２００７／００２３８３７には、ＴＦＴ基板を製造する場合、日本の旭硝子によって作られた「サイトップ」などの低濡れ性のフッ素含有ポリマーを用いて、パターン化ウェル画定用バンク層を形成する配置が記載されている。低濡れ性のフッ素含有高分子材料は、ＯＳＣを溶液から堆積させた場合に、ＯＳＣがウェルからあふれ出すことを防ぐのに優れている。しかし、さらに、ウェルの側部も低濡れ性なので、溶液はウェルの底部に封じ込められる傾向があり、フィルム形成が不十分になる。すなわち、ＯＳＣの溶液はウェルの側部を湿らせないので、それはウェルの底部に湾曲した液滴を形成し、乾燥すると不均一な厚みのフィルムを形成する。不均一な厚みのフィルムは、当技術分野で知られているように、得られるデバイスの性能に悪影響をもたらす恐れがある。
ＵＳ２００７／００２０８９９には、先に述べたバンク層表面の濡れ性を低下させるために、フッ素系プラズマを用いて、電子基板用の配線パターンを画定するバンク層の表面を処理することが開示されている。この文献には、電子基板用の配線パターンを画定する２層バンク構造を設ける別法も記載されている。この２層バンク構造は、優れた濡れ性を有する第１層と、これを覆う低濡れ性のフッ素含有ポリマーを含む第２層とを含む。
前述の２層バンク構造では、ウェルに堆積させた液体は第１層からなるウェルの側部を湿らせ、乾燥するとウェル内に良好なフィルムを形成することができ、一方、第２層は液体がウェルからあふれ出るのを防止する。この文献は、第１バンク層および第２バンク層の両方の材料が主鎖中にシロキサン結合を含むポリマーであることが望ましく、第２バンク層のポリマーが側鎖にフッ素結合を含むことが望ましいことを示唆するものである。第２バンク層の材料は、５０°以上の接触角を有すると記載されている。２層バンク構造を形成し、このバンク構造によって画定されたウェルに活性成分を堆積させ、次いで活性成分およびバンク構造を同時にベーキングする製造方法も開示されている。
前述の先行技術文献には、導電性粒子を分散媒に分散させ、インクジェット印刷によって、２層バンク構造で画定された領域に堆積させて導電回路を形成することができることを記載している。導電性粒子を、金属、酸化物、合金、有機金属化合物または導電性ポリマーとすることができることが記載されている。様々な分散媒として、水、アルコール、炭化水素化合物およびエーテル化合物が挙げられている。
この文献には、前述の方法を用いてディスプレイ用のバックプレーン回路を製造することができることが記載されている。この文献によれば、次いで２層バンク構造を堆積させ、これを用いて領域を画定し、この領域に、分散媒中の導電性粒子、例えばＩＴＯをインクジェット印刷することによって画素電極を堆積させてＴＦＴ基板を形成する。この基板を、バックプレーンとして液晶ディスプレイまたは有機エレクトロルミネッセンスデバイスに用いることができることが記載されている。この有機エレクトロルミネッセンスデバイスについては、以下の２つの別個のバンク構造が開示されているように見える：先に記載された２層バンク構造を用いて形成される画素電極を画定する第１バンク構造；ならびに、その中に正孔輸送材料と発光材料をインクジェット印刷するウェルを画定する第２バンク構造（この第２バンク構造はどんな処理もされていない単一層からなる）。
前述の先行技術は、ＴＦＴ基板を製造するために低濡れ性バンクを設けることに関するものであるが、発光材料のためにシングルバンク層構造を使用することも述べられている。有機発光デバイスは、以下により詳細に述べる。
ＯＬＥＤ（有機発光デバイス）を用いて製作されるディスプレイは、他の平面パネル技術に対して多くの利点を備えている。このディスプレイは、明るく、カラフルで、高速スイッチングであり、視野角が広く、様々な基板上に製作するのが容易かつ安価である。有機（ここでは有機金属を含む）発光ダイオード（ＬＥＤ）は、ポリマー、低分子化合物およびデンドリマーを含めた材料を用いて、使用した材料に応じた一連の色に製作することができる。ポリマー系有機ＬＥＤの例は、ＷＯ９０／１３１４８、ＷＯ９５／０６４００およびＷＯ９９／４８１６０に記載されている。デンドリマー系材料の例は、ＷＯ９９／２１９３５およびＷＯ０２／０６７３４３に記載されている。いわゆる低分子化合物系のデバイスの例は、ＵＳ４，５３９，５０７に記載されている。
典型的なＯＬＥＤデバイスは有機材料からなる２層を含む。その内の１つは、発光ポリマー（ＬＥＰ）、オリゴマーまたは発光低分子材料などの発光材料の層であり、他の１つはポリチオフェン誘導体またはポリアニリン誘導体などの正孔輸送材料の層である。
ＯＬＥＤは、これを基板上に画素のマトリックスとして堆積させてシングルカラーまたはマルチカラーの画素で構成されたディスプレイを形成することができる。マルチカラーディスプレイは、赤色、緑色、および青色を発光する画素の群を用いて構築することができる。いわゆるアクティブマトリックスディスプレイは、それぞれの画素に関連した記憶素子、通常は蓄積キャパシタおよび薄膜トランジスター（ＴＦＴ）を有するが、パッシブマトリックスディスプレイは、こうした記憶素子を有しておらず、その代り、固定した画像の印象を与えるために反復してスキャンされる。他のパッシブディスプレイとしてはセグメントディスプレイが挙げられるが、このディスプレイでは、複数のセグメントが共通の電極を共有し、別の電極に電圧を印加することによって１つのセグメントを発光させることができる。単純なセグメントディスプレイは、これをスキャンする必要はないが、複数のセグメント領域を有するディスプレイでは、電極を多重化して（その数を減らし）、次いでスキャンすることができる。
図５ａは、ＯＬＥＤデバイス１００の一例の垂直断面図を示す。アクティブマトリックスディスプレイでは、画素の領域の一部は関連する駆動回路（図５ａに示さず）によって占められている。デバイスの構造は、例示のために多少単純化されている。
ＯＬＥＤ１００は基板１０２を含む。これは、通常は０．７ｍｍもしくは１．１ｍｍのガラスであるが、任意選択で透明なプラスチックまたはその他の実質的に透明な材料とすることができる。この基板上に、通常厚み約４０〜１５０ｎｍのＩＴＯ（インジウムスズ酸化物）を含むアノード層１０４を堆積させる。この層の一部を覆ってコンタクトメタル層を設ける。通常、接触層は約５００ｎｍのアルミニウムまたは複数のクロム層の間にはさまれたアルミニウムの層を含み、これをアノードメタルと呼ぶことがある。ＩＴＯおよびコンタクトメタルでコーティングされたガラス基板は広く利用可能である。ＩＴＯを覆うコンタクトメタルは、特にデバイスへの外部コンタクト用に、アノード接続が透明である必要がない、抵抗が低い経路を設けるのに役立つ。コンタクトメタルは、所望されない場合、特に、除去しないとディスプレイを不鮮明にする場合は、フォトリソグラフィーの後エッチングする標準プロセスによってＩＴＯから除去される。
実質的に透明な正孔注入層１０６が、アノード層を覆って堆積され、その後エレクトロルミネッセンス層１０８およびカソード１１０が堆積される。エレクトロルミネッセンス層１０８は、例えば、ＰＰＶ（ポリ（ｐ−フェニレンビニレン））を含むことができ、正孔注入層１０６（アノード層１０４とエレクトロルミネッセンス層１０８の正孔エネルギー準位を整合させるのに役立つ）は、導電性透明ポリマー、例えば、ドイツのＨ．Ｃ．Ｓｔａｒｃｋ社から市販されているＰＥＤＯＴ：ＰＳＳ（ポリスチレン−スルホネートがドープされたポリエチレン−ジオキシチオフェン）を含むことができる。典型的なポリマー系デバイスでは、正孔輸送層１０６は約２００ｎｍのＰＥＤＯＴを含むことができる。発光ポリマー層１０８の厚みは通常約７０ｎｍである。これらの有機層は、スピンコーティング（後で、プラズマエッチングまたはレーザアブレーションによって材料を不要な領域から除去する）またはインクジェット印刷によって堆積させることができる。後者の場合は、バンク１１２を、例えばフォトレジストを用いて基板上に形成して、その中に有機層を堆積させることができるウェルを画定することができる。こうしたウェルは、ディスプレイの発光領域または画素を画定する。
カソード層１１０は、通常は（例えば、物理的蒸着によって堆積させた）カルシウムまたはバリウムなどの低仕事関数金属を含み、より厚いアルミニウムのキャッピング層で覆われている。任意選択で、電子エネルギー準位の整合を改善するために、エレクトロルミネッセンス層の真隣にフッ化リチウムの層などの追加の層を設けることができる。カソードセパレーター（図５ａには図示せず）を使用することにより、カソードラインの相互の電気的分離を達成または増強することができる。
同じ基本構造を、低分子化合物のデバイスに使用することができる。
通常は、多くのディスプレイを単一の基板上に製作し、製作工程の終わりに基板にけがきを入れる。そして、ディスプレイを分離した後、それぞれに封入ジャケットを取り付けて酸化および湿気の浸入を抑制する。あるいは、ディスプレイを封入した後、けがきを入れて分離することもできる。
ＯＬＥＤを発光させるためには、例えば図５ａに示したバッテリー１１８によって、アノードとカソードの間に電力を印加する。図５ａに示した例では、光は、透明陽極１０４および基板１０２を通して放出され、カソードは一般に反射性である。こうしたデバイスは「ボトムエミッター」と呼ばれる。カソードを通して発光するデバイス（「トップエミッター」）も、例えば、カソードが実質的に透明であるようにカソード層１１０の厚みを約５０〜１００ｎｍ未満に保持することにより、および／またはＩＴＯなどの透明カソード材料を用いることにより構築することができる。
次に図５ｂを参照すると、この図は、パッシブマトリックスＯＬＥＤディスプレイデバイス１５０の単純化された断面を示す。ここで、図５ａと同じ要素は同じ参照番号で示した。図示のように、正孔輸送層１０６およびエレクトロルミネッセンス層１０８は、それぞれアノードメタル１０４およびカソード層１１０内に画定された相互に垂直なアノードラインとカソードラインの交点で複数の画素１５２に区分されている。この図では、カソード層１１０内に画定された導電性ライン１５４がこのページの中へ走っており、カソードラインに対して直角に走る複数のアノードライン１５８の内の１つを通る断面が示されている。カソードラインとアノードラインの交点におけるエレクトロルミネッセンス画素１５２は、関連するライン間に電圧を印加することによりアドレス指定することができる。アノードメタル層１０４は、ディスプレイ１５０に対する外部コンタクトを提供し、（アノードメタルリードアウトを覆ってカソード層パターンを走らせることによって）ＯＬＥＤに対するアノード接続およびカソード接続の両方に用いることができる。
上記のＯＬＥＤ材料、特に発光ポリマー材料およびカソードは、酸化および湿気に弱い。したがって、デバイスは、アノードメタル層１０４上にＵＶ硬化性エポキシ接着剤１１３によって取り付けられた金属またはガラスのジャケット１１１に封入される。このアノードメタルコンタクトは、これがメタルジャケット１１１のリップの下を通るところを薄くして、硬化用ＵＶ光線への接着剤１１３の露光を容易にすることが好ましい。
多大な努力が、フルカラー全プラスチック製スクリーンの実現に払われた。この目標の達成に対する主要な課題は以下の通りであった：（１）３つの基本色、赤、緑、および青色を発光する共役ポリマーへのアクセス；ならびに、（２）この共役ポリマーはフルカラーディスプレイ構造へ加工し製作するのが容易でなければならない。ポリマー発光デバイス（ＰＬＥＤ）は第１の要件を満たす点で有望である。何故ならば共役ポリマーの化学構造を変えることにより発光色を調節することができるからである。しかし、共役ポリマーの化学的性質の調節は、ラボスケールでは多くの場合容易かつ安価であるが、工業規模では高価で複雑なプロセスになることがある。フルカラーマトリックスデバイスの加工性および製作が容易であることの第２の要件は、いかにして微細なマルチカラーピクセルをマイクロパターン化するか、およびいかにしてフルカラー発光を達成するかという問題を提起する。インクジェット印刷およびハイブリッドインクジェット印刷技術は、ＰＬＥＤデバイスのパターニング用に高い関心をもたれた（例えば、Ｓｃｉｅｎｃｅ １９９８、２７９、１１３５；Ｗｕｄｌら、Ａｐｐｌ Ｐｈｙｓ．Ｌｅｔｔ．１９９８、７３、２５６１；およびＪ．Ｂｈａｒａｔｈａｎ、Ｙ．Ｙａｎｇ、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．１９９８、７２、２６６０を参照）。
フルカラーディスプレイの開発に寄与するために、直接的な色調整、優れた加工性および低コストの大規模製作の可能性を示す共役ポリマーが求められてきた。ポリ−２，７−フルオレンは、青色発光ポリマーを開発するための多くの研究の主題となっていた（例えば、Ａ．Ｗ．Ｇｒｉｃｅ、Ｄ．Ｄ．Ｃ．Ｂｒａｄｌｅｙ、Ｍ．Ｔ．Ｂｅｒｎｉｕｓ、Ｍ．Ｉｎｂａｓｅｋａｒａｎ、Ｗ．Ｗ．Ｗｕ、およびＥ．Ｐ．Ｗｏｏ、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．１９９８、７３、６２９；Ｊ．Ｓ．Ｋｉｍ、Ｒ．Ｈ．Ｆｒｉｅｎｄ、およびＦ．Ｃａｃｉａｌｌｉ、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．１９９９、７４、３０８４；ＷＯ−Ａ−００／５５９２７およびＭ．Ｂｅｒｎｉｕｓら、Ａｄｖ．Ｍａｔｅｒ．、２０００、１２、Ｎｏ．２３、１７３７を参照）。
個々の画素を制御するためのアクティブマトリックス回路および透明アノードを含むガラス基板上にエレクトロルミネッセンス画素およびカソードを堆積させたアクティブマトリックス有機発光デバイス（ＡＭＯＬＥＤ）が当技術分野で知られている。このデバイスの光は、アノードおよびガラス基板を通して視聴者に向かって放出される（いわゆるボトムエミッション）。透明カソードを備えたデバイス（いわゆる「トップエミッティング」デバイス）がこの問題の解決策として開発されている。透明カソードは以下の特性を持たなければならない：透明性；導電性；および、デバイスのエレクトロルミネッセンス層のＬＵＭＯへ、または（存在するなら）電子輸送層へ効率的に電子注入するための低い仕事関数。
トップエミッティングデバイスの一例を図６に示す。トップエミッティングデバイスは基板２０２を含み、その上に絶縁平坦化層２０４が配置されている。バイアホールがこの平坦化層２０４に設けられており、アノードをその関連するＴＦＴ（図示せず）に接続することができる。アノード２０６がこの平坦化層２０４に配置されており、これを覆ってウェル画定用バンク２０８が設けられている。アノード２０６は反射性であることが好ましい。エレクトロルミネッセンス材料２１０がバンクによって画定されたウェルに配置され、透明カソード２１２がウェルおよびバンクを覆って堆積され連続層を形成している。
エレクトロルミネッセンス配合物のインクジェット印刷はパターン化デバイスを形成する安価で有効な方法である。ＥＰ−Ａ−０８８０３０３に開示されているように、これは、画素を画定するウェルを形成するためにフォトリソグラフィーの使用を必要とする。この画素に、エレクトロルミネッセンス材料をインクジェット印刷によって堆積させる。ＴＦＴに関して先に記述した方法と同様な方法で、ウェル画定用の層をフッ素系プラズマで処理してウェル画定用バンク層の上部表面の濡れ性を低下させた後、エレクトロルミネッセンス材料を堆積させることも知られている。
米国特許出願公開第２００７／００２３８３７号明細書 米国特許出願公開第２００７／００２０８９９号明細書 国際公開第９０／１３１４８号 国際公開第９５／０６４００号 国際公開第９９／４８１６０号 国際公開第９９／２１９３５号 国際公開第０２／０６７３４３号 米国特許第４，５３９，５０７号明細書 欧州特許出願公開第０８８０３０３号明細書
Ｓｃｉｅｎｃｅ １９９８、２７９、１１３５；Ｗｕｄｌら、Ａｐｐｌ Ｐｈｙｓ．Ｌｅｔｔ．１９９８、７３、２５６１；およびＪ．Ｂｈａｒａｔｈａｎ、Ｙ．Ｙａｎｇ、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．１９９８、７２、２６６０ Ａ．Ｗ．Ｇｒｉｃｅ、Ｄ．Ｄ．Ｃ．Ｂｒａｄｌｅｙ、Ｍ．Ｔ．Ｂｅｒｎｉｕｓ、Ｍ．Ｉｎｂａｓｅｋａｒａｎ、Ｗ．Ｗ．Ｗｕ、およびＥ．Ｐ．Ｗｏｏ、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．１９９８、７３、６２９；Ｊ．Ｓ．Ｋｉｍ、Ｒ．Ｈ．Ｆｒｉｅｎｄ、およびＦ．Ｃａｃｉａｌｌｉ、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．１９９９、７４、３０８４；ＷＯ−Ａ−００／５５９２７およびＭ．Ｂｅｒｎｉｕｓら、Ａｄｖ．Ｍａｔｅｒ．、２０００、１２、Ｎｏ．２３、１７３７
上記のデバイスおよび製造方法を改善することが本発明の目的である。
本発明の第１の態様によれば、回路素子を含む電子基板と、前記電子基板覆って配置されたウェル画定用ダブルバンク構造であって、絶縁材料からなる第１層およびこれを覆う絶縁材料からなる第２層を含み、絶縁材料からなる前記第２層が絶縁材料からなる前記第１層より低い濡れ性を有するウェル画定用ダブルバンク構造と、前記ウェル画定用ダブルバンク構造によって画定されたウェルに配置された有機半導体材料と、を含む電子デバイスが提供される。
第２層は、本質的に低い濡れ性（高接触角）を有する材料から形成されており、第１層の処理面に対して別個の明瞭な層を形成している。処理面では、第１層の表面の化学的性質が変性されている。
背景技術の部で述べたように、デバイスの有機半導体材料を堆積させるウェルを画定するシングルバンク構造を設けることが知られている。さらに、フッ素系プラズマ処理を用いてこのシングルバンク構造の表面を処理し、その濡れ性を低下させることも知られている。
しかし、本出願人は、こうした処理に関連していくつかの課題があることを見出した。絶縁バンク層の濡れ性を低下させる処理は一般に不安定であり、処理面は、一定の時間の間に、特にさらなる加工ステップにかけると、その元の濡れ性に戻ってしまう傾向がある。したがって、絶縁層を処理してその表面濡れ性を低下させた後でパターン化してウェルを形成した場合は、ウェルを形成して有機半導体材料を堆積させる準備ができる迄に、この表面がその元の濡れ性に戻ってしまっている傾向がある。また、ウェルを初めに形成し、次いで表面処理を施した場合は、こうした表面処理は、ウェルに露出した電子基板の回路を損傷することが分かった。
これらの課題を特定したことにより、本出願人は、ウェル画定用ダブルバンク構造がこれらの課題を解決する筈であると気付いた。電子基板の回路を形成するために、分散媒中の導電性粒子のインクジェット印刷用にウェル画定用ダブルバンク構造を設けることはＵＳ２００７／００２０８９９から知られているが、本発明者らは、電子基板を覆って活性有機半導体材料を堆積させるためにウェル画定用ダブルバンク構造を設けることが実際により有用であることを見出した。何故ならば、プラズマ処理などの濡れ性を低下させる他の方法は、ウェルに露出した、基板の下にある電子回路を損傷するからである。
有機半導体材料は、ＯＴＦＴの活性層またはＯＬＥＤの活性層を形成することができる。
ＯＴＦＴの場合には、電子基板の回路素子はソース電極とドレイン電極を含む。これらを覆ってダブルバンク構造が配置され、チャネル領域がソース電極とドレイン電極の間に画定されている。ボトムゲートＯＴＦＴの場合は、電子基板はさらにゲート電極を含み、これを覆ってゲート誘電体が配置されている。ソース電極とドレイン電極はゲート誘電体を覆って配置されている。本発明はボトムゲートＯＴＦＴに特に有用であることが分かった。何故ならば、バンク構造によって画定されたウェルに露出したチャネル領域中のゲート誘電体は、フッ素系プラズマ処理などの別の処理方法の影響を特に受けやすいことが本出願人によって見出されたからである。
ＯＬＥＤの場合には、電子基板の回路素子はＯＬＥＤの下部電極を含む。アクティブマトリックスＯＬＥＤディスプレイデバイスでは、電子基板の回路素子はさらにＯＴＦＴ（それ自体を、本発明のダブルバンク構造を用いて形成することができる）を含む。
本発明の第２の態様によれば、電子デバイスの製造方法であって、回路素子を含む電子基板を用意するステップと、前記電子基板を覆ってウェル画定用ダブルバンク構造を形成するステップであって、前記ウェル画定用ダブルバンク構造が絶縁材料からなる第１層およびこれを覆う絶縁材料からなる第２層を含み、絶縁材料からなる前記第２層が絶縁材料からなる前記第１層より低い濡れ性を有するステップと、前記ウェル画定用ダブルバンク構造によって画定されたウェルに有機半導体材料の溶液を堆積させるステップと、を含む方法が提供される。
本発明の第２の態様の方法は、本発明の第１の態様による電子デバイスの製造に好適である。有機半導体材料は、水溶液で堆積させることができる。あるいは、有機溶媒を用いることもできる。インクジェット印刷は、ウェル画定用ダブルバンク構造によって画定されたウェルに有機半導体材料の溶液を堆積させる好ましい方法である。しかし、最上層が非常に低い濡れ性（非常に大きい接触角）を有するダブルバンク構造を用いて、他の溶液プロセス技術も可能である。例えば、あまり区別しない方法、例えばフラッド印刷で基板を覆って溶液を堆積させることができる。このとき、バンク構造の最上層は接触角が非常に大きいので、溶液は確実にウェルに流れ込み、その結果、この溶液がバンク構造を覆って残ることはない。
ウェル画定用ダブルバンク構造の第１層と第２層は、好ましくは有機材料から形成され、最も好ましくはポリマー材料から形成される。本出願人は、サイトップなどの特定のフッ素化ポリマーが、他のフッ素化ポリマーより非常に大きい、例えば８０°より大きい接触角を有し、したがってその濡れ性が非常に低いことを見出した。本出願人は、これらの非常に大きい接触角を有するポリマーを、ＵＳ２００７／００２３８３７に記載されているような単独層バンク構造に使用する場合は特定の欠点を有することを見出した。すなわち、これらのポリマーから得られるフィルムの厚みは上記のように均一ではない。しかし、本出願人は、これらのポリマーをダブルバンク構造の最上層として使用する場合は理想的であることを見出した。
したがって、本発明の別の態様によれば、基板と、前記基板を覆って配置されたウェル画定用ダブルバンク構造であって、絶縁材料からなる第１層およびこれを覆う絶縁材料からなる第２層を含み、絶縁材料からなる前記第２層が絶縁材料からなる前記第１層より低い濡れ性を有するウェル画定用ダブルバンク構造と、前記ウェル画定用ダブルバンク構造によって画定されたウェルに配置された有機材料とを含み、絶縁材料からなる前記第２層が８０°より大きい接触角を有する電子デバイスが提供される。
さらに、こうした電子デバイスの製造に好適な方法であって、基板を用意するステップと、前記基板を覆ってウェル画定用ダブルバンク構造を形成するステップであって、前記ウェル画定用ダブルバンク構造が絶縁材料からなる第１層およびこれを覆う絶縁材料からなる第２層を含み、絶縁材料からなる前記第２層が絶縁材料からなる前記第１層より低い濡れ性を有するステップと、前記ウェル画定用ダブルバンク構造によって画定されたウェルに有機材料の溶液を堆積させるステップとを含み、絶縁材料からなる前記第２層が８０°より大きい接触角を有する方法が提供される。
絶縁材料からなる第２層の接触角は、さらに大きいこと、例えば１００°より大きいことが好ましい。接触角が非常に大きい材料の例としては、Ａｌｄｒｉｃｈから市販されているサイトップ型の材料が挙げられる。サイトップ型の材料の一例は、ポリ−１，１，２，４，４，５，５，６，７，７−デカフルオロ−３−オキサ−１，６−ヘプタジエンであり、これは約１３５°の接触角を有する。この材料は、溶液の９０〜９２重量％を構成するパーフルオロトリアルキルアミンからなる溶媒中に８〜１０重量％が含まれた材料として提供することができる。こうした材料は、水溶液（例えば導電性ポリマー、特にＰＥＤＯＴなどの正孔注入ポリマーの水溶液）から有機材料を堆積させるのに特に有用であることが分かった。さらに、こうした材料は有機溶媒から有機材料を堆積させるのにも有用である。それゆえ、こうした材料からなる第２層を含むダブルバンク構造は、例えば、水溶液から正孔注入層を堆積させる場合、および有機溶媒から発光層を堆積させる場合に用いることができる。
本出願人は、フッ素化ポリマーとフッ素化溶媒を含む溶液を用いて、ダブルバンク構造の第２層を形成することが特に有利であることを明らかにした。したがって、本発明の別の態様によれば、電子デバイスの製造方法であって、基板を用意するステップと、前記基板を覆ってウェル画定用ダブルバンク構造を形成するステップであって、前記ウェル画定用ダブルバンク構造が絶縁材料からなる第１層およびこれを覆う絶縁材料からなる第２層を含み、絶縁材料からなる前記第２層が絶縁材料からなる前記第１層より低い濡れ性を有するステップと、前記ウェル画定用ダブルバンク構造によって画定されたウェルに有機材料の溶液を堆積させるステップとを含み、絶縁材料からなる前記第２層がフッ素化溶媒から堆積されたフッ素化ポリマーである方法が提供される。
本出願人が明らかにした別の課題は、ダブルバンク構造中の複数の材料からなる２層間の接着性が不十分であるという課題である。したがって、本出願人は、これら２層間に接着剤層（例えば接着性樹脂）を設けることが有用であることを見出した。この層は、第２層の堆積前に、例えばスピンコーティングによって、バンク構造を有する第１層上に堆積させることができる。したがって、本発明の別の態様によれば、基板と、前記基板を覆って配置されたウェル画定用ダブルバンク構造であって、絶縁材料からなる第１層およびこれを覆う絶縁材料からなる第２層を含み、絶縁材料からなる前記第２層が絶縁材料からなる前記第１層より低い濡れ性を有するウェル画定用ダブルバンク構造と、前記ウェル画定用ダブルバンク構造によって画定されたウェルに配置された有機材料とを含み、前記ウェル画定用ダブルバンク構造が、前記第１層と第２層の間に配置された接着剤の層を含む電子デバイスが提供される。
本出願人は、ベーキングによりバンク材料の第２層の濡れ性を低下させることができることをさらに見出した。それゆえ、溶液から有機材料を堆積させる前にベーキングステップを設けることが有用であることが分かった。それゆえ、本発明の別の態様によれば、電子デバイスの製造方法であって、基板を用意するステップと、前記基板を覆ってウェル画定用ダブルバンク構造を形成するステップであって、前記ウェル画定用ダブルバンク構造が絶縁材料からなる第１層およびこれを覆う絶縁材料からなる第２層を含み、絶縁材料からなる前記第２層が絶縁材料からなる前記第１層より低い濡れ性を有するステップと、前記ウェル画定用ダブルバンク構造によって画定されたウェルに有機材料の溶液を堆積させるステップとを含み、前記ウェル画定用ダブルバンク構造によって画定されたウェルに前記有機材料の溶液を堆積させる前に、前記ウェル画定用ダブルバンク構造をベーキングステップにかける方法が提供される。ベーキングは、１５０〜２５０℃、より好ましくは１７０〜２１０℃、特に好ましくは１８０〜２００℃の範囲の温度で行うことができる。ベーキングは、Ｎ2などの不活性雰囲気で行われることが好ましい。有機発光デバイスの場合には、ウェルに有機発光材料を堆積させる前に正孔注入層およびバンク構造を同時にベーキングすることができるように、ベーキング前にＰＥＤＯＴなどの正孔注入材料を堆積させることができる。
本出願人が明らかにしたさらに別の課題は、バンク構造にウェルを形成した後、Ｏ2プラズマ処理などの洗浄ステップを設けることが望ましいということである。こうしたステップは、ウェルの表面を洗浄し、そこに有機材料を堆積させる前にこの表面の濡れ性を高めるものである。しかし、本出願人は、こうしたステップがバンクの表面の濡れ性を大幅に上昇させることを見出した。このバンク表面は、その濡れ性を低下させるために例えばフッ素系プラズマ処理で以前に処理されたものである。実際、こうした処理面の接触角は、こうした洗浄ステップの後では１０°未満に低下することがある。それゆえ、ウェル内に有機材料を封じ込めることが課題であった場合、こうした洗浄ステップは回避しなければならなかった。これに対して、本出願人は、本質的に濡れ性の低い第２層を有するダブルバンク構造を用いると、バンクを覆う優れたディウェッティング特性を保持しながら洗浄ステップを行うことができることを見出した。例えば、サイトップ型の材料の接触角は、Ｏ2プラズマ洗浄ステップの後でも１００°より大きいままである。したがって、本発明の別の態様によれば、電子デバイスの製造方法であって、基板を用意するステップと、前記基板を覆ってウェル画定用ダブルバンク構造を形成するステップであって、前記ウェル画定用ダブルバンク構造が絶縁材料からなる第１層およびこれを覆う絶縁材料からなる第２層を含み、絶縁材料からなる前記第２層が絶縁材料からなる前記第１層より低い濡れ性を有するステップと、前記ウェル画定用ダブルバンク構造によって画定されたウェルに有機材料の溶液を堆積させるステップとを含み、前記ウェル画定用ダブルバンク構造を形成した後、かつ前記ウェル画定用ダブルバンク構造によって画定されたウェルに前記有機材料の溶液を堆積させる前に、洗浄ステップをさらに含む方法が提供される。
特に好ましい一実施形態では、上記のベーキングステップは、洗浄ステップの後、かつウェル画定用ダブルバンク構造によって画定されたウェルに有機材料の溶液を堆積させる前に行われる。ベーキングステップは、例えばＯ2プラズマを使用して洗浄した後のバンクの低濡れ性の表面を再生成することが分かった。
本出願人は、第１層と第２層がウェルの周りにステップ構造（階段構造）を画定するようにダブルバンク構造を形成することが特定の状況において有利であることをさらに見出した。こうしたステップ構造にすると、ウェルに溶液を入れ過ぎることも可能である。こうした構造は、さらに、ウェル中に堆積された異なる流体について、２つの異なるピニングポイントを提供することもできる。１つはウェルの周りの第１層の縁部であり、１つはウェルから引っ込んだ第２層の縁部である。これにより、例えば、乾燥すると、ウェル内に堆積させた第２の材料が、ウェル内、特にウェルの縁部の周りに堆積させた第１の材料を完全に確実に覆うことができる。異なる流体は、異なる濡れ特性を有するように選択することができる。例えば、流体の一方は水溶液とすることができ、液体の他方は有機溶媒を含むことができる。
したがって、本発明の別の態様によれば、基板と、前記基板を覆って配置されたウェル画定用ダブルバンク構造であって、絶縁材料からなる第１層およびこれを覆う絶縁材料からなる第２層を含み、絶縁材料からなる前記第２層が絶縁材料からなる前記第１層より低い濡れ性を有するウェル画定用ダブルバンク構造と、前記ウェル画定用ダブルバンク構造によって画定されたウェルに配置された有機材料とを含み、前記ウェル画定用ダブルバンク構造の前記第１層と第２層が、前記ウェルそれぞれの周りのステップ構造を画定する電子デバイスが提供される。
本発明の別の態様によれば、ウェル画定用ダブルバンク構造は、隣接するウェルの周囲に延在することなく、少なくとも１個のウェルの周囲を画定する個別リングを含むことができる。このいわゆる「リングバンク」配置は、バンク材料の複数の個別リングを含み、本出願人の同時係属出願ＰＣＴ／ＧＢ２００７／００３５９５に記載されている。この配置は、基本的に連続シートであってその中に複数の孔（ウェル）が形成されている従来のバンク構造とは異なる。
好ましい実施形態によれば、上記の構造および方法に従って製造された有機薄膜トランジスターまたは有機発光デバイスが提供される。特定の実施形態によれば、アクティブマトリックス有機光学デバイスおよびこれを製造する方法が提供される。このとき、有機薄膜トランジスターおよび有機発光デバイスは上記の構造および方法に従って提供される。
次に、本発明を、添付図面を参照して、単に一例としてさらに詳細に説明する。
図１は、既知のトップゲート有機薄膜トランジスター配置を示す図である。 図２は、既知のトップゲート有機薄膜トランジスター配置を示す図である。 図３は、有機半導体を封じ込めるウェルを有するボトムゲート有機薄膜トランジスター配置を示す図である。 図４は、有機半導体を封じ込めるウェルを有するボトムゲート有機薄膜トランジスター配置を示す図である。 図５ａは、先行技術によるボトム発光型有機発光デバイスを示す図である。 図５ｂは、先行技術によるボトム発光型有機発光ディスプレイを示す図である。 図６は、先行技術によるトップ発光型有機発光デバイスを示す図である。 図７は、本発明の一実施形態によるダブルバンク構造を示す図である。 図８は、本発明の一実施形態によるダブルバンク構造の形成に含まれる方法ステップを示す図である。 図９は、本発明の別の実施形態によるダブルバンク構造を示す図である。 図１０は、有機薄膜トランジスターおよび有機発光デバイスを含むアクティブマトリックス有機発光ディスプレイの一部を示す図である。 図１１は、有機薄膜トランジスターおよび有機発光デバイスを含む別のアクティブマトリックス有機発光ディスプレイ配置の一部を示す図である。
本発明の実施形態は、パターン化ウェル画定用バンク構造を含む、印刷された電子デバイスに関する。実施形態は、ウェルの側壁は濡れているがバンク構造の上部は濡れていないバンク構造を提供しようとするものである。実施形態は、さらに、ウェルに露出した回路素子またはデバイス層を損傷させることが分かっているフッ素系気体システムを用いたプラズマプロセスを含まない製造方法を提供しようとするものである。実施形態は、溶液からデバイスの活性有機材料を堆積している間最適の印刷性能を保持しつつ優れたデバイス性能を得る可能性を有する。
図７は、本発明の一実施形態によるダブルバンク構造を示す。このダブルバンク構造は、電子基板７０１上に配置されており、下層７００を含む。この下層は、レジスト層、ポリイミドなどの別の有機材料、スピンオングラスまたはＢＣＢ、あるいはＳｉＯ2などの無機材料とすることができる。本質的に低い濡れ性（大きい接触角）を有する材料からなる上層７０２が、下層を覆って配置されている。一実施形態では、サイトップと呼ばれる旭硝子によって開発された材料をこの上層７０２に用いる。これは溶液プロセスで加工可能であり、酸素プラズマ処理の後でも疎水性である。下層を覆ってサイトップを堆積させた後、ダブルリソグラフィープロセスまたは自己整合プロセスを用いて、ウェル７０４をダブルバンク構造に形成することができる。
図８は、本発明の一実施形態によるダブルバンク構造の形成に含まれる方法ステップを示す。初めに、有機レジスト８００を、電子基板８０１上にスピンコートし、ベーキングし、例えばＵＶフラッド露光によって架橋させる（図８Ａ）。次に、このレジストを覆ってプライマー８０２をスピンコートして、これを覆って堆積させる層の密着性を高める（図８Ｂ）。次いで、サイトップ８０４をスピンコートし、軽くベーキングする（図８Ｃ）。次いで、濡れ性を促進するために、この構造体をＯ2プラズマ処理８０５にさらす。レジスト８０６の厚い層を、スピンコートし、ＵＶ露光し、現像してマスクを画定する（図８Ｄ）。サイトップ８０４と下にあるレジスト層８００とを貫くＯ2プラズマエッチングによりウェル８０８が形成される。マスクからのどんな過剰な材料も除去することができる（図８Ｅ）。活性層をウェル８０８に堆積させる直前に、この構造体をＯ2プラズマにさらして構造体の表面を洗浄した後、Ｎ2中で１８０℃で高温硬化して疎水性表面を再生成する（図８Ｆ）。
図９は、ウェルの周りのステップ構造を含む本発明の別の実施形態による、基板９０１上のダブルバンク構造を示す。こうした構造は、ウェル中に堆積された異なる流体について、２つの異なるピニングポイントを提供する。１つはウェル９０２の周りの第１層９００の縁部９０６であり、１つはウェル９０２から引っ込んだ第２層９０４の縁部９０８である。これにより、例えば、乾燥すると、ウェル内に堆積させた第２の材料が、ウェル内、特にウェルの縁部の周りに堆積させた第１の材料を完全に確実に覆うことができる。異なる流体は、異なる濡れ特性を有するように選択することができる。例えば、流体の一方は水溶液とすることができ、液体の他方は有機溶媒を含むことができる。図９のステップ構造では垂直壁として図示されているが、様々な形状および角度とすることもできる。例えば、第１バンク層９００によって画定されたウェルの壁部は、アンダーカットしてもよく、盛り上がった形状を有していてもよい。同様に、第２バンク層９０４は、アンダーカット縁部を有してもよく、または盛り上がった形状を備えた縁部を有することもできる。
本発明の実施形態によるＯＴＦＴの形成に好適な材料およびプロセスを、以下にさらに詳細に述べる。
＜基板＞
基板は、リジッドであっても、またはフレキシブルであってもよい。リジッド基板はガラスまたはケイ素から選択することができ、フレキシブル基板は薄いガラスまたはポリ（エチレン−テレフタレート）（ＰＥＴ）、ポリ（エチレン−ナフタレート）ＰＥＮ、ポリカーボネートおよびポリイミドなどのプラスチックを含むことができる。
有機半導体材料は、適切な溶媒の使用によって溶液プロセスで加工可能にすることができる。代表的な溶媒としては、以下ものが挙げられる：トルエンおよびキシレンなどのモノ−またはポリ−アルキルベンゼン；テトラリン；およびクロロホルム。好ましい溶液堆積技術としては、スピンコーティングおよびインクジェット印刷が挙げられる。他の溶液堆積技術としては、浸せきコーティング、ロール印刷およびスクリーン印刷が挙げられる。
＜有機半導体材料＞
好ましい有機半導体材料としては、以下ものが挙げられる：任意選択で置換されたペンタセンなどの低分子化合物；ポリアリーレン、特にポリフルオレンおよびポリチオフェンなどの任意選択で置換されたポリマー；ならびにオリゴマー。異なるタイプの材料のブレンド（例えば、ポリマーと低分子化合物のブレンド）を含めて、材料のブレンドを用いることもできる。
＜ソース電極とドレイン電極＞
ｐチャネルＯＴＦＴについては、ソース電極とドレイン電極は、３．５ｅＶを超える仕事関数を有する高仕事関数の材料、好ましくは金属、例えば、金、白金、パラジウム、モリブデン、タングステン、またはクロムを含むことが好ましい。より好ましくは、この金属は、４．５〜５．５ｅＶの範囲の仕事関数を有する。他の好適な化合物、合金および酸化物、例えば三酸化モリブデンおよびインジウムスズ酸化物を使用することもできる。ソース電極とドレイン電極は、熱蒸着によって堆積させ、当技術分野で知られている標準フォトリソグラフィーおよびリフトオフ技法を用いてパターン化することができる。
また、導電性ポリマーをソース電極とドレイン電極として堆積させることができる。こうした導電性ポリマーの一例はポリ（エチレンジオキシチオフェン）（ＰＥＤＯＴ）であるが、他の導電性ポリマーも当技術分野で知られている。こうした導電性ポリマーは、例えばスピンコーティングまたはインクジェット印刷技術および先に述べた他の溶液堆積技術を用いて、溶液から堆積させることができる。
ｎチャネルＯＴＦＴについては、ソース電極とドレイン電極は、３．５ｅＶ未満の仕事関数を有する材料、例えばカルシウムまたはバリウムなどの金属、あるいは金属化合物の薄層、特にアルカリまたはアルカリ土類金属の酸化物またはフッ化物、例えばフッ化リチウム、フッ化バリウムおよび酸化バリウムを含むことが好ましい。あるいは、導電性ポリマーをソース電極とドレイン電極として堆積させることもできる。
ソース電極とドレイン電極は、製造を容易にするために同じ材料から形成することが好ましい。しかし、ソース電極とドレイン電極は、電荷注入および注出をそれぞれ最適化するために異なる材料から形成することもあることは十分に理解されよう。
ソース電極とドレイン電極の間に画定されるチャネルの長さは、５００マイクロメートル以内とすることができるが、この長さは、好ましくは２００マイクロメートル未満、より好ましくは１００マイクロメートル未満、特に好ましくは２０マイクロメートル未満である。
＜ゲート電極＞
ゲート電極は、広範囲の導電材料、例えば金属（例えば金）または金属化合物（例えばインジウムスズ酸化物）から選択することができる。あるいは、導電性ポリマーをゲート電極として堆積させることができる。こうした導電性ポリマーは、例えばスピンコーティングまたはインクジェット印刷技術および先に述べた他の溶液堆積技術を用いて、溶液から堆積させることができる。
ゲート電極、ソース電極およびドレイン電極の厚みは、例えば、原子間力顕微鏡（ＡＦＭ）で測定して、５〜２００ｎｍの範囲とすることができるが、通常は５０ｎｍである。
＜ゲート誘電体＞
ゲート誘電体は、高い抵抗率を有する絶縁材料から選択された誘電材料を含む。誘電体の誘電率ｋは通常約２〜３であるが、ｋ値の高い材料が望ましい。何故ならば、ＯＴＦＴで達成可能な静電容量はｋに正比例し、ドレイン電流ＩDは静電容量に正比例するからである。したがって、低い動作電圧で高いドレイン電流を得るためには、チャネル領域内に薄い誘電体層を有するＯＴＦＴが好ましい。
誘電材料は、有機であってもよく、無機であってもよい。好ましい無機材料としては、Ｓｉ０２、ＳｉＮｘおよびスピンオングラス（ＳＯＧ）が挙げられる。好ましい有機材料は一般にポリマーであり、ポリビニルアルコール（ＰＶＡ）、ポリビニルピロリジン（ＰＶＰ）、ポリメチルメタクリレート（ＰＭＭＡ）などのアクリル酸エステル、ダウコーニングから市販されているベンゾクロロブタン（ＢＣＢ）などの絶縁ポリマーが挙げられる。絶縁層は、材料のブレンドから形成してもよく、または多層構造を含むこともできる。
誘電材料は、当技術分野で知られているように、熱蒸着、真空加工または積層技術によって堆積させることができる。あるいは、誘電材料は、例えばスピンコーティングまたはインクジェット印刷技術および先に述べた他の溶液堆積技術を用いて、溶液から堆積させることができる。
誘電材料を有機半導体上に溶液から堆積させる場合、これが結果的に有機半導体の分解をもたらすことは望ましくない。同様に、有機半導体を溶液から誘電材料上に堆積させる場合も、誘電材料が分解されることは望ましくない。こうした分解を回避する技術としては、以下が挙げられる：直交溶媒の使用、すなわち、最上層を堆積させるために、下にある層を分解させない溶媒を使用すること；ならびに、下にある層の架橋。
ゲート誘電体層の厚みは、好ましくは２マイクロメートル未満、より好ましくは５００ｎｍ未満である。
＜その他の層＞
他の層をデバイスアーキテクチャに含めることができる。例えば、必要とされた場合、自己組織化単分子膜（ＳＡＭ）を、ゲート、ソースまたはドレイン電極、基板、絶縁層および有機半導体材料上に堆積させて、結晶化を促進し、接触抵抗を低下させ、表面特性を修復し、密着性を向上させることができる。特に、チャネル領域内の誘導体表面に結合領域および有機領域を含む単分子層を設け、特に高ｋ誘導体表面について、例えば有機半導体の形態（特にポリマーの配列および結晶化度）を改善することにより、かつ電荷トラップを覆うことによりデバイス性能を改善することができる。こうした単分子層の代表的な材料としては、長いアルキル鎖を有するクロロ−またはアルコキシ−シラン、例えばオクタデシルトリクロロシランが挙げられる。同様に、ソース電極とドレイン電極にＳＡＭを設けて、有機半導体と電極の間の接触を改善することができる。例えば、金のＳＤ電極に、チオール結合基および接触を改善するための基（高い双極子モーメント、ドーパント、または共役部分を有する基とすることができる）を含むＳＡＭを設けることができる。
＜ＯＴＦＴの用途＞
本発明の実施形態によるＯＴＦＴは広範囲の可能性のある用途を有する。こうした用途の１つは、光学デバイス、好ましくは有機光学デバイスにおいて画素を駆動することである。こうした光学デバイスの例としては、光応答性デバイス、特に光検出器、および発光デバイス、特に有機発光デバイスが挙げられる。ＯＴＦＴは、アクティブマトリックス有機発光デバイスと共に使用（例えばディスプレイ用途で使用）するのに特に適している。
図１０は、共通基板２１上に製作された、有機薄膜トランジスターおよび隣接する有機発光デバイスを含む画素を示す。ＯＴＦＴは、ゲート電極２２、誘電体層２４、ソース電極２３ｓおよびドレイン電極２３ｄ、ならびにＯＳＣ層２５を含む。ＯＬＥＤは、アノード２７、カソード２９およびアノードとカソードの間に設けられたエレクトロルミネッセンス層２８を含む。電荷輸送、電荷注入または電荷阻止層などのその他の層を、アノードとカソードの間に設置することができる。図１０の実施形態では、カソード材料の層がＯＴＦＴとＯＬＥＤの両方を横切って延在しており、絶縁層２６がＯＳＣ層２５からカソード層２９を電気的に分離するために設けられている。この実施形態では、ドレイン電極２３ｄは、有機発光デバイスの発光と非発光状態を切り替えるために有機発光デバイスのアノードに直接接続されている。
ＯＴＦＴとＯＬＥＤの活性領域は共通のバンク材料によって画定されている。この共通バンク材料は、基板２１上にフォトレジストの層を堆積させ、これをパターン化して基板上にＯＴＦＴとＯＬＥＤの領域を画定することにより形成される。本発明の一実施形態によれば、この共通バンクは上記の２層構造を有する。
図１１に示した別の配置では、有機薄膜トランジスターは、有機発光デバイスに対して積み重ねられた関係に製作することができる。こうした実施形態では、有機薄膜トランジスターは、トップまたはボトムゲート構造に、上記のように製造される。図１０の実施形態と同じく、ＯＴＦＴとＯＬＥＤの活性領域はフォトレジスト３３のパターン化層によって画定されている。しかし、この積み重ねられた配置では、２つの別個のバンク構造３３がある。１つはＯＬＥＤのためのものであり、１つはＯＴＦＴのためのものである。本発明の一実施形態によれば、これら２つの別個のバンク構造はそれぞれ上記の２層構造を有する。
平坦化層３１（不活性化層としても知られている）が、ＯＴＦＴを覆って堆積されている。代表的な不動態化層としてはＢＣＢおよびパリレンが挙げられる。有機発光デバイスが、不活性化層を覆って製作されている。有機発光デバイスのアノード３４は、不活性化層３１およびバンク層３３を通る導電性バイア３２によって、有機薄膜トランジスターのドレイン電極に電気的に接続されている。
ＯＴＦＴおよび光学活性領域（例えば、発光または光感知領域）を含む画素回路が別の要素を含むことができることが十分に理解されよう。特に、図１０および図１１のＯＬＥＤ画素回路は、典型的には、図示の駆動トランジスターに加えて少なくとも１つの別のトランジスター、および少なくとも１つのコンデンサーを含む。
本明細書に記載の有機発光デバイスが、トップ発光デバイスであってもよく、ボトム発光デバイスであってもよいことが十分に理解されよう。すなわち、これらのデバイスは、デバイスのアノード側またはカソード側を通して発光することができる。透明なデバイスでは、アノードおよびカソードの両方が透明である。透明カソードデバイスが透明アノードを有する必要がないこと（もちろん、完全に透明なデバイスを所望しない場合）、したがって、ボトム発光デバイスに用いられる透明アノードは、アルミニウムの層などの反射性材料の層と置き換えることができるか、またはこれに反射性材料の層を追加することができることは十分に理解されよう。
透明カソードは、アクティブマトリクッスデバイスには特に有利である。何故ならば、こうしたデバイスにおいて透明アノードを通る発光は、図１１に示した実施形態から見ることができるように、発光性画素の下に設置されたＯＴＦＴ駆動回路によって少なくとも部分的にブロックされる恐れがあるからである。
本発明の実施形態に従ってＯＬＥＤを形成するのに好適な材料およびプロセスを、以下にさらに詳細に述べる。
＜全般的なデバイスアーキテクチャ＞
本発明の一実施形態によるエレクトロルミネッセンスデバイスのアーキテクチャは、透明性ガラスまたはプラスチック製基板、アノードおよびカソードを含む。エレクトロルミネッセンス層が、アノードとカソードの間に設けられている。
実用的なデバイスでは、電極の少なくとも１つは、光が吸収されてもよく（ＯＬＥＤの場合）、放出されてもよい（光応答性デバイスの場合）ように半透明である。アノードが透明な場合は、アノードは通常インジウムスズ酸化物を含む。
＜電荷輸送層＞
電荷輸送層、電荷注入層または電荷阻止層などのその他の層を、アノードとカソードの間に設置することができる。
特に、導電性正孔注入層を設けることが望ましい。この層は、導電性有機または無機原料から形成され、アノードとエレクトロルミネセッンス層の間に設けられており、アノードから半導体ポリマーの１層または複数層への正孔注入を支援することができる。ドープされた有機正孔注入材料の例としては、ドープされたポリ（エチレンジオキシチオフェン）（ＰＥＤＴ）、特にＥＰ０９０１１７６およびＥＰ０９４７１２３に開示されているポリスチレンスルホン酸（ＰＳＳ）、ポリアクリル酸、またはフッ素で処理されたスルホン酸（例えばナフィオン（登録商標））などの電荷平衡化ポリ酸でドープされたＰＥＤＴ、ＵＳ５７２３８７３およびＵＳ５７９８１７０に開示されているポリアニリン；ならびに、ポリ（チエノチオフェン）が挙げられる。導電性無機原料の例としては、Ｊｏｕｒｎａｌ ｏｆ Ｐｈｙｓｉｃｓ Ｄ： Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ（１９９６）、２９（１１）、２７５０〜２７５３に開示されているＶＯｘ ＭｏＯｘおよびＲｕＯｘなどの遷移金属酸化物が挙げられる。
存在する場合には、アノードとエレクトロルミネッセンス層の間に設置される正孔輸送層は、好ましくは５．５ｅＶ以下、より好ましくは約４．８〜５．５ｅＶのＨＯＭＯ準位を有する。ＨＯＭＯ準位は、例えば、サイクリックボルタンメトリーで測定することができる。
存在する場合には、エレクトロルミネッセンス層３とカソード４の間に設置される電子輸送層のＬＵＭＯ準位は、好ましくは約３〜３．５ｅＶである。
＜エレクトロルミネッセンス層＞
エレクトロルミネッセンス層は、エレクトロルミネッセンス材料のみからなることもあり、またはエレクトロルミネッセンス材料を１種または複数種のその他の材料と組み合わせて含むこともできる。特に、エレクトロルミネッセンス材料は、例えばＷＯ９９／４８１６０に開示されているような正孔および／または電子輸送材料とブレンドすることもでき、あるいは、半導体ホストマトリックス中にルミネッセンスドーパントを含むこともできる。あるいは、エレクトロルミネッセンス材料は、電荷輸送材料および／またはホスト材料に共有結合されていてもよい。
エレクトロルミネッセンス層は、パターン化してもよく、パターン化しなくてもよい。非パターン化層を含むデバイスは、例えば照明源として用いることができる。白色光発光デバイスは、この目的に特に好適である。パターン化層を含むデバイスは、例えばアクティブマトリックスディスプレイまたはパッシブマトリックスディスプレイとすることができる。アクティブマトリックスディスプレイの場合には、パターン化エレクトロルミネッセンス層は、通常、パターン化アノード層および非パターン化カソードと組み合わせて用いられる。パッシブマトリックスディスプレイの場合には、アノード層は、アノード材料からなる平行ストライプから形成されており、エレクトロルミネッセンス材料およびカソード材料からなる平行ストライプがアノード材料に垂直に配置されている。このとき、エレクトロルミネッセンス材料およびカソード材料からなるストライプは、通常、フォトリソグラフィーによって形成された絶縁材料（「カソードセパレーター」）からなるストライプによって分離されている。
エレクトロルミネッセンス層で使用される好適な材料としては、低分子化合物、ポリマー材料、およびデンドリマー材料、ならびにこれらの組成物が挙げられる。好適なエレクトロルミネッセンスポリマーとしては、ポリ（ｐ−フェニレンビニレン）などのポリ（アリーレンビニレン）、ならびに以下のポリアリーレンが挙げられる：ポリフルオレン、特に２、７−結合９，９ジアルキルポリフルオレンまたは２，７−結合９，９ジアリールポリフルオレン；ポリスピロフルオレン、特に２、７−結合ポリ−９，９−スピロフルオレン；ポリインデノフルオレン、特に２，７−結合ポリインデノフルオレン；ポリフェニレン、特にアルキルまたはアルコキシ置換ポリ−１，４−フェニレン。こうしたポリマーは、例えば、Ａｄｖ．Ｍａｔｅｒ．２０００ １２（２３）１７３７〜１７５０およびその中の文献に開示されている。好適なエレクトロルミネッセンスデンドリマーとしては、例えばＷＯ０２／０６６５５２に開示されているデンドリマー基を担うエレクトロルミネッセンス金属錯体が挙げられる。
＜カソード＞
カソードは、エレクトロルミネッセンス層への電子の注入を可能にする仕事関数を有する材料から選択される。その他の要因、例えばカソードとエレクトロルミネッセンス材料との有害な相互作用の可能性などもカソードの選択に影響を及ぼす。カソードは、アルミニウムの層などの単一の材料から構成することができる。あるいは、カソードは、複数の金属、例えばＷＯ９８／１０６２１に開示されている低仕事関数材料と高仕事関数材料、例えばカルシウムとアルミニウムの２重層；ＷＯ９８／５７３８１、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．２００２、８１（４）、６３４およびＷＯ０２／８４７５９に開示されている元素バリウム；あるいは、ＷＯ００／４８２５８に開示されているような、電子注入を支援する金属化合物、特にアルカリ金属またはアルカリ土類金属の酸化物またはフッ化物の薄層、例えばフッ化リチウム；Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．２００１、７９（５），２００１に開示されているフッ化バリウム；ならびに、酸化バリウムを含むことができる。デバイス内へ電子を効率的に注入するためには、カソードの仕事関数は、好ましくは３．５ｅＶ未満、より好ましくは３．２ｅＶ未満、特に好ましくは３ｅＶ未満である。金属の仕事関数は、例えば、Ｍｉｃｈａｅｌｓｏｎ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．４８（１１）、４７２９、１９７７で見ることができる。カソードは、不透明であってもよく、透明であってもよい。透明カソードはアクティブマトリクッスデバイスには特に有利である。何故ならば、こうしたデバイスにおいて透明アノードを通過する発光は、発光性画素の下に設置された駆動回路によって少なくとも部分的にブロックされるからである。透明カソードは、透明であるために十分に薄い電子注入材料の層を含む。通常、この層の側面の導電性はその薄さにより低くなる。この場合、電子注入材料の層は、インジウムスズ酸化物などの透明導電材料のより厚い層と組み合わせて用いられる。
透明カソードデバイスが透明アノードを有する必要がないこと（もちろん、完全に透明なデバイスを所望しない場合）、したがって、ボトム発光デバイスに用いられる透明アノードは、アルミニウムの層などの反射性材料の層と置き換えることができるか、またはこれに反射性材料の層を追加することができることは十分に理解されよう。透明カソードデバイスの例は、例えばＧＢ２３４８３１６に開示されている。
＜封入＞
光学デバイスは、湿気および酸素の影響を受けやすい傾向がある。したがって、基板は、デバイス内への湿気および酸素の浸入を防止する優れたバリヤー性を有することが好ましい。基板は一般にガラスである。しかし、特にデバイスの可撓性が望ましい場合には、別の基板を用いることができる。例えば、基板は、ＵＳ６２６８６９５（この特許はプラスチックとバリヤー層とが交互になった基板を開示している）にあるようなプラスチック、またはＥＰ０９４９８５０に開示されているような薄いガラスとプラスチックとの積層物を含むことができる。
デバイスは、湿気および酸素の浸入を防ぐために、封入材で封入することが好ましい。好適な封入材としては、１枚のガラス、ポリマーと誘電体とを交互に積み重ねたものなどの適切なバリヤー性を有するフィルム、例えばＷＯ０１／８１６４９に開示されたもの、あるいは、例えばＷＯ０１／１９１４２に開示された密閉容器が挙げられる。基板または封入材を通って浸透することがあるいかなる大気水分および／または酸素をも吸収するためのゲッタ材料を、基板と上記封入材の間に配置することができる。
＜溶液プロセス＞
単一のポリマーまたは複数のポリマーを溶液から堆積させることができる。ポリアリーレン、特にポリフルオレンの好適な溶媒としては、トルエンおよびキシレンなどのモノ−またはポリ−アルキルベンゼンが挙げられる。特に好ましい溶液堆積技術は、スピンコーティングおよびインクジェット印刷である。
スピンコーティングは、エレクトロルミネッセンス材料のパターニングが不要であるデバイス−例えば照明用途または単純なモノクロセグメントディスプレイに特に好適である。
インクジェット印刷は、高情報量ディスプレイ、特にフルカラーディスプレイに特に好適である。ＯＬＥＤのインクジェット印刷は、例えばＥＰ０８８０３０３に記載されている。
他の溶液堆積技術としては、浸せきコーティング、ロール印刷およびスクリーン印刷が挙げられる。
溶液プロセスによってデバイスの複数層が形成される場合は、当分野の技術者は、次の層を堆積させる前に１つの層を架橋することによって、あるいは隣接層の材料を選択することによって、隣接層との相互混合を防ぐ技術を知っているであろう。これにより、これらの層の内の第１層を形成する材料は、第２層を堆積させるために使用する溶媒に溶けることがない。
＜発光色＞
「赤色エレクトロルミネッセンス材料」とは、エレクトロルミネッセンスによって、６００〜７５０ｎｍ、好ましくは６００〜７００ｎｍ、より好ましくは６１０〜６５０ｎｍの範囲の波長を有する、特に好ましくは６５０〜６６０ｎｍ近傍に発光ピークを有する放射線を発する有機材料を意味する。
「緑色エレクトロルミネッセンス材料」とは、エレクトロルミネッセンスによって、５１０〜５８０ｎｍ、好ましくは５１０〜５７０ｎｍの範囲の波長を有する放射線を発する有機材料を意味する。
「青色エレクトロルミネッセンス材料」とは、エレクトロルミネッセンスによって、４００〜５００ｎｍ、より好ましくは４３０〜５００ｎｍの範囲の波長を有する放射線を発する有機材料を意味する。
＜燐光性エミッターのホスト＞
多数のホストが先行技術に記載されており、これには以下の「低分子化合物」ホストが含まれる：Ｉｋａｉら、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、７９ｎｏ．２、２００１、１５６に開示されており、ＣＢＰとして知られている４，４’−ビス（カルバゾール−９−イル）ビフェニル、およびＴＣＴＡとして知られている（４，４’，４’’−トリス（カルバゾール−９−イル）トリフェニルアミン；ならびにＭＴＤＡＴＡとして知られているトリス−４−（Ｎ−３−メチルフェニル−Ｎ−フェニル）フェニルアミンなどのトリアリールアミン。ポリマー、特に以下のホモポリマーもホストとして知られている：例えばＡｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．２０００、７７（１５）、２２８０に開示されているポリ（ビニルカルバゾール）；Ｓｙｎｔｈ．Ｍｅｔ．２００１、１１６、３７９，Ｐｈｙｓ．Ｒｅｖ．Ｂ ２００１、６３、２３５２０６およびＡｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．２００３、８２（７）、１００６に開示されているポリフルオレン；Ａｄｖ．Ｍａｔｅｒ．１９９９、１１（４）、２８５に開示されているポリ［４−（Ｎ−４−ビニルベンジルオキシエチル，Ｎ−メチルアミノ）−Ｎ−（２，５−ジ−ｔｅｒｔ−ブチルフェニルナフタルイミド］；および、Ｊ．Ｍａｔｅｒ．Ｃｈｅｍ．２００３、１３、５０〜５５に開示されているポリ（パラ−フェニレン）。コポリマーもホストとして知られている。
＜金属錯体（主として燐光性であるが、最後は蛍光性を含む）＞
好ましい金属錯体は、式：ＭＬ1 qＬ2 rＬ3 sからなる、任意選択で置換された錯体を含む。式中、Ｍは金属であり；Ｌ1、Ｌ2およびＬ3はそれぞれ配位基であり；ｑは整数であり；ｒおよびｓはそれぞれ独立に０または整数であり；かつ、（ａ．ｑ）＋（ｂ．ｒ）＋（ｃ．ｓ）の合計はＭで利用可能な配位部位の数と等しい。ただし、ａはＬ1上の配位部位の数、ｂはＬ2上の配位部位の数、ｃはＬ3上の配位部位の数である。
重元素Ｍが強いスピン軌道結合を引き起こし、三重項またはより高い状態（燐光）からの迅速な項間交差および発光を可能にする。好適な重金属Ｍとしては以下のものが挙げられる：
・セリウム、サマリウム、ユウロピウム、テルビウム、ジスプロシウム、ツリウム、エルビウムおよびネオジムなどのランタニド金属；ならびに
・ｄ−ブロック金属、特に第２列および第３列金属、すなわち、原子番号３９〜４８および７２〜８０の元素、特に、ルテニウム、ロジウム、パラジウム、レニウム、オスミウム、イリジウム、白金および金。
ｆ−ブロック金属の適切な配位基としは、カルボン酸、１、３−ジケトナート、ヒドロキシカルボン酸、アシルフェノールおよびイミノアシル基を含むシッフ塩基などの酸素または窒素ドナー系が挙げられる。公知のように、発光ランタニド金属錯体は、金属イオンの第１励起状態より高い三重項励起エネルギー準位を有する１つまたは複数の増感基を必要とする。発光は金属のｆ−ｆ遷移からである。したがって、発光色は金属を選択することで決まる。このシャープな発光は一般に狭く、ディスプレイ用途に有用な純粋な色の発光が得られる。
ｄ−ブロック金属は、三重項励起状態からの発光に特に好適である。これらの金属は、ポルフィリンまたは次式の二座配位子などの炭素または窒素ドナーと有機金属錯体を形成する：
式中、Ａｒ4およびＡｒ5は、同一でも異なっていてもよく、それぞれ独立に、任意選択で置換されているアリールまたはヘテロアリールから選択され；Ｘ1およびＹ1は、同一でも異なっていてもよく、それぞれ独立に、炭素または窒素から選択され；かつ、Ａｒ4とＡｒ5は縮合してもよい。Ｘ1が炭素であり、Ｙ1が窒素である配位子が特に好ましい。
二座配位子の例を以下に示す：
Ａｒ4およびＡｒ5はそれぞれ１つまたは複数の置換基を持つことができる。これらの置換基の２つ以上を結合して環、例えば芳香環を形成することができる。特に好ましい置換基としては、フッ素またはトリフルオロメチル（ＷＯ０２／４５４６６、ＷＯ０２／４４１８９、ＵＳ２００２−１１７６６２およびＵＳ２００２−１８２４４１に開示されており、錯体の発光を青方偏移するために用いられる）；ＪＰ２００２−３２４６７９に開示されているアルキルまたはアルコキシ基；カルバゾール（ＷＯ０２／８１４４８に開示されており、電子放出物質として用いられた場合、これを用いて錯体への正孔輸送を支援することができる）；臭素、塩素またはヨウ素（ＷＯ０２／６８４３５およびＥＰ１２４５６５９に開示されており、別の基を結合させるために配位子を官能化する役割を果たすことができる）；ならびに、デンドロン（ＷＯ０２／６６５５２に開示されており、これを用いて金属錯体の溶液加工性を得ることができ、あるいはこれを高めることができる）。
発光デンドリマーは、通常、１つまたは複数のデンドロンに結合した発光コアを含む。そこでは、デンドロンはそれぞれ１つの分岐ポイントと２本以上のデンドリマー分岐とを含む。好ましくは、デンドロンは少なくとも部分的に共役しており、このコアとデンドリマー分岐の少なくとも１つはアリールまたはヘテロアリール基を含む。
ｄ−ブロック元素と共に使用するのに好適な他の配位子としては、ジケトナート、特にアセチルアセトナート（ａｃａｃ）；トリアリールホスフィンおよびピリジンが挙げられる。これらはそれぞれ置換されていてもよい。
主族金属錯体は、配位子に基づく発光、または電荷移動発光を示す。これらの錯体については、発光色は、金属のみならず配位子の選択によっても決まる。
ホスト材料と金属錯体は、物理的なブレンドの形で組み合わせることができる。あるいは、金属錯体は、ホスト材料に化学結合させることもできる。高分子ホストの場合には、金属錯体は、例えばＥＰ１２４５６５９、ＷＯ０２／３１８９６、ＷＯ０３／１８６５３およびＷＯ０３／２２９０８に開示されているように、ポリマー主鎖に結合した置換基として化学結合することができるか、繰り返しユニットとしてポリマー主鎖に組み込むことができるか、あるいは、ポリマー末端基として形成することができる。
広範な蛍光性低分子量金属錯体が知られており、有機発光デバイスにおいて実証されている（例えば、Ｍａｃｒｏｍｏｌ．Ｓｙｍ．１２５（１９９７）１〜４８、ＵＳ−Ａ５，１５０，００６、ＵＳ−Ａ６，０８３，６３４およびＵＳ−Ａ５，４３２，０１４を参照されたい）。二価または三価の金属に適した配位子としては、オキシノイド、例えば酸素−窒素もしくは酸素−酸素供与性原子を有するものが挙げられ、一般には置換基酸素原子を有する環窒素原子、または置換基酸素原子を有する置換基窒素原子もしくは置換基酸素原子、例えば、８−ヒドロキシキノレートおよびヒドロキシキノキサリノール−１０−ヒドロキシベンゾ（ｈ）キノリナート（ＩＩ）、ベンザゾール（ＩＩＩ）、シッフ塩基、アゾインドール、クロモン誘導体、３−ヒドロキシフラボン、ならびにサリチラトアミノカルボキシレートおよびカルボン酸エステルなどのカルボン酸が挙げられる。任意選択の置換基としては、発光色を変えることができる（ヘテロ）芳香族環上のハロゲン、アルキル、アルコキシ、ハロアルキル、シアノ、アミノ、アミド、スルホニル、カルボニル、アリール、またはヘテロアリールが挙げられる。
本発明を、その好ましい実施形態に関して詳細に図示し、かつ記述したが、当業者は、添付した特許請求の範囲に規定された本発明の範囲から逸脱することなしに、その形態および細部に様々な変更を加えることができることを理解するであろう。

Claims (14)

  1. 回路素子を備えた電子基板と、前記電子基板の上に配置されたウェル画定用ダブルバンク構造と、前記ウェル画定用ダブルバンク構造によって画定されたウェルに配置された有機半導体材料と、を備え、
    前記ウェル画定用ダブルバンク構造が、絶縁材料からなる第１層と、前記第１層の上の絶縁材料からなる第２層とを備え、前記第２層が、前記第１層より低い濡れ性を有し、
    前記第２層は、フッ素化ポリマーとフッ素化溶媒を含む溶液から堆積されたフッ素化ポリマーであり、前記フッ素化ポリマーは、ポリ−１，１，２，４，４，５，５，６，７，７−デカフルオロ−３−オキサ−１，６−ヘプタジエンである、
    ことを特徴とする電子デバイス。
  2. 前記電子デバイスが、有機薄膜トランジスターであり、
    前記電子基板の前記回路素子が、ソース電極とドレイン電極を備え、前記ソース電極と前記ドレイン電極の上に、前記ダブルバンク構造が配置され、前記ソース電極およびドレイン電極の間に、チャネル領域が画定される、請求項１に記載の電子デバイス。
  3. 前記有機薄膜トランジスターが、ボトムゲート有機薄膜トランジスターであり、
    前記電子基板が、ゲート電極をさらに備え、前記ゲート電極の上にゲート誘電体が配置され、前記ソース電極とドレイン電極が、前記ゲート誘電体の上に配置される、請求項２に記載の電子デバイス。
  4. 前記電子デバイスが、有機発光デバイスであり、
    前記電子基板の前記回路素子が、有機発光デバイスの下部電極を備える、請求項１に記載の電子デバイス。
  5. 前記有機発光デバイスが、アクティブマトリックス有機発光デバイスであり、
    前記電子基板の前記回路素子が、有機薄膜トランジスターをさらに備える、請求項４に記載の電子デバイス。
  6. 前記ウェル画定用ダブルバンク構造が、前記第１層と前記第２層の間に配置された接着剤の層を備える、請求項１〜５のいずれかに記載の電子デバイス。
  7. 前記ウェル画定用ダブルバンク構造の前記第１層と前記第２層が、前記ウェルの周りのステップ構造を画定する、請求項１〜６のいずれかに記載の電子デバイス。
  8. 電子デバイスを製造する方法であって、
    前記方法は、
    回路素子を備える電子基板を用意することと、
    前記電子基板の上にウェル画定用ダブルバンク構造を形成することと、
    前記ウェル画定用ダブルバンク構造によって画定されたウェルに有機半導体材料の溶液を堆積させることと、
    を含み、
    前記ウェル画定用ダブルバンク構造が、絶縁材料からなる第１層と、前記第１層の上の絶縁材料からなる第２層とを備え、前記第２層が、前記第１層より低い濡れ性を有し、
    前記第２層は、フッ素化ポリマーとフッ素化溶媒を含む溶液から堆積されたフッ素化ポリマーであり、前記フッ素化ポリマーは、ポリ−１，１，２，４，４，５，５，６，７，７−デカフルオロ−３−オキサ−１，６−ヘプタジエンであり、
    前記方法は、前記ウェル画定用ダブルバンク構造を形成した後、かつ、前記有機半導体材料の溶液を堆積させる前に、洗浄ステップをさらに含む、ことを特徴とする方法。
  9. 前記有機半導体材料の溶液が有機溶媒を含む、請求項８に記載の方法。
  10. 導電性有機材料をウェルに堆積させた後、前記有機半導体材料をその上に堆積させる、請求項８または９に記載の方法。
  11. 前記導電性有機材料を水溶液から堆積させる、請求項１０に記載の方法。
  12. 前記洗浄ステップの後、かつ、前記ウェル画定用ダブルバンク構造によって画定されたウェルに前記有機半導体材料または導電性有機材料の溶液を堆積させる前に、前記ウェル画定用ダブルバンク構造をベーキングステップにかける、請求項８〜１１のいずれか一項に記載の方法。
  13. 前記ベーキングステップが、前記導電性有機材料を堆積させた後、かつ、前記有機半導体材料を堆積させる前に行われる、請求項１２に記載の方法。
  14. 前記ベーキングステップが、１５０〜２５０℃の範囲の温度で行われる、請求項１２または１３に記載の方法。
JP2010538884A 2007-12-19 2008-12-17 電子デバイスおよび溶液プロセス技術を用いてこれを製造する方法 Expired - Fee Related JP5671346B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0724773.7 2007-12-19
GB0724773A GB2455747B (en) 2007-12-19 2007-12-19 Electronic devices and methods of making the same using solution processing techniques
PCT/GB2008/004135 WO2009077738A1 (en) 2007-12-19 2008-12-17 Electronic devices and methods of making the same using solution processing techniques

Publications (2)

Publication Number Publication Date
JP2011508964A JP2011508964A (ja) 2011-03-17
JP5671346B2 true JP5671346B2 (ja) 2015-02-18

Family

ID=39048372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010538884A Expired - Fee Related JP5671346B2 (ja) 2007-12-19 2008-12-17 電子デバイスおよび溶液プロセス技術を用いてこれを製造する方法

Country Status (7)

Country Link
US (1) US9111885B2 (ja)
EP (1) EP2232558A1 (ja)
JP (1) JP5671346B2 (ja)
KR (1) KR101628405B1 (ja)
CN (1) CN101926006B (ja)
GB (1) GB2455747B (ja)
WO (1) WO2009077738A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021477A (ja) * 2007-07-13 2009-01-29 Sony Corp 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
US8211782B2 (en) * 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
GB0921707D0 (en) 2009-12-11 2010-01-27 Cambridge Display Tech Ltd Electronic devices
JP5493881B2 (ja) * 2010-01-07 2014-05-14 セイコーエプソン株式会社 電気光学装置用基板及びその製造方法、電気光学装置並びに電子機器
US8329505B2 (en) * 2010-01-29 2012-12-11 Lock Haven University Of Pennsylvania Method for deposition of cathodes for polymer optoelectronic devices
US9040400B2 (en) * 2010-04-05 2015-05-26 The Board Of Trustees Of The Leland Stanford Junior University Air-stable n-channel organic electronic devices
DE112011102916T5 (de) 2010-09-02 2013-06-27 Merck Patent Gmbh Zwischenschicht für elektronische Vorrichtungen
KR101680705B1 (ko) 2010-10-25 2016-11-29 엘지디스플레이 주식회사 유기전계 발광소자 및 그 제조방법
US8399290B2 (en) 2011-01-19 2013-03-19 Sharp Laboratories Of America, Inc. Organic transistor with fluropolymer banked crystallization well
US9093475B2 (en) 2012-03-28 2015-07-28 Sharp Laboratories Of America, Inc Thin film transistor short channel patterning by substrate surface energy manipulation
SG11201406802VA (en) 2012-04-25 2014-11-27 Merck Patent Gmbh Bank structures for organic electronic devices
KR102040871B1 (ko) * 2012-07-11 2019-11-06 삼성디스플레이 주식회사 신규한 유기 발광 소자용 화합물 및 이를 포함한 유기 발광 소자
JP6499966B2 (ja) 2012-09-21 2019-04-10 メルク パテント ゲーエムベーハー 有機半導体電子デバイス
CN104781945B (zh) 2012-11-08 2019-09-03 默克专利股份有限公司 制造具有堤结构的有机电子器件的方法，堤结构以及用其所制得的电子器件
US9935152B2 (en) 2012-12-27 2018-04-03 General Electric Company X-ray detector having improved noise performance
CN103413819B (zh) 2013-07-22 2016-08-31 京东方科技集团股份有限公司 一种有机发光显示面板、像素界定层及其制作方法
US9917133B2 (en) 2013-12-12 2018-03-13 General Electric Company Optoelectronic device with flexible substrate
US9257480B2 (en) * 2013-12-30 2016-02-09 General Electric Company Method of manufacturing photodiode detectors
EP3117204B1 (en) 2014-03-13 2021-06-16 General Electric Company Curved digital x-ray detector for weld inspection
KR102155815B1 (ko) * 2014-08-05 2020-09-14 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN104393192A (zh) * 2014-12-04 2015-03-04 京东方科技集团股份有限公司 一种像素界定层及其制作方法、显示面板、显示装置
CN107771358A (zh) 2015-06-12 2018-03-06 默克专利有限公司 具有含氟聚合物台架结构的有机电子器件
GB2542802A (en) * 2015-09-30 2017-04-05 Cambridge Display Tech Ltd Organic-based fluorescence sensor with low background signal
CN105470408B (zh) * 2015-12-08 2017-05-31 深圳市华星光电技术有限公司 用于打印成膜工艺的凹槽结构及其制作方法
CN105609658B (zh) * 2016-02-26 2017-08-25 京东方科技集团股份有限公司 一种oled制备方法和oled器件
CN105774279B (zh) * 2016-03-23 2019-01-15 京东方科技集团股份有限公司 一种喷墨打印方法及oled显示装置的制作方法
KR102471270B1 (ko) 2016-08-17 2022-11-25 메르크 파텐트 게엠베하 뱅크 구조들을 가진 전자 디바이스
CN107490917A (zh) * 2017-09-27 2017-12-19 武汉华星光电技术有限公司 一种薄膜晶体管阵列基板及显示装置
CN107644951A (zh) * 2017-10-20 2018-01-30 东莞理工学院 一种印刷oled显示屏的制备方法
KR20190090902A (ko) * 2018-01-25 2019-08-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
EP3660907B1 (en) 2018-11-28 2023-03-22 Samsung Display Co., Ltd. Display device
KR102294707B1 (ko) * 2020-03-02 2021-08-27 경희대학교 산학협력단 대기 안정성을 갖는 하이브리드 페로브스카이트 박막 트랜지스터 및 그 제조방법

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4539507A (en) 1983-03-25 1985-09-03 Eastman Kodak Company Organic electroluminescent devices having improved power conversion efficiencies
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
US5150006A (en) 1991-08-01 1992-09-22 Eastman Kodak Company Blue emitting internal junction organic electroluminescent device (II)
JP3490727B2 (ja) 1991-11-28 2004-01-26 三洋電機株式会社 電界発光素子
GB9317932D0 (en) 1993-08-26 1993-10-13 Cambridge Display Tech Ltd Electroluminescent devices
US5723873A (en) 1994-03-03 1998-03-03 Yang; Yang Bilayer composite electrodes for diodes
DE69526614T2 (de) 1994-09-12 2002-09-19 Motorola, Inc. Lichtemittierende Vorrichtungen die Organometallische Komplexe enthalten.
JPH09203803A (ja) * 1996-01-25 1997-08-05 Asahi Glass Co Ltd カラーフィルタの製造方法及びそれを用いた液晶表示素子
US5798170A (en) 1996-02-29 1998-08-25 Uniax Corporation Long operating life for polymer light-emitting diodes
DE69710781T2 (de) 1996-07-29 2002-10-31 Cambridge Display Tech Elektrolumineszierende anordnungen mit elektrodenschutz
DE69724129T2 (de) 1996-09-04 2004-02-26 Cambridge Display Technology Ltd. Lichtemittierende organische vorrichtungen mit verbesserter kathode
JP3899566B2 (ja) 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機ｅｌ表示装置の製造方法
US6452218B1 (en) 1997-06-10 2002-09-17 Uniax Corporation Ultra-thin alkaline earth metals as stable electron-injecting electrodes for polymer light emitting diodes
GB9718393D0 (en) 1997-08-29 1997-11-05 Cambridge Display Tech Ltd Electroluminescent Device
ATE268806T1 (de) 1997-10-23 2004-06-15 Isis Innovation Lichtemittierende dendrimere
GB9805476D0 (en) 1998-03-13 1998-05-13 Cambridge Display Tech Ltd Electroluminescent devices
KR100697861B1 (ko) 1998-03-13 2007-03-22 캠브리지 디스플레이 테크놀로지 리미티드 전장 발광 디바이스들
JP3328297B2 (ja) * 1998-03-17 2002-09-24 セイコーエプソン株式会社 表示装置の製造方法
JP3646510B2 (ja) * 1998-03-18 2005-05-11 セイコーエプソン株式会社 薄膜形成方法、表示装置およびカラーフィルタ
GB2335884A (en) 1998-04-02 1999-10-06 Cambridge Display Tech Ltd Flexible substrates for electronic or optoelectronic devices
US6268695B1 (en) 1998-12-16 2001-07-31 Battelle Memorial Institute Environmental barrier material for organic light emitting device and method of making
GB9903251D0 (en) 1999-02-12 1999-04-07 Cambridge Display Tech Ltd Opto-electric devices
GB2348316A (en) 1999-03-26 2000-09-27 Cambridge Display Tech Ltd Organic opto-electronic device
JP2003508891A (ja) 1999-09-03 2003-03-04 デュポン ディスプレイズ インコーポレイテッド 有機電子デバイスの封入
US6413645B1 (en) 2000-04-20 2002-07-02 Battelle Memorial Institute Ultrabarrier substrates
US6939624B2 (en) 2000-08-11 2005-09-06 Universal Display Corporation Organometallic compounds and emission-shifting organic electrophosphorescence
IL154960A0 (en) 2000-10-10 2003-10-31 Du Pont Polymers having attached luminescent metal complexes and devices made with sych polymers
KR100846526B1 (ko) 2000-11-30 2008-07-15 캐논 가부시끼가이샤 발광 소자 및 표시 장치
AU2002222565A1 (en) 2000-11-30 2002-06-11 Canon Kabushiki Kaisha Luminescent element and display
US6693295B2 (en) 2000-12-25 2004-02-17 Fuji Photo Film Co., Ltd. Indole derivative, material for light-emitting device and light-emitting device using the same
GB0104177D0 (en) 2001-02-20 2001-04-11 Isis Innovation Aryl-aryl dendrimers
JP4387104B2 (ja) 2001-02-20 2009-12-16 アイシス イノベイシヨン リミテツド 金属含有デンドリマー
DE10109027A1 (de) 2001-02-24 2002-09-05 Covion Organic Semiconductors Rhodium- und Iridium-Komplexe
SG92833A1 (en) 2001-03-27 2002-11-19 Sumitomo Chemical Co Polymeric light emitting substance and polymer light emitting device using the same
HUP0400384A3 (en) 2001-04-05 2008-08-28 Sankyo Co Benzamidine derivative and pharmaceutical compositions containing them and their use
EP1382075A1 (en) 2001-04-17 2004-01-21 Koninklijke Philips Electronics N.V. Led comprising a conductive transparent polymer layer with low sulfate and high metal ion content
JP2002324679A (ja) 2001-04-26 2002-11-08 Honda Motor Co Ltd 有機エレクトロルミネッセンス素子
JP4574936B2 (ja) 2001-08-31 2010-11-04 日本放送協会 燐光発光性化合物及び燐光発光性組成物
US7238435B2 (en) 2001-09-04 2007-07-03 Canon Kabushiki Kaisha Polymeric compound and organic luminescence device
KR100834344B1 (ko) * 2001-12-29 2008-06-02 엘지디스플레이 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
JP4248184B2 (ja) * 2002-03-19 2009-04-02 東芝松下ディスプレイテクノロジー株式会社 自己発光表示装置
GB0207134D0 (en) * 2002-03-27 2002-05-08 Cambridge Display Tech Ltd Method of preparation of organic optoelectronic and electronic devices and devices thereby obtained
JP2004319119A (ja) * 2003-04-11 2004-11-11 Toshiba Matsushita Display Technology Co Ltd 表示装置及びその製造方法
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP3915806B2 (ja) * 2003-11-11 2007-05-16 セイコーエプソン株式会社 電気光学装置および電子機器
JP4815761B2 (ja) * 2003-11-27 2011-11-16 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
US7910271B2 (en) * 2004-10-13 2011-03-22 Sharp Kabushiki Kaisha Functional substrate
JP2006156426A (ja) 2004-11-25 2006-06-15 Seiko Epson Corp 導電性パターンの形成方法
JP4845491B2 (ja) * 2004-11-30 2011-12-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006216297A (ja) * 2005-02-02 2006-08-17 Dainippon Screen Mfg Co Ltd 有機ｅｌ用基板およびその製造方法
JP2007053333A (ja) 2005-07-20 2007-03-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP4677937B2 (ja) * 2005-07-20 2011-04-27 セイコーエプソン株式会社 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
KR101209046B1 (ko) 2005-07-27 2012-12-06 삼성디스플레이 주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
WO2007023272A1 (en) * 2005-08-23 2007-03-01 Cambridge Display Technology Limited Organic electronic device structures and fabrication methods
JP2007095777A (ja) * 2005-09-27 2007-04-12 Sanyo Electric Co Ltd 有機半導体薄膜の製造方法及び有機半導体薄膜並びに電界効果トランジスタ
GB2432256B (en) * 2005-11-14 2009-12-23 Cambridge Display Tech Ltd Organic optoelectrical device
JP2007286469A (ja) * 2006-04-19 2007-11-01 Seiko Epson Corp 膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイス、電気光学装置、及び電子機器
KR101163791B1 (ko) * 2006-05-16 2012-07-10 삼성전자주식회사 유기 전자소자의 전극형성 방법, 이에 의해 형성된 전극을포함하는 유기박막 트랜지스터 및 이를 포함하는 표시소자
JP4280301B2 (ja) * 2007-05-31 2009-06-17 パナソニック株式会社 有機ｅｌ素子、およびその製造方法
KR101172794B1 (ko) * 2007-12-10 2012-08-09 파나소닉 주식회사 유기 ｅｌ 디바이스 및 ｅｌ 디스플레이 패널, 및 그 제조 방법

Also Published As

Publication number Publication date
US9111885B2 (en) 2015-08-18
JP2011508964A (ja) 2011-03-17
GB0724773D0 (en) 2008-01-30
US20110042656A1 (en) 2011-02-24
GB2455747B (en) 2011-02-09
CN101926006B (zh) 2013-06-05
EP2232558A1 (en) 2010-09-29
KR101628405B1 (ko) 2016-06-08
KR20100110332A (ko) 2010-10-12
GB2455747A (en) 2009-06-24
WO2009077738A1 (en) 2009-06-25
CN101926006A (zh) 2010-12-22

Similar Documents

Publication Publication Date Title
JP5671346B2 (ja) 電子デバイスおよび溶液プロセス技術を用いてこれを製造する方法
EP2324517B1 (en) Organic electronic devices and methods of making the same using solution processing techniques
US20110101317A1 (en) Electronic Devices and Methods of Making Them Using Solution Processing Techniques
US8404159B2 (en) Solvent for a printing composition
US8084767B2 (en) Opto-electrical devices and methods of manufacturing the same
JP5667563B2 (ja) 発光デバイスを製造するための組成物および方法
JP2011510478A (ja) 有機薄膜トランジスター、アクティブマトリックス有機光学デバイス、およびこれらの製造方法
JP5456781B2 (ja) ディスプレイを製造する方法
US8642379B2 (en) Thin film transistor
US20110034033A1 (en) Electronic Devices and Methods of Making the Same Using Solution Processing Techniques
GB2460216A (en) Hole transport material composition
HK1156727A (en) Electronic devices and methods of making them using solution processing techniques
HK1160984A (en) Organic electronic devices and methods of making the same using solution processing techniques

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140325

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140618

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140620

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141219

R150 Certificate of patent or registration of utility model

Ref document number: 5671346

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees