JP5658542B2 - ブラシレスモータドライバ、および、ブラシレスモータ駆動システム - Google Patents

Description

本発明の実施形態は、３相ブラシレスモータを駆動するブラシレスモータドライバ、および、ブラシレスモータ駆動システムに関する。

従来のモータの駆動方式では、例えば、モータの或る相から別の相に直流通電して、ロータの位置を固定する。さらに、モータを回転させたい方向へ強制通電させて、モータを強制的に回転させる。これにより、誘起電圧を発生させて、その誘起電圧を検出し、検出した誘起電圧に基づいてロータの位置を検出し、モータをセンサレス駆動する。

この従来のモータの駆動方式では、上述のように、ロータの位置を固定した後、強制的にモータを強制的に回転させて誘起電圧を発生させるため、モータの所望の動作の開始までに時間が長く掛かってしまう問題がある。

特開２００７−２３６０６２号公報 特許第３８０４０１９号公報

モータの起動時間を短縮することが可能なブラシレスモータドライバを提供する。

実施例に従ったブラシレスモータドライバは、３相ブラシレスモータを駆動する。ブラシレスモータドライバは、３相ブラシレスモータの中性点の中性点電圧と、電源電圧が供給され３相ブラシレスモータに駆動電圧を供給するパワーデバイスの電源と接地に接続された両端子間の電圧を２分の１に分圧した電圧と、を比較し、この比較結果に応じた第１の比較信号を出力する検出比較回路を備える。ブラシレスモータドライバは、予め設定された設定時間の第１の期間において、３相ブラシレスモータの第１相コイルから第２相コイルに通電し且つ第３相コイルには通電しない第１の場合における、第１の比較信号の第１の値と、第１の期間の後の設定時間の第２の期間において、第２相コイルから第１相コイルに通電し且つ第３相コイルには通電しない第２の場合における、第１の比較信号の第２の値と、をサンプルホールドするサンプルホールド回路を備える。ブラシレスモータドライバは、サンプルホールド回路によりサンプルホールドされた第１の値と第２の値とを加算し、この加算結果に応じた加算信号を出力する加算回路を備える。ブラシレスモータドライバは、加算信号の値と基準電圧とを比較し、この比較結果に応じた第２の比較信号を出力する比較出力回路を備える。ブラシレスモータドライバは、第２の比較信号に基づいて、３相ブラシレスモータのロータの位置を判別する。

実施例１に係るブラシレスモータ駆動システム１００の構成の一例を示す図である。 図１に示すブラシレスモータ駆動システム１００のロータ位置検出時のタイミングチャートの一例を示す図である。 ロータ位置検出信号と３相ブラシレスモータのロータ位置との関係の一例を示す図である。

以下、各実施例について図面に基づいて説明する。

図１は、実施例１に係るブラシレスモータ駆動システム１００の構成の一例を示す図である。

図１に示すように、ブラシレスモータ駆動システム１００は、３相ブラシレスモータ１と、パワーデバイス２と、検出比較回路３と、サンプルホールド回路４と、加算回路５と、比較出力回路６と、ラッチ回路７と、判別回路８と、電流検出回路９と、時間検出回路１０と、制御回路１１と、検出抵抗Ｒと、第１の分圧抵抗Ｒｄ１と、第２の分圧抵抗Ｒｄ２と、を備える。

ここで、ブラシレスモータドライバは、上述の、検出比較回路３と、サンプルホールド回路４と、加算回路５と、比較出力回路６と、ラッチ回路７と、判別回路８と、電流検出回路９と、時間検出回路１０と、制御回路１１と、検出抵抗Ｒと、第１の分圧抵抗Ｒｄ１と、第２の分圧抵抗Ｒｄ２と、を有する。

このブラシレスモータドライバは、パワーデバイス２を制御することにより、３相ブラシレスモータ１を駆動するようになっている。

また、３相ブラシレスモータ１は、Ｕ相、Ｖ相、Ｗ相の３相のコイルＬＵ、ＬＶ、ＬＷから成るステータおよびステータで発生する回転磁界により回転するロータを含む。該ステータにおいて、Ｕ相コイルＬＵ、Ｖ相コイルＬＶ、Ｗ相コイルＬＷは、中性点ＣＮ１に共通接続されている。この中性点ＣＮ１の電圧が中性点電圧ＣＯＭである。この３相ブラシレスモータ１は、３相の駆動電圧（信号）により駆動するようになっている。

なお、以下では、一例として、３相ブラシレスモータのＵ相コイルを第１相コイル、Ｖ相コイルを第２相コイル、Ｗ相コイルを第３相コイルとして説明しているが、他の組み合わせでもよい。

また、電源は、パワーデバイス２に電源電圧ＶＤＤを入力するようになっている。

また、パワーデバイス２は、一端が電源に接続され、他端が検出抵抗Ｒを介して接地に接続されている。このパワーデバイス２は、電源から電源電圧ＶＤＤが供給され、制御回路１１が生成した駆動信号ｕｈ、ｖｈ、ｗｈ、ｕｌ、ｖｌ、ｗｌに応じて、３相ブラシレスモータ１に対して３相の駆動電圧（信号、電流）Ｕ、Ｖ、Ｗを供給するようになっている。

このパワーデバイス２は、６個のＭＯＳトランジスタ２ａ〜２ｆと、６個のダイオード２ｇ〜２ｌと、３個のインバータ２ｍ〜２ｏと、を有する。

駆動信号ｕｈがインバータ２ｍを介してゲートに入力されるｐＭＯＳトランジスタ２ａと駆動信号ｕｌがゲートに入力されるｎＭＯＳトランジスタ２ｂとは、電源と接地との間に直列に接続されている。このｐＭＯＳトランジスタ２ａとｎＭＯＳトランジスタ２ｂとの間の端子Ｘ１が３相ブラシレスモータ１のＵ相のコイルＬＵに接続されている。この端子Ｘ１から駆動電圧ＵがＵ相のコイルＬＵに供給される。

なお、ダイオード２ｇは、ｐＭＯＳトランジスタ２ａのソース／ドレインに、カソード／アノードが接続されている。また、ダイオード２ｈは、ｎＭＯＳトランジスタ２ｂのドレイン／ソースに、カソード／アノードが接続されている。

また、駆動信号ｖｈがインバータ２ｎを介してゲートに入力されるｐＭＯＳトランジスタ２ｃと駆動信号ｖｌがゲートに入力されるｎＭＯＳトランジスタ２ｄとは、電源と接地との間に直列に接続されている。このｐＭＯＳトランジスタ２ｃとｎＭＯＳトランジスタ２ｄとの間の端子Ｘ２が３相ブラシレスモータ１のＶ相のコイルＬＶに接続されている。この端子Ｘ２から駆動電圧ＶがＶ相のコイルＬＶに供給される。

なお、ダイオード２ｉは、ｐＭＯＳトランジスタ２ｃのソース／ドレインに、カソード／アノードが接続されている。また、ダイオード２ｊは、ｎＭＯＳトランジスタ２ｄのドレイン／ソースに、カソード／アノードが接続されている。

また、駆動信号ｗｈがインバータ２ｏを介してゲートに入力されるｐＭＯＳトランジスタ２ｅと駆動信号ｗｌがゲートに入力されるｎＭＯＳトランジスタ２ｆとは、電源と接地との間に直列に接続されている。このｐＭＯＳトランジスタ２ｅとｎＭＯＳトランジスタ２ｆとの間の端子Ｘ３が３相ブラシレスモータ１のＷ相のコイルＬＷに接続されている。この端子Ｘ３から駆動電圧ＷがＷ相のコイルＬＷに供給される。

なお、ダイオード２ｋは、ｐＭＯＳトランジスタ２ｅのソース／ドレインに、カソード／アノードが接続されている。また、ダイオード２ｌは、ｎＭＯＳトランジスタ２ｆのドレイン／ソースに、カソード／アノードが接続されている。

なお、これらのＭＯＳトランジスタ２ａ〜２ｆは、例えば、同じサイズを有する。

既述のように、３相ブラシレスモータ１は、３相の駆動電圧Ｕ、Ｖ、Ｗにより、３相のコイルＬＵ、ＬＶ、ＬＷに電流が流れて、駆動するようになっている。

また、第１の分圧抵抗Ｒｄ１は、パワーデバイス２の、電源に接続された一方の端子２Ｔ１に、一端が接続されている。

第２の分圧抵抗Ｒｄ２は、第１の分圧抵抗Ｒｄ１の他端に、一端が接続され、パワーデバイス２の、接地に接続された他方の端子２Ｔ２に、他端が接続されている。この第２の分圧抵抗Ｒｄ２は、第１の分圧抵抗Ｒｄ２と同じ抵抗値を有する。

比較電圧ｖｍ２は、この第１の分圧抵抗Ｒｄ１と第２の分圧抵抗Ｒｄ２との間の電圧である。

ここで、パワーデバイス２の電源と接地に接続された両端子２Ｔ１、２Ｔ２間の電圧は、ｐＭＯＳトランジスタ２ａ、２ｃ、２ｅの一端（ソース）とｎＭＯＳトランジスタ２ｂ、２ｄ、２ｆの他端（ソース）との間の電圧である。すなわち、比較電圧ｖｍ２は、パワーデバイス２の電源と接地に接続された両端子２Ｔ１、２Ｔ２間の電圧（ｐＭＯＳトランジスタ２ａ、２ｃ、２ｅの一端（ソース）とｎＭＯＳトランジスタ２ｂ、２ｄ、２ｆの他端（ソース）との間の電圧）を２分の１に分圧した分圧電圧である。

また、検出比較回路３は、３相ブラシレスモータ１の中性点ＣＮ１の中性点電圧ＣＯＭと、比較電圧ｖｍ２と、を比較し、この比較結果に応じた第１の比較信号ｖｄｅｆを出力するようになっている。

この検出比較回路３は、図１に示すように、例えば、第１の検出用ボルテージフォロア回路３ａと、第２の検出用ボルテージフォロア回路３ｂと、抵抗３ｃ〜３ｆと、検出用オペアンプ３ｇと、を有する。

第１の検出用ボルテージフォロア回路３ａは、比較電圧ｖｍ２が入力されるようになっている。

第２の検出用ボルテージフォロア回路３ｂは、中性点電圧ＣＯＭが入力されるようになっている。

検出用オペアンプ３ｇは、第１の検出用ボルテージフォロア回路３ａの出力が抵抗３ｃを介して反転入力端子に接続され、第２の検出用ボルテージフォロア回路３ｂの出力が抵抗３ｅを介して非反転入力端子に接続されている。また、この検出用コンパレータ３ｇの非反転入力端子には、一端が基準電圧VREFに接続された抵抗３ｆの他端が接続されている。また、検出用オペアンプ３ｇの出力と反転入力端子との間には、ゲイン調整の為に抵抗３ｄが接続されている。

この検出用オペアンプ３ｇは、第１の検出用ボルテージフォロア回路３ａの出力と第２の検出用ボルテージフォロア回路３ｂの出力とを比較し、この比較結果に応じて第１の比較信号ｖｄｅｆを出力するようになっている。

また、サンプルホールド回路４は、例えば、サンプリング信号ｓｈｐに応じて、予め設定された設定時間Ｔの第１の期間において、３相ブラシレスモータ１のＵ相（第１相）コイルＵＬからＶ相（第２相）コイルＶＬに通電し且つＷ相（第３相）コイルＷＬには通電しない第１の場合における、第１の比較信号ｖｄｅｆの第１の値をサンプルホールドするようになっている。

なお、後述のように、Ｖ相コイルＶＬからＷ相コイルＷＬに通電し且つＵ相コイルＵＬには通電しない場合、Ｗ相コイルＷＬからＵ相コイルＵＬに通電し且つＶ相コイルＶＬには通電しない場合も同様である。

さらに、サンプルホールド回路４は、サンプリング信号ｓｈｎに応じて、第１の期間の後の設定時間Ｔの第２の期間において、Ｖ相（第２相）コイルＶＬからＵ相（第１相）コイルＵＬに通電し且つＷ相（第３相）コイルＷＬには通電しない第２の場合における、第１の比較信号ｖｄｅｆの第２の値をサンプルホールドするようになっている。

なお、後述のように、Ｗ相コイルＷＬからＶ相コイルＶＬに通電し且つＵ相コイルＵＬには通電しない場合、Ｕ相コイルＵＬからＷ相コイルＷＬに通電し且つＶ相コイルＶＬには通電しない場合も同様である。

このサンプルホールド回路４は、図１に示すように、例えば、第１のトランスミッションゲート４ａと、第２のトランスミッションゲート４ｂと、第１のキャパシタ４ｃと、第２のキャパシタ４ｄと、第１のサンプルホールド用ボルテージフォロア回路４ｅと、第２のサンプルホールド用ボルテージフォロア回路４ｆと、を有する。

第１のトランスミッションゲート４ａは、第１の比較信号ｖｄｅｆが一端に入力され、サンプルホールド信号ｓｈｐに応じて、該第１の期間内にオンするようになっている。

第１のキャパシタ４ｃは、第１のトランスミッションゲート４ａの他端と接地との間に接続されている。

第１のサンプルホールド用ボルテージフォロア回路４ｅは、第１のキャパシタ４ｃの一端の電圧ｖｐが入力され、該第１の値に対応する第１の電圧（電圧ｖｐ）を出力するようになっている。

第２のトランスミッションゲート４ｂは、第１の比較信号ｖｄｅｆが一端に入力され、サンプルホールド信号ｓｈｎに応じて、該第２の期間内にオンするようになっている。

第２のキャパシタ４ｄは、第２のトランスミッションゲート４ｂの他端と接地との間に接続されている。

第２のサンプルホールド用ボルテージフォロア回路４ｆは、第２のキャパシタ４ｄの一端の電圧ｖｎが入力され、該第２の値に対応する第２の電圧（電圧ｖｎ）を出力するようになっている。

また、加算回路５は、サンプルホールド回路４によりサンプルホールドされた該第１の値と該第２の値とをアナログ的に加算し、この加算結果に応じた加算信号ｖａｄｄを出力するようになっている。

この加算回路５は、図１に示すように、例えば、第１の加算用抵抗５ａと、第２の加算用抵抗５ｂと、抵抗５ｃと、抵抗５ｄと、加算用オペアンプ５ｅと、を有する。

第１の加算用抵抗５ａは、第１のサンプルホールド用ボルテージフォロア回路４ｅの出力に一端が接続されている。

第２の加算用抵抗５ｂは、第２のサンプルホールド用ボルテージフォロア回路４ｆの出力に一端が接続され、第１の加算用抵抗５ａの他端に他端が接続されている。

なお、上記のように、第１の加算用抵抗５ａと第２の加算用抵抗５ｂとが接続されていることにより、第１の加算用抵抗５ａと第２の加算用抵抗５ｂとの間の電圧は、第１のサンプルホールド用ボルテージフォロア回路４ｅの出力する電圧と第２のサンプルホールド用ボルテージフォロア回路４ｆの出力する電圧とが合成（アナログ的に加算）されたものとなる。

加算用オペアンプ５ｅは、第１の加算用抵抗５ａと第２の加算用抵抗５ｂとの間の該電圧と、一端が基準電圧VREFに接続されたバイアス抵抗の他端の電圧と、を比較し、この比較結果に応じて該加算信号ｖａｄｄを出力するようになっている。

また、比較出力回路６は、加算信号ｖａｄｄの値と基準電圧VREF（例えば、加算器の電源電圧の１／２電圧）とを比較し、この比較結果に応じた第２の比較信号（ロータ位置検出信号）ｐｏｓを出力するようになっている。

この比較検出回路６は、図１に示すように、例えば、出力用抵抗６ａと、抵抗６ｂと、出力用コンパレータ６ｃと、有する。

出力用抵抗６ａは、加算用コンパレータ５ｄの出力に一端が接続されている。

出力用コンパレータ６ｃは、出力用抵抗６ａの他端の電圧と基準電圧VREF（例えば、加算器の電源電圧の１／２電圧）とを比較し、この比較結果に応じた第２の比較信号（ロータ位置検出信号）ｐｏｓを出力するようになっている。また、出力用コンパレータ６ｃの出力と非反転入力端子との間には、ヒステリシス動作のための抵抗６ｂが接続されている。

また、ラッチ回路７は、ラッチ信号ｌａｔに応じて、第２の比較信号（ロータ位置検出信号）ｐｏｓの値をラッチするようになっている。

また、判別回路８は、ラッチ回路７にラッチされた値に応じて、３相ブラシレスモータ１のロータの位置を判別するようになっている。すなわち、第２の比較信号に基づいて、３相ブラシレスモータ１のロータの位置が判別される。

また、電流検出回路９は、例えば、３相ブラシレスモータ１のＵ相（第１相）コイルＵＬからＶ相（第２相）コイルＶＬにダミー通電し且つＷ相（第３相）コイルＷＬには該ダミー通電しない状態で、パワーデバイス２に流れる電流Ｉｍを検出するようになっている。
なお、コイルの組み合わせは、上記の組み合わせとは異なっていてもよい。

ここで、ダミー通電は、既述のロータの位置を検出するための通電の前に、ロータの位置を検出するための通電時間（設定時間Ｔ）を設定するために実施されるものである。そして、後述のように、このダミー通電により、該電流Ｉｍが所定の電流（既定値）Ｉａに到達するまでの時間が、測定される。

また、時間検出回路１０は、該ダミー通電を開始してから、電流検出回路９により検出された電流Ｉｍが該規定値Ｉａに到達するまでの時間を、検出するようになっている。

また、制御回路１１は、駆動信号ｕｈ、ｖｈ、ｗｈ、ｕｌ、ｖｌ、ｗｌにより、パワーデバイス２を制御して、３相ブラシレスモータ１に対して３相の駆動電圧（信号、電流）Ｕ、Ｖ、Ｗを供給するようになっている。これにより、３相ブラシレスモータ１の動作が制御される。

この制御回路１１は、判別回路８により判別されたロータの位置に基づいて、３相ブラシレスモータ１を強制通電（例えば、１２０°通電）させて所定の方向に回転させるようにパワーデバイス２を制御するようになっている。

さらに、制御回路１１は、パワーデバイス２を制御して、３相ブラシレスモータ１に該ダミー通電させて、電流検出回路９により電流Ｉｍが測定され、時間検出回路１０により電流Ｉｍが該規定値Ｉａに到達するまでの時間が検出される。そして、制御回路１１は、時間検出回路１０により検出された時間を、設定時間Ｔに設定する。

次に、以上のような構成を有するブラシレスモータ駆動システム１００の動作の一例について、説明する。

ここで、図２は、図１に示すブラシレスモータ駆動システム１００のロータ位置検出時のタイミングチャートの一例を示す図である。また、図３は、ロータ位置検出信号と３相ブラシレスモータのロータ位置との関係の一例を示す図である。

図２に示すように、先ず、時間ｔ０において、制御回路１１は、パワーデバイス２を制御して、３相ブラシレスモータ１にダミーパルスを通電（ダミー通電）する。

ここでは、例えば、制御回路１１は、駆動信号ｕｈ、ｖｌを“Ｈｉｇｈ”レベルにし且つ駆動信号ｖｈ、ｗｈ、ｕｌ、ｗｌを“Ｌｏｗ”レベルにして、ｐＭＯＳトランジスタ２ａ、ｎＭＯＳトランジスタ２ｄをオンし、ｐＭＯＳトランジスタ２ｃ、２ｅ、ｎＭＯＳトランジスタ２ｂ、２ｆをオフにする。これにより、３相ブラシレスモータ１のＵ相（第１相）コイルＵＬからＶ相（第２相）コイルＶＬに通電し且つＷ相（第３相）コイルＷＬには通電させない状態にする。

この間、電流検出回路９により電流Ｉｍが測定され、時間検出回路１０により電流Ｉｍが該規定値Ｉａに到達するまでの時間が検出される。そして、制御回路１１は、時間検出回路１０により検出された時間を、設定時間Ｔに設定する。

なお、時間ｔ０から設定時間Ｔの経過後、制御回路１１は、駆動信号ｕｈ、ｖｈ、ｗｈを“Ｌｏｗ”レベルにし且つ駆動信号ｕｌ、ｖｌ、ｗｌを“Ｈｉｇｈ”レベルにして、ｐＭＯＳトランジスタ２ａ、２ｃ、２ｅをオフし、ｎＭＯＳトランジスタ２ｂ、２ｄ、２ｆをオンにする。これにより、３相ブラシレスモータ１の各相のコイルを接地し、３相ブラシレスモータ１の回生電流（図２の電流Ｉｍの点線部分）の電源への影響を回避している。

以上のように、該ダミー通電中に測定された時間を元に、ロータ位置検出用の通電パルス時間である設定時間Ｔを決定する。

これにより、モータの種類の変化やモータのインダクターや抵抗成分のバラツキがあっても、一定電流の電流パルスで通電パルスを生成し、ロータ位置検出信号を得易くすることができる。

上記設定時間Ｔを決定するためのダミー期間の終了後、ロータ位置を検出するためのロータ位置検出期間が開始される。

先ず、時間ｔ１において、制御回路１１は、パワーデバイス２を制御して、３相ブラシレスモータ１にロータ位置を検出するためのパルスを設定時間Ｔだけ通電する。

すなわち、制御回路１１は、駆動信号ｕｈ、ｖｌを“Ｈｉｇｈ”レベルにし且つ駆動信号ｖｈ、ｗｈ、ｕｌ、ｗｌを“Ｌｏｗ”レベルにして、ｐＭＯＳトランジスタ２ａ、ｎＭＯＳトランジスタ２ｄをオンし、ｐＭＯＳトランジスタ２ｃ、２ｅ、ｎＭＯＳトランジスタ２ｂ、２ｆをオフにする。これにより、３相ブラシレスモータ１のＵ相コイルＵＬからＶ相コイルＶＬに通電し且つＷ相コイルＷＬには通電させない状態にする。

これにより、検出比較回路３は、比較電圧ｖｍ２よりも高い中性点電圧ＣＯＭと、比較電圧ｖｍ２と、を比較し、この比較結果に応じた第１の比較信号ｖｄｅｆを出力する。

そして、サンプルホールド回路４は、時間ｔ１から設定時間Ｔの期間において、サンプリング信号ｓｈｐ（“Ｈｉｇｈ”レベル）に応じて、第１の比較信号ｖｄｅｆの第１の値をサンプルホールドする。すなわち、電圧COMが、例えば、電源電圧ＶＤＤの２分の１（ｖｍ２）よりも高い値になる。その結果、電圧ｖｐは基準電圧VREFより高くなる。

なお、時間ｔ１から設定時間Ｔの経過後、制御回路１１は、駆動信号ｕｈ、ｖｈ、ｗｈを“Ｌｏｗ”レベルにし且つ駆動信号ｕｌ、ｖｌ、ｗｌを“Ｈｉｇｈ”レベルにして、ｐＭＯＳトランジスタ２ａ、２ｃ、２ｅをオフし、ｎＭＯＳトランジスタ２ｂ、２ｄ、２ｆをオンにする。これにより、３相ブラシレスモータ１の各相のコイルを接地し、３相ブラシレスモータ１の回生電流（図２の電流Ｉｍの点線部分）の電源への影響を回避している。

続く時間ｔ２において、制御回路１１は、パワーデバイス２を制御して、３相ブラシレスモータ１にロータ位置を検出するためのパルスを設定時間Ｔだけ通電する。

すなわち、制御回路１１は、駆動信号ｕｌ、ｖｈを“Ｈｉｇｈ”レベルにし且つ駆動信号ｕｈ、ｗｈ、ｖｌ、ｗｌを“Ｌｏｗ”レベルにして、ｐＭＯＳトランジスタ２ｃ、ｎＭＯＳトランジスタ２ｂをオンし、ｐＭＯＳトランジスタ２ａ、２ｅ、ｎＭＯＳトランジスタ２ｄ、２ｆをオフにする。これにより、３相ブラシレスモータ１のＶ相コイルＶＬからＵ相コイルＵＬに通電し且つＷ相コイルＷＬには通電させない状態にする。

これにより、検出比較回路３は、比較電圧ｖｍ２よりも低い中性点電圧ＣＯＭと、比較電圧ｖｍ２と、を比較し、この比較結果に応じた第１の比較信号ｖｄｅｆを出力する。

そして、サンプルホールド回路４は、時間ｔ２から設定時間Ｔの期間において、サンプリング信号ｓｈｎ（“Ｈｉｇｈ”レベル）に応じて、第１の比較信号ｖｄｅｆの第２の値をサンプルホールドする。すなわち、電圧COMが、例えば、電源電圧ＶＤＤの２分の１（ｖｍ２）よりも低い値になる。その結果、電圧ｖｎは基準電圧VREFより小さくなる。

さらに、加算回路５は、サンプルホールド回路４によりサンプルホールドされた該第１の値と該第２の値とをアナログ的に加算し、この加算結果に応じた加算信号ｖａｄｄを出力する。なお、Ｕ相からＶ相に通電させた場合とＶ相からＵ相に通電させた場合とは、電流の向きが異なる。この場合、サンプルホールドされた電圧（値）ｖｐとサンプルホールドされた電圧（値）ｖｎとは、極性が異なる。したがって、加算信号ｖａｄｄは、電圧ｖｐと電圧ｖｎとの電位差（電圧ｖｐの絶対値−電圧ｖｎの絶対値）に対応する。

そして、比較出力回路６は、加算信号ｖａｄｄの値と該基準電圧VREFとを比較し、この比較結果に応じた第２の比較信号（ロータ位置検出信号）ｐｏｓを出力する。

そして、ラッチ回路７は、ラッチ信号ｌａｔ（“Ｈｉｇｈ”レベル）に応じて、第２の比較信号（ロータ位置検出信号）ｐｏｓの値（Ａ：“Ｈｉｇｈ”レベル、すなわち、論理“１”）をラッチする。

なお、時間ｔ２から設定時間Ｔの経過後、制御回路１１は、駆動信号ｕｈ、ｖｈ、ｗｈを“Ｌｏｗ”レベルにし且つ駆動信号ｕｌ、ｖｌ、ｗｌを“Ｈｉｇｈ”レベルにして、ｐＭＯＳトランジスタ２ａ、２ｃ、２ｅをオフし、ｎＭＯＳトランジスタ２ｂ、２ｄ、２ｆをオンにする。これにより、３相ブラシレスモータ１の各相のコイルを接地し、３相ブラシレスモータ１の回生電流（図２の電流Ｉｍの点線部分）の電源への影響を回避している。

次に、時間ｔ３において、制御回路１１は、パワーデバイス２を制御して、３相ブラシレスモータ１にロータ位置を検出するためのパルスを設定時間Ｔだけ通電する。

すなわち、制御回路１１は、駆動信号ｖｈ、ｗｌを“Ｈｉｇｈ”レベルにし且つ駆動信号ｕｈ、ｗｈ、ｕｌ、ｖｌを“Ｌｏｗ”レベルにする。これにより、３相ブラシレスモータ１のＶ相コイルＶＬからＷ相コイルＷＬに通電し且つＵ相コイルＵＬには通電させない状態にする。

これにより、検出比較回路３は、比較電圧ｖｍ２と同程度の中性点電圧ＣＯＭと、比較電圧ｖｍ２と、を比較し、この比較結果に応じた第１の比較信号ｖｄｅｆを出力する。

そして、サンプルホールド回路４は、時間ｔ１から設定時間Ｔの期間において、サンプリング信号ｓｈｐ（“Ｈｉｇｈ”レベル）に応じて、第１の比較信号ｖｄｅｆの第１の値をサンプルホールドする。すなわち、電圧COMが、例えば、電源電圧ＶＤＤの２分の１と同程度の値になる。その結果、電圧ｖｐは基準電圧VREFとほぼ同じ電圧になる。

なお、時間ｔ３から設定時間Ｔの経過後、制御回路１１は、駆動信号ｕｈ、ｖｈ、ｗｈを“Ｌｏｗ”レベルにし且つ駆動信号ｕｌ、ｖｌ、ｗｌを“Ｈｉｇｈ”レベルにして、ｐＭＯＳトランジスタ２ａ、２ｃ、２ｅをオフし、ｎＭＯＳトランジスタ２ｂ、２ｄ、２ｆをオンにする。これにより、３相ブラシレスモータ１の各相のコイルを接地し、３相ブラシレスモータ１の回生電流（図２の電流Ｉｍの点線部分）の電源への影響を回避している。

続く時間ｔ４において、制御回路１１は、パワーデバイス２を制御して、３相ブラシレスモータ１にロータ位置を検出するためのパルスを設定時間Ｔだけ通電する。

すなわち、制御回路１１は、駆動信号、ｗｈ、ｖｌを“Ｈｉｇｈ”レベルにし且つ駆動信号ｕｈ、ｖｈ、ｕｌ、ｗｌを“Ｌｏｗ”レベルにする。これにより、３相ブラシレスモータ１のＷ相コイルＷＬからＶ相コイルＶＬに通電し且つＵ相コイルＵＬには通電させない状態にする。

これにより、検出比較回路３は、比較電圧ｖｍ２よりも少し低い中性点電圧ＣＯＭと、比較電圧ｖｍ２と、を比較し、この比較結果に応じた第１の比較信号ｖｄｅｆを出力する。

そして、サンプルホールド回路４は、時間ｔ４から設定時間Ｔの期間において、サンプリング信号ｓｈｎ（“Ｈｉｇｈ”レベル）に応じて、第１の比較信号ｖｄｅｆの第２の値をサンプルホールドする。すなわち、電圧COMが、例えば、電源電圧ＶＤＤの２分の１よりも少し低い値になる。その結果、電圧ｖｎは基準電圧VREFより、少し小さくなる。

さらに、加算回路５は、サンプルホールド回路４によりサンプルホールドされた該第１の値と該第２の値とをアナログ的に加算し、この加算結果に応じた加算信号ｖａｄｄを出力する。なお、Ｖ相からＷ相に通電させた場合とＷ相からＶ相に通電させた場合とは、電流の向きが異なる。この場合、サンプルホールドされた電圧（値）ｖｐとサンプルホールドされた電圧（値）ｖｎとは、極性が異なる。したがって、加算信号ｖａｄｄは、電圧ｖｐと電圧ｖｎとの電位差（電圧ｖｐの絶対値−電圧ｖｎの絶対値）に対応する。

そして、比較出力回路６は、加算信号ｖａｄｄの値と該基準電圧とを比較し、この比較結果に応じた第２の比較信号（ロータ位置検出信号）ｐｏｓを出力する。

そして、ラッチ回路７は、ラッチ信号ｌａｔ（“Ｈｉｇｈ”レベル）に応じて、第２の比較信号（ロータ位置検出信号）ｐｏｓの値（Ｂ：“Ｈｉｇｈ”レベル、すなわち、論理“１”）をラッチする。

なお、時間ｔ４から設定時間Ｔの経過後、制御回路１１は、駆動信号ｕｈ、ｖｈ、ｗｈを“Ｌｏｗ”レベルにし且つ駆動信号ｕｌ、ｖｌ、ｗｌを“Ｈｉｇｈ”レベルにして、ｐＭＯＳトランジスタ２ａ、２ｃ、２ｅをオフし、ｎＭＯＳトランジスタ２ｂ、２ｄ、２ｆをオンにする。これにより、３相ブラシレスモータ１の各相のコイルを接地し、３相ブラシレスモータ１の回生電流（図２の電流Ｉｍの点線部分）の電源への影響を回避している。

次に、時間ｔ５において、制御回路１１は、パワーデバイス２を制御して、３相ブラシレスモータ１にロータ位置を検出するためのパルスを設定時間Ｔだけ通電する。

すなわち、制御回路１１は、駆動信号ｗｈ、ｕｌを“Ｈｉｇｈ”レベルにし且つ駆動信号ｕｈ、ｖｈ、ｗｌ、ｖｌを“Ｌｏｗ”レベルにする。これにより、３相ブラシレスモータ１のＷ相コイルＷＬからＵ相コイルＵＬに通電し且つＶ相コイルＶＬには通電させない状態にする。

これにより、検出比較回路３は、比較電圧ｖｍ２よりも少し高い中性点電圧ＣＯＭと、比較電圧ｖｍ２と、を比較し、この比較結果に応じた第１の比較信号ｖｄｅｆを出力する。

そして、サンプルホールド回路４は、時間ｔ５から設定時間Ｔの期間において、サンプリング信号ｓｈｐ（“Ｈｉｇｈ”レベル）に応じて、第１の比較信号ｖｄｅｆの第１の値（“Ｈｉｇｈ”レベル、ここでは、論理“１”）をサンプルホールドする。すなわち、電圧COMが、例えば、電源電圧ＶＤＤの２分の１よりも少し高い値になる。その結果、電圧ｖｐは基準電圧VREFより、少し高くなる。

なお、時間ｔ５から設定時間Ｔの経過後、制御回路１１は、駆動信号ｕｈ、ｖｈ、ｗｈを“Ｌｏｗ”レベルにし且つ駆動信号ｕｌ、ｖｌ、ｗｌを“Ｈｉｇｈ”レベルにして、ｐＭＯＳトランジスタ２ａ、２ｃ、２ｅをオフし、ｎＭＯＳトランジスタ２ｂ、２ｄ、２ｆをオンにする。これにより、３相ブラシレスモータ１の各相のコイルを接地し、３相ブラシレスモータ１の回生電流（図２の電流Ｉｍの点線部分）の電源への影響を回避している。

続く時間ｔ６おいて、制御回路１１は、パワーデバイス２を制御して、３相ブラシレスモータ１にロータ位置を検出するためのパルスを設定時間Ｔだけ通電する。

すなわち、制御回路１１は、駆動信号ｗｌ、ｕｈを“Ｈｉｇｈ”レベルにし且つ駆動信号ｖｈ、ｗｈ、ｖｌ、ｕｌを“Ｌｏｗ”レベルにする。これにより、３相ブラシレスモータ１のＵ相コイルＵＬからＷ相コイルＷＬに通電し且つＶ相コイルＶＬには通電させない状態にする。

これにより、検出比較回路３は、比較電圧ｖｍ２よりも高い中性点電圧ＣＯＭと、比較電圧ｖｍ２と、を比較し、この比較結果に応じた第１の比較信号ｖｄｅｆを出力する。

そして、サンプルホールド回路４は、時間ｔ６から設定時間Ｔの期間において、サンプリング信号ｓｈｎに応じて、第１の比較信号ｖｄｅｆの第２の値をサンプルホールドする。すなわち、電圧COMが、例えば、電源電圧ＶＤＤの２分の１より高い値になる。その結果、電圧ｖｎは基準電圧VREFより大きくなる。

さらに、加算回路５は、サンプルホールド回路４によりサンプルホールドされた該第１の値と該第２の値とをアナログ的に加算し、この加算結果に応じた加算信号ｖａｄｄを出力する。なお、Ｗ相からＵ相に通電させた場合とＵ相からＷ相に通電させた場合とは、電流の向きが異なる。この場合、サンプルホールドされた電圧（値）ｖｐとサンプルホールドされた電圧（値）ｖｎとは、極性が異なる。したがって、加算信号ｖａｄｄは、電圧ｖｐと電圧ｖｎとの電位差（電圧ｖｐの絶対値−電圧ｖｎの絶対値）に対応する。

そして、比較出力回路６は、加算信号ｖａｄｄの値と該基準電圧とを比較し、この比較結果に応じた第２の比較信号（ロータ位置検出信号）ｐｏｓを出力する。

そして、ラッチ回路７は、ラッチ信号ｌａｔ（“Ｈｉｇｈ”レベル）に応じて、第２の比較信号（ロータ位置検出信号）ｐｏｓの値（Ｃ：“Ｌｏｗ”レベル、すなわち、論理“０”）をラッチする。

なお、時間ｔ６から設定時間Ｔの経過後、制御回路１１は、駆動信号ｕｈ、ｖｈ、ｗｈを“Ｌｏｗ”レベルにし且つ駆動信号ｕｌ、ｖｌ、ｗｌを“Ｈｉｇｈ”レベルにして、ｐＭＯＳトランジスタ２ａ、２ｃ、２ｅをオフし、ｎＭＯＳトランジスタ２ｂ、２ｄ、２ｆをオンにする。これにより、３相ブラシレスモータ１の各相のコイルを接地し、３相ブラシレスモータ１の回生電流（図２の電流Ｉｍの点線部分）の電源への影響を回避している。

以上のロータ位置検出期間のブラシレスモータ駆動システム１００の動作により、第２の比較信号（ロータ位置検出信号）ｐｏｓの値Ａ、Ｂ、Ｃが得られる。

ここで、ロータ位置検出期間の各設定時間Ｔに流れる電流Ｉｍの値は、３相ブラシレスモータ１の実際のロータ位置に応じて異なる。これに対応して、ロータ位置検出期間の各設定時間Ｔの中性点電圧ＣＯＭも、ロータ位置に応じて、そのレベルが異なる。そして、ロータ位置に応じて、電圧ｖｐ、ｖｎも、そのレベルが異なる。

すなわち、この電流Ｉｍの大きさが変化すると中性点電圧ＣＯＭが変化するため、この電流Ｉｍの大きさとサンプルホールド回路４によりサンプルホールドされた値（電圧）ｖｐ、ｖｎとは相関がある。そして、サンプルホールド回路４によりサンプルホールドされた値（電圧）ｖｐ、ｖｎの加算結果に応じて、比較出力回路６が出力する第２の比較信号（ロータ位置検出信号）が変化する。

したがって、この第２の比較信号（ロータ位置検出信号）により、３相ブラシレスモータ１のロータの位置を判別することが可能となる。

また、既述のように、ロータ位置を検出し易くする為に、最初にダミー通電を行い、所定の電流Ｉａに到達する設定時間Ｔを測定し、この設定時間Ｔでロータ位置検出パルスを生成することにより、モータのバラツキなどがあっても、ある一定の電流で、ロータ位置検出パルスを生成することができる。

ここで、図３において、ロータ位置の区間（ａ）〜（ｆ）は、３相ブラシレスモータ１のロータの電気角を６分割した各区間に相当する。図３に示すように、例えば、ロータ位置検出信号の値Ａ、Ｂ、Ｃが、“１”、“１”、“０”の場合、ロータ位置は、ロータの電気角の区間（ａ）に位置する。また、ロータ位置検出信号の値Ａ、Ｂ、Ｃが、“０”、“０”、“１”の場合、ロータ位置は、区間（ｄ）に位置する。

なお、既述の図２に示す例では、ロータ位置検出信号の値Ａ、Ｂ、Ｃが、“１”、“１”、“０”であるため、ロータ位置は、３相ブラシレスモータ１のロータの電気角を６分割したうちの区間（ａ）に位置する。

次に、判別回路８は、ラッチ回路７にラッチされた値に応じて、例えば、上述の図３のテーブルを用いて、３相ブラシレスモータ１のロータの位置を判別する。これにより、第２の比較信号に基づいて、３相ブラシレスモータ１のロータの位置が判別される。

そして、制御回路１１は、判別回路８により判別されたロータの位置に基づいて、３相ブラシレスモータ１を強制通電（例えば、１２０°通電）させて所定の方向に回転させるように、パワーデバイス２を制御する。

これにより、３相ブラシレスモータ１が逆回転することなく、回転させたい方向に加速し、モータの誘起電圧を検出できるようになり、センサレス駆動がスムーズに行うことができる。

一方、既述の従来技術では、センサレスモータ駆動の場合、モータが停止していると、誘起電圧が発生しないので、誘起電圧からロータ位置を検出できない。

しかし、本実施例１に係るブラシレスモータドライバは、上述のように、モータが停止していても、ロータ位置を検出するためのパルスを使うことにより、モータのロータ位置を検出できる。そして、ロータを回転させること無く、ロータの位置を検出できるので、センサレス起動のモータ起動時間をより短くすることができる。

また、本実施例１に係るブラシレスモータドライバは、ロータ位置を検出してから、強制通電を開始するので、モータを所望の方向とは逆の方向に回転するのを回避することができる。

以上のように、本実施例１に係るブラシレスモータドライバによれば、モータの起動時間を短縮することができる。

なお、上記実施例では、検出比較回路３で比較電圧ｖｍ２と比較される対象が中性電圧ＣＯＭである場合について説明した。しかし、Ｕ相、Ｖ相、Ｗ相の３相のコイルＬＵ、ＬＶ、ＬＷにそれぞれ抵抗を介して共通に接続された接続点（仮想中性点）の電圧（仮想中性点の電圧）を、中性点ＣＮ１の中性点電圧に代えて、検出比較回路３に入力するようにしてもよい。

１ ３相ブラシレスモータ
２ パワーデバイス
３ 検出比較回路
４ サンプルホールド回路
５ 加算回路
６ 比較出力回路
７ ラッチ回路
８ 判別回路
９ 電流検出回路
１０ 時間検出回路
１１ 制御回路
１００ ブラシレスモータ駆動システム
Ｒ 検出抵抗
Ｒｄ１、Ｒｄ２分圧抵抗

Claims (13)

1. ３相ブラシレスモータを駆動するためのブラシレスモータドライバであって、
   前記３相ブラシレスモータの中性点の中性点電圧と、電源電圧が供給され前記３相ブラシレスモータに駆動電圧を供給するパワーデバイスの電源と接地に接続された両端子間の電圧を２分の１に分圧した比較電圧と、を比較し、この比較結果に応じた第１の比較信号を出力する検出比較回路と、
   予め設定された設定時間の第１の期間において、前記３相ブラシレスモータの第１相コイルから第２相コイルに通電し且つ第３相コイルには通電しない第１の場合における、前記第１の比較信号の第１の値と、前記第１の期間の後の前記設定時間の第２の期間において、前記第２相コイルから前記第１相コイルに通電し且つ前記第３相コイルには通電しない第２の場合における、前記第１の比較信号の第２の値と、をサンプルホールドするサンプルホールド回路と、
   前記サンプルホールド回路によりサンプルホールドされた前記第１の値と前記第２の値とを加算し、この加算結果に応じた加算信号を出力する加算回路と、
   前記加算信号の値と基準電圧とを比較し、この比較結果に応じた第２の比較信号を出力する比較出力回路と、を備え、
   前記第２の比較信号に基づいて、前記３相ブラシレスモータのロータの位置を判別することを特徴とするブラシレスモータドライバ。
2. 前記第２の比較信号の値をラッチするラッチ回路と、
   前記ラッチ回路にラッチされた値に応じて、前記３相ブラシレスモータのロータの位置を判別する判別回路と、をさらに備える
   ことを特徴とする請求項１に記載のブラシレスモータドライバ。
3. 判別された前記ロータの位置に基づいて、前記３相ブラシレスモータを強制通電させて所定の方向に回転させるように前記パワーデバイスを制御する制御回路をさらに備える
   ことを特徴とする請求項１または２に記載のブラシレスモータドライバ。
4. 前記パワーデバイスは、
   電源に一端が接続され、前記第１相コイルに他端が接続された第１のＭＯＳトランジスタと、
   前記第１のＭＯＳトランジスタの一端にカソードが接続され、前記第１のＭＯＳトランジスタの他端にアノードが接続された第１のダイオードと、
   前記第１のＭＯＳトランジスタの他端に一端が接続され、接地に他端が接続された第２のＭＯＳトランジスタと、
   前記第２のＭＯＳトランジスタの一端にカソードが接続され、前記第２のＭＯＳトランジスタの他端にアノードが接続された第２のダイオードと、を有し、
   前記パワーデバイスの前記電源と前記接地に接続された前記両端子間の電圧は、前記第１のＭＯＳトランジスタの一端と前記第２のＭＯＳトランジスタの他端との間の電圧であることを特徴とする請求項１ないし３のいずれか一項に記載のブラシレスモータドライバ。
5. 前記３相ブラシレスモータの第１相コイルから第２相コイルにダミー通電し且つ第３相コイルには前記ダミー通電しない状態で、前記パワーデバイスに流れる電流を検出する電流検出回路と、
   前記ダミー通電を開始してから、前記電流検出回路により検出された電流が規定値に到達するまでの時間を、検出する時間検出回路と、をさらに備え、
   前記時間検出回路により検出された時間を、前記設定時間に設定することを特徴とする請求項１ないし４のいずれか一項に記載のブラシレスモータドライバ。
6. 前記検出比較回路は、
   前記比較電圧が入力される第１の検出用ボルテージフォロア回路と、
   前記中性点電圧が入力される第２の検出用ボルテージフォロア回路と、
   前記第１の検出用ボルテージフォロア回路の出力と前記第２の検出用ボルテージフォロア回路の出力とを比較し、この比較結果に応じて前記第１の比較信号を出力する検出用オペアンプと、を有する
   ことを特徴とする請求項１ないし５のいずれか一項に記載のブラシレスモータドライバ。
7. 前記サンプルホールド回路は、
   前記第１の比較信号が一端に入力され、前記第１の期間内にオンする第１のトランスミッションゲートと、
   前記第１のトランスミッションゲートの他端と前記接地との間に接続された第１のキャパシタと、
   前記第１のキャパシタの一端の電圧が入力され、前記第１の値に対応する第１の電圧を出力する第１のサンプルホールド用ボルテージフォロア回路と、
   前記第１の比較信号が一端に入力され、前記第２の期間内にオンする第２のトランスミッションゲートと、
   前記第２のトランスミッションゲートの他端と前記接地との間に接続された第２のキャパシタと、
   前記第２のキャパシタの一端の電圧が入力され、前記第２の値に対応する第２の電圧を出力する第２のサンプルホールド用ボルテージフォロア回路と、を有する
   ことを特徴とする請求項１ないし６のいずれか一項に記載のブラシレスモータドライバ。
8. 前記加算回路は、
   前記第１のサンプルホールド用ボルテージフォロア回路の出力に一端が接続された第１の加算用抵抗と、
   前記第２のサンプルホールド用ボルテージフォロア回路の出力に一端が接続され、前記第１の加算用抵抗の他端に他端が接続された第２の加算用抵抗と、
   前記第１の加算用抵抗と前記第２の加算用抵抗との間の電圧と、一端が前記基準電圧に接続されたバイアス抵抗の他端の電圧と、を比較し、この比較結果に応じて前記加算信号を出力する加算用コンパレータと、を有する
   ことを特徴とする請求項７に記載のブラシレスモータドライバ。
9. 前記比較出力回路は、
   前記加算用コンパレータの出力に一端が接続された出力用抵抗と、
   前記出力用抵抗の他端の電圧と前記基準電圧とを比較し、この比較結果に応じた前記第２の比較信号を出力する出力用コンパレータと、有する
   ことを特徴とする請求項８に記載のブラシレスモータドライバ。
10. 前記パワーデバイスの前記電源に接続された一方の端子に一端が接続された第１の分圧抵抗と、
    前記第１の分圧抵抗の他端に一端が接続され、前記パワーデバイスの前記接地に接続された他方の端子に他端が接続された第２の分圧抵抗と、をさらに備え、
    前記比較電圧は、前記第１の分圧抵抗と前記第２の分圧抵抗との間の電圧であることを特徴とする請求項１ないし９のいずれか一項に記載のブラシレスモータドライバ。
11. 前記中性点電圧は、前記３相ブラシレスモータの前記第１相ないし第３相コイルに共通に接続された中性点の電圧であることを特徴する請求項１ないし１０のいずれか一項に記載のブラシレスモータドライバ。
12. ３相ブラシレスモータと、
    電源電圧が供給され、前記３相ブラシレスモータに対して駆動電圧を供給するパワーデバイスと、
    前記パワーデバイスを制御するモータドライバと、を備え、
    前記ブラシレスモータドライバは、
    前記３相ブラシレスモータの中性点の中性点電圧と、電源電圧が供給され前記３相ブラシレスモータに駆動電圧を供給するパワーデバイスの電源と接地に接続された両端子間の電圧を２分の１に分圧した比較電圧と、を比較し、この比較結果に応じた第１の比較信号を出力する検出比較回路と、
    予め設定された設定時間の第１の期間において、前記３相ブラシレスモータの第１相コイルから第２相コイルに通電し且つ第３相コイルには通電しない第１の場合における、前記第１の比較信号の第１の値と、前記第１の期間の後の前記設定時間の第２の期間において、前記第２相コイルから前記第１相コイルに通電し且つ前記第３相コイルには通電しない第２の場合における、前記第１の比較信号の第２の値と、をサンプルホールドするサンプルホールド回路と、
    前記サンプルホールド回路によりサンプルホールドされた前記第１の値と前記第２の値とを加算し、この加算結果に応じた加算信号を出力する加算回路と、
    前記加算信号の値と基準電圧とを比較し、この比較結果に応じた第２の比較信号を出力する比較出力回路と、を有し、
    前記第２の比較信号に基づいて、前記３相ブラシレスモータのロータの位置を判別することを特徴とするブラシレスモータ駆動システム。
13. ３相ブラシレスモータを駆動するためのブラシレスモータドライバであって、
    前記３相ブラシレスモータの中性点の中性点電圧と、比較電圧と、を比較し、この比較結果に応じた第１の比較信号を出力する検出比較回路と、
    予め設定された設定時間の第１の期間において、前記３相ブラシレスモータの第１相コイルから第２相コイルに通電し且つ第３相コイルには通電しない第１の場合における、前記第１の比較信号の第１の値と、前記第１の期間の後の前記設定時間の第２の期間において、前記第２相コイルから前記第１相コイルに通電し且つ前記第３相コイルには通電しない第２の場合における、前記第１の比較信号の第２の値と、をサンプルホールドするサンプルホールド回路と、
    前記サンプルホールド回路によりサンプルホールドされた前記第１の値と前記第２の値とを加算し、この加算結果に応じた加算信号を出力する加算回路と、
    前記加算信号の値と基準電圧とを比較し、この比較結果に応じた第２の比較信号を出力する比較出力回路と、
    前記３相ブラシレスモータの第１相コイルから第２相コイルにダミー通電し且つ第３相コイルには前記ダミー通電しない状態で、前記パワーデバイスに流れる電流を検出する電流検出回路と、
    前記ダミー通電を開始してから、前記電流検出回路により検出された電流が規定値に到達するまでの時間を、検出する時間検出回路と、を備え、
    前記時間検出回路により検出された時間を、前記設定時間に設定し、
    前記第２の比較信号に基づいて、前記３相ブラシレスモータのロータの位置を判別することを特徴とするブラシレスモータドライバ。

Images