JP3804019B2 - ブラシレスモータ駆動制御方法 - Google Patents

Description

本発明は、ブラシレスモータの駆動制御技術さらにはモータの回転開始時における通電開始相の決定方式に適用して有効な技術に関するものであって、たとえばＨＤＤ（ハード・ディスク・ドライブ）装置のようなディスク型記憶媒体を回転駆動するスピンドルモータの駆動制御方法に利用して有効な技術に関するものである。

ハードディスク装置では、磁気ディスクに対する情報の書込／読み取りをできるだけ高速で行なうこと、つまりアクセスの高速化に対する要求が強いが、このためには、スピンドルモータの高速化が必要となる。これに加えて、駆動制御装置の小形化と低消費電力化および低コスト化に対する要求も強い。従来ハードディスク装置では一般に、スピンドルモータにブラシレスの直流多相モータを用い、磁気ディスクを高速で回転させ、この回転している磁気ディスクにリード／ライト用の磁気ヘッドを接触あるいは接近させながら情報の書込または読み取りを行なっている。

また、従来より、ブラシレスモータには、ホール素子を用いてロータとステータとの位置関係を検出し、検出された位置関係から通電を開始する界磁コイル相を決定することでモータの逆転を防止するようにしたモータの駆動制御方式がある。ホール素子を用いたロータ位置検出器をモータに設けると小型化が困難になるため、ハードディスク装置ではセンサレスのモータが多用されるようになって来ている。しかしながら、このようなセンサレスモータを用いて磁気ディスクを回転駆動すると、回転を開始する際に、１／２の確率でロータが一瞬逆転するおそれがある。

一方、近年、ハードディスク装置では記憶密度が非常に高くなっており、これに伴って磁気ディスクのリード／ライトを行なう磁気ヘッドも非常に小型化されてきている。従って、このように磁気ヘッドが小型化されたハードディスク装置においては、ロータが一瞬でも逆転されると、磁気ヘッドに致命的なダメージを与えかねないという課題がある。 かかる課題を解決するため、ステータの界磁コイルに、ロータが反応しない程度の短いパルス電流をそれぞれ流して最高振幅値を発生する界磁コイル、すなわちロータの磁石の磁界とコイルの発生磁界の向きが重なって磁気飽和を起こし最も電流が流れ易くなる相を、通電を開始する相として決定するようにした制御方式が提案されている（特許第２５４７７７８号）。

また、ステータの界磁コイルにパルス電流を流し次に向きを変えてパルス電流を流し、電流を流した界磁コイルに着目してその電流立上がり時定数の差異を検出しその検出結果に基づいてロータの位置を判定して通電を開始する相を決定する。つまり、界磁コイルにパルス電流を流したときに、界磁コイルとロータの磁石の磁界の向きが同一か逆か（磁気飽和しているか否か）で界磁コイルのインダクタンスが変化する現象を利用してインダクタンスの差異を検出しその検出結果に基づいてロータの位置を判定して通電を開始する相を決定するようにした制御方式も提案されている（特許文献１）。

なお、上記発明の他に、モータ起動時の励磁信号の周波数よりも高い周波数の診断信号を、単一巻線又は２以上の直列接続の巻線に印加すると同時に、その直列接続のいずれかの巻線に生じる誘導電圧を検出することにより、ロータの停止位置を特定するようにした発明も提案されている（特開平７−２７４５８５号公報）。
特公平８−１６２５３９号公報

しかしながら、上述した技術には、次のような問題のあることが本発明者らによって明らかとされた。
すなわち、パルス電流を流して最高振幅値を検出して通電開始相を決定する制御方式では、最高振幅値がステータの界磁コイル間の巻線ばらつきに依存しているため、製造上回避困難な僅かな巻線ばらつきによって検出誤差が発生してしまう。また、電流立上がり時定数の差異に基づいてロータの位置を検出して通電を開始する相を決定する制御方式では、磁気飽和現象を利用しているので、かなり大きな電流を流さないと時定数に差異が生じないためロータが反応しない小さな電流で時定数の差を検出することが困難であるとともに、電流の向きに応じて時定数の大小関係が反転するポイントと磁気飽和ポイントとが一致していないため判定結果に誤差が生じ易いという不具合がある。

本発明の目的は、ステータに対するロータの位置を少ない誤差で正確に検出して通電を開始する界磁コイルを決定して制御することでモータ起動時の逆回転を防止することが可能なブラシレスモータの駆動制御技術を提供することにある。
本発明の前記ならびにそのほかの目的と特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、モータの各相の界磁コイルへロータが反応しない短いパルス電流を順方向および逆方向に順次流し、上記パルス電流により非通電相の界磁コイルに誘起される電圧を検出して上記順方向のパルス電流と上記逆方向のパルス電流によりそれぞれ生じた誘起電圧を合成し、上記合成回路による合成結果の極性を判定して記憶し、複数の通電相に関わる極性判定結果に基づいて通電開始相を決定するようにしたものである。

具体的には、複数の界磁コイルを備えたブラシレスモータの各相の界磁コイルに流す電流を切り替えることでモータを回転駆動するブラシレスモータ駆動制御用半導体集積回路において、上記モータの各相の界磁コイルに流す電流を生成する相電流出力回路と、上記モータの各相の界磁コイルへロータが反応しない短いパルス電流を順方向および逆方向に順次流すよう上記相電流出力回路を制御する相切替制御回路と、上記パルス電流により非通電相の界磁コイルに誘起される電圧を検出する誘起電圧検出回路と、上記順方向のパルス電流により生じた誘起電圧と上記逆方向のパルス電流により生じた誘起電圧を合成する合成回路と、上記合成回路による合成結果の極性を判定する極性判定回路と、上記極性判定回路で判定された結果を記憶する記憶回路とを備え、上記相切替制御回路は上記記憶回路に記憶された複数の通電相に関わる極性判定結果に基づいて設定された通電開始情報に従ったいずれかの相へ電流を流してモータを起動するようにした。

上記した手段によれば、ブラシレスモータのいずれかの界磁コイルに流した順方向のパルス電流により生じた誘起電圧と上記逆方向のパルス電流により生じた誘起電圧とからステータに対するロータの位置を検出するため、ロータの位置を少ない誤差で正確に検出して通電を開始する界磁コイルを決定して制御することでモータ起動時の逆回転を防止することができる。

望ましくは、上記記憶回路に記憶された複数の通電相に関わる極性判定結果に基づいて上記モータへの通電を開始する相を判別する判別回路を設ける。これにより、自ら通電を開始する相を決定して短時間でブラシレスモータを起動させることができる駆動制御装置を実現できる。

さらに望ましくは、上記相切替制御回路、上記誘起電圧検出回路、上記合成回路、上記極性判定回路および上記記憶回路を所定のタイミングで動作させる制御信号をクロック信号に基づいて生成するタイミング生成回路を設ける。これによって、外部で制御信号を形成して入力することなく単にクロック信号を与えるだけで自ら通電を開始する相を決定して短時間でブラシレスモータを起動させることができる駆動制御装置を実現できる。

また、非通電相の逆起電圧のゼロクロス位置を検出する逆起電圧検出回路を備え、上記相切替制御回路は上記モータ起動後に前記逆起電圧検出回路の検出信号に基づいて通電相の切り替えを行ない、上記相電流出力回路は上記モータの各相の界磁コイルに通電開始相の検出のために流す上記パルス電流よりも大きな電流を出力するように構成する。これにより、短時間でモータを起動させた後逆起電圧による加速運転が可能な駆動制御装置を実現できる。

さらに、第２の発明では、複数の界磁コイルを備えたブラシレスモータの各相の界磁コイルに流す電流を生成する相電流出力回路と、上記相電流出力回路により生成され上記モータの各相の界磁コイルに流す電流を出力する端子と、上記モータの各相の界磁コイルへロータが反応しない短いパルス電流を順方向と逆方向に順次流す相切替制御回路と、上記パルス電流により非通電相の界磁コイルに誘起される電圧を検出する誘起電圧検出回路と、上記順方向のパルス電流により生じた誘起電圧を積分しさらに上記逆方向のパルス電流により生じた誘起電圧を積分する積分回路と、上記積分回路による積分結果の極性を判定する極性判定回路と、上記極性判定回路で判定された結果を記憶する記憶回路と、上記記憶回路に記憶された複数の通電相に関わる極性判定結果に基づいて上記モータへの通電を開始する相を判別する判別回路とが１つの半導体チップ上に形成され、上記相切替制御回路は上記記憶回路に記憶された複数の通電相に関わる極性判定結果に基づいて設定された通電開始情報に従ったいずれかの相へ電流を流してモータを起動するようにした。

上記した手段によれば、ブラシレスモータのいずれかの界磁コイルに流した順方向のパルス電流により生じた誘起電圧と上記逆方向のパルス電流により生じた誘起電圧とからステータに対するロータの位置を検出するため、ロータの位置を少ない誤差で正確に検出して通電を開始する界磁コイルを決定して制御することでモータ起動時の逆回転を防止することが可能な半導体集積回路化されたコンパクトなブラシレスモータ駆動制御装置を実現できる。

望ましくは、上記積分回路を構成する容量素子を、上記半導体基板に設けられた外部端子に外付け素子として接続する。これにより、非通電相の誘起電圧を検出する誘起電圧検出回路における検出電圧のノイズを抑え、精度の高い判定が行なえるようになる。

また、上記半導体チップ上に、上記選択通電回路、上記誘起電圧検出回路、上記積分回路、上記極性判定回路、上記記憶回路および上記判別回路を所定のタイミングで動作させる制御信号をクロック信号に基づいて生成するタイミング生成回路をさらに設ける。これによって、単にクロック信号を与えるだけで自ら通電を開始する相を決定して短時間でブラシレスモータを起動させることができる駆動制御装置を実現できる。

さらに望ましくは、非通電相の逆起電圧のゼロクロス位置を検出する逆起電圧検出回路を備え、上記相切替制御回路は上記モータ起動後に前記逆起電圧検出回路の検出信号に基づいて通電相の切り替えを行ない、上記相電流出力回路は上記モータの各相の界磁コイルに通電開始相の検出のために流す上記パルス電流よりも大きな電流を上記モータ起動後に出力するように構成する。これにより、短時間でモータを起動させた後、逆起電圧による加速運転が可能な駆動制御装置を実現できる。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
すなわち、本発明に従うと、ステータに対するロータの位置を少ない誤差で正確に検出して通電を開始する界磁コイルを決定して制御することでモータ起動時の逆回転を防止することが可能なブラシレスモータの駆動制御用半導体集積回路およびブラシレスモータ駆動制御装置を実現することができるという効果が得られる。

以下、本発明の好適な実施態様を、図面を参照しながら説明する。
本発明の具体的な実施形態について説明する前に、本発明によるロータ位置検出方式の原理を、図１〜図３を用いて説明する。図１〜図３は、３相式多相ブラシレスモータにおけるロータの磁石ＭＧとステータの界磁コイルＬとの位置関係を、３×ｎ（ｎは正の整数）個ある界磁コイルのうちいずれか３つの界磁コイルＬｕ，Ｌｖ，Ｌｗと磁石ＭＧとの関係を模式的に示すものである。また、ＰＩＯは上記界磁コイルＬｕ，Ｌｖ，Ｌｗに電流を流す相電流出力回路で、この相電流出力回路によって、いずれか２つの界磁コイルに流す合計６種類の電流（向きの異なる電流を含む）が所定の順序で出力されることで、ロータが回転駆動される。なお、図１〜図３では、ロータの磁石ＭＧとステータの界磁コイルＬｕ，Ｌｖ，Ｌｗが直線的に並んで示されているが、実際のモータでは同心円に沿うようにそれぞれ配置される。

図１（ａ）はロータの磁石ＭＧのＳ極とＮ極の境界がステータの界磁コイルＬｖの中心と一致して停止している状態を示す。この状態で、界磁コイルＬｗが接続されている相電流出力端子ｗから界磁コイルＬｕが接続されている相電流出力端子ｕへ向かってパルス電流Ｉｗを流すと、界磁コイルＬｕで発生する磁力線ＤＭｕの向きとロータの磁石の磁力線ＤＭr1の向きとがほぼ一致するとともに、界磁コイルＬｗで発生する磁力線ＤＭｗの向きとロータの磁石の磁力線ＤＭr2の向きとがほぼ一致しかつ界磁コイルＬｕの磁力線ＤＭｕの向きと界磁コイルＬｗの磁力線ＤＭｗの向きは逆になる。そして、磁石ＭＧのＳ極とＮ極の境界がステータの界磁コイルＬｖの中心と一致しているため、界磁コイルＬｕからＬｖへ漏れる磁束と界磁コイルＬｗからＬｖへ漏れる磁束とは同一の大きさで逆向きであるので互いに打ち消し合って界磁コイルＬｖに誘起される電圧はゼロとなる。

一方、この状態で、界磁コイルＬｕ，Ｌｗに流す電流の向きを変え、図１（ｂ）のように、相電流出力端子ｕからｗへ向かってパルス電流Ｉｕを流すと、界磁コイルで発生する磁力線の向きとロータの磁石の磁力線の向きとが逆になるため、界磁コイルＬｕ，Ｌｗの磁束密度は小さくなり界磁コイルＬｖへの漏れ磁束も小さくなるが、漏れる磁束は同一の大きさで逆向きであるので互いに打ち消し合って界磁コイルＬｖに誘起される電圧はゼロである。

次に、図２（ａ）のように、ロータの磁石ＭＧのＳ極とＮ極の境界がステータの界磁コイルＬｖの中心よりも若干界磁コイルＬｗに寄った位置に停止している状態について説明する。この状態では、界磁コイルＬｕの正面にロータの磁石ＭＧのＮ極が対向しているため、ロータの磁石ＭＧから出て界磁コイルＬｕを通過する磁束の密度の方がロータの磁石ＭＧから出て界磁コイルＬｗを通過する磁束の密度よりも大きくなる。そのため、相電流出力端子ｗから相電流出力端子ｕへ向かってパルス電流Ｉｗを流すと、界磁コイルＬｕからＬｖへ漏れる磁束ＭL1の方が界磁コイルＬｗからＬｖへ漏れる磁束ＭL2よりも大きくなり、界磁コイルＬｖに漏れ磁束の差に応じた電圧が誘起される。

一方、図２（ａ）と同様に、ロータの磁石ＭＧのＳ極とＮ極の境界がステータの界磁コイルＬｖの中心よりも若干界磁コイルＬｗに寄った位置に停止している状態で電流の向きを変え、図２（ｂ）のように相電流出力端子ｕから相電流出力端子ｗへ向かってパルス電流Ｉｕを流す。すると、図２（ａ）と同様にロータの磁石ＭＧから出て界磁コイルＬｕを通過する磁束の密度の方がロータの磁石ＭＧから出て界磁コイルＬｗを通過する磁束の密度よりも大きいため、界磁コイルＬｕからＬｖへ漏れる磁束ＭL1の方が界磁コイルＬｗからＬｖへ漏れる磁束ＭL2よりも大きいが磁力線の向きが逆になるので、漏れ磁束の差に応じて界磁コイルＬｖに誘起される電圧の極性は異なることとなる。

しかも、上記の場合、界磁コイルＬｕ，Ｌｖで発生する磁力線の向きとロータの磁石ＭＧの磁力線の向きとが同じになるように電流を流す図２（ａ）の方が、界磁コイルＬｕ，Ｌｖで発生する磁力線の向きとロータの磁石ＭＧの磁力線の向きとが逆になるように電流を流す図２（ｂ）よりも、界磁コイルＬｖに誘起される電圧は大きくなる。従って、界磁コイルＬｕ，Ｌｗに流す電流の向きを変え、界磁コイルＬｖに誘起される電圧を検出し比較することで界磁コイルＬｖとＬｗのいずれに対してロータの磁石の極が近いかまたその極がＳ極かＮ極かを判定することができる。

図３（ａ）には、ロータの磁石ＭＧのＳ極とＮ極の境界がステータの界磁コイルＬｖの中心よりも若干界磁コイルＬｕに寄った位置に停止している状態を示す。この状態では、界磁コイルＬｗの正面にロータの磁石ＭＧのＳ極が対向しているため、ロータの磁石ＭＧから出て界磁コイルＬｗを通過する磁束の密度の方がロータの磁石ＭＧから出て界磁コイルＬｕを通過する磁束の密度よりも大きくなる。そのため、相電流出力端子ｗから相電流出力端子ｕへ向かってパルス電流Ｉｗを流すと、界磁コイルＬｗからＬｖへ漏れる磁束ＭL2方が界磁コイルＬｕからＬｖへ漏れる磁束ＭL1よりも大きくなり、界磁コイルＬｖに漏れ磁束の差に応じた電圧が誘起される。また、電流の向きを変え、図３（ｂ）のように相電流出力端子ｕから相電流出力端子ｗへ向かってパルス電流Ｉｕを流すと、界磁コイルＬｗからＬｖへ漏れる磁束ＭL2の方が界磁コイルＬｕからＬｖへ漏れる磁束ＭL1よりも大きいが、磁力線の向きが図３（ａ）とは逆になるので、漏れ磁束の差に応じて界磁コイルＬｖに誘起される電圧の極性は異なることとなる。

しかも、上記図２（ａ），（ｂ）の場合と同様に、界磁コイルＬｕ，Ｌｖで発生する磁力線の向きとロータの磁石ＭＧの磁力線の向きとが同じになるように電流を流す図３（ａ）の方が、界磁コイルＬｕ，Ｌｖで発生する磁力線の向きとロータの磁石ＭＧの磁力線の向きとが逆になるように電流を流す図３（ｂ）よりも、界磁コイルＬｖに誘起される電圧は大きくなる。従って、この場合にも界磁コイルＬｕ，Ｌｗに流す電流の向きを変え、界磁コイルＬｖに誘起される電圧を検出し比較することで界磁コイルＬｖとＬｗのいずれに対してロータの磁石の極が近いかまたその極がＳ極かＮ極かを判定することができる。なお、このとき検出される大きい方の漏洩磁束の極性は図２の場合に検出される極性とは逆極性である。

図４（Ａ）に、本発明者らが行なった実験結果を示す。縦軸は検出電圧、横軸はステータに対するロータの位置を電気角で表わしている。例えば、ロータの極の数が１２極のモータでは、機械角の６０度が電気角の３６０度に相当する。同図は、界磁コイルＬｕ，Ｌｗに流す電流の向きを変え、界磁コイルＬｖに誘起される電圧を測定した結果を示したものである。

図４（ａ）において、実線Ａは界磁コイルＬｗからＬｕへ向かって電流を流したときに界磁コイルＬｖに誘起された電圧をプロットしたもの、破線Ｂは界磁コイルＬｕからＬｗへ向かって電流を流したときに界磁コイルＬｖに誘起された電圧をプロットしたものである。図より、いずれの曲線（Ａ，Ｂ）もゼロクロスポイントの一方が明確でない、つまり一方向の電流を流したときに検出された誘起電圧からロータとステータの位置関係を一義的に決定するのが困難であることが分かる。従って、いずれか一方向の電流による誘起電圧からロータ位置の判定を行なうと誤差が生じるおそれがある。ところが、本発明者らは、上記２つの曲線を合成してみたところ、図４（ｂ）に破線Ｃで示すように、ゼロクロスポイントが明確になり、精度の高いロータ位置判定が可能になることを見出した。

そこで、本発明では、２つの界磁コイルに流す電流の向きを変えてパルス電流を流しそれぞれの電流によって非通電相の界磁コイルに誘起される電圧をサンプリング&ホールドして合成（加算）、あるいはそれぞれの誘起電圧を積分して加算し、その結果に基づいて判定を行ない通電開始相を決定する回路をブラシレスモータの駆動回路に設けることを着想した。

図５は、３相モータに関して各界磁コイルＬｕ，Ｌｖ，Ｌｗで検出された誘起電圧Ｅｕ，Ｅｖ，Ｅｗの正負の判定結果と非通電相への漏洩磁束との関係、およびモータ静止中における非通電相への漏洩磁束と各界磁コイルＬｕ，Ｌｖ，ＬｗのトルクＴｕ，Ｔｖ，Ｔｗすなわち逆起電圧との関係を示す。

例えば、検出された誘起電圧Ｅｕ，Ｅｖ，Ｅｗの正負の判定結果が「＋，＋，−」のときは、モータ起動時に先ずｕ相すなわち界磁コイルＬｕからＬｖへ向かって電流を流してやれば、最大のトルクを得ることができる。また、図５より、誘起電圧の極性が反転する位置と漏洩磁束密度が最大になる位置がほぼ一致しているので、判定があいまいになることはないことが分かる。しかも、漏洩磁束はコイルの磁束密度に比例するので、誘起電圧の検出の際に必ずしもコイルを磁気飽和させる必要がないため、従来の制御方式の一つである電流立上がり時定数の差異に基づいてロータの位置を検出して通電を開始する相を決定する方式に比べて小さなパルス電流を流すことで判定が可能になる。

表１に合成された誘起電圧Ｅｕ，Ｅｖ，Ｅｗの正負の判定結果と通電開始相との関係を示す。上記極性判定結果が得られたなら表１に従って通電開始相を決定してやることによって、ロータの位置に関わらずモータを最短時間で正して回転方向へ起動させることができる。なお、正常に検出が行なわれた場合に誘起電圧Ｅｕ，Ｅｖ，Ｅｗの正負の判定結果が全て「＋」あるいは全て「−」となることはありえないので、そのような判定結果が得られた場合には、誤検出とみなして再度検出をやり直すようにすれば良い。

ところで、実際のモータでは、ロータとステータとが図１（ａ），（ｂ）のような位置関係にある場合すなわち界磁コイルＬｖの中心とロータのＳ極とＮ極の境界が一致している場合にも、界磁コイルＬｕとＬｗに電流を流したときに、巻線のばらつき等によっていずれか一方の界磁コイルからＬｖに漏れる磁束の方が大きくなり、界磁コイルＬｖに漏れ磁束の差に比例した電圧が誘起される。しかるに、このとき、界磁コイルで発生する磁力線の向きとロータの磁石の磁力線の向きとが同じになるように電流を流す図１（ａ）と、界磁コイルで発生する磁力線の向きとロータの磁石の磁力線の向きとが逆になるように電流を流す図１（ｂ）とでは、巻線のばらつきに起因して界磁コイルＬｖに誘起される電圧の極性は逆であり、それぞれの誘起電圧を加算すると打ち消しあってゼロとなる。

図６は、本発明をハードディスク記憶装置に用いられるモータドライバ装置における通電開始相検出回路に適用した場合の第１の実施例を示す。
図６において、１１は三相ブラシレスモータの界磁コイルＬｕ，Ｌｖ，Ｌｗに電流を流す相電流出力回路（ＰＩＯ）、１２は該相電流出力回路１１に対して通電する相の選択信号を供給する相切替制御回路、１３は相電流出力回路１１の出力端子ｕ，ｖ，ｗに接続され誘起電圧を検出する誘起電圧検出回路、１４ａ，１４ｂは界磁コイルに順方向電流を流したときと逆方向電流を流したときに相電流出力回路１３により検出された誘起電圧をそれぞれサンプリングしてホールドするサンプル・ホールド回路、１５はサンプル・ホールド回路１４ａ，１４ｂにホールドされた電圧を加算する加算回路である。

また、１６は加算回路１５における加算結果の極性すなわち加算された電圧が正か負かを判定する極性判定回路、１７ａ，１７ｂ，１７ｃはそれぞれの界磁コイルに電流を流したときに得られた極性判定結果を記憶するデータラッチ回路、１８はデータラッチ回路１７ａ，１７ｂ，１７ｃに記憶されている判定結果に基づいてロータの位置すなわち最初に電流を流す相を判別する判別回路、１９はクロック信号ＣＬＫに基づいて上記各回路ブロック１１〜１８に対する制御信号を生成するタイミング生成回路である。

タイミング生成回路１９から相切替制御回路１２に対しては相選択切替えタイミング信号Ｔ．ＣＬＫおよびロータ位置検出動作のオン・オフ信号ＳＴＲが、誘起電圧検出回路１３に対してはオン・オフ信号ＳＮＳが、サンプル・ホールド回路１４ａ，１４ｂにはサンプリング・タイミング信号ＳＰＲが、加算回路１５に対しては演算タイミング信号ＡＤＤおよびリセット信号ＲＳＴが、データラッチ回路１７ａ，１７ｂ，１７ｃに対してはラッチタイミング信号ＬＴＡ〜ＬＴＣが、そして判別回路１８に対しては判定タイミング信号ＪＤＧが、それぞれ供給され、回路ブロック１１〜１８はタイミング生成回路１９からのこれらの制御信号に従ってシーケンシャルに動作される。

相切替制御回路１２は、上記タイミング生成回路１９からのオン・オフ信号ＳＴＲが有効レベルを示しているときには、ロータ位置検出のため上記相電流出力回路（ＰＩＯ）１１に対して微小パルスの電流を流すように制御信号を送る。そして、上記相電流出力回路（ＰＩＯ）１１は、相切替制御回路１２からの相選択制御信号に従って、界磁コイルＬｕ，Ｌｖ，Ｌｗのうちいずれか２つに順方向または逆方向の微小電流パルスを流す。一方、相切替制御回路１２に判別回路１８から通電を開始する相を示す相選択設定信号ＣＯＭＭＳＴが供給されると、上記相電流出力回路（ＰＩＯ）１１に対して設定された通電開始相からモータを回転駆動できるようなパルスの電流を流すように制御信号を送る。このときには、上記タイミング生成回路１９からのオン・オフ信号ＳＴＲは有効レベルとされる。

上記誘起電圧検出回路１３には、タイミング生成回路１９からロータ位置検出動作のオン・オフ信号ＳＮＳが、また相切替制御回路１２からいずれの相を選択しているか示す信号が入力されており、これらの信号に基づいて非通電相のコイルに誘起される電圧を増幅する。上記誘起電圧検出回路１３は、例えば回路がＭＯＳＦＥＴで構成される場合には、相電流出力回路１１の出力端子ｕ，ｖ，ｗのうち電流が流されていない非通電相の電圧を選択するスイッチ（セレクタ）と選択された電圧を増幅する増幅回路とから、回路がバイポーラ・トランジスタで構成される場合には相電流出力回路１１の各出力端子ｕ，ｖ，ｗの電圧が一方の入力端子に印加され、他方の入力端子に各界磁コイルの共通接続ノードＮ０の電位が印加された３個の差動増幅回路などから構成することができる。誘起電圧検出回路１３が３個の差動増幅回路で構成された場合、それらの差動増幅回路のうちのいずれか１つの電流源が相選択制御信号に従ってオンされて増幅動作するように構成すればよい。

加算回路１５は、オペアンプを用いたアナログ加算器でも良いし、ディジタル加算回路であっても良い。ディジタル加算回路の場合には、サンプル・ホールド回路１４ａ，１４ｂの次段にＡ／Ｄ変換回路を設けてやればよい。極性判定回路１６も加算回路１５に応じてアナログ回路またはディジタル回路とされる。なお、ディジタル回路の場合には、減算回路により極性判定回路１６を構成することができる。また、サンプル・ホールド回路１４ａ，１４ｂの代わりにレジスタを使用し、その前段にＡ／Ｄ変換回路を設けて検出された誘起電圧をＡ／Ｄ変換してディジタル値としてレジスタに保持するようにしても良い。

さらに、上記実施例では、極性判定結果から通電開始相を判別する判別回路１８が誘起電圧検出回路１３等と一緒に設けられているが、例えば極性判定結果を記憶する記憶回路１７ａ〜１７ｃに記憶された情報をマイクロコンピュータに渡してマイクロコンピュータが通電を開始する相を決定して相切替制御回路１２に設定するように構成することも可能である。

図７は、本発明をハードディスク記憶装置に用いられるモータドライバ装置における通電開始相検出回路に適用した場合の第２の実施例を示す。
この実施例は、図６の実施例におけるサンプル・ホールド回路１４ａ，１４ｂおよび加算回路１５の代わりに積分回路２０を設けたものである。この積分回路２０は、例えば容量と抵抗とからなるＣＲ積分回路あるいはオペアンプと該オペアンプの出力端子と反転入力端子との間に接続された容量とを含む公知の積分回路により構成することができる。

この実施例では、タイミング生成回路１９からの制御信号により、最初に界磁コイルにパルス電流を流したときに誘起電圧検出回路１３により非通電相から検出された誘起電圧を積分し、次にこの積分結果を残したまま電流の向きを変えて界磁コイルにパルス電流を流したときに誘起電圧検出回路１３により非通電相から検出された誘起電圧を積分する。そして、積分回路を構成する容量（以下、積分容量と称する）に残った電荷の極性を極性判定回路１６で判定し、この判定が終了すると一旦積分容量をリセットしてから次の界磁コイルに移ってパルス電流を流して検出した誘起電圧を積分するように制御される。

次に、図７の通電開始相検出回路の動作を、図８のフローチャートを用いて説明する。図８には、相電流出力回路１１と誘起電圧検出回路（１３，２０）の動作手順が、互いに関連する動作を対比させて示されている。

タイミング生成回路１９は、制御回路からのイネーブル信号ＥＮがロウレベルにアサートされることにより、ロータ位置検出のための制御信号の生成を開始する。この動作が開始されると、先ず最初のステップＳ０で相電流出力回路１１の全相が開放すなわち全ての相の電流が出力されないハイインピーダンス状態にて、積分回路２０の容量のリセットすなわち電荷のディスチャージが行なわれる。次に、相電流出力回路１１によりＶ相からＷ相に向かってパルス電流が流される。このパルス電流はロータが反応しないような極めて短いパルスである。そして、このとき非通電相であるＵ相の誘起電圧が検出回路１３により検出され、積分回路２０でその誘起電圧の積分が行なわれる（ステップＳ１）。

続いて、ステップＳ２で、相電流出力回路１１の全相が開放状態とされ、その間積分回路２０で積分された電圧はホールドされている。そして、次のステップＳ３で、相電流出力回路１１によりステップＳ１とは逆向きの電流すなわちＷ相からＶ相に向かってパルス電流が流される。このとき非通電相であるＵ相の誘起電圧が検出回路１３により検出され、積分回路２０では前回の積分結果を初期値としてＵ相の誘起電圧の積分が行なわれる。これによって、積分容量には、Ｖ相からＷ相に向かって電流が流されたときＵ相の誘起電圧の積分結果とＷ相からＶ相に向かって電流が流されたときのＵ相の誘起電圧の積分結果との足し算が行なわれる。しかして、Ｖ相からＷ相に向かって電流が流されたときとＷ相からＶ相に向かって電流が流されたときのＵ相の誘起電圧は極性が逆になるので、積分容量には先の誘起電圧の方が大きかった場合には正の電荷が、また後の誘起電圧の方が大きかった場合には負の電荷が残ることになる。

次のステップＳ４では、積分容量に残っている電荷の極性が極性判定回路１６で判定され、その判定結果ＵＤＡＴＡが１番目のデータラッチ回路１７ａに記憶される。また、相電流出力回路１１の全相が開放状態とされ、積分回路２０では積分容量に保持されている電荷のリセットが行なわれる。それから、ステップＳ５で、相電流出力回路１１によりＷ相からＵ相に向かってパルス電流が流される。そして、このとき非通電相であるＶ相の誘起電圧が検出回路１３により検出され、積分回路２０でその誘起電圧の積分が行なわれる。

続いて、ステップＳ６で、積分回路２０をホールド状態にして相電流出力回路１１の全相が開放状態とされる。そして、次のステップＳ７で、相電流出力回路１１によりステップＳ５とは逆向きの電流すなわちＵ相からＷ相に向かってパルス電流が流され、非通電相であるＶ相の誘起電圧が検出回路１３により検出され、積分回路２０で前回の積分結果を初期値としてＶ相の誘起電圧の積分が行なわれる。

その後、ステップＳ８で、２度の積分の結果、積分容量に残っている電荷の極性が極性判定回路１６で判定され、その判定結果ＶＤＡＴＡが２番目のデータラッチ回路１７ｂに記憶される。また、相電流出力回路１１の全相が開放状態とされ、積分回路２０では積分容量に保持されている電荷のリセットが行なわれる。

それから、ステップＳ９〜Ｓ１１では、上記ステップＳ５〜Ｓ７と同様にして先ず相電流出力回路１１によりＵ相からＶ相に向かってパルス電流が流されて、非通電相であるＷ相の誘起電圧が検出回路１３により検出され、積分回路２０でその誘起電圧の積分が行なわれ、続いて、上記とは逆向きの電流すなわちＵ相からＶ相に向かってパルス電流が流され、非通電相であるＷ相の誘起電圧が検出回路１３により検出され、積分回路２０でＷ相の誘起電圧の積分が行なわれる。

そして、次のステップＳ１２では、積分回路２０での２度の積分の結果、積分容量に残っている電荷の極性が極性判定回路１６で判定され、その判定結果ＷＤＡＴＡが３番目のデータラッチ回路１７ｃに記憶される。また、相電流出力回路１１の全相が開放状態とされ、積分回路２０では積分容量に保持されている電荷のリセットが行なわれる。

その後、ステップＳ１３では、上記ステップＳ３，Ｓ７，Ｓ１１でそれぞれデータラッチ回路１７ａ，１７ｂ，１７ｃに記憶された判定結果ＵＤＡＴＡ，ＶＤＡＴＡ，ＷＤＡＴＡに基づいて判別回路１８においてロータがどの位置にあるかの判別が行なわれる。具体的には、データラッチ回路１７ａ，１７ｂ，１７ｃに記憶されている極性が正か負かを示す３個の情報に基づいて、表１に従った判別を行ないロータの位置を判別し、そのロータ位置から通電を開始する相を決定し、相切替制御回路１２に対して相選択タイミング信号ＣＯＭＭＳＴを送って通電開始相の初期設定を行なうこととなる。

なお、上記ステップＳ１３での判定の際に、データラッチ回路１７ａ，１７ｂ，１７ｃに記憶されている判定結果（極性の正負）が全て「＋」あるいは全て「−」となることはありえないので、そのような判定結果が得られた場合には、誤検出とみなしてステップＳ０へ戻って再度検出をやり直す。実施例の通電開始相検出回路は、例えば３．５ｋＨｚのような周波数のクロックＣＬＫに同期して動作することで、上記ステップＳ０〜１３を２ｍｓｅｃ（ミリ秒）のような短い時間内に終了することができるので、再度検出を行なったとしても数１０ｍｓｅｃかけて行なうモータの始動時間にはほとんど影響がない。

図９には、上記手順に従って各相に順次パルス電流を流して非通電相の誘起電圧を検出してロータ位置を判定する際のタイミングチャートが示されている。図９において、Ｕ，Ｖ，Ｗは相電流出力回路１１の各相の出力電圧、Ｉｕ，Ｉｖ，Ｉｗは各界磁コイルＬｕ，Ｌｖ，Ｌｗに流れる電流、ＳＮＳは積分回路２０に対する積分動作のオン・オフ制御信号、ＲＳＴは積分容量の電荷をディスチャージさせるためのリセット信号、ＬＴＡ，ＬＴＢ，ＬＴＣはデータラッチ回路１７ａ，１７ｂ，１７ｃに対するラッチタイミングを与える信号、ＪＤＧは判別回路１８に対する判定タイミングを与える信号、ＣＯＭＭＳＴは判別回路１８がその判別結果に基づいて相切替制御回路１２に対する相選択の初期設定を行なうタイミング信号である。なお、図９におけるクロックサイクルＴ０〜Ｔ１３はそれぞれ図８のフローチャートにおけるステップＳ０〜Ｓ１３に対応している。

図１０は、本発明に係る通電開始相検出回路を、ハードディスク記憶装置に用いられるモータドライバ装置に適用した場合のシステム構成例を示す。特に制限されるものでないが、図１０において破線２１０で囲まれた範囲内にある回路ブロックおよび回路素子は、単結晶シリコンチップのような１個の半導体基板上において構成される。

図１０において、図７と同一符号が付された回路は同一の機能もしくはその機能を含む回路である。すなわち、１１はハードディスク装置のディスクを回転させるスピンドルモータの三相界磁コイルＬｕ，Ｌｖ，Ｌｗに順次選択的に電流を流す相電流出力回路、１２は該相電流出力回路１１に対して通電する相の選択信号を供給する相切替制御回路、１９はクロック信号ＣＬＫに基づいて上記各回路ブロック１１〜１８に対する制御信号を生成するタイミング生成回路である。

この実施例では、図７（または図６）に示されている回路ブロックのうち、相電流出力回路１１の出力端子ｕ，ｖ，ｗに接続され誘起電圧を検出する誘起電圧検出回路１３と、該相電流出力回路１３により検出された誘起電圧を積分する積分回路２０（もしくはサンプル・ホールド回路１４ａ，１４ｂと加算回路１５）と、積分結果（もしくは加算結果）の極性を判定する極性判定回路１６と、極性判定結果を記憶するデータラッチ回路１７ａ，１７ｂ，１７ｃと、該データラッチ回路１７ａ，１７ｂ，１７ｃに記憶されている判定結果に基づいてロータの位置すなわち最初に電流を流す相を判別する判別回路１８とは、通電開始相検出回路２１として１つのブロックで示されている。

なお、この実施例においては、通電開始相検出回路２１がチップに設けられた外部端子Ｐ１，Ｐ２に接続され、この外部端子Ｐ１，Ｐ２には前記積分回路の積分容量を構成するディスクリート部品からなる容量Ｃｉが外付け素子として接続されている。この積分容量によって、非通電相の誘起電圧を検出する誘起電圧検出回路１３における検出電圧のノイズを抑え、精度の高い判定が行なえるようになる。特に、本発明は、相電流出力回路１１がバイポーラ・トランジスタで構成されている場合に有効である。相電流出力回路１１がＭＯＳＦＥＴで構成されている場合よりもバイポーラ・トランジスタで構成されている場合の方が、非通電相の誘起電圧にのるノイズが大きいためである。

また、図１０において、２２は相電流出力回路１１の出力端子ｕ，ｖ，ｗの非通電相の電圧を監視して逆起電圧のゼロクロス点を検出し相切替制御回路１２に対して相切替えタイミングを与える逆起電圧検出回路、２３は逆起電圧検出回路２２の出力信号に基づいて相切替制御回路１２に対して定速回転時に相の切替えタイミングを与えるために必要とされる発振信号を発生する電圧制御発振器（ＶＣＯ）を含むＰＬＬ（フェーズ・ロックド・ループ）回路、２４はモータの回転停止時に相電流出力回路１１の電源スイッチＱｓｗをオフさせて全ての界磁コイルを短絡状態にして誘導制動で強制的にブレーキをかけるためのブレーキ制御回路、２５は相電流出力回路１１に流れる電流を検出してマイクロコンピュータから送られてくる回転速度に関する指令信号ＳＰＮＣＴＬに従って、相電流出力回路１１に対して電流を増加させて回転速度を上げたり、電流を減少させて回転速度を下げたりする制御を行なう。

上記ＰＬＬ回路２２はチップに設けられた外部端子Ｐ３，Ｐ４，Ｐ５に接続され、この外部端子Ｐ３〜Ｐ５にはＰＬＬのループフィルタを構成する容量Ｃ０，Ｃ１や抵抗Ｒ１およびＶＣＯの発振周波数を決定する容量Ｃ２と抵抗Ｒ２が外付け素子として接続されている。また、特に制限されないが、モータドライバＩＣのチップ上には、チップの温度を検出して回路の動作を停止させるための保護回路２６や回路を構成するＭＯＳＦＥＴを充分に駆動できるようにするため昇圧したゲート電圧を発生するブースト回路２７、該モータドライバＩＣの周辺に設けられるＩＣやＬＳＩに電源電圧を供給するための電圧レギュレータ２８、さらに磁気ヘッドを移動させるボイスコイルモータを駆動するためのＶＣＭドライブ制御回路３０が設けられている。

ＶＣＭドライブ制御回路３０は、ボイスコイルモータの駆動コイルＬVCMを駆動する電流を出力するＶＣＭドライブ回路３１、マイクロコンピュータとの間でシリアル送受信を行なうシリアルポート３２、マイクロコンピュータから受信した制御データをアナログ信号に変換してＶＣＭドライブ回路３１に供給するＤ／Ａ変換回路３３、モータの駆動開始時にコイルＬVCMの逆起電圧を検出して速度情報を得るための逆起電圧検出回路３４、検出された逆起電圧をディジタル信号に変換するＡ／Ｄ変換回路３５、電源電圧Ｖｓｓ，Ｖｄｄのレベルを監視して電源遮断を検出する電源電圧監視回路３６、電源遮断が検出されたときに磁気ヘッドをディスク面の外部へ退避させるようにコイルＬVCMを制御駆動する退避用駆動回路３７などから構成される。

上記シリアルポート３２は、マイクロコンピュータからのシリアルクロックＳＣＬＫやロード指令信号ＬＯＡＤに基づいてシリアルデータＤＡＴＡの送受信並びに受信したデータに基づいてＶＣＭドライブ回路３１に対するイネーブル信号ＶＣＭＥＮなどの制御信号の生成を行なうとともに、モータの駆動開始時にコイルＬVCMの逆起電圧を検出して速度情報を得るための逆起電圧検出回路３４により検出された逆起電圧をＡ／Ｄ変換した信号をマイクロコンピュータに送ったりする。これによって、マイクロコンピュータはモータの速度情報をモニタしながらその速度を制御することで磁気ヘッドがハードディスクの表面に所定速度以上で落下しないようにすることができる。

また、上記シリアルポート３２は、マイクロコンピュータからの受信データに基づいて前記スピンドルモータ制御系のタイミング生成回路１９に対するイネーブル信号ＥＮや相選択設定信号ＣＯＭＭなどの制御信号の生成を行なう機能も備えている。なお、上記実施例のように、相切替制御回路１２が通電開始相検出回路２１からの相選択設定信号ＣＯＭＭＳＴでモータの起動を開始する場合には、マイクロコンピュータからの相選択設定信号ＣＯＭＭの送信は不要とされる。ただし、極性判定結果から通電開始相を判別する判別回路１８を通電開始相検出回路２１に設けずに、極性判定結果を記憶する記憶回路１７ａ〜１７ｃに記憶された情報をマイクロコンピュータに渡してマイクロコンピュータが通電を開始する相を決定して相切替制御回路１２に設定するように構成した場合には、シリアルポート３２を介した上記ルートで相切替制御回路１２への初期設定を行なうようにすることができる。

なお、この実施例のモータドライブ装置には、５Ｖのような電源電圧Ｖｓｓが印加される電源端子Ｐ６や１２Ｖもしくは５Ｖのような電源電圧Ｖｄｄが印加される電源端子Ｐ７、接地電位（０Ｖ）が印加される電源端子群Ｐ８が設けられている。このうち電源端子Ｐ７には、３．５インチのハードディスク装置に使用されるときは１２Ｖが、２．５インチのハードディスク装置に使用されるときは５Ｖがそれぞれ印加されるようにされる。Ｐ１１〜Ｐ１４は、スピンドルモータの界磁コイルの端子に接続される端子である。

図１１には、通電開始相検出回路を備えた上記モータドライバ装置におけるモータ起動から定速動作に至るまでの制御手順を示す。
このモータドライバ装置は、マイクロコンピュータからスタート信号が与えられると先ず通電開始相検出回路２１によるロータ位置検出が行なわれる（ステップＳ２１）。このロータ位置検出は、既に説明を行なった図８に示されているフローチャートのステップＳ１〜１２に従って実行される。そして、ロータ位置が検出されるとステップＳ２２で位置データがすべて「Ｌ」（ロウレベル）かすべて「Ｈ」（ハイレベル）かが判定され、"Ｙｅｓ"すなわちすべて「Ｌ」またはすべて「Ｈ」のときは、ロータ位置検出（ステップＳ２１）を再度行なう。なお、このステップＳ２２は図８におけるステップＳ１３に相当する。また、ステップＳ２２で"Ｎｏ"すなわち位置データがすべて「Ｌ」でもすべて「Ｈ」でもないときは、通電開始相検出回路２１での検出結果に基づく出力ＣＯＭＭＳＴにより相選択回路１２に対する通電開始相の設定を行なう（ステップＳ２３）。

しかる後、相選択回路１２が順次励磁するコイルを切り替えて駆動電流をモータの各コイルに流すように相電流出力回路１１を制御して同期運転が開始される
（ステップＳ２４）。これによって、正常にロータが回転を始めると、非通電相には逆起電圧が発生するので、次のステップＳ２５で逆起電圧検出回路２３による逆起電圧の検出が行なわれたか否か判定される。ここで、逆起電圧が検出されていないときはモータ未起動と判定してステップＳ２１へ戻ってロータ位置の検出をやり直す。一方、逆起電圧が検出された場合には、ステップＳ２６で逆起電圧検出回路２３で検出されたゼロクロスポイントのタイミングで通電相の切替えを行なう逆起運転とコイルへの電流増加による回転の加速が行なわれ、定速回転（ステップＳ２７）に至ることとなる。

図１２には、本発明を適用したモータドライバ装置を用いたシステムの一例としてのハードディスク装置の一構成例をブロック図で示したものである。
図１２において、１００は磁気ディスクのような記録媒体、１１０は磁気ディスク１００を回転させるスピンドルモータ、１２０は書込みヘッドおよび読出しヘッドを有する磁気ヘッド、１３０は先端に磁気ヘッド１２０を有するアームを移動させるボイスコイルモータである。そして、２１０が本発明を適用したモータドライバ装置で、このモータドライバ装置２１０によって上記スピンドルモータ１１０およびボイスコイルモータ１３０の駆動が行なわれる。

また、２２０は上記磁気ヘッド１２０によって検出された磁気の変化に応じた電流を増幅して読出し信号をデータチャネルプロセッサ２３０へ送信したりデータチャネルプロセッサ２３０からの書込みパルス信号を増幅して磁気ヘッド１２０の駆動電流を出力するリード・ライト・アンプ、２４０はデータチャネルプロセッサ２３０から送信されてくる読出しデータＲＤＴを取り込んで誤り訂正処理を行なったりホストからの書込みデータに対して誤り訂正符号化処理を行なってデータチャネルプロセッサ２３０へ出力したりするハードディスク・コントローラである。上記データチャネルプロセッサ２３０は、ディジタル磁気記録に適した変調／復調処理や磁気記録特性を考慮した波形整形等の信号処理を行なう。

２５０は本システムと外部装置との間のデータの受渡しおよび制御等を行なうインタフェース・コントローラで、上記ハードディスク・コントローラ２４０はインタフェース・コントローラ２５０を介してパソコン本体のマイクロコンピュータなどのホストコンピュータに接続される。２６０はシステム全体を統括的に制御するとともにハードディスク・コントローラ２４０から供給されるアドレス情報に基づいてセクタ位置などを算出するマイクロコンピュータ、２７０は磁気ディスクから高速で読み出されたリードデータを一時的に記憶するバッファ用のキャッシュメモリである。マイクロコンピュータ２６０はハードディスク・コントローラ２４０からの信号に基づいて、いずれの動作モードか判定し、動作モードに対応してシステム各部の制御を行なう。

上記モータドライバ装置２１０は、前述したように、スピンドルモータ駆動部とボイスコイルモータ駆動部とからなり、上記マイクロコンピュータ２６０から出力される信号によって、ヘッドの相対速度を一定にするようにスピンドルモータ駆動部がサーボ制御されるとともに、ヘッドの中心をトラックの中心に一致させるようにボイスコイルモータ駆動部がサーボ制御される。

上記モータドライバ装置２１０、リード・ライト・アンプ２２０、データチャネルプロセッサ２３０、ハードディスク・コントローラ２４０、インタフェース・コントローラ２５０、マイクロコンピュータ２６０、キャッシュメモリ２７０によってハードディスク制御システム２００が構成され、該制御システム２００と磁気ディスク１００、スピンドルモータ１１０、磁気ヘッド１２０およびボイスコイルモータ１３０によってハードディスク装置が構成される。

以上、本発明者によってなされた発明を実施態様にもとづき具体的に説明したが、本発明は上記実施態様に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施例では、３相モータを例にとって説明したが、この発明は３相モータに限定されず、２相モータや４相以上の多相モータの駆動回路にも適用することができる。さらに、実施例においては、１つの半導体チップ上にスピンドルモータを駆動する回路の他、ボイスコイルモータを駆動する回路を搭載した複合モータドライバ装置について説明したが、本発明は、スピンドルモータの駆動回路のみ搭載した半導体集積回路にも適用できることはいうまでもない。

また、以上の説明では主として、本発明者によってなされた発明をその背景となった利用分野であるハードディスク記憶装置のモータドライバ装置に適用した場合について説明したが、それに限定されるものではなく、例えばレーザビームプリンタのポリゴンミラーを回転させるモータや軸流ファンモータなどのブラシレスモータを駆動するモータドライバ装置に広く利用することができる。

本発明によるロータ位置検出方式の原理を示すもので、ロータの磁石のＳ極とＮ極の境界がステータの界磁コイルＬｖの中心と一致して停止している状態を示す模式図である。 本発明によるロータ位置検出方式の原理を示すもので、ロータの磁石のＳ極とＮ極の境界がステータの界磁コイルＬｖの中心よりも若干界磁コイルＬｗに寄った位置に停止している状態を示す模式図である。 本発明によるロータ位置検出方式の原理を示すもので、ロータの磁石のＳ極とＮ極の境界がステータの界磁コイルＬｖの中心よりも若干界磁コイルＬｕに寄った位置に停止している状態を示す模式図である。 本発明者らが行なった実験により得られたステータに対するロータの位置と非通電相への誘起電圧との関係を示すグラフである。 ３相モータに関して各界磁コイルＬｕ，Ｌｖ，Ｌｗで検出された誘起電圧Ｅｕ，Ｅｖ，Ｅｗの正負の判定結果と非通電相への漏洩磁束との関係およびモータ回転中における非通電相への漏洩磁束と各界磁コイルＬｕ，Ｌｖ，ＬｗのトルクＴｕ，Ｔｖ，Ｔｗすなわち逆起電力との関係を示す波形図である。 本発明をハードディスク記憶装置に用いられるモータドライバ装置における通電開始相検出回路に適用した場合の第１の実施例を示すブロック図である。 本発明をハードディスク記憶装置に用いられるモータドライバ装置における通電開始相検出回路に適用した場合の第２の実施例を示すブロック図である。 図７の通電開始相検出回路の動作手順を示すフローチャートである。 図８の手順に従って各相に順次パルス電流を流して非通電相の誘起電圧を検出してロータ位置を判定する際の各回路のタイミングチャートである。 本発明に係る通電開始相検出回路を、ハードディスク記憶装置に用いられるモータドライバ装置に適用した場合のシステム構成例を示すブロック図である。 通電開始相検出回路を備えた上記モータドライバ装置におけるモータ起動から定速動作に至るまでの制御手順を示すフローチャートである。 本発明を適用したモータドライバ装置を用いたシステムの一例としてのハードディスク装置の一構成例を示すブロック図である。

符号の説明

Ｌｕ，Ｌｖ，Ｌｗ 界磁コイル
１１ 相電流出力回路
１２ 相切替制御回路
１３ 誘起電圧検出回路
１４ａ，１４ｂ サンプル・ホールド回路
１５ 加算回路（合成回路）
１６ 極性判定回路
１７ａ，１７ｂ，１７ｃ 記憶回路
１８ 判別回路
１９ タイミング生成回路
２０ 積分回路
２１ 通電開始相検出回路
２２ 電圧制御発振回路
２３ 逆起電圧検出回路
２４ ブレーキ制御回路
２５ スピンドル制御回路
２６ 保護回路
２７ ブースト回路
２８ 電圧発生回路（レギュレータ）
３０ ボイスコイルモータ駆動回路
Ｌｕ，Ｌｖ，Ｌｗ 界磁コイル

Claims (3)

1. 磁石を含むロータと複数の界磁コイルを含むステータとを有する多相ブラシレスモータを駆動開始するための制御方法であって、
   第１と第２の互いに反対の方向に順次交互に上記モータの複数の界磁コイル各々へ上記モータが反応しないような期間を有するパルス電流を導通し、
   上記複数の界磁コイルペアの各々を通る第１と第２の方向の上記パルス電流によって非通電の界磁コイル各々に誘起される検出電圧によって第一と第二の誘起電圧信号が生成し、
   上記非通電相の界磁コイル各々において、上記ステータに予期される上記ロータの相対位置を表す複数のロータ位置信号を生成するための第一と第二の電圧を合成し、
   上記複数のロータ位置信号の極性を検出し、
   上記複数のロータ位置信号の極性の検出結果を上記モータが用いて駆動開始するための電流導通のための相の界磁コイルペアを決定することを特徴とするブラシレスモータ駆動制御方法。
2. 請求項１に記載の多相ブラシレスモータを駆動開始するための方法であって、
   上記ロータ位置信号は上記第１と第２の誘起電圧信号を通算することによって生成されることを特徴とするブラシレスモータ駆動制御方法。
3. 請求項１に記載の多相ブラシレスモータを駆動開始するための方法であって、
   上記ロータ位置信号は上記積分結果が保持された状態において、上記第１の誘起電圧信号及び上記第２の誘起電圧信号を積分することによって生成されることを特徴とするブラシレスモータ駆動制御方法。

Images