JP5625794B2 - パワーモジュール用基板の製造方法 - Google Patents

パワーモジュール用基板の製造方法 Download PDF

Info

Publication number
JP5625794B2
JP5625794B2 JP2010258116A JP2010258116A JP5625794B2 JP 5625794 B2 JP5625794 B2 JP 5625794B2 JP 2010258116 A JP2010258116 A JP 2010258116A JP 2010258116 A JP2010258116 A JP 2010258116A JP 5625794 B2 JP5625794 B2 JP 5625794B2
Authority
JP
Japan
Prior art keywords
power module
metal layer
thickness
module substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010258116A
Other languages
English (en)
Other versions
JP2012109457A (ja
Inventor
丈嗣 北原
丈嗣 北原
慎介 青木
慎介 青木
長瀬 敏之
敏之 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2010258116A priority Critical patent/JP5625794B2/ja
Publication of JP2012109457A publication Critical patent/JP2012109457A/ja
Application granted granted Critical
Publication of JP5625794B2 publication Critical patent/JP5625794B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板の製造方法に関する。
従来、セラミックス基板の一方の面に回路層となるアルミニウム金属層を積層し、この回路層の上に半導体チップ等の電子部品がはんだ付けされるとともに、セラミックス基板の他方の面に放熱層となるアルミニウム金属層が形成され、この放熱層にヒートシンクが接合されたパワーモジュールが知られている。
このようなセラミックス基板に回路層または放熱層となるアルミニウム金属層を積層状態に形成する方法として、たとえば特許文献1では、Al−Si系またはAl−Ge系のろう材を介在させてセラミックス基板とアルミニウム金属層とを重ね合わせ、その積層体を加圧、加熱することにより、ろう材を溶融させてセラミックス基板とアルミニウム金属層とを接合している。
特開2008−311296号公報
従来、パワーモジュールは、回路層および放熱層とも同じ板厚で形成されるのが一般的であったが、近年では放熱層とヒートシンクとの間の熱膨張差による熱応力を緩和するための応力緩衝機能を放熱層自体に持たせるために、放熱層を厚肉に形成することが検討されている。しかしながら、回路層と放熱層との厚さに差があると、ろう付のための加熱処理を経由すると熱応力により全体に反りが生じて、その後のヒートシンクへの接合を阻害するという問題が生じる。
本発明は、このような事情に鑑みてなされたもので、反りの問題を解消し、信頼性の高いパワーモジュール用基板を提供することを目的とする。
本発明は、セラミックス基板と所定の厚さを有する金属板とを交互に積層して接合した後、前記金属板を厚さ方向の途中位置で面方向に沿って切断することにより、前記セラミックス基板の両面にそれぞれ所定厚さの第1金属層および第2金属層を形成するパワーモジュール用基板の製造方法である。
この発明によれば、セラミックス基板の両面に金属板を接合するときに同じ板厚の金属板をセラミックス基板の間に介在させるので、各セラミックス基板の両面で生じる熱伸縮が等しく、接合時の熱の影響による反りを抑制することができる。しかも、セラミックス基板と金属板とを複数層積層するので、その積層体は厚さ方向に大きなブロック状となり、反りが生じにくくなる。そして、この積層体における金属板を厚さ方向に切り分けることにより第1金属層および第2金属層を形成するので、第1金属層および第2金属層の厚さが異なっていても、反りの発生が略抑制されたパワーモジュール用基板を製造することができる。
本発明のパワーモジュール用基板の製造方法は、接合時の熱応力による反りが生じにくいので、前記第1金属層の厚さと前記第2金属層の厚さとが異なる場合にも好適である。
本発明のパワーモジュール用基板の製造方法によれば、金属板の接合時の熱による反りを抑えることができるので、反りの問題を解消して信頼性の高いパワーモジュール用基板を製造することができる。
パワーモジュール用基板を用いたパワーモジュールを示す断面図である。 本発明に係るパワーモジュール用基板の製造方法を示す側面図である。
以下、本発明に係るパワーモジュール用基板の製造方法について説明する。
まず、パワーモジュール用基板10は、セラミックス基板20と、このセラミックス基板20に接合された放熱層用の第1金属層30と、セラミックス基板20に接合された回路層用の第2金属層40とを備える。
このパワーモジュール用基板10を用いたパワーモジュール100は、図1に示すように、パワーモジュール用基板10に半導体チップ等の電子部品101およびヒートシンク102を取り付けて製造される。パワーモジュール100において、電子部品101は、第2金属層40からエッチング処理等により形成された回路パターン41の上に、Sn−Cu系、Sn−Ag−Cu系、Zn−Al系若しくはPb−Sn系等のはんだ材103によって接合される。電子部品101と回路パターン41の端子部との間は、アルミニウムからなるボンディングワイヤ104により接続される。
ヒートシンク102は、アルミニウム合金の押し出し成形によって形成され、その長さ方向に沿って冷却水を流通させるための多数の流路102aが形成されている。ヒートシンク102は、ろう付、はんだ付、ボルト等によってパワーモジュール用基板10に接合される。
セラミックス用基板20は、例えばAlN(窒化アルミニウム)、Si34(窒化珪素)等の窒化物系セラミックス、若しくはAl23(アルミナ)等の酸化物系セラミックスを母材として矩形状に形成されている。放熱層用の第1金属層30および回路層用の第2金属層40は、純アルミニウムまたはJIS1000番台のアルミニウム合金により形成される。
パワーモジュール用基板10において、第1金属層30および第2金属層40は、図2に示すように、複数枚のセラミックス基板20と所定の厚さを有する金属板50を交互に積層して接合した後、金属板50を厚さ方向の途中位置で面方向に沿って切断することにより形成される。
具体的には、まず、金属板50とセラミックス基板20との間を、ろう材によりろう付する。たとえば図2に示すように、ろう材を介在させて5枚のセラミックス基板20と6枚の金属板50とを交互に積層し、この積層体60を厚さ方向に加圧および加熱して、各セラミックス基板20と各金属板50とをろう付する。ろう材としては、たとえばAl−Si系、Al−Ge系、Al−Cu系、Al−Mg系またはAl−Mn系等を用いることができる。このように、セラミックス基板20の両面に対して同じ厚さの金属板50がろう付けされるので、セラミックス基板20の両面で生じる熱伸縮が等しく、熱の影響による反りを抑制することができる。また、積層体60は厚さが大きく曲がりにくいので、一層反りが生じにくいものとなっている。
この積層体60において、セラミックス基板20に接合された金属板50を、厚さ方向に分割するように切断する。金属板50は、第1金属層30の厚さt1、第2金属層40の厚さt2、および切断代の厚さt3を合計した厚さTを有している。したがって、各金属板50について、一方の面からの距離t1の位置で切断代がt3となるように切断することにより、各セラミックス基板20の表裏面にそれぞれ厚さt1の第1金属層30と厚さt2の第2金属層40とが接合されてなるパワーモジュール用基板10を形成することができる。
このとき、金属板50の厚さTや金属板50の切断位置を変更することにより、任意の厚さを有する第1金属層30および第2金属層40を形成することができる。これら第1金属層30と第2金属層40とがろう付時に熱伸縮が等しい状態で接合されているため、これら金属層30,40の各厚さが異なっていても、パワーモジュール用基板10はほとんど反ることがない。
パワーモジュール用基板10において、第1金属層30の厚さt1はたとえば0.6mm、第2金属層40の厚さt2はたとえば1.6mmである。このような薄い金属板50を高精度かつ小さい切断代で切断するためには、ダイシングソー、ワイヤソー等、シリコンウェハの切断手段を応用することが好ましい。たとえば、シリコンウェハ切断用のダイシングブレードの切断代の厚さt3は一般的には100μm程度である。切断装置の一例として、図2に、複数枚のブレード111を備えるダイシングソー110を示す。
なお、図2に示すように積層体60において、複数枚のブレード111によって複数の金属板50を同時に切断して多数(図示例では5個)のパワーモジュール用基板10を同時に製造する場合、切断終了時にパワーモジュール用基板10がばらばらに落下しないように、積層体60における各セラミックス基板20を確実に保持しておく必要がある。一方、1枚のブレードによって金属板50を1個ずつ切断し、パワーモジュール用基板10を1個ずつ製造してもよい。この場合、多数を同時に切断する場合に比較して製造時間が増大するが、簡易な保持構造により積層体60を保持できるので、製造装置のコスト増大を抑えることができる。
このように積層体60から金属板50を切断して個別のパワーモジュール用基板10を得た後、たとえば研磨ブラシ等を用いて各金属層30,40のバリ取りを行う。さらに、各金属層30,40の表面処理を行い、表面の加工歪みを除去し、平滑化する。表面処理としては、たとえば水酸化ナトリウム5%水溶液に80秒〜160秒浸漬するアルカリエッチングや、硝酸30%水溶液に20秒〜40秒浸漬する酸処理等が可能である。パワーモジュール用基板10について、バリ取りおよび表面処理を行った後、エッチング等により第2金属層40から回路パターン41を形成し、電子部品101およびヒートシンク102を取り付けることにより、パワーモジュール100を製造することができる。
以上説明したパワーモジュール用基板の製造方法によれば、セラミックス基板20の両面においてろう付時の各金属板50の熱伸縮の差がほとんどないので、金属板50を適宜位置で切断することにより、厚さの異なる各金属層30,40がセラミックス基板20に接合されてなり、反りなく信頼性の高いパワーモジュール用基板10を製造することができる。
なお、本発明は前記実施形態の構成のものに限定されるものではなく、細部構成においては、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
10 パワーモジュール用基板
20 セラミックス基板
30 第1金属層
40 第2金属層
41 回路パターン
50 金属板
60 積層体
100 パワーモジュール
101 電子部品
102 ヒートシンク
102a 流路
103 はんだ材
104 ボンディングワイヤ

Claims (2)

  1. セラミックス基板と所定の厚さを有する金属板とを交互に積層して接合した後、前記金属板を厚さ方向の途中位置で面方向に沿って切断することにより、前記セラミックス基板の両面にそれぞれ所定厚さの第1金属層および第2金属層を形成することを特徴とするパワーモジュール用基板の製造方法。
  2. 前記第1金属層の厚さと前記第2金属層の厚さとが異なることを特徴とする請求項1に記載のパワーモジュール用基板の製造方法。
JP2010258116A 2010-11-18 2010-11-18 パワーモジュール用基板の製造方法 Active JP5625794B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010258116A JP5625794B2 (ja) 2010-11-18 2010-11-18 パワーモジュール用基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010258116A JP5625794B2 (ja) 2010-11-18 2010-11-18 パワーモジュール用基板の製造方法

Publications (2)

Publication Number Publication Date
JP2012109457A JP2012109457A (ja) 2012-06-07
JP5625794B2 true JP5625794B2 (ja) 2014-11-19

Family

ID=46494747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010258116A Active JP5625794B2 (ja) 2010-11-18 2010-11-18 パワーモジュール用基板の製造方法

Country Status (1)

Country Link
JP (1) JP5625794B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6020256B2 (ja) * 2013-02-28 2016-11-02 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1160343A (ja) * 1997-08-11 1999-03-02 Denki Kagaku Kogyo Kk 接合体の製造方法
JP3445511B2 (ja) * 1998-12-10 2003-09-08 株式会社東芝 絶縁基板、その製造方法およびそれを用いた半導体装置
JP4419461B2 (ja) * 2003-08-22 2010-02-24 三菱マテリアル株式会社 回路基板の製造方法およびパワーモジュール
JP4752785B2 (ja) * 2007-02-15 2011-08-17 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板の製造方法
JP5077102B2 (ja) * 2008-06-30 2012-11-21 三菱マテリアル株式会社 パワーモジュール用基板及びその製造方法
JP2012094679A (ja) * 2010-10-27 2012-05-17 Showa Denko Kk 基板の製造方法

Also Published As

Publication number Publication date
JP2012109457A (ja) 2012-06-07

Similar Documents

Publication Publication Date Title
JP5892281B2 (ja) ヒートシンク付きパワーモジュール用基板及びパワーモジュール
KR102300972B1 (ko) 파워 모듈용 기판 유닛 및 파워 모듈
JP2013065918A5 (ja)
JP6638284B2 (ja) 放熱板付パワーモジュール用基板及びパワーモジュール
JP2009065144A (ja) パワーモジュール用基板及びその製造方法並びにパワーモジュール
JP6853455B2 (ja) パワーモジュール用基板の製造方法
JP6455056B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法及び加圧装置
JP6201828B2 (ja) 放熱板付パワーモジュール用基板の製造方法
JP5884291B2 (ja) ヒートシンク付パワーモジュール用基板ユニット
JP6503796B2 (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP6028497B2 (ja) パワーモジュール用基板およびその製造方法
JP6020256B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP6681660B2 (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP5914968B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
JP5786569B2 (ja) パワーモジュール用基板の製造方法
JP6904094B2 (ja) 絶縁回路基板の製造方法
JP5625794B2 (ja) パワーモジュール用基板の製造方法
JP7369508B2 (ja) セラミックス回路基板
JP5678684B2 (ja) パワーモジュール用基板の製造方法
JP6152626B2 (ja) パワーモジュール用基板の製造方法
JP5146296B2 (ja) パワーモジュール用基板の製造方法
JP5131205B2 (ja) パワーモジュール用基板の製造方法
JP5614127B2 (ja) パワーモジュール用基板及びその製造方法
JP7299671B2 (ja) セラミックス回路基板
JP2013143465A (ja) ヒートシンク付きパワーモジュール用基板の製造方法及び製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140915

R150 Certificate of patent or registration of utility model

Ref document number: 5625794

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250