JP5625413B2 - 書込制御装置 - Google Patents

Description

本発明は、画像形成装置の書込光源を制御する書込制御装置に関する。

従来、電子写真方式を利用した画像形成装置においては、書込光源としてＬＥＤ（Ｌｉｇｈ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子をアレイ状に配列した発光素子アレイ方式が知られている。このように、複数のＬＥＤを有するＬＥＤヘッドを用いた画像形成装置としては、例えば、一走査ラインごとにＬＥＤ素子列を副走査方向に２ｍ回（例えば、２×４回）点灯可能な制御回路を実現する目的で、アドレスカウンタで生成したアドレスにしたがって、メモリ（ＳＲＡＭ）に画像データを書き込む技術が開示されている（例えば、特許文献１参照）。

しかしながら、複数のＬＥＤ素子からなるＬＥＤヘッドへ転送する画像データの配列変換は複雑であり、変換配列を行うための回路規模が大きくなりコストアップに繋がるという問題があった。

本発明は、上記に鑑みてなされたものであって、画像データの配列変換のための回路規模を小さくすることのできる書込制御装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、画像形成装置の書込光源を制御する書込制御装置であって、予め設定された規則に従い、画像データの１ライン分ごとのカウント値を生成する複数のアドレスカウンタと、前記複数のアドレスカウンタそれぞれにより生成されたカウント値を加算して、前記画像データをメモリに書き込むライトアドレスを、前記画像データの前記１ライン分ごとに生成するライトアドレス生成手段と、前記ライトアドレスにより指定される領域に前記画像データを前記１ライン分ごとに書き込む書込手段と、前記メモリのアドレス順に、前記画像データを前記１ライン分ごとに前記メモリから読み出すリードアドレスを生成するアドレス生成手段と、前記リードアドレスにしたがい前記メモリから前記画像データを前記１ライン分ごとに読み出す読出手段とを備えたことを特徴とする。

また、本発明の他の形態は、画像形成装置の書込光源を制御する書込制御装置であって、画像データを、該画像データの１ライン分ごとに、メモリのアドレス順に前記メモリに書き込む書込手段と、予め設定された規則に従い、前記画像データの前記１ライン分ごとのカウント値を生成する複数のアドレスカウンタと、前記複数のアドレスカウンタそれぞれにより生成されたカウント値を加算して、前記画像データを前記１ライン分ごとに前記メモリから読み出すリードアドレスを生成するリードアドレス生成手段と、前記リードアドレスにより指定される領域から前記画像データを前記１ライン分ごとに読み出す読出手段とを備えたことを特徴とする。

本発明によれば、画像データの配列変換のための回路規模を小さくすることができるという効果を奏する。

図１は、第１の実施の形態にかかる画像形成装置２０の構成を示すブロック図である。 図２は、画像書込制御部１００の機能構成を示す図である。 図３は、加算器１０６により生成されるアドレス配列を示す図である。 図４は、第１アドレスカウンタ１０３が生成するカウント値を説明するための図である。 図５は、第２アドレスカウンタ１０４が生成するカウント値を説明するための図である。 図６は、第３アドレスカウンタ１０５が生成するカウント値を説明するための図である。 図７は、第２の実施の形態にかかる画像書込制御部１２０の機能構成を示すブロック図である。 図８は、第３の実施の形態にかかる画像書込制御部１４０の機能構成を示すブロック図である。 図９は、第４の実施の形態にかかる画像書込制御部２００の機能構成を示すブロック図である。 図１０は、第５の実施の形態にかかる画像書込制御部２２０の機能構成を示すブロック図である。

以下に添付図面を参照して、この発明にかかる書込制御装置の一実施の形態を詳細に説明する。

（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる書込制御装置を備えた画像形成装置２０の構成を示すブロック図である。転写ベルト５に沿って各色の画像形成部が並べられた構成のものであり、タンデムタイプと呼ばれるものである。すなわち、転写ベルト５に沿って、この転写ベルト５の進行方向の上流側から順に、複数の画像形成部６ＢＫ、６Ｍ、６Ｃ、６Ｙが配列されている。これら複数の画像形成部６ＢＫ、６Ｍ、６Ｃ、６Ｙは形成するトナー画像の色が異なるだけで内部構成は共通である。画像形成部６ＢＫはブラックの画像を、画像形成部６Ｍはマゼンタの画像を、画像形成部６Ｃはシアンの画像を、画像形成部６Ｙはイエローの画像をそれぞれ形成する。

以下、画像形成部６ＢＫの構成について具体的に説明するが、他の画像形成部６Ｍ、６Ｃ、６Ｙの構成は、画像形成部６ＢＫと同様である。

転写ベルト５は、回転駆動される駆動ローラ７と従動ローラ１５とに巻回されたベルトである。この駆動ローラ７は、図示していない駆動モータにより回転駆動させられ、この駆動モータと、駆動ローラ７と、従動ローラ１５とが転写ベルト５を移動させる駆動手段として機能する。

画像形成部６ＢＫは感光体としての感光体ドラム８ＢＫ、この感光体ドラム８ＢＫの周囲に配置された帯電器９ＢＫ、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）ヘッド１０ＢＫ、現像器１１ＢＫ、感光体クリーナ（図示せず）、除電器１２ＢＫ等を備えている。ＬＥＤヘッド１０ＢＫは、各画像形成部６ＢＫが形成する画像色、すなわちブラックに対応する光を照射する。

画像形成においては、感光体ドラム８ＢＫの外周面は暗中にて帯電器９ＢＫにより一様に帯電された後、ＬＥＤヘッド１０ＢＫからブラックの画像に対応した光により露光され、静電潜像が形成される。現像器１１ＢＫは、この静電潜像をブラックトナーにより可視像化し、感光体ドラム８ＢＫ上にブラックのトナー画像を形成する。このトナー画像は、感光体ドラム８ＢＫと転写ベルト５が接する位置で転写ベルト５に転写される。トナー画像の転写が終了した感光体ドラム８ＢＫは、外周面に残留した不要なトナーを感光体クリーナにより払拭された後、除電器１２ＢＫにより除電され、次の画像形成のために待機する。

転写ベルト５は、さらに次の画像をベルト上に形成するために、次の画像形成部６Ｍに移動する。画像形成部６Ｍでは、画像形成部６ＢＫでの画像形成プロセスと同様のプロセスにより感光体ドラム８Ｍ上にマゼンタのトナー画像を形成する。形成されたトナー画像は転写ベルト５上に形成されたブラックの画像に重畳されて転写される。

転写ベルト５は、さらに次の画像形成部６Ｃ、６Ｙへと移動し、同様の動作により、感光体ドラム８Ｃ上に形成されたシアンのトナー画像と、感光体ドラム８Ｙ上に形成されたイエローのトナー画像とが、転写ベルト５上に重畳されて転写される。こうして、転写ベルト５上にフルカラーの画像が形成される。

給紙トレイ１から給紙ローラ２と分離ローラ３とにより分離給紙される用紙４に、転写ベルト５と用紙４が接する部分で転写ベルト５上のフルカラーのトナー画像が転写され、用紙４上にフルカラートナー画像が形成される。このフルカラーの重ね画像が形成された用紙４は、定着器１４にて画像を定着された後、画像形成装置２０の外部に排紙される。

図２は、画像書込制御部１００の機能構成を示す図である。画像書込制御部１００は、ＬＥＤヘッド１０ＢＫによる画像書込を制御する。ＬＥＤヘッド１０ＢＫは、アレイ状に配列された複数のＬＥＤ素子を有している。このため、入力されたビデオデータ等の画像データを、各ＬＥＤ素子に送信するため、画像データの配列変換を行う必要がある。画像書込制御部１００は、この画像データの配列変換を行う。

なお、図２に示す画像書込制御部１００は、ＬＥＤヘッド１０ＢＫ、１０Ｍ、１０Ｃ、１０Ｙそれぞれに対して設けられている。画像書込制御部１００は、速度変換部１０１と、ＳＲＡＭ制御部１０２と、配列変換ＳＲＡＭ１１０とを備えている。ＳＲＡＭ制御部１０２は、第１アドレスカウンタ１０３と、第２アドレスカウンタ１０４と、第３アドレスカウンタ１０５と、加算器１０６と、リードアドレス生成部１０７と、ＷＥ（Ｗｒｉｔｅ Ｅｎａｂｌｅ）生成部１０８とを有している。

コントローラ部（図示せず）から出力された画像データとしてのビデオデータは、速度変換部１０１において周波数変換され、画像データ（ライトデータ）として、配列変換ＳＲＡ１１０に出力される。配列変換ＳＲＡＭ１１０から、配列変換後の画像データ（リードデータ）が出力され、ＬＥＤヘッド１０ＢＫに送られる。

配列変換ＳＲＡＭ１１０は、ライトアドレス端子１１１およびリードアドレス端子１１２を有し、ライトアドレスとリードアドレスをそれぞれ別々の信号線により指定することができるものである。ライトアドレスおよびリードアドレスの指定は、ＳＲＡＭ制御部１０２により行われる。

ＳＲＡＭ制御部１０２の３つのアドレスカウンタ１０３、１０４、１０５は、それぞれ所定の規則に従いカウント値を生成し、加算器１０６に出力する。加算器１０６は、３つのアドレスカウンタ１０３、１０４、１０５から入力された３つのカウント値を加算し、配列変換ＳＲＡＭ１１０のライトアドレスを生成する。

図３は、加算器１０６により生成されるアドレス配列を示す図である。このように、加算器１０６により生成されるアドレス配列は、「ｓｔａｒｔ」の２４からはじまり、「ｅｎｄ」の２６まで特定の規則にしたがって、１クロックごとに変化させる４９９２カウント分のアドレスである。なお、このアドレス配列に含まれる１〜４９９２までのアドレスに１ライン分の画像データが記憶される。

図２のリードアドレス生成部１０７は、アドレス１から４９９２までカウントアップするリードアドレスを生成する。なお、リードアドレス生成部１０７は、他のＬＥＤヘッドの制御信号のタイミングに合わせてリードアドレスを生成する。ＷＥ生成部１０８は、ＷＥ信号を生成する。

以上の構成において、画像データは、ＳＲＡＭ制御部１０２において生成されたライトアドレスおよびＷＥ信号によって、ライトアドレスにより指定された領域に記憶される。１ライン分の画像データが記憶されると、配列変換ＳＲＡＭ１１０の画像データは、ＬＥＤヘッド１０ＢＫに出力すべく、配列変換ＳＲＡＭ１１０からリードされる。リード時には、リードアドレス生成部１０７により生成されたリードアドレスにより指定された領域から順に画像データが読み出される。すなわち、アドレス１からアドレス４９９２の領域から順に画像データが読み出される。

画像データは、配列変換ＳＲＡＭ１１０へのライト時に配列変換され、リード時には、アドレス順にリードされる。これにより、配列変換ＳＲＡＭ１１０は、配列変換された画像データをＬＥＤ１０ＢＫに出力することができる。

このように、配列変換された画像データをＬＥＤヘッド１０ＢＫ出力するので、ＬＥＤヘッド１０ＢＫのドライバ回路は、配列変換された画像データに対して、正常にＬＥＤ素子を点灯させることができる。

図４は、第１アドレスカウンタ１０３が生成するカウント値を説明するための図である。第１アドレスカウンタ１０３は、１９２クロック毎にカウント値を変更する。カウント値は０から始まり、１９２クロック毎に＋３８４していき４６０８までカウントアップする。４６０８まで達すると、続いて−３８４していき０までカウントダウンする。以上の動作が１ライン分であり、この動作をライン毎に繰り返す。

図５は、第２アドレスカウンタ１０４が生成するカウント値を説明するための図である。第２アドレスカウンタ１０４は、８クロック毎にカウント値を変更する。カウント値は２４から始まり８クロック毎に−２していき２までカウントダウンする。２まで達すると、１に変化し、続いて＋２していき２３までカウントアップする。２３まで達すると、続いて−２して、１までカウントダウンする。１まで達すると、２に変化し、続いて＋２していき２４までカウントアップする。

以上の動作を１セットとして６セット繰り返す。６セット終了後は２４に変化し、２４から−２していき２までカウントダウンする。２まで達すると、１に変化し、続いて＋２していき２３までカウントアップする。

次に、２５から始まり＋２していき４７までカウントアップする。４７まで達すると、４８に変化し、−２していき２６までカウントダウンする。２６まで達すると、＋２していき４８までカウントアップする。４８まで達すると、４７に変化し、続いて−２していき２５までカウントダウンする。以上の動作を１セットとして６セット繰り返す。

６セット終了後は２５に変化し、２５から＋２していき４７までカウントアップする。４７まで達すると、４８に変化し、−２していき２６までカウントダウンする。以上の動作で１ライン分が完了する。

図６は、第３アドレスカウンタ１０５が生成するカウント値を説明するための図である。第３アドレスカウンタ１０５は、１クロック毎にカウント値を変更する。カウント値は０から始まり１クロック毎に＋４８していき３３６までカウントアップする。３３６まで達すると−４８していき０までカウントダウンする。このような動作を１セットとして３１２セット繰り返す。以上の動作で１ライン分が完了する。

所定のＬＥＤヘッドに対応した画像データの配列変換は、所定の規則にしたがっている。そこで、この規則を実現するために、複数のアドレスカウンタを用意し、各アドレスカウンタにより生成されたカウント値を加算することとした。これにより、複雑な配列変換を実現することが可能である。すなわち、本実施の形態にかかる画像書込制御部１００は、複数のアドレスカウンタにより生成されたカウント値を加算してライトアドレスを生成することにより、比較的小さい回路規模で、効率的に画像データの配列変換を行うことができる。

（第２の実施の形態）
図７は、第２の実施の形態にかかる画像書込制御部１２０の機能構成を示すブロック図である。画像書込制御部１２０のＳＲＡＭ制御部１２２は、セレクタ１２３を備えている。また、配列変換ＳＲＡＭ１２４は、同一の信号線によりライトアドレスとリードアドレスを指定可能なものである。加算器１０６から出力されたライトアドレスおよびリードアドレス生成部１０７から出力されたリードアドレスは、セレクタ１２３にて、それぞれライトおよびリードのタイミングによって切り替えられて、配列変換ＳＲＡＭ１２４に出力される。

なお、第２の実施の形態にかかる画像書込制御部１２０を含む画像形成装置のこれ以外の構成および処理は、第１の実施の形態にかかる画像形成装置２０の構成および処理と同様である。

（第３の実施の形態）
図８は、第３の実施の形態にかかる画像書込制御部１４０の機能構成を示すブロック図である。画像書込制御部１４０は、配列変換ＳＲＡＭを備えず、配列変換ＳＲＡＭ１４２は、画像書込制御部１４０と独立して設けられている。この場合にも、配列変換ＳＲＡＭ１４２には、速度変換部１０１から画像データが入力され、ＳＲＡＭ制御部１０２からライトアドレス、リードアドレスおよびＷＥ信号が入力される。また、画像データは、配列変換ＳＲＡＭ１４２からＬＥＤヘッド１０ＢＫに送られる。

なお、第３の実施の形態にかかる画像書込制御部１４０を含む画像形成装置のこれ以外の構成および処理は、他の実施の形態にかかる画像形成装置の構成および処理と同様である。

また、他の例としては、第３の実施の形態にかかる画像書込制御部１４０においても、ＳＲＡＭ制御部１０２は、セレクタをさらに有し、同一の信号線によりライトアドレスとリードアドレスを指定してもよい。

（第４の実施の形態）
図９は、第４の実施の形態にかかる画像書込制御部２００の機能構成を示すブロック図である。画像書込制御部２００のＳＲＡＭ制御部２０２は、３つのアドレスカウンタ２０３、２０４、２０５および加算器２０６によりリードアドレスを生成する。

なお、３つのアドレスカウンタ２０３、２０４、２０５および加算器２０６の構成および処理は、他の実施の形態にかかる３つのアドレスカウンタ１０３、１０４、１０５および加算器１０６の構成および処理と同様である。すなわち、各アドレスカウンタ２０３、２０４、２０５により生成されるカウント値は、第１の実施の形態において図４から図６を参照しつつ説明したカウント値と同一であり、加算器２０６により生成されるアドレス配列は、図３に示すアドレス配列と同一である。このアドレス配列がリードアドレスとして配列変換ＳＲＡＭ１１０に出力される。なお、リードアドレスは、他のＬＥＤヘッドへの制御信号のタイミングに合わせて生成される。一方、ライトアドレス生成部２０７は、アドレス１から４９９２までカウントアップするライトアドレスを生成する。

第４の実施の形態にかかる画像書込制御部２００は、以上の構成により、速度変換部１０１から出力された画像データの配列変換ＳＲＡＭ１１０へのライト時には、配列変換ＳＲＡＭ１１０のアドレス１から４９９２に沿って順に画像データを記憶し、リード時に、加算器２０６により得られた図３に示すアドレス配列に沿って、配列変換ＳＲＡＭ１１０の各アドレスに記憶されている画像データを出力する。これにより、アドレス変換された画像データをＬＥＤヘッド１０ＢＫに送ることができる。

なお、第４の実施の形態にかかる画像書込制御部２００を含む画像形成装置のこれ以外の構成および処理は、他の実施の形態にかかる画像形成装置の構成および処理と同様である。

（第５の実施の形態）
図１０は、第５の実施の形態にかかる画像書込制御部２２０の機能構成を示すブロック図である。画像書込装置２２０のＳＲＡＭ制御部２２２は、セレクタ２２３を備えている。また、配列変換ＳＲＡＭ２２４は、同一の信号線によりライトアドレスとリードアドレスを指定可能なものである。加算器２０６から出力されたライトアドレスおよびライトアドレス生成部２０７から出力されたリードアドレスは、セレクタ２２３にて、それぞれライトおよびリードのタイミングによって切り替えられて、配列変換ＳＲＡＭ２２４に出力される。

なお、第５の実施の形態にかかる画像書込制御部２２０を含む画像形成装置のこれ以外の構成および処理は、他の実施の形態にかかる画像形成装置の構成および処理と同様である。

また、他の例としては、第４および第５の実施の形態にかかる画像形成装置においても、第３の実施の形態において説明したように、配列変換ＳＲＡＭを画像書込制御部と独立して設けてもよい。

なお、上記実施の形態にかかる画像形成装置は、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも２つの機能を有する複合機であってもよく、複写機、プリンタ、スキャナ装置、ファクシミリ装置等の画像形成装置であればいずれにも適用することができる。

２０ 画像形成装置
１００ 画像書込制御部
１０１ 速度変換部
１０２ ＳＲＡＭ制御部
１０３ 第１アドレスカウンタ
１０４ 第２アドレスカウンタ
１０５ 第３アドレスカウンタ
１０６ 加算器
１０７ リードアドレス生成部
１０８ ＷＥ生成部
１１０ 配列変換ＳＲＡＭ
１１１ ライトアドレス端子
１１２ リードアドレス端子

特開平７−８９１２８号公報

Claims (7)

1. 画像形成装置の書込光源を制御する書込制御装置であって、
   予め設定された規則に従い、画像データの１ライン分ごとのカウント値を生成する複数のアドレスカウンタと、
   前記複数のアドレスカウンタそれぞれにより生成されたカウント値を加算して、前記画像データをメモリに書き込むライトアドレスを、前記画像データの前記１ライン分ごとに生成するライトアドレス生成手段と、
   前記ライトアドレスにより指定される領域に前記画像データを前記１ライン分ごとに書き込む書込手段と、
   前記メモリのアドレス順に、前記画像データを前記１ライン分ごとに前記メモリから読み出すリードアドレスを生成するアドレス生成手段と、
   前記リードアドレスにしたがい前記メモリから前記画像データを前記１ライン分ごとに読み出す読出手段と
   を備えたことを特徴とする書込制御装置。
2. 画像形成装置の書込光源を制御する書込制御装置であって、
   画像データを、該画像データの１ライン分ごとに、メモリのアドレス順に前記メモリに書き込む書込手段と、
   予め設定された規則に従い、前記画像データの前記１ライン分ごとのカウント値を生成する複数のアドレスカウンタと、
   前記複数のアドレスカウンタそれぞれにより生成されたカウント値を加算して、前記画像データを前記１ライン分ごとに前記メモリから読み出すリードアドレスを生成するリードアドレス生成手段と、
   前記リードアドレスにより指定される領域から前記画像データを前記１ライン分ごとに読み出す読出手段と
   を備えたことを特徴とする書込制御装置。
3. 前記複数のアドレスカウンタは、互いに異なるクロック数毎にカウント値を変更する、請求項１または請求項２に記載の書込制御装置。
4. 前記複数のアドレスカウンタは、初期値と上限値との間で、互いに異なるクロック数毎にカウント値をカウントアップ及びカウントダウンする動作を、前記１ライン分繰り返す、請求項３に記載の書込制御装置。
5. 前記メモリをさらに備えることを特徴とする請求項１〜請求項４の何れか１項に記載の書込制御装置。
6. 前記メモリは、ライトアドレス端子およびリードアドレス端子を有し、
   前記ライトアドレスは、前記ライトアドレス端子から入力され、
   前記リードアドレスは、前記リードアドレス端子から入力されることを特徴とする請求項５に記載の書込制御装置。
7. 前記ライトアドレスまたは前記リードアドレスを選択するセレクタをさらに備え、
   前記メモリに、前記セレクタにより選択された前記ライトアドレスまたは前記リードアドレスが入力されることを特徴とする請求項５に記載の書込制御装置。

Images