JP5613833B2 - 受信回路及び信号受信方法 - Google Patents
受信回路及び信号受信方法 Download PDFInfo
- Publication number
- JP5613833B2 JP5613833B2 JP2013514966A JP2013514966A JP5613833B2 JP 5613833 B2 JP5613833 B2 JP 5613833B2 JP 2013514966 A JP2013514966 A JP 2013514966A JP 2013514966 A JP2013514966 A JP 2013514966A JP 5613833 B2 JP5613833 B2 JP 5613833B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- threshold
- input terminal
- secondary coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 115
- 239000003990 capacitor Substances 0.000 claims description 55
- 230000003321 amplification Effects 0.000 claims description 21
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 21
- 230000008878 coupling Effects 0.000 claims description 19
- 238000010168 coupling process Methods 0.000 claims description 19
- 238000005859 coupling reaction Methods 0.000 claims description 19
- 230000010354 integration Effects 0.000 claims 1
- 230000008054 signal transmission Effects 0.000 description 140
- 239000004065 semiconductor Substances 0.000 description 80
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 60
- 238000010586 diagram Methods 0.000 description 53
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 18
- 230000004048 modification Effects 0.000 description 17
- 238000012986 modification Methods 0.000 description 17
- 238000004804 winding Methods 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 3
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
- H04B5/72—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for local intradevice communication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/50—Systems for transmission between fixed stations via two-conductor transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
- H04B5/24—Inductive coupling
- H04B5/26—Inductive coupling using coils
- H04B5/266—One coil at each side, e.g. with primary and secondary coils
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4902—Pulse width modulation; Pulse position modulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
図1は、本発明の実施の形態1にかかる信号伝達システム1を示す図である。本実施の形態にかかる信号伝達システム1に設けられた受信回路3は、センタータップを有する二次側コイル12の両端に発生するパルス信号のパルス幅を拡大し、第1及び第2保持信号として出力するパルス幅増幅回路を備える。なお、二次側コイルのセンタータップには外部端子から所定電圧が供給される。それにより、受信回路3は、回路規模を増大させることなく、コモンモード電圧の影響を抑制して信号の伝達を防止することができる。以下、具体的に説明する。
以下では、パルス幅増幅回路31の構成例及び動作について説明する。図3は、パルス幅増幅回路31の構成例を示す図である。図3に示すように、パルス幅増幅回路31は、ピークホールド回路(第1ピークホールド回路)311とピークホールド回路(第2ピークホールド回路)312とを有する。
以下では、ピークホールド回路311,312の具体的な構成例及び動作について説明する。図5は、ピークホールド回路311,312の具体的な構成例を示す図である。
図7は、本発明の実施の形態2にかかる信号伝達システム1aを示す図である。本実施の形態にかかる信号伝達システム1aは、図5に示す実施の形態1にかかる信号伝達システム1の場合と比較して、保護ダイオード35,36をさらに備える。本実施の形態にかかる信号伝達システム1aのその他の回路構成は、図5に示す実施の形態1にかかる信号伝達システム1と同様であるため、説明を省略する。
図8は、本発明の実施の形態3にかかる信号伝達システム1bを示す図である。本実施の形態にかかる信号伝達システム1bは、実施の形態2にかかる信号伝達システム1aと比較して、パルス幅増幅回路31の構成が異なる。本実施の形態にかかる信号伝達システム1bのその他の回路構成は、実施の形態2にかかる信号伝達システム1aと同様であるため、説明を省略する。
図9は、図8に示す信号伝達システム1bの変形例を示す図である。図9に示す信号伝達システム1bの変形例は、保護ダイオード35,36に代えて保護ダイオード37,38を備えるとともに、容量素子41,42と、抵抗素子39,40をさらに備える。
図10は、本発明の実施の形態4にかかる信号伝達システム1cを示す図である。本実施の形態にかかる信号伝達システム1cは、図8に示す実施の形態3にかかる信号伝達システム1bと比較して、パルス幅増幅回路31及び保護ダイオードの構成が異なる。本実施の形態にかかる信号伝達システム1cのその他の回路構成は、図8に示す実施の形態3にかかる信号伝達システム1bと同様であるため、説明を省略する。
図11は、本発明の実施の形態5にかかる信号伝達システム1dを示す図である。上記した2つのピークホールド回路又は2つのボトムホールド回路からなるパルス幅増幅回路31は、受信信号V2P,V2Nに重畳されたパルス信号のうち正又は負の一方の振幅を有するパルス信号のみを検出し、正又は負の他方の振幅を有するパルス信号を検出しなかった。つまり、当該パルス幅増幅回路31は、受信信号V2P,V2Nを半波整流していた。したがって、当該パルス幅増幅回路31に設けられた受信回路3は、二次側コイル12に生じる起電力の半分しか送信データVINの再生に利用できていなかった。これに対し、本実施の形態にかかるパルス幅増幅回路31は、受信信号V2P,V2Nを全波整流する。これにより、本実施の形態にかかる受信回路3は、受信信号V2P,V2Nに基づいて、より効率良く送信データVINを再生することができる。
図12は、図11に示す信号伝達システム1dの変形例を示す図である。図12に示す信号伝達システム1dの変形例は、パルス幅増幅回路31を構成する回路群の接続関係が一部異なる。また、差動アンプ32及び受信バッファ33に代えてRSラッチ回路45を備える。ここでは、差動アンプ43,44により比較回路が構成され、RSラッチ回路45が受信バッファに相当する機能を有する。
図13は、図11に示す信号伝達システム1dの他の変形例を示す図である。図13に示す信号伝達システム1dの変形例では、パルス幅増幅回路31を構成する回路群の接続関係が図12に示すパルス幅増幅回路31と同様に変更されている。
図14は、本発明の実施の形態6にかかる信号伝達システム1eを示す図である。本実施の形態にかかる信号伝達システム1eは、図3に示す実施の形態1にかかる信号伝達システム1の場合と異なり、パルス幅増幅回路31が、閾値回路(第1閾値回路)313と、閾値回路(第2閾値回路)314と、抵抗素子315,316と、容量素子317,318と、を備える。本実施の形態にかかる信号伝達システム1eのその他の回路構成は、図3に示す実施の形態1にかかる信号伝達システム1と同様であるため、説明を省略する。
図16は、閾値素子としてダイオードを有する閾値回路313,314の具体的な構成例である。閾値回路313は、入力端子と出力端子の間に一定の電位差が生じると電流が流れる2つの閾値素子であるダイオード(第1閾値回路)319と、ダイオード(第3閾値回路)323と、を有する。ダイオード319のアノード及びダイオード323のカソードは、二次側コイル12の一端に接続される。また、ダイオード319のカソード及びダイオード323のアノードは、差動アンプ32の非反転入力端子に接続される。また、閾値回路314は、入力端子と出力端子の間に一定の電位差が生じると電流が流れる2つの閾値素子であるダイオード(第2閾値回路)320と、ダイオード(第4閾値回路)324と、を有する。ダイオード320のアノード及びダイオード324のカソードは、二次側コイル12の他端に接続される。また、ダイオード320のカソード及びダイオード324のアノードは、差動アンプ32の反転入力端子に接続される。なお、閾値素子は、ダイオードに限られるものではなく、nチャネルMOSトランジスタまたはpチャネルMOSトランジスタのゲート端子をソース端子またはドレイン端子に短絡させた構成を用いてもよい。
図18は、本発明の実施の形態7にかかる信号伝達システム1fを示す図である。本実施の形態にかかる信号伝達システム1fは、実施の形態6にかかる信号伝達システム1eと比較して、パルス幅増幅回路31の構成が異なるとともに、抵抗素子39,40と容量素子41,42をさらに備える。本実施の形態にかかる信号伝達システム1fのその他の回路構成は、実施の形態6にかかる信号伝達システム1eと同様であるため、説明を省略する。
図19は、図18に示す信号伝達システム1fの変形例を示す図である。図19に示す信号伝達システム1fの変形例は、閾値回路313,314を構成する各ダイオードのアノード及びカソードに異なるバイアス電圧を供給している。以下、具体的に説明する。
図20は、本発明の実施の形態8にかかる信号伝達システム1gを示す図である。本実施の形態にかかる信号伝達システム1gは、図14に示す実施の形態6にかかる信号伝達システム1eの場合と比較して、差動アンプ32と受信バッファ33との間に積分器34をさらに備える。本実施の形態にかかる信号伝達システム1gのその他の回路構成は、図14に示す実施の形態6にかかる信号伝達システム1eと同様であるため、説明を省略する。
図23は、本発明の実施の形態9にかかる信号伝達システム1hを示す図である。本実施の形態にかかる信号伝達システム1hは、図18に示す実施の形態7にかかる信号伝達システム1fと比較して、受信回路3が抵抗素子327,328をさらに備える。本実施の形態にかかる信号伝達システム1hのその他の回路構成は、図18に示す実施の形態7にかかる信号伝達システム1fと同様であるため、説明を省略する。
なお、発明者は、図44に示すような信号伝達システム100bも検討した。図44に示す信号伝達システム100bは、送信回路120と、受信回路130bと、トランスフォーマ110と、を備える。図44に示す送信回路120及びトランスフォーマ110は、図40に示す送信回路120及びトランスフォーマ110の回路構成と同様であるため、説明を省略する。
2 送信回路
3 受信回路
4 第1の半導体チップ
5 第2の半導体チップ
6 半導体パッケージ
7 リード線
8 第3の半導体チップ
9 半導体チップ
10 トランスフォーマ
11 一次側コイル
12 二次側コイル
21 送信バッファ
31 パルス幅増幅回路
32、43、44 差動アンプ
33 受信バッファ
34 積分器
35〜38保護ダイオード
39、40、47、48、309、310、315、316、327、328 抵抗素子
41、42、49、50、51、317、318、321 容量素子
45 RSラッチ
311、312 ピークホールド回路
313、314 閾値回路
319、320、323、324 ダイオード
325、326 ボトムホールド回路
Claims (42)
- 送信するデータの論理値に応じた正又は負の振幅を有するパルス信号を送信信号として出力する送信回路、とは異なる電源系において動作し、前記送信信号の流れる一次側コイルと、外部端子から所定電圧の供給されるセンタータップを有する二次側コイルと、が磁気的に結合された交流結合素子を介して、当該送信信号を受信する受信回路であって、
前記二次側コイルの両端に発生するパルス信号を所定期間保持し、それぞれ第1及び第2保持信号として出力するパルス幅増幅回路と、
前記第1保持信号の電圧と前記第2保持信号の電圧とを比較して比較結果を出力する比較回路と、を備えた受信回路。 - 前記パルス幅増幅回路は、前記二次側コイルの両端に発生するパルス信号を所定期間保持することにより当該パルス信号のパルス幅を拡大し、それぞれ第1及び第2保持信号として出力することを特徴とする請求項1に記載の受信回路。
- 前記二次側コイルのセンタータップには、前記送信回路を駆動する第1電源とは異なる電源系である第2電源の電圧が外部端子から供給されることを特徴とする請求項1又は2に記載の受信回路。
- 前記パルス幅増幅回路は、
前記二次側コイルの一端に発生するパルス信号のうち正振幅のパルス信号を所定期間保持し、前記第1保持信号として出力する第1ピークホールド回路と、
前記二次側コイルの他端に発生するパルス信号のうち正振幅のパルス信号を所定期間保持し、前記第2保持信号として出力する第2ピークホールド回路と、を備えた請求項1〜3のいずれか一項に記載の受信回路。 - 前記第1ピークホールド回路は、
入力端子が前記二次側コイルの一端に接続され、出力端子が前記比較回路の第1入力端子に接続された第1閾値素子と、
前記第1閾値素子を介して前記二次側コイルの一端から供給される電荷を蓄積する第1容量素子と、
一端が前記第1閾値素子の出力端子に接続され、他端に前記基準電圧が供給される第1抵抗素子と、を備え、
前記第2ピークホールド回路は、
入力端子が前記二次側コイルの他端に接続され、出力端子が前記比較回路の第2入力端子に接続された第2閾値素子と、
前記第2閾値素子を介して前記二次側コイルの他端から供給される電荷を蓄積する第2容量素子と、
一端が前記第2閾値素子の出力端子に接続され、他端に前記基準電圧が供給される第2抵抗素子と、を備えた請求項4に記載の受信回路。 - 前記第1ピークホールド回路は、
前記第1閾値素子として、アノードが前記二次側コイルの一端に接続され、カソードが前記比較回路の第1入力端子に接続された第1ダイオードを備え、
前記第2ピークホールド回路は、
前記第2閾値素子として、アノードが前記二次側コイルの他端に接続され、カソードが前記比較回路の第2入力端子に接続された第2ダイオードを備えた請求項5に記載の受信回路。 - 前記第1抵抗素子は、一端が前記第1閾値素子の出力端子に接続され、他端が前記第1閾値素子の入力端子に接続され、当該第1抵抗素子の他端には、前記二次側コイルのセンタータップから基準電圧としての所定電圧が供給され、
前記第2抵抗素子は、一端が前記第2閾値素子の出力端子に接続され、他端が前記第2閾値素子の入力端子に接続され、当該第2抵抗素子の他端には、前記二次側コイルのセンタータップから基準電圧としての所定電圧が供給されることを特徴とする請求項5又は6に記載の受信回路。 - 前記パルス幅増幅回路は、
前記第1容量素子及び前記第2容量素子に代えて、前記第1閾値素子の出力端子と前記第2閾値素子の出力端子との間に第3容量素子を備えた請求項5〜7のいずれか一項に記載の受信回路。 - 前記パルス幅増幅回路は、
前記二次側コイルの一端に発生するパルス信号のうち負振幅のパルス信号を所定期間保持し、前記第1保持信号として出力する第1ボトムホールド回路と、
前記二次側コイルの他端に発生するパルス信号のうち負振幅のパルス信号の所定期間保持し、前記第2保持信号として出力する第2ボトムホールド回路と、を備えた請求項1〜3のいずれか一項に記載の受信回路。 - 前記第1ボトムホールド回路は、
出力端子が前記二次側コイルの一端に接続され、入力端子が前記比較回路の第1入力端子に接続された第1閾値素子と、
前記第1閾値素子を介して前記二次側コイルの一端に向けて、蓄積している電荷を放出する第1容量素子と、
一端が前記第1閾値素子の入力端子に接続され、他端に前記基準電圧が供給される第1抵抗素子と、を備え、
前記第2ボトムホールド回路は、
出力端子が前記二次側コイルの他端に接続され、入力端子が前記比較回路の第2入力端子に接続された第2閾値素子と、
前記第2閾値素子を介して前記二次側コイルの他端に向けて、蓄積している電荷を放出する第2容量素子と、
一端が前記第2閾値素子の入力端子に接続され、他端に前記基準電圧が供給される第2抵抗素子と、を備えた請求項9に記載の受信回路。 - 前記第1ボトムホールド回路は、
前記第1閾値素子として、カソードが前記二次側コイルの一端に接続され、アノードが前記比較回路の第1入力端子に接続された第1ダイオードを備え、
前記第2ボトムホールド回路は、
前記第2閾値素子として、カソードが前記二次側コイルの他端に接続され、アノードが前記比較回路の第2入力端子に接続された第2ダイオードを備えた請求項10に記載の受信回路。 - 前記第1抵抗素子は、一端が前記第1閾値素子の入力端子に接続され、他端が前記第1閾値素子の出力端子に接続され、当該第1抵抗素子の他端には、前記二次側コイルのセンタータップから基準電圧としての所定電圧が供給され、
前記第2抵抗素子は、一端が前記第2閾値素子の入力端子に接続され、他端が前記第2閾値素子の出力端子に接続され、当該第2抵抗素子の他端には、前記二次側コイルのセンタータップから基準電圧としての所定電圧が供給されることを特徴とする請求項10又は11に記載の受信回路。 - 前記パルス幅増幅回路は、
前記第1容量素子及び前記第2容量素子に代えて、前記第1閾値素子の入力端子と前記第2閾値素子の入力端子との間に第3容量素子を備えた請求項10〜12のいずれか一項に記載の受信回路。 - 前記パルス幅増幅回路は、
入力端子が前記二次側コイルの一端に接続され、出力端子が前記比較回路の一方の入力端子に接続され、前記入力端子と前記出力端子との間の電位差が所定値以上となった場合に電流が流れる第1閾値回路と、
一端が前記第1閾値回路の出力端子に接続され、他端に前記基準電圧が供給される第1抵抗素子と、
一端が前記第1閾値回路の出力端子に接続され、他端に前記基準電圧が供給される第1容量素子と、
入力端子が前記二次側コイルの他端に接続され、出力端子が前記比較回路の他方の入力端子に接続され、前記入力端子と前記出力端子との間の電位差が所定値以上となった場合に電流が流れる第2閾値回路と、
一端が前記第2閾値回路の出力端子に接続され、他端に前記基準電圧が供給される第2抵抗素子と、
一端が前記第2閾値回路の出力端子に接続され、他端に前記基準電圧が供給される第2容量素子と、を備えた請求項1〜3のいずれか一項に記載の受信回路。 - 前記第1閾値回路は、入力端子と出力端子との間の電位差が所定値以上となった場合に電流が流れる第1及び第3閾値素子を備え、
前記第1閾値素子の入力端子及び前記第3閾値素子の出力端子は、前記二次側コイルの一端に接続され、前記第1閾値素子の出力端子及び前記第3閾値素子の入力端子は、前記比較回路の一方の入力端子に接続され、
前記第2閾値回路は、入力端子と出力端子との間の電位差が所定値以上となった場合に電流が流れる第2及び第4閾値素子を備え、
前記第2閾値素子の入力端子及び前記第4閾値素子の出力端子は、前記二次側コイルの他端に接続され、前記第2閾値素子の出力端子及び前記第4閾値素子の入力端子は、前記比較回路の他方の入力端子に接続されることを特徴とする請求項14に記載の受信回路。 - 前記第1閾値回路は、
前記第1閾値素子として、アノードが前記二次側コイルの一端に接続され、カソードが前記比較回路の一方の入力端子に接続された第1ダイオードと、
前記第3閾値素子として、カソードが前記二次側コイルの一端に接続され、アノードが前記比較回路の一方の入力端子に接続された第3ダイオードと、を備え、
前記第2閾値回路は、
前記第2値素子として、アノードが前記二次側コイルの他端に接続され、カソードが前記比較回路の他方の入力端子に接続された第2ダイオードと、
前記第4閾値素子として、カソードが前記二次側コイルの他端に接続され、アノードが前記比較回路の他方の入力端子に接続された第4ダイオードと、を備えた請求項15に記載の受信回路。 - 前記第1抵抗素子は、一端が前記第1閾値素子の出力端子に接続され、他端が前記第1閾値素子の入力端子に接続され、当該第1抵抗素子の他端には、前記二次側コイルのセンタータップから基準電圧としての所定電圧が供給され、
前記第2抵抗素子は、一端が前記第2閾値素子の出力端子に接続され、他端が前記第2閾値素子の入力端子に接続され、当該第2抵抗素子の他端には、前記二次側コイルのセンタータップから基準電圧としての所定電圧が供給されることを特徴とする請求項15又は16に記載の受信回路。 - 前記パルス幅増幅回路は、
前記第1及び前記第2容量素子に代えて、前記第1閾値素子の出力端子と前記2閾値素子の出力端子との間に第3容量素子を備えた請求項15〜17のいずれか一項に記載の受信回路。 - 前記二次側コイルの一端と前記第1閾値素子の入力端子との間に設けられた第1入力側容量素子と、
前記二次側コイルの他端と前記第2閾値素子の入力端子との間に設けられた第2入力側容量素子と、
前記二次側コイルの一端と前記第3閾値素子の出力端子との間に設けられた第3入力側容量素子と、
前記二次側コイルの他端と前記第4閾値素子の出力端子との間に設けられた第4入力側容量素子と、を備え、
前記第1閾値素子の入力端子、前記第2閾値素子の入力端子、前記第3閾値素子の出力端子及び前記第4閾値素子の出力端子には、前記二次側コイルのセンタータップに供給される所定電圧に代わる基準電圧として、バイアス電圧が抵抗素子を介して供給されることを特徴とする請求項15〜18のいずれか一項に記載の受信回路。 - 前記第1及び前記第2閾値素子の入力端子には、略同一の電圧レベルの基準電圧が供給され、前記3及び第4閾値素子の出力端子には、略同一の電圧レベルの基準電圧が供給されることを特徴とする請求項19に記載の受信回路。
- 前記第1及び前記第2閾値素子の入力端子と、前記3及び第4閾値素子の出力端子と、には、異なる電圧レベルの基準電圧が供給されることを特徴とする請求項19に記載の受信回路。
- 前記比較回路は、差動アンプであることを特徴とする請求項1〜21のいずれか一項に記載の受信回路。
- 前記パルス幅増幅回路は、
前記二次側コイルの一端に発生するパルス信号のうち正振幅のパルス信号を所定期間保持し、前記第1保持信号として出力する第1ピークホールド回路と、
前記二次側コイルの他端に発生するパルス信号のうち正振幅のパルス信号を所定期間保持し、前記第2保持信号として出力する第2ピークホールド回路と、
前記二次側コイルの一端に発生するパルス信号のうち負振幅のパルス信号を所定期間保持し、第3保持信号として出力する第1ボトムホールド回路と、
前記二次側コイルの他端に発生するパルス信号のうち負振幅のパルス信号を所定期間保持し、第4保持信号として出力する第2ボトムホールド回路と、を備え、
前記比較回路は、前記第1及び前記第2保持信号の電圧に加え、さらに前記第3及び前記第4保持信号の電圧に基づいて前記比較結果を出力することを特徴とする請求項1〜3のいずれか一項に記載の受信回路。 - 前記第1ピークホールド回路は、
入力端子が前記二次側コイルの一端に接続され、出力端子が前記比較回路の第1入力端子に接続された第1閾値素子と、
前記第1閾値素子を介して前記二次側コイルの一端から供給される電荷を蓄積する第1容量素子と、
一端が前記第1閾値素子の出力端子に接続され、他端に前記基準電圧が供給される第1抵抗素子と、を備え、
前記第2ピークホールド回路は、
入力端子が前記二次側コイルの他端に接続され、出力端子が前記比較回路の第2入力端子に接続された第2閾値素子と、
前記第2閾値素子を介して前記二次側コイルの他端から供給される電荷を蓄積する第2容量素子と、
一端が前記第2閾値素子の出力端子に接続され、他端に前記基準電圧が供給される第2抵抗素子と、を備え、
前記第1ボトムホールド回路は、
出力端子が前記二次側コイルの一端に接続され、入力端子が前記比較回路の第3入力端子に接続された第3閾値素子と、
前記第3閾値素子を介して前記二次側コイルの一端に向けて、蓄積している電荷を放出する第3容量素子と、
一端が前記第3閾値素子の入力端子に接続され、他端に前記基準電圧が供給される第3抵抗素子と、を備え、
前記第2ボトムホールド回路は、
出力端子が前記二次側コイルの他端に接続され、入力端子が前記比較回路の第4入力端子に接続された第4閾値素子と、
前記第4閾値素子を介して前記二次側コイルの他端に向けて、蓄積している電荷を放出する第4容量素子と、
一端が前記第4閾値素子の入力端子に接続され、他端に前記基準電圧が供給される第4抵抗素子と、を備えた請求項23に記載の受信回路。 - 前記第1ピークホールド回路は、
前記第1閾値素子として、アノードが前記二次側コイルの一端に接続され、カソードが前記比較回路の第1入力端子に接続された第1ダイオードを備え、
前記第2ピークホールド回路は、
前記第2閾値素子として、アノードが前記二次側コイルの他端に接続され、カソードが前記比較回路の第2入力端子に接続された第2ダイオードを備え、
前記第1ボトムホールド回路は、
前記第3閾値素子として、カソードが前記二次側コイルの一端に接続され、アノードが前記比較回路の第3入力端子に接続された第3ダイオードを備え、
前記第2ボトムホールド回路は、
前記第4閾値素子として、カソードが前記二次側コイルの他端に接続され、アノードが前記比較回路の第4入力端子に接続された第4ダイオードを備えた請求項24に記載の受信回路。 - 前記第1抵抗素子は、一端が前記第1閾値素子の出力端子に接続され、他端が前記第1閾値素子の入力端子に接続され、当該第1抵抗素子の他端には、前記二次側コイルのセンタータップから基準電圧としての所定電圧が供給され、
前記第2抵抗素子は、一端が前記第2閾値素子の出力端子に接続され、他端が前記第2閾値素子の入力端子に接続され、当該第2抵抗素子の他端には、前記二次側コイルのセンタータップから基準電圧としての所定電圧が供給され、
前記第3抵抗素子は、一端が前記第3閾値素子の入力端子に接続され、他端が前記第3閾値素子の出力端子に接続され、当該第3抵抗素子の他端には、前記二次側コイルのセンタータップから基準電圧としての所定電圧が供給され、
前記第4抵抗素子は、一端が前記第4閾値素子の入力端子に接続され、他端が前記第4閾値素子の出力端子に接続され、当該第4抵抗素子の他端には、前記二次側コイルのセンタータップから基準電圧としての所定電圧が供給されることを特徴とする請求項24又は25に記載の受信回路。 - 前記パルス幅増幅回路は、前記第1〜第4容量素子に代えて、
前記第1閾値素子の出力端子と、前記第4閾値素子の入力端子と、の間に設けられた第3容量素子と、
前記第2閾値素子の出力端子と、前記第3閾値素子の入力端子と、の間に設けられた第4容量素子と、を備えた請求項24〜26のいずれか一項に記載の受信回路。 - 前記二次側コイルの一端と前記第1閾値素子の入力端子との間に設けられた第1入力側容量素子と、
前記二次側コイルの他端と前記第2閾値素子の入力端子との間に設けられた第2入力側容量素子と、
前記二次側コイルの一端と前記第3閾値素子の出力端子との間に設けられた第3入力側容量素子と、
前記二次側コイルの他端と前記第4閾値素子の出力端子との間に設けられた第4入力側容量素子と、を備え、
前記第1閾値素子の入力端子、前記第2閾値素子の入力端子、前記第3閾値素子の出力端子及び前記第4閾値素子の出力端子には、前記二次側コイルのセンタータップに供給される所定電圧に代わる基準電圧として、バイアス電圧が抵抗素子を介して供給されることを特徴とする請求項24〜27のいずれか一項に記載の受信回路。 - 前記第1及び前記第2閾値素子の入力端子には、略同一の電圧レベルの基準電圧が供給され、前記3及び第4閾値素子の出力端子には、略同一の電圧レベルの基準電圧が供給されることを特徴とする請求項28に記載の受信回路。
- 前記第1及び前記第2閾値素子の入力端子と、前記3及び第4閾値素子の出力端子と、には、異なる電圧レベルの基準電圧が供給されることを特徴とする請求項28に記載の受信回路。
- 前記比較回路は、
前記第1保持信号の電圧と前記第2保持信号の電圧とを比較して第1増幅信号を出力する第1差動アンプと、
前記第3保持信号の電圧と前記第4保持信号の電圧とを比較して第2増幅信号を出力する第2差動アンプと、
前記第1増幅信号の電圧と前記第2増幅信号の電圧とを比較して前記比較結果を出力する第3差動アンプと、を備えた請求項23〜30のいずれか一項に記載の受信回路。 - 前記比較回路は、
前記第1保持信号の電圧と前記第4保持信号の電圧とを比較して第1増幅信号を出力する第1差動アンプと、
前記第2保持信号の電圧と前記第3保持信号の電圧とを比較して第2増幅信号を出力する第2差動アンプと、
前記第1増幅信号と前記第2増幅信号とに基づいて前記比較結果を出力する第3差動アンプと、を備えた請求項23〜30のいずれか一項に記載の受信回路。 - 前記二次側コイルの一端と前記パルス幅増幅回路との間に設けられた第1入力側容量素子と、
前記二次側コイルの他端と前記パルス幅増幅回路との間に設けられた第2入力側容量素子と、を備え、
前記第1入力側容量素子と前記パルス幅増幅回路との間のノード及び前記第2入力側容量素子と前記パルス幅増幅回路との間のノードには、前記二次側コイルのセンタータップに供給される所定電圧に代わる基準電圧として、バイアス電圧が抵抗素子を介して供給されることを特徴とする請求項1〜27のいずれか一項に記載の受信回路。 - 前記第1入力側容量素子と前記パルス幅増幅回路との間のノード及び前記第2入力側容量素子と前記パルス幅増幅回路との間のノードには、略同一の電圧レベルの基準電圧が供給されることを特徴とする請求項33に記載の受信回路。
- 前記パルス幅増幅回路は、
前記第1及び前記第2閾値回路と前記比較回路との間にそれぞれ設けられ、前記第1及び前記第2容量素子とともに積分器を構成する第1及び第2積分用抵抗素子をさらに備えた請求項14〜22のいずれか一項に記載の受信回路。 - 前記パルス幅増幅回路と前記比較回路との間に積分器をさらに備えた請求項1〜34のいずれか一項に記載の受信回路。
- 前記比較回路の後段に積分器をさらに備えた請求項1〜34のいずれか一項に記載の受信回路。
- 前記比較回路から出力された前記比較結果に基づいて前記送信信号に含まれる送信データを再生する受信バッファをさらに備えた請求項1〜37のいずれか一項に記載の受信回路。
- 前記受信バッファは、ヒステリシスコンパレータであることを特徴とする請求項38に記載の受信回路。
- 前記比較回路は、
前記第1保持信号の電圧と前記第4保持信号の電圧とを比較して第1増幅信号を出力する第1差動アンプと、
前記第2保持信号の電圧と前記第3保持信号の電圧とを比較して第2増幅信号を出力する第2差動アンプと、
前記第1増幅信号と前記第2増幅信号とに基づいて前記送信信号に含まれる送信データを再生し出力するRSラッチ回路と、を備えた請求項23〜30のいずれか一項に記載の受信回路。 - 前記二次側コイルの両端にそれぞれ設けられた第1及び第2保護ダイオードをさらに備えた請求項1〜40のいずれか一項に記載の受信回路。
- 送信するデータの論理値に応じた正又は負の振幅を有するパルス信号を送信信号として出力する送信回路、とは異なる電源系において動作し、前記送信信号の流れる一次側コイルと、外部端子から所定電圧の供給されるセンタータップを有する二次側コイルと、が磁気的に結合された交流結合素子を介して、当該送信信号を受信する受信回路の信号受信方法であって、
前記二次側コイルの両端に発生するパルス信号を所定期間保持し、それぞれ第1及び第2保持信号として出力し、
前記第1保持信号の電圧と前記第2保持信号の電圧とを比較して比較結果を出力する受信回路の信号受信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013514966A JP5613833B2 (ja) | 2011-05-18 | 2012-04-05 | 受信回路及び信号受信方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011111615 | 2011-05-18 | ||
JP2011111615 | 2011-05-18 | ||
JP2013514966A JP5613833B2 (ja) | 2011-05-18 | 2012-04-05 | 受信回路及び信号受信方法 |
PCT/JP2012/002403 WO2012157180A1 (ja) | 2011-05-18 | 2012-04-05 | 受信回路及び信号受信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012157180A1 JPWO2012157180A1 (ja) | 2014-07-31 |
JP5613833B2 true JP5613833B2 (ja) | 2014-10-29 |
Family
ID=47176535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013514966A Expired - Fee Related JP5613833B2 (ja) | 2011-05-18 | 2012-04-05 | 受信回路及び信号受信方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9716440B2 (ja) |
JP (1) | JP5613833B2 (ja) |
CN (1) | CN103563316B (ja) |
WO (1) | WO2012157180A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9083441B2 (en) | 2011-10-26 | 2015-07-14 | Qualcomm Incorporated | Impedance balancing for transmitter to receiver rejection |
US20130259099A1 (en) | 2012-03-30 | 2013-10-03 | Qualcomm Incorporated | Tunable notch filter using feedback through an existing feedback receiver |
US8971219B2 (en) * | 2012-03-30 | 2015-03-03 | Qualcomm Incorporated | Hybrid transformer based integrated duplexer for multi-band/multi-mode radio frequency (RF) front end |
US9337905B2 (en) * | 2013-07-01 | 2016-05-10 | Texas Instruments Incorporated | Inductive structures with reduced emissions and interference |
JP6138074B2 (ja) * | 2014-03-07 | 2017-05-31 | 三菱電機株式会社 | 信号伝達回路 |
JP6009719B2 (ja) * | 2014-03-13 | 2016-10-19 | 三菱電機株式会社 | 信号伝達回路およびそれを備えた電力変換装置 |
JP6383607B2 (ja) * | 2014-08-25 | 2018-08-29 | ルネサスエレクトロニクス株式会社 | 受信装置、通信装置、及び通信方法 |
JP6468758B2 (ja) * | 2014-08-27 | 2019-02-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6447164B2 (ja) * | 2015-01-22 | 2019-01-09 | サンケン電気株式会社 | パルス信号の伝達回路 |
JP6445883B2 (ja) | 2015-01-30 | 2018-12-26 | 東芝メモリ株式会社 | 受信回路及び通信システム |
JP6688986B2 (ja) * | 2015-08-18 | 2020-04-28 | パナソニックIpマネジメント株式会社 | 信号伝送回路 |
ITUB20153500A1 (it) | 2015-09-09 | 2017-03-09 | St Microelectronics Srl | Procedimento per trasmettere potenza e dati attraverso una barriera di isolamento galvanico, sistema ed apparecchiatura corrispondenti |
JP2017098334A (ja) * | 2015-11-19 | 2017-06-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10491027B2 (en) * | 2016-04-01 | 2019-11-26 | Intel Corporation | Wireless power transmission |
CN106100682B (zh) * | 2016-08-11 | 2018-07-10 | 广州金升阳科技有限公司 | 单路、多路信号隔离传输系统及全双工通信系统 |
IT201600088207A1 (it) * | 2016-08-30 | 2018-03-02 | St Microelectronics Srl | Circuito di isolamento galvanico, sistema e procedimento corrispondenti |
US10530177B2 (en) * | 2017-03-09 | 2020-01-07 | Cochlear Limited | Multi-loop implant charger |
JP7051649B2 (ja) * | 2018-09-07 | 2022-04-11 | 株式会社東芝 | 磁気結合装置及び通信システム |
DE102018221586A1 (de) * | 2018-12-13 | 2020-06-18 | Robert Bosch Gmbh | Störsichere Übertragung von Signalen zwischen unterschiedlichen Massepotentialen |
DE102018133519B3 (de) * | 2018-12-21 | 2020-03-05 | Automotive Lighting Reutlingen Gmbh | Schutzschaltung, Schutzeinrichtung, Elektronische Vorrichtung und Verfahren zum Betreiben einer elektronischen Vorrichtung |
WO2020142792A1 (en) * | 2019-01-04 | 2020-07-09 | The Trustees Of Columbia University In The City Of New York | Circuits and methods for wake-up receivers |
JP7257864B2 (ja) * | 2019-04-22 | 2023-04-14 | 三菱電機株式会社 | モータ駆動装置及び送風機器 |
CN110162498B (zh) * | 2019-05-21 | 2020-10-09 | 京微齐力(北京)科技有限公司 | 可工作在不同电源电压下的lvds接收电路 |
WO2023162537A1 (ja) * | 2022-02-28 | 2023-08-31 | ローム株式会社 | パルス受信回路、信号伝達装置、電子機器、車両 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002118605A (ja) * | 2000-06-28 | 2002-04-19 | Agere Systems Guardian Corp | シリコンデータアクセス構成のための誘導結合 |
JP2003523147A (ja) * | 2000-02-14 | 2003-07-29 | アナログ デバイセス インコーポレーテッド | 分離バリアを通過して論理信号を送信するアイソレータ |
WO2010089974A1 (ja) * | 2009-02-09 | 2010-08-12 | 日本電気株式会社 | 信号伝達システム及び信号伝達方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61218210A (ja) | 1985-03-25 | 1986-09-27 | Stanley Electric Co Ltd | アイソレ−トアンプ |
US4823364A (en) * | 1987-03-12 | 1989-04-18 | The Boeing Company | Receive coupler for binary data communication systems |
US5838722A (en) * | 1996-04-24 | 1998-11-17 | Aeroflex, Inc. | Monolithic transceiver including feedback control |
US20030042571A1 (en) * | 1997-10-23 | 2003-03-06 | Baoxing Chen | Chip-scale coils and isolators based thereon |
US6873065B2 (en) | 1997-10-23 | 2005-03-29 | Analog Devices, Inc. | Non-optical signal isolator |
US7113587B1 (en) | 2000-06-28 | 2006-09-26 | Agere Systems Inc. | Method and apparatus for non-disruptive telecommunication loop condition determination |
WO2004100473A2 (en) | 2003-04-30 | 2004-11-18 | Analog Devices, Inc. | Signal isolators using micro-transformers |
US7064442B1 (en) | 2003-07-02 | 2006-06-20 | Analog Devices, Inc. | Integrated circuit package device |
US7302247B2 (en) | 2004-06-03 | 2007-11-27 | Silicon Laboratories Inc. | Spread spectrum isolator |
US8049573B2 (en) * | 2004-06-03 | 2011-11-01 | Silicon Laboratories Inc. | Bidirectional multiplexed RF isolator |
US7489526B2 (en) | 2004-08-20 | 2009-02-10 | Analog Devices, Inc. | Power and information signal transfer using micro-transformers |
US7424060B2 (en) * | 2004-11-19 | 2008-09-09 | Potentia Semiconductor Inc. | Transformer data coupler with high common mode immunity |
-
2012
- 2012-04-05 WO PCT/JP2012/002403 patent/WO2012157180A1/ja active Application Filing
- 2012-04-05 US US14/117,760 patent/US9716440B2/en not_active Expired - Fee Related
- 2012-04-05 CN CN201280023531.1A patent/CN103563316B/zh not_active Expired - Fee Related
- 2012-04-05 JP JP2013514966A patent/JP5613833B2/ja not_active Expired - Fee Related
-
2017
- 2017-07-11 US US15/646,582 patent/US10187117B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003523147A (ja) * | 2000-02-14 | 2003-07-29 | アナログ デバイセス インコーポレーテッド | 分離バリアを通過して論理信号を送信するアイソレータ |
JP2002118605A (ja) * | 2000-06-28 | 2002-04-19 | Agere Systems Guardian Corp | シリコンデータアクセス構成のための誘導結合 |
WO2010089974A1 (ja) * | 2009-02-09 | 2010-08-12 | 日本電気株式会社 | 信号伝達システム及び信号伝達方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2012157180A1 (ja) | 2014-07-31 |
US20170310236A1 (en) | 2017-10-26 |
WO2012157180A1 (ja) | 2012-11-22 |
US10187117B2 (en) | 2019-01-22 |
US20140085951A1 (en) | 2014-03-27 |
CN103563316B (zh) | 2016-05-04 |
CN103563316A (zh) | 2014-02-05 |
US9716440B2 (en) | 2017-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5613833B2 (ja) | 受信回路及び信号受信方法 | |
JP5582134B2 (ja) | 受信回路及び信号受信方法 | |
JP5504903B2 (ja) | 受信回路、受信方法及び信号伝達システム | |
CN107612532B (zh) | 信号传递装置及电力开关元件驱动装置 | |
JP5766299B2 (ja) | 信号伝達回路 | |
US8861229B2 (en) | Isolator circuit including a voltage regulator | |
US9537581B2 (en) | Isolator including bi-directional regulator | |
US10637468B2 (en) | Galvanically-isolated signaling between modules with step-up transformer | |
JP2011146904A (ja) | 受信回路 | |
JP5499716B2 (ja) | 半導体装置 | |
US9531372B1 (en) | Driver with transformer feedback | |
US9583948B2 (en) | Isolated digital transmission with improved EMI immunity | |
US8330543B2 (en) | Differential amplifier | |
US20160126725A1 (en) | Electrostatic discharge protection for a transformer balun | |
US8547185B2 (en) | Center-tapped inductor balun | |
EP3435551B1 (en) | Current pulse transformer for isolating electrical signals | |
US20130300501A1 (en) | Bandwidth extension of an amplifier | |
JP2024065704A (ja) | 通信装置 | |
Salem | A Reliable CMOS Receiver for Power Line Communications in Integrated Circuits | |
JP5387253B2 (ja) | トランス通信回路 | |
US20140145783A1 (en) | Semiconductor integrated circuit | |
EP3251212A1 (en) | High voltage switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140812 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140908 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5613833 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |