CN103563316A - 接收电路及信号接收方法 - Google Patents

接收电路及信号接收方法 Download PDF

Info

Publication number
CN103563316A
CN103563316A CN201280023531.1A CN201280023531A CN103563316A CN 103563316 A CN103563316 A CN 103563316A CN 201280023531 A CN201280023531 A CN 201280023531A CN 103563316 A CN103563316 A CN 103563316A
Authority
CN
China
Prior art keywords
circuit
signal
secondary coil
voltage
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280023531.1A
Other languages
English (en)
Other versions
CN103563316B (zh
Inventor
归山隼一
山口晃一
野濑浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN103563316A publication Critical patent/CN103563316A/zh
Application granted granted Critical
Publication of CN103563316B publication Critical patent/CN103563316B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/72—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for local intradevice communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/50—Systems for transmission between fixed stations via two-conductor transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了一种接收电路（3），该接收电路在不同于输出发送信号（V1）的发送电路（2）的电源系统中进行操作，并且通过交流耦合器件接收发送信号（V1），在该交流耦合器件中发送信号（V1）所流过的初级线圈（11）与具有中心抽头的次级线圈（12）磁耦合，从外部端子向该中心抽头提供指定电压，该接收电路包括：脉冲宽度放大器电路（31），该脉冲宽度放大器电路将次级线圈（12）两端出现的脉冲信号保持指定的时间段并且将其分别输出为保持信号（V3P和V3N）；以及差分放大器（32），该差分放大器（32）将保持信号(V3P)的电压与保持信号（V3N）的电压进行比较并且输出比较结果。

Description

接收电路及信号接收方法
技术领域
本发明涉及接收电路及信号接收方法，并且尤其涉及通过AC耦合的接收信号的接收电路及信号接收方法。
背景技术
当在具有不同电源电压的多个半导体芯片之间发送信号时，如果直接通过接线发送信号，则可能由于在发送的信号的DC分量中产生的电压差而导致半导体芯片损坏或者信号传输发生问题。因此，当在具有不同电源电压的多个半导体芯片之间发送信号时，半导体芯片经由交流耦合器件进行连接，使得仅交流信号得以发送。交流耦合器件可以使用电容器或变压器。
变压器是其中初级线圈与次级线圈磁耦合的交流耦合器件。在将变压器用作交流耦合设备的情况下，通过调节变压器的初级线圈和次级线圈的绕线比，则无论从发送端的半导体芯片发送的信号（发送信号）的电压幅度如何，都向接收端的半导体芯片发送具有适合的电压幅度的信号（接收的信号）。因此，通过利用变压器在以不同电源电压操作的半导体芯片之间进行通信则无需调节半导体芯片上的发送信号或携手信号的电压幅度。在以下描述中，在半导体芯片上形成的变压器根据若干情况而被称为“片上变压器”。
在专利文献1至6及非专利文献1中公开了使用变压器的信号传输技术。
专利文献1和2公开了如下技术：使用两个片上变压器并且在数据的值从第一值变为第二值时向第一变压器发出脉冲信号，并且在数据的值从第二值变为第一值时向第二变压器发出脉冲信号。
专利文献3公开了其中变压器形成在置于第一半导体芯片与第二半导体芯片之间的另一芯片上这样的结构。
专利文献4公开了如下技术：在数据的值从第一值变为第二值时向第一变压器发出由一个脉冲组成的信号，并且在数据的值从第二值变为第一值时向第二变压器发出由两个脉冲组成的信号。
专利文献5公开了如下技术：在数据的值为第一值所处的时段期间向片上变压器发出连续的脉冲信号，并且在数据的值时第二值所处的时段期间使向片上变压器的信号固定。
专利文献6公开了如下技术：通过使用变压器在彼此绝缘的主电路与副电路之间进行信号传输。
非专利文献1公开了如下技术：通过片上变压器在高压电源电路元件与低压控制电路元件之间进行信号传输。
引文列表
专利文献：
专利文献1：第6873065B2号美国专利
专利文献2：第6262600B1号美国专利
专利文献3：第7064442B1号美国专利
专利文献4：第7075329B2号美国专利
专利文献5：第7302247B2号美国专利
专利文献6：公开号为S61218210的日本待审专利
非专利文献：
非专利文献1：Tomonori Shindo在2010年9月6日发布的Nikkei Electronics的第12-13页的“Renesas Develops New Type ofIsolator with Photocoupler-Less Power Circuit”。
发明内容
技术问题
本发明已发现如图40所示的变压器的结构通常被用于上述专利文献1至6和非专利文献1中所公开的信号传输技术。图40是示出其中使用典型变压器结构的信号传输系统100的示图。图40所示的信号传输系统100包括基于属于第一电源系统的第一电源（电源电压VDD1和接地电压GND1）进行操作的发送电路120、基于属于第二电源系统的第二电源（电源电压VDD2和接地电压GND2）进行操作的接收电路130。
发送电路120包括发送缓冲器121。接收电路130包括接收缓冲器133。变压器110被置于发送电路120与接收电路130之间。变压器110是由初级线圈111和次级线圈112构成的交流耦合器件，并且从初级线圈111向次级线圈112发送交流信号。初级线圈111与次级线圈112彼此磁耦合。
在初级线圈111中，一端被连接至发送缓冲器121的输出端子，并且另一端被连接至提供接地电压GND1所通过的接地电压端子（以下称之为GND1）。在次级线圈112中，一端被连接至接收缓冲器133的输出端子，并且另一端被连接至提供接地电压GND2所通过的接地电压端子（以下称之为GND2）。
在信号传输系统100中，发送缓冲器121将发送数据VIN转换为脉冲信号并且将其作为发送信号V1向初级线圈111输出。初级线圈将发送信号V1转换为磁信号，并且次级线圈112将该磁信号转换为接收信号V2。接收缓冲器133基于接收信号V2重新产生发送数据VIN并且将其输出为输出数据VOUT。这实现彼此电绝缘的第一与第二半导体芯片之间的信号传输。
图40所示的信号传输系统100主要被用于处置几百伏特的功率控制电路，并且从而存在发送电路120端的接地电压GND1与接收电路130端的接地电压GND2差异较大的情况。接地电压GND1与接地电压GND2之间的差分电压被称为共模电压。在共模电压差异较大时，由于在构成变压器110的初级线圈111与次级线圈112之间形成的寄生耦合电容器Cc而存在出现电源噪声的问题，这造成信号传输错误。参照图41对这一问题进行具体描述。
图41是示出信号传输系统100的操作的时序图。如图41中的V1-GND1所指示，在从发送缓冲器121输出的发送信号V1中，在发送数据VIN处于高电平所在的时段期间叠加有具有正幅度的脉冲信号，并且在发送数据VIN处于低电平所在的时段期间叠加有具有负幅度的脉冲信号。此时当在接地电压GND1与接地电压GND2之间存在图41中GND2-GND1所指示的相对电压差时，接收缓冲器133所接收的接收信号V2与接地电压GND2之间的电压差为如图41中V2-GND2所指示的波形。换言之，在接收信号V2上叠加有接地电压GND1与接地电压GND2之间的相对电压差，即共模电压。
在共模电压差异较大时，接收信号V2的电压电平即便是在发送缓冲器121没有发送如V1的具有正幅度的脉冲信号所在的时段期间也超过接收缓冲器133的上阈值电压Vh1，这在接收缓冲器133所重新产生的输出数据VOUT的波形中造成缺陷。另外，接收信号V2的电压电平即便是在发送缓冲器121没有发送如V1的具有负幅度的脉冲信号所在的时段期间也降至接收缓冲器133的下阈值电压Vth2以下，这在接收缓冲器133所重新产生的输出数据VOUT的波形中造成缺陷。结果，在时段X期间出现信号传输错误，即在图41中的VOUT-GND2出现信号传输错误。
如上所述，现有的在多个具有不同电源电压的半导体芯片之间信号传输技术具有由于共模电压的作用所致的信号传输错误的问题。
问题解决方案
根据本发明的一种接收电路是如下的接收电路：该接收电路在不同于输出发送信号的发送电路的电源系统中进行操作，并且通过交流耦合设备接收发送信号，在该交流耦合设备中发送信号所流过的初级线圈与具有中心抽头（tap）的次级线圈磁耦合，从外部端子向该中心抽头提供指定电压，包括：脉冲宽度放大器电路，该脉冲宽度放大器电路将次级线圈两端出现的脉冲信号保持指定的时间段并且将该信号分别输出为第一和第二保持信号；以及比较器电路，该比较器电路将第一保持信号的电压与第二保持信号的电压进行比较并且输出比较结果。
根据本发明的一种接收电路的信号接收方法是如下接收电路的信号接收方法：接收电路在不同于输出发送信号的发送电路的电源系统中进行操作，并且通过交流耦合设备接收发送信号，在该交流耦合设备中发送信号所流过的初级线圈与具有中心抽头的次级线圈磁耦合，从外部端子向该中心抽头提供指定电压，该方法包括：将次级线圈两端出现的脉冲信号保持指定的时间段并且将该信号分别输出为第一和第二保持信号，以及将第一保持信号的电压与第二保持信号的电压进行比较并且输出比较结果。
根据上述电路结构及方法，有可能在不增大电路尺寸的情况下通过抑制共模电压的作用来避免信号传输。
本发明的有利效果
根据本发明，有可能提供这样的接收电路及信号接收方法，其能够在不增大电路尺寸的情况下通过抑制共模电压的作用来避免信号传输。
附图说明
图1是示出根据本发明的第一实施例的信号传输系统的框图；
图2是示出根据本发明的第一实施例的信号传输系统的实现方式的示意图；
图3是示出根据本发明的第一实施例的信号传输系统的框图；
图4是是示出根据本发明的第一实施例的信号传输系统的操作的时序图；
图5是示出根据本发明的第一实施例的信号传输系统的框图；
图6是输出阈值元件的结构示例的示图。
图7是示出根据本发明的第二实施例的信号传输系统的框图；
图8是示出根据本发明的第三实施例的信号传输系统的框图；
图9是示出根据本发明的第三实施例的信号传输系统的修改示例的框图；
图10是示出根据本发明的第四实施例的信号传输系统的框图；
图11是示出根据本发明的第五实施例的信号传输系统的框图；
图12是示出根据本发明的第五实施例的信号传输系统的修改示例的框图；
图13是示出根据本发明的第五实施例的信号传输系统的修改示例的框图；
图14是示出根据本发明的第六实施例的信号传输系统的框图；
图15是示出根据本发明的第六实施例的阈值电路的输出特性的图表；
图16是示出根据本发明的第六实施例的信号传输系统的框图；
图17是示出根据本发明的第六实施例的信号传输系统的操作的时序图；
图18是示出根据本发明的第七实施例的信号传输系统的框图；
图19是示出根据本发明的第七实施例的信号传输系统的修改示例的框图；
图20是示出根据本发明的第八实施例的信号传输系统的框图；
图21是示出根据本发明的第八实施例的信号传输系统的操作的时序图；
图22是示出根据本发明的第八实施例的信号传输系统的修改示例的框图；
图23是示出根据本发明的第九实施例的信号传输系统的框图；
图24是示出根据本发明的第九实施例的信号传输系统的修改示例的框图；
图25是示出根据本发明的实施例的信号传输系统的实现方式的示意图；
图26是示出根据本发明的实施例的信号传输系统的实现方式的示意图；
图27是示出根据本发明的实施例的信号传输系统的实现方式的示意图；
图28是示出根据本发明的实施例的信号传输系统的实现方式的示意图；
图29是示出根据本发明的实施例的信号传输系统的实现方式的示意图；
图30是示出根据本发明的实施例的信号传输系统的实现方式的示意图；
图31是示出根据本发明的实施例的信号传输系统的实现方式的示意图；
图32是示出根据本发明的实施例的信号传输系统的实现方式的示意图；
图33是示出根据本发明的实施例的信号传输系统的实现方式的示意图；
图34是示出根据本发明的实施例的信号传输系统的实现方式的示意图；
图35是示出根据本发明的实施例的信号传输系统的实现方式的示意图；
图36是示出根据本发明的次级线圈的布局示例的示图；
图37是示出图36中电路的等效电路；
图38是示出根据本发明的接收电路的布局示例的示图；
图39是示出根据本发明的接收电路的布局示例的示图；
图40是示出根据相关技术的信号传输系统的框图；
图41是示出根据相关技术的信号传输系统的操作的时序图；
图42是示出根据实现本发明之前的构思的信号传输系统的框图；
图43是示出根据实现本发明之前的构思的信号传输系统的操作的时序图；
图44是示出根据实现本发明之前的构思的信号传输系统的框图；
图45是示出根据实现本发明之前的构思的信号传输系统的框图；
图46是示出根据实现本发明之前的构思的信号传输系统的框图；
图47是示出根据实现本发明之前的构思的信号传输系统的框图；
具体实施方式
首先，在实现本发明之前发明人已经研究了如图42所示的信号传输系统100a。图42所示的信号传输系统100a包括发送电路120、接收电路130以及变压器110a。发送电路120形成在第一半导体芯片上并且基于属于第一电源系统的第一电源（电源电压VDD1和接地电压GND1）进行操作。接收电路130形成在第二半导体芯片上并且基于属于第二电源系统的第二电源（电源电压VDD2和接地电压GND2）进行操作。变压器110a可以形成在第一和第二半导体芯片中的任一半导体芯片或者另一半导体芯片上。
发送电路120包括发送缓冲器121。接收电路130包括接收缓冲器133和差分放大器132。变压器110a被置于发送电路120与接收电路130之间。
变压器110a是由初级线圈111与次级线圈112组成的交流耦合器件，并且从初级线圈111向次级线圈112发送交流信号。初级线圈111与次级线圈112彼此磁耦合。注意在次级线圈112上放置有中心抽头。
在初级线圈111中，一端被连接至发送缓冲器121的输出端子，并且另一端被连接至接地电压端子GND1。另一方面，在次级线圈112中，一端被连接至差分放大器132的非反相输入端子，并且另一端被连接至差分放大器132的反相输入端子，并且中心抽头被连接至接地电压端子GND2。而且，差分放大器132的一对输出端子分别被连接至接收缓冲器133的对应输入端子。
图43是示出信号传输系统100a的操作的时序图。注意信号传输系统100a的基本操作与图40所示的信号系统100的操作相同，并且因而主要在以下主要描述信号传输系统100a的操作的特征点。在接地电压GND1与接地电压GND2之间存在GND1-GND2所指示的相对电压差时，在次级线圈112一端生成的接收信号V2P的电压与接地电压GND2之间的电压差为如图43中的V2P-GND2所指示的波形。另一方面，在次级线圈112另一端生成的接收信号V2N的电压与接地电压GND2之间的电压差为如图43中的V2N-GND2所指示的波形。
如根据所述两个波形所显而易见的是，在将具有正幅度的脉冲信号发送为信号V1时，在次级线圈112的一端出现具有正幅度的脉冲信号，并且在次级线圈112的另一端出现具有负幅度的脉冲信号。另一方面，在将具有负幅度的脉冲信号发送为信号V1时，在次级线圈112的一端出现具有负幅度的脉冲信号，并且在次级线圈112的另一端出现具有正幅度的脉冲信号。从而在次级线圈12两端出现具有不同方向的幅度的脉冲信号。换言之，在次级线圈12两端出现关于幅度中心电势彼此相反的脉冲信号。在次级线圈112两端出现的接收信号V2P和V2N上叠加有同相共模电压。
因此，差分放大器132抵消接收信号V2P和V2N上所叠加的同相共模电压并且输出如图43中的V3-GND2所指示的波形。然后接收缓冲器133基于差分放大器132的输出脉冲重新产生发送数据VIN并且将其输出为输出数据VOUT。以此方式，信号传输系统100a使用具有中心抽头的次级线圈112和差分放大器132以由此抑制共模电压的作用并且避免信号传输错误。
为了使信号传输系统能够操作，有必要将载波信号（载波）的频率降低至差分放大器132在其能够进行操作的频率。然而为了降低载波信号的频率需要增大变压器110a的尺寸，这造成电路尺寸增大的问题。
注意一般而言，差分放大器在其由微CMOS组成时能够对高频输入信号进行放大。然而，由微CMOS组成的差分放大器不适合用于被供以高电压的功率控制半导体。
参照附图对本发明的实施例进行描述。附图仅以图示的方式、以简化形式给出，因而不应认为其对本发明做出限定。相同的参考标记所表示相同的元素并且省略了多余的解释。
第一实施例
图1是示出根据本发明的第一实施例的信号传输系统1的示图。根据这一实施例的信号传输系统1的接收电路3包括脉冲宽度放大器电路，该脉冲宽度放大器增大在具有中心抽头的次级线圈12两端出现的脉冲信号的脉冲宽度，并且将其输出为第一和第二保持信号。注意，从外部端子向次级线圈的中心抽头提供指定电压。接收电路3能够由此在不增大电路尺寸的情况下抑制共模电压的影响并且避免信号传输。这在下文进行了具体描述。
图1所示的信号传输系统1包括发送电路2、接收电路3以及变压器10。变压器10包括初级线圈11和次级线圈12。变压器10是将交流信号从初级线圈11向次级线圈12发送的交流信号的耦合器件。初级线圈11与次级线圈12彼此磁耦合。
假设在初级线圈11与次级线圈之间形成寄生耦合电容器Cc。寄生耦合电容器Cc是其中在形成初级线圈11的金属接线与形成次级线圈12的金属接线之间填充的绝缘体为介电膜的电容器。以下假设寄生耦合电容器Cc在其他实施例中具有相同的结构。
图2示出信号传输系统1的实现方式的示例。在图2所示的实现方式中，第一半导体芯片4和第二半导体芯片5被安装在半导体封装6上。第一半导体芯片4和第二半导体芯片5中的每个半导体芯片都具有焊盘Pd。第一半导体芯片4和第二半导体芯片5中的每个半导体芯片的焊盘Pd被连接至通过键合接线（未示出）安装在半导体封装6上的接线端子7。
在第一半导体芯片4上形成发送电路2。在第二半导体芯片5上形成接收电路3、初级线圈11和次级线圈12。此外，在第一半导体芯片4上形成被连接至发送电路2的焊盘，并且在第二半导体芯片5上形成被连接至初级线圈11的焊盘。发送电路2通过焊盘和键合接线W连接至在第二半导体芯片5上形成的初级线圈11的一端。另外，初级线圈11的另一端通过焊盘和键合接线W被连接至第一半导体芯片4上的接地电压端子GND1。
注意在图2的示例中，初级线圈11和次级线圈12分别在第一接线层和第二接线层上形成，第一接线层和第二接线层在一个半导体芯片中竖直层叠。
以下参照图1详细描述信号传输系统1的结构的示例。发送电路2基于属于第一电源系统的第一电源进行操作。第一电源包括（例如是电源电压VDD1的）的高电势电压和（例如是接地电压GND1的）低电势电压。另一方面，接收电路3基于属于第二电源系统的第二电源进行操作。第二电源包括（例如是电源电压VDD2的）的高电势电压和（例如是接地电压GND2的）低电势电压。
发送电路2包括发送缓冲器21。发送缓冲器21将发送数据VIN转换为脉冲信号并且将其输出为发送信号V1。
变压器10包括如上所述的初级线圈11和次级线圈12。注意在次级线圈上放置有中心抽头。中心抽头被置于除了次级线圈12两端之外的位置，并且其被优选地置于距两端相等距离处以使得电感分量基本相同。
在初级线圈11中，一端被连接至发送缓冲器21的输出端子，并且另一端被连接至提供接地电压GND1所通过的接地电压端子（以下称之为GND1）。另一方面，在次级线圈12中，一端被连接至接收电路3的脉冲宽度放大器电路31的一个输入端子，并且另一端被连接至脉冲宽度放大器电路31的另一输入端子。
另外，从外部端子向次级线圈12的中心抽头提供指定电压。注意，接收电路3的接地电压端子GND2与次级线圈12的中心抽头之间的阻抗优选为显著低于初级线圈11与次级线圈12之间的寄生耦合电容器Cc所生成的阻抗。因此，优选的是从外部端子向次级线圈12的中心抽头提供诸如接地电压GND2或电源电压VDD2之类的具有低阻抗的固定电压。在这一实施例中，从接地电压端子（以下称之为GND2）向次级线圈12的中心抽头提供接地电压GND2。外部端子与次级线圈12的中心抽头通过金属（包括过孔）进行连接。
初级线圈11将从发送缓冲器21输出的发送信号V1转换为此信号，并且次级线圈12将该此信号转换为接收信号V2P或V2N。具体而言，在次级线圈12的一端出现对应于接收信号V2P的脉冲信号，并且在次级线圈12的另一端出现对应于接收信号V2N的脉冲信号。
接收电路3包括脉冲宽度放大器电路31、差分放大器（比较器电路）32以及接收缓冲器33。
脉冲宽度放大器电路31将电源电压VDD2和接地电压GND2用作电源进行操作。脉冲宽度放大器电路31将通过变压器10的次级线圈12接收的接收信号V2P和V2N保持指定的时间段并且将其分别输出为保持信号（第一保持信号）V3P和保持信号（第二保持信号）V3N。换言之，脉冲宽度放大器电路31将次级线圈12两端出现的接收信号V2P和V2N保持特定的时间段并且由此增大接收信号V2P和V2N上所叠加的脉冲信号的脉冲宽度并且将其分别输出为保持信号V3P和保持信号V3N。
差分放大器32将电源电压VDD2和接地电压GND2用作电源进行操作。差分放大器32还减小两个输入信号中所包含的交流分量的同相信号分量。在差分放大器32中，向非反相输入端子输入保持信号V3P并且向反相输入端子输入保持信号V3N。然后，差分放大器32将保持信号V3P的电压与保持信号V3PN的电压进行比较，并且输出发送信号V4P和V4N作为比较结果。更具体而言，差分放大器32在保持信号V3P与保持信号V3N之间的电压差（V3P-V4N的值）为正时将发送信号V4P的值设置为高电平，并且在其为负时将发送信号V4N的值设置为低电平。此时保持信号V3P和V3N中所包含的同相共模电压被抵消。注意从差分放大器32输出的发送信号V4P和V4N具有关于幅度中心电势彼此相反的脉冲信号。
接收缓冲器33将电源电压VDD2和接地电压GND2用作电源进行操作。接收缓冲器33例如是迟滞比较器并且基于发送信号V4P和V4N重新产生发送数据VIN并且将其输出为输出数据VOUT。更具体而言，接收缓冲器33在发送信号V4P与发送信号V4N之间的电压差（V4P-V4N的值）为正时将输出数据VOUT的值设置为高电平，并且在其为负时将输出数据VOUT的值设置为低电平。
注意，在接收缓冲器33为迟滞比较器的情况下，针对接收缓冲器33设置有上阈值电压Vth1和下阈值电压Vth2。在发送信号V4P与发送信号V4N之间的电压差超过上阈值电压Vth1时输出从低电平变为高电平，并且在其降至下阈值电压Vth2以下时输出从高电平变为低电平。
以此方式，脉冲宽度放大器电路31检测接收信号V2P和V2P上所叠加的脉冲信号，将其保持指定的时间段并且然后将其输出为保持信号V3P和V3N。因而脉冲宽度放大器电路31增大接收信号V2P和V2N上所叠加的脉冲信号的脉冲宽度并且将其输出为保持信号V3P和V3N。因此，后续级中的差分放大器32即便是在其不由微CMOS组成时也能够进行操作。换言之，由于接收电路3能够增大接收信号V2P和V2N上所叠加的脉冲信号的脉冲宽度，因此有可能在并不出于增大脉冲宽度的目的而增大变压器10的电路尺寸的情况下让差分放大器32准确地进行操作。
此外，变压器10由初级线圈11和具有中心抽头的次级线圈12组成，从外部端子向该中心抽头提供指定电压。接收电路3能够由此通过在后续级中使用差分放大器来抵消在次级线圈12两端出现的接收信号V2P和V2N上所分别叠加的共模电压。因此接收电路3能够在不增大电路尺寸的情况下通过抑制共模电压的作用来避免信号传输。
(脉冲宽度放大器电路31的结构示例)
以下对脉冲宽度放大器31的结构示例和操作进行描述。图3是示出脉冲宽度放大器31的结构示例的示图。如图3所示，脉冲宽度放大器31包括峰值保持电路（第一峰值保持电路）311和峰值保持电路（第二峰值保持电路）312。
在峰值保持电路311中，输入端子被连接至次级线圈12的一端，并且输出端子被连接至差分放大器32的非反相输入端子。在峰值保持电路312中，输入端子被连接至次级线圈12的另一端，并且输出端子被连接至差分放大器32的反相输入端子。
峰值保持电路311和312检测在接收信号V2P和V2N上所叠加的脉冲信号中具有正幅度的脉冲信号、将其保持指定的时间段并且然后将其分别输出为保持信号V3P和V3N。换言之，峰值保持电路311和312检测接收信号V2P和V2N上所叠加的脉冲信号中具有正幅度的脉冲信号，增大该脉冲信号的脉冲宽度并且将其分别输出为保持信号V3P和V3N。
图4是示出信号传输系统1的操作的时序图。如图4中的V1-GND1所指示的那样，在发送数据VIN处于高电平所处的时段期间在从发送缓冲器21输出的发送信号V1上叠加有具有正幅度的脉冲信号，并且在发送数据VIN处于低电平所处的时段期间在发送信号V1上叠加有具有负幅度的脉冲信号。
此时当在接地电压GND1与接地电压GND2之间存在如图4中的GND1-GND2所指示的相对电压差（共模电压）时，在次级线圈12一端出现的接收信号V2P与接地电压GND2之间的电压差为如图4中的V2P-GND2所指示的波形。另一方面，在次级线圈12另一端出现的接收信号V2N与接地电压GND2之间的电压差为如图4中的V2N-GND2所指示的波形。
如根据所述两个波形所显而易见的是，在具有正幅度的脉冲信号被发送为发送信号V1时，在次级线圈12的一端出现具有正幅度的脉冲信号，并且在次级线圈12的另一端出现具有负幅度的脉冲信号。另一方面，在具有负幅度的脉冲信号被发送为发送信号V1时，在次级线圈12的一端出现具有负幅度的脉冲信号，并且在次级线圈12的另一端出现具有正幅度的脉冲信号。因此，在次级线圈12两端出现具有不同方向的幅度的脉冲信号。换言之，在次级线圈12两端出现关于幅度中心电势彼此相反的脉冲信号。在次级线圈12两端出现接收信号V2P和V2N上所叠加的同相共模电压。
峰值保持电路311将接收信号V2P保持指定的时间段并且由此增大接收信号V2P上所叠加的脉冲信号的脉冲宽度并将其输出为保持信号V3P。峰值保持电路312将接收信号V2N保持指定的时间段并且由此增大接收信号V2N上所叠加的脉冲信号的脉冲宽度并将其输出为保持信号V3N。此时，保持信号V3P与接地电压GND2之间的电压差为如图4中的V3P-GND2所指示的波形，并且保持信号V3N与接地电压GND2之间的电压差为图4中的V3N-GND2所指示的波形。
此后，差分放大器32抵消保持信号V3P和保持信号V3N上所叠加的共模电压并且输出发送信号V4P和V4N。发送信号V4P与接地电压GND2之间的电压差为如图4中的V4-GND2所指示的波形。然后接收缓冲器33基于差分放大器32的输出脉冲重新产生发送数据VIN并且将其输出为输出数据VOUT。输出数据VOUT与接地电压GND2之间的电压差为如图4中的VOUT-GND2所指示的波形。
如上所述，峰值保持电路311和312检测接收信号V2P和V2N上所叠加的脉冲信号中具有正幅度的脉冲信号、将其保持指定的时间段并且然后将其分别输出为保持信号V3P和V3N。因而峰值保持电路311和312检测接收信号V2P和V2N上所叠加的脉冲信号中具有正幅度的脉冲信号，增大该脉冲信号的脉冲宽度并且将其分别输出为保持信号V3P和V3N。因此，后续级中的差分放大器32即便是在其不由微CMOS组成时也能够以高准确性进行操作。换言之，由于接收电路3能够增大接收信号V2P和V2N上所叠加的脉冲信号的脉冲宽度，因此有可能在并不出于增大脉冲宽度的目的而增大变压器10的电路尺寸的情况下让差分放大器32准确地进行操作。
另外，变压器10由初级线圈11和具有中心抽头次级线圈12组成，从外部端子向该中心抽头提供指定电压。接收电路3能够由此通过在后续级中使用差分放大器来抵消次级线圈12两端出现的接收信号V2P和V2N上所分别叠加的共模电压。因此接收电路3能够在不增大电路尺寸的情况下通过抑制共模电压的作用来避免信号传输。
例如在接收信号V2P和V2N上所叠加的脉冲信号的脉冲宽度是200ps并且差分放大器32由栅极尺寸为0.5μm的CMOS组成的情况下，差分放大器32无法直接对接收信号V2P和V2N进行放大。然而，在根据这一实施例的接收电路3中，峰值保持电路311和312增大接收信号V2P和V2N上所叠加的脉冲宽度并且将其输出。因此差分放大器32能够以增大的脉冲宽度对接收信号V2P和V2N（保持信号V3P和V3N）进行放大。
（峰值保持电路311和312的结构示例）
以下对峰值保持电路311和312的结构示例和操作进行描述。图5是示出峰值保持电路311和312的结构示例的示图。
如图5所示，峰值保持电路311包括阈值元件（第一阈值元件）319、电阻器元件（第一电阻器元件）315以及电容器元件（第一电容器元件）317。峰值保持电路312包括阈值元件（第二阈值元件）320、电阻器元件（第二电阻器元件）316以及电容器元件（第二电容器元件）318。
参照图6描述阈值元件的具体事例。如图6所示，针对阈值元件，可以使用p-n结或肖特基结的二极管，或者可以使用其中n沟道MOS晶体管或p沟道MOS晶体管的栅极与其源极或漏极短路连接的结构。在这一情况中，晶体管的漏极和源极中的一者被连接至阈值元件的输入端子，并且晶体管的漏极和源极中的另一者被连接至阈值元件的输出端子。
在典型CMOS工艺中使用p-n结的情况中，无论电源电压等如何都能够获得稳定在约0.7V的阈值。在使用晶体管的情况中，取决于CMOS工艺的生成或特征尺寸，阈值约为0.2V至1V。然而在即便考虑诸如工艺、电源电压和温度之类的变化条件的情况中，阈值的变化也小至±0.1。该阈值的变化通常小于迟滞电路的阈值变化。因此有可能通过使用所述阈值而形成具有稳定阈值的接收电路3。在图5中，作为示例描述了阈值元件319和320中的每个为p-n结的情况。
在峰值保持电路311中，二极管319的阳极被连接至次级线圈12的一端，并且二极管319的阴极被连接至差分放大器32的非反相输入端子。在电阻器元件315中，一端被连接至差分放大器32的非反相输入端子，并且另一端被连接至接地电压端子GND2。在电容器元件317中，一端被连接至差分放大器32的非反相输入端子，并且另一端被连接至接地电压端子GND2。
在峰值保持电路312中，二极管320的阳极被连接至次级线圈12的另一端，并且二极管319的阴极被连接至差分放大器32的反相输入端子。在电阻器元件316中，一端被连接至差分放大器32的反相输入端子，并且另一端被连接至接地电压端子GND2。在电容器元件318中，一端被连接至差分放大器32的反相输入端子，并且另一端被连接至接地电压端子GND2。
在接收信号V2P的电压超过二极管319的阈值时，电流流入二极管319。由此对电容器元件317进行充电。因而接收信号V2P上所叠加的脉冲信号中具有正幅度的脉冲信号被储存在电容器元件317中。作为结果，具有正幅度的脉冲信号的脉冲宽度增大，并且其作为保持信号V3P向差分放大器32的非反相输入端子输入。此后，在持续特定的时间段或更久的时间没有对电容器元件317进行充电时，保持信号V3P的电压通过电阻器元件315收敛至接地电压（参考电压）GND2。注意脉冲宽度由RC时间常数确定，该RC时间常数是电阻器元件315的电阻和电容器元件317的电容的乘积。
类似地，在接收信号V2N的电压超过二极管320的阈值时，电流流入二极管320。由此对电容器元件318进行充电。因而接收信号V2N上所叠加的脉冲信号中具有正幅度的脉冲信号被储存在电容器元件318中。作为结果，具有正幅度的脉冲信号的脉冲宽度增大，并且其作为保持信号V3N向差分放大器32的非反相输入端子输入。此后，在持续特定的时间段或更久的时间没有对电容器元件318进行充电时，保持信号V3N的电压通过电阻器元件316收敛至接地电压（参考电压）GND2。注意脉冲宽度由RC时间常数确定，该RC时间常数是电阻器元件316的电阻和电容器元件318的电容的乘积。
差分放大器32和其后的接收缓冲器33的操作与已在上文描述的操作相同并且因而不再赘述。
如上所述，峰值保持电路311和312检测接收信号V2P和V2N上所叠加的信号中具有正幅度的脉冲信号、将其保持指定的时间段并且然后将其分别输出为V3P和V3N。因而峰值保持电路311和312检测接收信号V2P和V2N上所叠加的信号中具有正幅度的脉冲信号、增大该脉冲信号的脉冲宽度并且将其分别输出为保持信号V3P和V3N。因此，后续级中的差分放大器32即便是在其不由微CMOS组成时也能够以高准确性进行操作。换言之，由于接收电路3能够增大接收信号V2P和V2N上所叠加的脉冲信号的脉冲宽度，因此有可能在并不出于增大脉冲宽度的目的而增大变压器10的电路尺寸的情况下让差分放大器32准确地进行操作。
另外，变压器10由初级线圈11和具有中心抽头次级线圈12组成，从外部端子向该中心抽头提供指定电压。接收电路3可以由此通过在后续级中使用差分放大器来抵消次级线圈12两端出现的接收信号V2P和V2N上所分别叠加的共模电压。因此接收电路3能够在不增大电路尺寸的情况下通过抑制共模电压的作用来避免信号传输。
第二实施例
图7是示出根据本发明的第二实施例的信号传输系统1a的示图。根据这一实施例的信号传输系统1a与根据图5所示的第一实施例的信号传输系统1的不同之处在于它还包括保护二极管35和36。根据这一实施例的信号传输系统1a的其他电路结构与根据图5所示的第一实施例的信号传输系统1的其他电路结构相同并且因而不再赘述。
保护二极管35的阳极被连接至接地电压端子GND1，并且保护二极管35的阴极被连接至次级线圈12的一端。保护二极管36的阳极被连接至接地电压端子GND2，并且保护二极管36的阴极被连接至次级线圈12的另一端。
在接收信号V2P的电压降至接地电压GND2以下时，电流流入保护二极管35，并且接收信号V2P的电压近似收敛至接地电压GND2。类似地，在接收信号V2N的电压降至接地电压GND2以下时，电流流入保护二极管36，并且接收信号V2N的电压近似收敛至接地电压GND2。
被连接至次级线圈12一端的峰值保持电路312仅检测接收信号V2P上所叠加的脉冲信号中具有正幅度的脉冲信号而不检测具有负幅度的脉冲信号。类似地，被连接至次级线圈12另一端的峰值保持电路312仅检测接收信号V2P上所叠加的脉冲信号中具有正幅度的脉冲信号而不检测具有负幅度的脉冲信号。根据这一实施例的接收电路3让对应于那些具有负幅度的脉冲信号的电动势通过保护二极管35和36逃逸进入接地电压端子GND2，由此避免该元件故障。
第三实施例
图8是示出根据本发明的第三实施例的信号传输系统1b的示图。根据这一实施例的信号传输系统1b与根据第二实施例的信号传输系统1a的不同之处在于脉冲宽度放大器31的结构。根据这一实施例的信号传输系统1b的其他电路结构与根据第二实施例的信号传输系统1a的其他电路结构相同并且因而不再赘述。
图8所示的脉冲宽度放大器31包括二极管319和320、电阻器元件315和316，以及电容器元件（第三电容器元件）321。二极管319的阳极被连接至次级线圈12的一端，并且二极管319的阴极被连接至差分放大器32的非反相输入端子。在电阻器元件315中，一端被连接至差分放大器32的非反相输入端子，并且另一端被连接至次级线圈12的另一端。二极管320的阳极被连接至次级线圈12的另一端，并且二极管320的阴极被连接至差分放大器32的反相输入端子。在电阻器元件316中，一端被连接至差分放大器32的反相输入端子，并且另一端被连接至次级线圈12的另一端。在电容器元件321中，一端被连接至差分放大器32的非反相输入端子，并且另一端被连接至差分放大器32的反相输入端子。注意二极管319、电阻器元件315和电容器元件321形成峰值保持电路311。二极管320、电阻器元件316和电容器元件321形成峰值保持电路312。
在图8所示的脉冲宽度放大器电路31中，峰值保持电路311和峰值保持电路312共同具有电容器321。因此在根据这一实施例的接收电路3中，脉冲宽度放大器31的电容器元件所占据的面积能够被减小到根据第一实施例的接收电路3的脉冲宽度放大器31的电容器元件所占据的面积的大约一半。
另外，在图8所示的脉冲宽度放大器电路31中，电阻器元件315和316的另一端分别被连接至次级线圈12的一端和另一端。由电阻器元件315的电阻和电容器元件321的电容的乘积确定的RC时间常数以及由电阻器元件316的电阻和电容器元件321的电容的乘积确定的RC时间常数分别被调节为小于接收信号V2P和V2N上所叠加的同相共模电压的周期。相应地，在图8所示的脉冲宽度放大器31中，共模电压作为同相分量向后续级中的差分放大器32更活跃地传播。另一方面，接收信号V2P和V2N上所叠加的脉冲信号作为差分分量主要通过二极管319和320向后续级中的差分放大器32传播。
注意，在其中电阻器元件315和316的一端不通过次级线圈12而被直接连接至接地电压端子GND2的结构中，接收信号V2P和V2N上所叠加的同相共模电压在它们分别等于或小于二极管319和320的阈值时并不向后续级中的差分放大器32传播。
如上所述，在根据这一实施例的接收电路3中，接收信号V2P和V2N上所叠加的同相共模电压向后续级中的差分放大器32活跃地传播，由此减小二极管319和320的有效阈值的变化（V2P-V3P的电压差、V2N-V3N的电压差）。因而在根据这一实施例的接收电路3中，具有相对低频率的共模电压向后续级中的差分放大器32活跃地传播而由此减小二极管319的阳极与阴极之间的电压差和二极管320的阳极与阴极之间的电压差的变化，使得二极管319和320能够以高准确性进行操作。注意该同相共模电压被差分放大器32抵消（消除）。
虽然在这一实施例中作为一个示例描述了以下应用如下结构的情况：其中峰值保持电路311和峰值保持电路312共同具有电容器元件321的结构、其中电阻器元件315和316被连接在相对应的二极管的阳极与阴极之间的结构以及其中放置有保护二极管37和38的结构，但是这一实施例并不限于此，并且每个结构可以独立地被应用。
信号传输系统1b的修改示例
图9是示出图8所示的信号传输系统1b的修改示例的示图。图9所示的信号传输系统1b的修改示例包括代替保护二极管35和36的保护二极管37和38并且还包括电容器元件41和42以及电阻器元件39和40。
从作为外部端子的电源电压端子VDD2向次级线圈12的中心抽头提供为指定电压的电源电压VDD2而不是接地电压GND2。另外，保护二极管37的阴极被连接至电源电压端子VDD2，并且保护二极管37的阳极被连接至次级线圈12的一端。保护二极管38的阴极被连接至电源电压端子VDD2，并且保护二极管38的阳极被连接至次级线圈12的另一端。电容器元件41被置于次级线圈12的另一端与二极管320的阳极之间。电阻器元件39和40在二极管39的阳极与二极管320的阳极之间被串联连接，并且电阻器元件39与电阻器元件40之间的节点被供以偏置电压VBIAS。
在这一电路结构中，偏置电压VBIAS使二极管319的阳极和二极管320的阳极偏置。同时，偏置电压VBIAS通过电阻器元件315和316使差分放大器32的两个输入端子偏置。由此能够例如调节差分放大器32的两个输入端子的电压电平。
第四实施例
图10是示出根据本发明的第四实施例的信号传输系统1c的示图。根据这一实施例的信号传输系统1c与根据图8所示的第三实施例的信号传输系统1b的不同之处在于脉冲宽度放大器电路31的结构和保护二极管。根据这一实施例的信号传输系统1c的其他电路结构与根据图8所示的第三实施例的其他电路结构相同并且因而不再赘述。
图10所示的脉冲宽度放大器电路31包括二极管（第一阈值元件）323、二极管（第二阈值元件）324、电阻器元件315和316，以及电容器元件321。接收电路3包括替代图8所示的保护二极管35和36的保护二极管37和38。
二极管323的阴极被连接至次级线圈12的一端，并且二极管323的阳极被连接至差分放大器32的非反相输入端子。二极管324的阴极被连接至次级线圈12的另一端，并且二极管324的阳极被连接至差分放大器32的反相输入端子。电阻器元件315和316和电容器元件321的连接与第三实施例中的连接相同并且不再赘述。注意二极管323、电阻器元件315和电容器元件321形成底部保持电路（第一底部保持电路）325。二极管324、电阻器元件316和电容器元件321形成底部保持电路（第二底部保持电路）326。另外，从作为外部端子的电源电压端子VDD2向次级线圈12的中心抽头提供作为指定电压的电源电压VDD2而不是接地电压GND2。
底部保持电路325和326检测接收信号V2P和V2N上所叠加的脉冲信号中具有负幅度的脉冲信号、将其保持指定的时间段并且然后将其分别输出为保持信号V3P和V3N。换言之，底部保持电路325和326检测检测接收信号V2P和V2N上所叠加的脉冲信号中具有负幅度的脉冲信号、增大该脉冲信号的脉冲宽度并且将其分别输出为保持信号V3P和V3N。这在下文被具体描述。
在接收信号V2P的电压超过二极管323的阈值时，电流流入二极管323。由此对电容器321进行放电。因而接收信号V2P上所叠加的脉冲信号中具有负幅度的脉冲信号被储存在电容器元件321中。作为结果，具有负幅度的脉冲信号的脉冲宽度增大，并且其作为保持信号V3P向差分放大器32的非反相输入端子输入。此后，在持续特定的时间段或更久的时间没有对电容器元件321进行放电时，保持信号V3P的电压通过电阻器元件315收敛至电源电压（参考电压）VDD2。注意脉冲宽度由RC时间常数确定，该RC时间常数是电阻器元件315的电阻和电容器元件323的电容的乘积。
在接收信号V2N的电压超过二极管324的阈值时，电流流入二极管324。由此对电容器321进行放电。因而接收信号V2N上所叠加的脉冲信号中具有负幅度的脉冲信号被储存在电容器元件321中。作为结果，具有负幅度的脉冲信号的脉冲宽度增大，并且其作为保持信号V3N向差分放大器32的反相输入端子输入。此后，在持续特定的时间段或更久的时间没有对电容器元件321进行放电时，保持信号V3N的电压通过电阻器元件316收敛至电源电压（参考电压）VDD2。注意脉冲宽度由RC时间常数确定，该RC时间常数是电阻器元件316的电阻和电容器元件321的电容的乘积。
其后的差分放大器32和接收缓冲器33的操作与上文描述的操作相同并且因而不再赘述。
另外，保护二极管37的阴极被连接至电源电压端子VDD2，并且保护二极管37的阳极被连接至次级线圈12的一端。保护二极管38的阴极被连接至电源电压端子VDD2，并且保护二极管38的阳极被连接至次级线圈12的另一端。
在接收信号V2P的电压超过电源电压VDD2时，电流流入保护二极管37，并且接收信号V2P的电压近似收敛至电源电压VDD2。类似地，在接收信号V2N的电压超过电源电压VDD2时，电流流入保护二极管38，并且接收信号V2N的电压近似收敛至接地电压VDD2。
被连接至次级线圈12一端的底部保持电路325仅检测接收信号V2P上所叠加的脉冲信号中具有负幅度的脉冲信号而不检测具有正幅度的脉冲信号。类似地，被连接至次级线圈12另一端的底部保持电路326仅检测接收信号V2P上所叠加的脉冲信号中具有负幅度的脉冲信号而不检测具有正幅度的脉冲信号。根据这一实施例的接收电路3让对应于那些具有正幅度的脉冲信号的电动势通过保护二极管37和38逃逸进入电源电压端子VDD2，由此避免该元件故障。
如上所述，根据这一实施例的接收电路3包括由底部保持电路325和326组成的脉冲宽度放大器电路31，并且由此能够在原理上实现与由波峰保持电路311和312组成的脉冲宽度放大器31的操作相同的操作，从而具有相同的有利效果。
虽然在这一实施例中作为一个示例描述了如下情况：应用其中底部保持电路325和底部保持电路326共同具有电容器元件321的结构、其中电阻器元件315和316的另一端分别被连接至次级线圈12的一端和另一端的结构以及其中放置有保护二极管37和38的结构，以及除此之外其中脉冲宽度放大器电路31由两个底部保持电路组成的结构，但是这一实施例并不限于此，并且每个结构可以独立地被应用，或者可以组合地应用那些结构中的某些结构。所以可以采用如下的结构：其中电阻器元件315和316分别被直接连接至电源电压端子VDD2的结构，或者是其中两个底部保持电路中的每个底部保持电路具有彼此独立的电容器元件的结构。
第五实施例
图11是示出根据本发明的第五实施例的信号传输系统1d的示图。由如上所述的两个峰值保持电路或者两个底部保持电路组成的脉冲宽度放大器电路31仅检测接收信号V2P和V2N上所叠加的脉冲信号中具有正幅度和负幅度中一者的脉冲信号而不检测具有正幅度和负幅度中另一者的脉冲信号。换言之，脉冲宽度放大器电路31对接收信号V2P和V2N进行半波整流。从而包括脉冲宽度放大器31的接收电路3仅能够使用在次级线圈12处出现的电动势的一半以用于重新产生发送数据VIN。另一方面，脉冲宽度放大器电路31执行接收信号V2P和V2N的半波整流。根据这一实施例的接收电路3能够由此基于接收信号V2P和V2N更有效地重新产生发送数据VIN。
图11所示的信号传输系统1d包括发送电路2、接收电路3以及变压器10。根据这一实施例的发送电路2和变压器10的电路结构与根据第一至第四实施例的发送电路2和变压器10的电路结构相同并且因而不再赘述。
接收电路3包括脉冲宽度放大器31、差分放大器32、43和44、接收缓冲器33、电容器元件41和42，以及电阻器元件39和40。脉冲宽度放大器电路31包括二极管（第一阈值元件）319、二极管（第二阈值元件）320、二极管（第三阈值元件）323、二极管（第四阈值元件）324、电阻器元件315、316、309和310、电容器元件（第四电容器元件）321，以及电容器元件（第三电容器元件）322。注意差分放大器32、43和44形成比较器电路。
电容器元件41被置于次级线圈12的一端与节点N1之间。电容器元件42被置于次级线圈12的另一端与节点N2之间。电阻器元件39和40在节点N1与节点N2之间被连接串联连接，并且电阻器元件39与电阻器元件40之间的节点被供以VBIAS。注意从作为外部端子的电源电压端子VDD2向次级线圈12的中心抽头提供为指定电压的电源电压VDD2。
在这一电路结构中，偏置电压VBIAS使节点N1和节点N2偏置。同时，偏置电压VBIAS通过电阻器元件315、316、309和310使之后描述的差分放大器43和44中的每个差分放大器的两个输入端子偏置。能够由此例如调节差分放大器32的两个输入端子的电压电平。
二极管319的阳极被连接至节点N1，并且二极管319的阴极被连接至节点N3。电阻器元件315被连接在二极管319的阳极与阴极之间。二极管320的阳极被连接至节点N2，并且二极管320的阴极被连接至节点N4。电阻器元件316被连接在二极管320的阳极与阴极之间。二极管323的阳极被连接至节点N5并且二极管323的阴极被连接至及诶单N1。电阻器元件309被连接在二极管323的阳极与阴极之间。二极管324的阳极被连接至节点N6，并且二极管324的阴极被连接至节点N2。电阻器元件310被连接在二极管324的阳极与阴极之间。电容器元件321被置于节点N4与节点N5之间。电容器元件322被置于节点N3与节点N6之间。
注意二极管319、电阻器元件315和电容器元件322形成峰值保持电路311。二极管320、电阻器元件316和电容器元件321形成峰值保持电路312。二极管323、电阻器元件309和电容器元件321形成底部保持电路325。二极管324、电阻器元件310和电容器元件322形成底部保持电路326。峰值保持电路311和312的操作和底部保持电路325和326的操作与在上述实施例中的操作相同并且因而不再赘述。
在差分放大器43中，非反相输入端子被连接至节点N3，反相输入端子被连接至节点N4，并且输出端子被连接至差分放大器32的非反相输入端子在差分放大器44中，反相输入端子被连接至节点N5，非反相节点被连接至节点N6，并且输出端子被连接至差分放大器32的反相输入端子。差分放大器32的一对输出端子分别被连接至接收缓冲器33的对应输入端子。
峰值保持电路311和312检测接收信号V2P和V2N上所叠加的脉冲信号中具有正幅度的脉冲信号，增大该脉冲信号的脉冲宽度并且将其分别输出为保持信号V3AP和V3AN。差分放大器43根据从峰值保持电路311和312输出的保持信号V3AP与V3AN的电压差来输出放大信号V4A。此时保持信号V3AP和V3AN上所叠加的同相共模电压被抵消。因此，即便是在接收信号V2P和V2N的电压由于共模电压的作用而在相同方向（正方向或负方向）上移位（shift）时，保持信号V3AP和V3AN的电压有所变化但放大信号V4A的电压不变。
底部保持电路325和326检测接收信号V2P和V2N上所叠加的脉冲信号中具有负幅度的脉冲信号，增大该脉冲信号的脉冲宽度并且将其分别输出为保持信号V3BP和V3BN。差分放大器44根据从底部保持电路325和326输出的保持信号V3BP与V3BN的电压差来输出放大信号V4B。此时保持信号V3BP和V3BN上所叠加的同相共模电压被抵消。因此，即便是在接收信号V2P和V2N的电压由于共模电压的作用而在相同方向（正方向或负方向）上移位时，保持信号V3BP和V3AN的电压有所变化但放大信号V4B的电压不变。注意从差分放大器44输出的放大信号V4B是关于从差分放大器43输出的放大信号V4A的极性相反（polarity-inverted）信号。
例如，当在次级线圈12的一端出现具有正幅度的脉冲信号并且在次级线圈12的另一端出现具有负幅度的脉冲信号时，其上叠加有具有正幅度的脉冲信号的保持信号V3AP被输入至差分放大器43的非反相输入端子，并且其上没有叠加脉冲信号的保持信号V3AN被输入至差分放大器43的反相输入端子。从而差分放大器43输出被去除共模电压并且其上叠加有具有正幅度的脉冲信号的放大信号V4A。此时其上叠加有具有负幅度的脉冲信号的保持信号V3BN被输入至差分放大器44的非反相输入端子，并且其上没有叠加脉冲信号的保持信号V3BP被输入至差分放大器44的反相输入端子。从而差分放大器44输出被去除共模电压并且其上叠加有具有负幅度的脉冲信号的放大信号V4B。因此在上述的差分放大器32和接收缓冲器33的操作之后输出数据VOUT变为高电平。
另一方面，当在次级线圈12的一端出现具有负幅度的脉冲信号并且在次级线圈12的另一端出现具有正幅度的脉冲信号时，其上没有叠加脉冲信号的保持信号V3AP被输入至差分放大器43的非反相输入端子，并且其上叠加有具有正幅度的脉冲信号的保持信号V3AN被输入至差分放大器43的反相输入端子。从而差分放大器43输出被去除共模电压并且其上叠加有具有负幅度的脉冲信号的放大信号V4A。此时其上没有叠加脉冲信号的保持信号V3BN被输入至差分放大器44的非反相输入端子，并且其上叠加有具有负幅度的脉冲信号的保持信号V3BP被输入至差分放大器44的反相输入端子。从而差分放大器44输出被去除共模电压并且其上叠加有具有正幅度的脉冲信号的放大信号V4B。因此在上述的差分放大器32和接收缓冲器33的操作之后输出数据VOUT变为低电平。
如上所述，根据这一实施例的脉冲宽度放大器电路31对接收信号V2P和V2N进行半波整流。根据这一实施例的接收电路3能够由此基于接收信号V2P和V2N来更有效地重新产生发送数据VIN并且将其输出为输出数据VOUT。
虽然在这一实施例中作为一个示例描述了以下情况：应用其中峰值保持电路311和底部保持电路326共同具有电容器元件322并且峰值保持电路312和底部保持电路325共同具有电容器元件321的结构、其中电阻器元件315、316、309和310被连接在相对应的二极管的阳极与阴极之间的结构，以及其中提供偏置电压VIAS的结构，以及除此之外其中脉冲宽度放大器电路31由两个峰值保持电路和两个底部保持电路组成、用于全波整流的结构，但是这一实施例并不限于此，并且每个结构可以独立地被应用，或者可以组合地应用那些结构中的某些结构。所以可以采用如下的结构：其中电阻器元件315、316、309和310的另一端（被连接至节点N1或节点N2的端子）分别被直接连接至电源电压端子VDD2的结构，或者是其中两个峰值保持电路和两个底部保持电路中的每个具有彼此独立的电容器元件的结构。还可以应用上述保护二极管。
信号传输系统1d的修改示例
图12是示出图11所示的信号传输系统1d的修改示例的示图。图12所示的信号传输系统1d的修改示例的不同之处在于形成脉冲宽度放大器电路31的一部分电路连接。还包括代替差分放大器32和接收缓冲器33的RS锁存器电路45。在此示例中，差分放大器43和44形成比较器电路，并且RS锁存器电路45具有对应于接收缓冲器的功能。
二极管320的阳极被连接至节点N2，并且二极管320的阴极被连接至节点N6。二极管324的阳极被连接至节点N4，并且二极管324的阴极被连接至节点N2。电容器元件321被置于节点N5与节点N6之间。电容器元件322被置于节点N3与节点N4之间。对脉冲宽度放大器电路31中的其他连接没有做出修改。
在RS锁存器电路45中，向S端子输入放大信号V4A，向R端子输入放大信号V4B，并且从Q端子输出数据VOUT。
差分放大器43接收来自峰值保持电路311和底部保持电路326的信号输出作为保持信号V3AP和V3AN，并且根据该保持信号的电压差输出放大信号V4A。另外差分放大器44接收来自峰值保持电路312和底部保持电路325的信号输出作为保持信号V3BP和V3BN，并且根据该保持信号的电压差输出放大信号V4B。
例如，当在次级线圈12的一端出现具有正幅度的脉冲信号并且在次级线圈12的另一端出现具有负幅度的脉冲信号时，其上叠加有具有正幅度的脉冲信号的保持信号V3AP被输入至差分放大器43的非反相输入端子，并且其上叠加有具有负幅度的脉冲信号的保持信号V3AN被输入至差分放大器43的反相输入端子。从而差分放大器43输出被去除共模电压并且其上叠加有具有正幅度的脉冲信号的放大信号V4A。此时其上没有叠加脉冲信号的保持信号V3BP和V3BN被输入至差分放大器44的非反相输入端子和反相输入端子。从而差分放大器44输出其上没有叠加脉冲信号的放大信号V4B。由于向RS锁存器电路45的S端子输入的是其上叠加有具有正幅度的脉冲信号的放大信号V4A，因此RS锁存器电路45以高电平输出输出数据VOUT。
另一方面，当在次级线圈12的一端出现具有负幅度的脉冲信号并且在次级线圈12的另一端出现具有正幅度的脉冲信号时，其上没有叠加脉冲信号的保持信号V3AP和V3AN被输入至差分放大器43的非反相输入端子和反相端子。从而差分放大器43输出其上没有叠加脉冲信号的放大信号V4A。此时其上叠加有具有正幅度的脉冲信号的保持信号V3BN被输入至差分放大器44的非反相输入端子，并且其上叠加有具有负幅度的脉冲信号的保持信号V3BP被输入至差分放大器44的反相输入端子。从而差分放大器44输出被去除共模电压并且其上叠加有具有正幅度的脉冲信号的放大信号V4B。由于向RS锁存器电路45的R端子输入的是其上叠加有具有正幅度的脉冲信号的放大信号V4B，因此RS锁存器电路45以低电平输出输出数据VOUT。
图12所示的接收电路3还可以基于接收信号V2P和V2N来更有效地重新产生发送数据VIN并且将其输出为输出数据VOUT。
信号传输系统1d的另一修改示例
图13是示出图11所示的信号传输系统1d的另一修改示例的示图。在图13所示的信号传输系统1d的另一修改示例中，以与图12所示的脉冲宽度放大器31中做出修改相同的方式对形成脉冲宽度放大器31的电路连接做出修改。
在图12所示的接收电路3中，在接收信号V2P和V2P的电压由于共模电压的作用而在正方向上移位时，保持信号V3AP和V3AN的电压很可能在正方向上相应变化，并且因此保持信号V4A和V4B的电压也很可能在正方向上变化。另外在接收信号V2P和V2P的电压由于共模电压的作用而在负方向上移位时，保持信号V3AP和V3AN的电压很可能在负方向上相应变化，并且因此保持信号V4A和V4B的电压也很可能在负方向上变化。然而由于图13所示的接收电路3正如图11所示的接收电路3包括在脉冲宽度放大器31的后续级中的差分放大器32和接收缓冲器33，因此共模电压能够由差分放大器32移除。
第六实施例
图14是示出根据本发明的第六实施例的信号传输系统1e的示图。根据这一实施例的信号传输系统1e与根据图3所示的第一实施例的信号传输系统1的不同之处在于脉冲宽度放大器电路31包括阈值电路（第一阈值电路）313、阈值电路（第二阈值电路）314、电阻器元件315和316、电容器元件317和318。根据这一实施例的信号传输系统1e的其他电路结构与根据图3所示的第一实施例的信号传输系统1的其他电路结构相同并且因而不再赘述。
在阈值电路313中，输入端子被连接至次级线圈12的一端，并且输出端子被连接至差分放大器32的非反相输入端子。在电阻器元件315中，一端被连接至差分放大器32的非反相输入端子，并且另一端被连接至接地电压端子GND2。在电容器元件317中，一端被连接至差分放大器32的非反相输入端子，并且另一端被连接至接地电压端子GND2。
在阈值电路314中，输入端子被连接至次级线圈12的另一端，并且输出端子被连接至差分放大器32的反相输入端子。在电阻器元件316中，一端被连接至差分放大器32的反相输入端子，并且另一端被连接至接地电压端子GND2。在电容器元件318中，一端被连接至差分放大器32的反相输入端子，并且另一端被连接至接地电压端子GND2。
在阈值电路313的输入端子与输出端子之间的电压差Vm变为特定电平或更高电平时，电流im流入阈值电路313。类似地，在阈值电路314的输入端子与输出端子之间的电压差Vm变为特定电平或更高电平时，电流im流入阈值电路314。
图15是示出阈值电路313和314的操作的图表。注意阈值电路313和314的电路结构是相同的，并且下文将阈值电路313作为它们的代表进行描述。在阈值电路313两端之间的电压差Vm变得大于阈值电压Vth3时，具有与电压Vm成比例的水平的电流im流入阈值电路313。另外，在两端之间的电压差Vm变得小于阈值电压Vth4时，具有与电压Vm成比例的水平的电流im也流入阈值电路313。另一方面，在两端之间的电压差Vm为Vth4或更大时或者为阈值电压Vth3或更小时，没有电流流入阈值电路313。
（阈值电路313和314的结构示例）
图16是具有作为阈值元件的二极管的阈值电路313和314的具体结构示例。阈值电路313包括二极管（第一阈值电路）319、二极管（第三阈值电路）323，它们是当在其输入端子与输出端子之间生成特定电压差时电流所流过的两个阈值元件。二极管319的阳极和二极管323的阴极被连接至次级线圈12的一端。另外二极管319的阴极和二极管323的阳极被连接至差分放大器32的非反相输入端子。另外阈值电路314包括二极管（第二阈值电路）320和二极管（第四阈值电路）324，它们是当在其输入端子与输出端子之间生成特定电压差时电流所流过的两个阈值元件。二极管320的阳极和二极管324的阴极被连接至次级线圈12的另一端。另外二极管320的阴极和二极管324的阳极被连接至差分放大器32的反相输入端子。注意阈值元件不限于二极管，并且可以使用其中n沟道MOS晶体管或p沟道MOS晶体管的栅极端子与源极端子或漏极端子短路连接的结构。
图17是示出图14和图16所示的信号传输系统1e的操作的时序图。下面主要描述其与根据第一实施例的信号传输系统1的操作的不同点。
在接收信号V2P的电压超过阈值电压Vth3或者降至阈值电压Vth4以下时，电流im流入二极管313。由此对电容器元件317进行充电或放电。因而接收信号V2P上所叠加的脉冲信号被储存在电容器元件317中。作为结果，接收信号V2P上所叠加的脉冲信号的脉冲宽度增大，并且其作为保持信号V3P向差分放大器32的非反相输入端子输入。此后，在持续特定的时间段或更久的时间没有对电容器元件317进行充电或放电时，保持信号V3P的电压通过电阻器元件315收敛至接地电压GND2。此时保持信号V3P与接地电压GND2之间的电压差为如图17中的V3P-GND2所指示的波形。
类似地，在接收信号V2N的电压超过阈值电压Vth3或者降至阈值电压Vth4以下时，电流im流入二极管314。由此对电容器元件318进行充电或放电。因而接收信号V2N上所叠加的脉冲信号被储存在电容器元件318中。作为结果，接收信号V2N上所叠加的脉冲信号的脉冲宽度增大，并且其作为保持信号V3N向差分放大器32的反相输入端子输入。此后，在持续特定的时间段或更久的时间没有对电容器元件318进行充电或放电时，保持信号V3N的电压通过电阻器元件316收敛至接地电压GND2。此时保持信号V3N与接地电压GND2之间的电压差为如图17中的V3N-GND2所指示的波形。
此后，差分放大器32抵消保持信号V3P和保持信号V3N上所叠加的共模电压并且输出发送信号V4P和V4N。发送信号V4P与接地电压GND2之间的电压差为如图17中的V4-GND2所指示的波形。然后接收缓冲器33基于差分放大器32的输出脉冲重新产生发送数据VIN并且将其输出为输出数据VOUT。输出数据VOUT与接地电压GND2之间的电压差为如图17中的VOUT-GND2所指示的波形。
如上所述，包括阈值电路313和314的脉冲宽度放大器电路31检测接收信号V2P和V2N上所叠加的脉冲信号、将其保持指定的时间段并且然后将其分别输出为保持信号V3P和V3N。因而包括阈值电路313和314的脉冲宽度放大器电路31增大接收信号V2P和V2N上所叠加的脉冲信号的脉冲宽度并且将其分别输出为保持信号V3P和V3N。因此，后续级中的差分放大器32即便是在其不由微CMOS组成时也能够以高准确性进行操作。换言之，由于接收电路3能够增大接收信号V2P和V2N上所叠加的脉冲信号的脉冲宽度，因此有可能在并不出于增大脉冲宽度的目的而增大变压器10的电路尺寸的情况下让差分放大器32准确地进行操作。
此外，变压器10由初级线圈11和具有中心抽头的次级线圈12组成，从外部端子向该中心抽头提供指定电压。接收电路3因而能够通过在后续级中使用差分放大器来抵消在次级线圈12两端出现的接收信号V2P和V2N上所分别叠加的共模电压。因此接收电路3能够在不增大电路尺寸的情况下通过抑制共模电压的作用来避免信号传输。
第七实施例
图18是示出根据本发明的第七实施例的信号传输系统1f的示图。根据这一实施例的信号传输系统1f与根据第六实施例的信号传输系统1e的不同之处在于脉冲宽度放大器31的结构以及还包括电阻器元件39和40以及电容器元件41和42。根据这一实施例的信号传输系统1f的其他电路结构与根据第六实施例的信号传输系统1e的其他电路结构相同并且因而不再赘述。
图18所示的脉冲宽度放大器电路31与图16所示的脉冲宽度放大器电路31的不同之处在于其包括代替电容器元件317和318的电容器元件321。在电容器元件321中，一端被连接至差分放大器32的非反相输入端子，并且另一端被连接至差分放大器32的反相输入端子。因而电容器元件321被共同使用。因此，在根据这一实施例的接收电路3中，电容器元件所占据的面积能够被减小到上述电容器元件所占据的面积的大约一半。
另外，电阻器元件315与二极管319和323并联连接。电阻器元件316与二极管320和324并联连接。在根据这一实施例的接收电路3中，具有相对低频率的共模电压地向后续级中的差分放大器32被活跃传播而由此减小阈值电路313和314的输入与输出之间的电压差的变化，使得阈值电路313和314能够以高准确性进行操作。注意该同相共模电压被差分放大器32抵消（消除）。
从作为外部端子的电源电压端子VDD2向次级线圈12的中心抽头提供为指定电压的电源电压VDD2而不是接地电压GND2。电容器元件41被置于次级线圈12的一端与二极管319的阳极之间。电容器元件42被置于次级线圈12的另一端与二极管320的阳极之间。二极管319的阳极和二极管320的阳极通过电阻器元件39和40被分别供以偏置电压VBIAS。
在这一电路结构中，偏置电压VBIAS使二极管319的阳极和二极管320的阳极偏置。同时，偏置电压VBIAS通过电阻器元件315和316使差分放大器32的两个输入端子偏置。由此能够例如调节差分放大器32的两个输入端子的电压电平。
虽然在这一实施例中作为一个示例描述了以下情况：应用其中阈值电路313和阈值电路314共同具有电容器元件321的结构、其中电阻器元件315和316被连接在相对应的阈值电路的输入端子与输出端子之间的结构、以及其中提供偏置电压VIAS的结构，但是这一实施例并不限于此，并且每个结构可以独立地被应用，或者可以组合地应用那些结构中的某些结构。所以可以采用如下的结构：其中电阻器元件315和316的另一端（被连接至次级线圈12的端子）分别被直接连接至电源电压端子VDD2的结构，或者是其中阈值电路313和阈值电路314中的每个阈值电路具有彼此独立的电容器元件的结构。还可以应用上述保护二极管。
信号传输系统1f的修改示例
图19是示出图18所示的信号传输系统1f的修改示例的示图。在图19所示的信号传输系统1f的修改示例中，形成阈值电路313和阈值电路314的二极管的阳极和阴极被供以不同的偏置电压。这在下文被具体描述。
图19所示的接收电路3除脉冲宽度放大器电路31、差分放大器32、接收缓冲器33、电阻器元件39和40以及电容器元件41和42之外还包括电阻器元件47和48以及电容器元件49和50。
在电阻器元件315中，一端被连接至差分放大器32的非反相输入端子，并且另一端被供以偏置电压VBIAS3。因而二极管319的阴极和二极管323的阳极通过电阻器元件315被供以偏置电压VBIAS3。在电阻器元件316中，一端被连接至差分放大器32的反相输入端子，并且另一端被供以偏置电压VBIAS3。因而二极管320的阴极和二极管324的阳极通过电阻器元件316被供以偏置电压VBIAS3。
二极管319的阳极通过电容器元件41被连接至次级线圈12的一端。二极管320的阳极通过电容器元件42被连接至次级线圈12的另一端。在电阻器元件39中，一端被连接至二极管319的阳极，并且另一端被供以偏置电压VBIAS2。在电阻器元件40中，一端被连接至二极管320的阳极，并且另一端被供以偏置电压VBIAS2。因而二极管319和320的阳极通过电阻器元件39和40被分别供以偏置电压VBIAS2。
二极管323的阴极通过电容器元件49被连接至次级线圈12的一端。二极管324的阴极通过电容器元件50被连接至次级线圈12的另一端。在电阻器元件47中，一端被连接至二极管323的阴极，并且另一端被供以偏置电压VBIAS1。在电阻器元件48中，一端被连接至二极管324的阴极，并且另一端被供以偏置电压VBIAS1。因而二极管323和324的阴极通过电阻器元件47和48被分别供以偏置电压VBIAS1。
一般而言，阈值元件的阈值是对于该元件而言独特的值，并且因此存在在电路设计中无法改变阈值的情况。在这一实施例中，对二极管319、320、323和324的阳极和阴极——即阈值元件应用不同的偏置电压。因此即便是当在次级线圈12处出现的接收信号V2P和V2N的电压处于相同电平时也能够通过调节每个偏置电压来任意调节该二极管的有效阈值。
第八实施例
图20是示出根据本发明的第八实施例的信号传输系统1g的示图。根据这一实施例的信号传输系统1g与根据图14所示的第六实施例的信号传输系统1e的不同之处在于它还包括在差分放大器32与接收缓冲器33之间的积分器34。根据这一实施例的信号传输系统1g的其他电路结构与根据图14所示的第六实施例的信号传输系统1e的其他电路结构相同并且因而不再赘述。
图21是示出图20所示的信号传输系统1g的操作的时序图。如根据由图21中的V5-GND2所指示的波形所显而易见的是，在根据这一实施例的接收电路3中接收缓冲器33并不通过从差分放大器32输出的一个脉冲的极性来确定逻辑电平，而是通过从差分放大器32输出的多个脉冲的积分来确定逻辑电平。因此根据这一实施例的接收电路3较不易受到由于噪声所致的单脉冲（one-shot pulse）的影响。
注意积分器34可以被置于如图22所示的差分放大器32的前一级中。另外，虽然以其中脉冲宽度放大器31包括两个阈值电路313和314的结构为例描述了这一实施例，但是这一实施例并不限于此。例如，该结构可以根据需要被更改为以上实施例所描述的脉冲宽度放大器31的任意结构适当的结构，例如是脉冲宽度放大器电路31包括两个峰值保持电路。
第九实施例
图23是示出根据本发明的第九实施例的信号传输系统1h的示图。根据这一实施例的信号传输系统1h与根据如图18所示的第七实施例的信号传输系统1f的不同之处在于接收电路3还包括电阻器元件327和328。根据这一实施例的信号传输系统1h的其他电路结构与根据如图18所示的第七实施例的信号传输系统1f的其他电路结构相同并且因此不再赘述。
电阻器元件327被置于电容器元件321的一端与二极管319的阴极之间。电阻器元件328被置于电容器元件321的另一端与二极管320的阴极之间。因而电容器元件321和电阻器元件327和328形成积分器。
以此方式，在根据这一实施例的接收电路3中，电容器元件321不仅被使用于增大脉冲宽度而且被用作积分器的一部分。由此抑制电路尺寸的增大。
注意如图24所示，可以采用其中电阻器元件327和328以及电容器元件51所组成的积分器被置于差分放大器32与接收缓冲器33之间这样的结构。然而在这一情况中应当注意电容器元件321并不被用作积分器的一部分并且电路尺寸因此比图23所示的电路尺寸大。
如上所述，脉冲宽度放大器电路31检测接收信号V2P和V2P上所叠加的脉冲信号，将其保持指定的时间段并且然后将其输出为保持信号V3P和V3N。因而脉冲宽度放大器电路31增大接收信号V2P和V2N上所叠加的脉冲信号的脉冲宽度并且将其输出为保持信号V3P和V3N。因此，后续级中的差分放大器32即便是在其不由微CMOS组成时也能够进行操作。换言之，由于根据第一至第九实施例的接收电路3能够增大接收信号V2P和V2N上所叠加的脉冲信号的脉冲宽度，因此有可能在并不出于增大脉冲宽度的目的而增大变压器10的电路尺寸的情况下让差分放大器32准确地进行操作。
此外，变压器10由初级线圈11和具有中心抽头的次级线圈12组成，从外部端子向该中心抽头提供指定电压。根据第一至第九实施例的接收电路3能够由此通过在后续级中使用差分放大器来抵消在次级线圈12两端出现的接收信号V2P和V2N上所分别叠加的共模电压。所以根据第一至第九实施例的接收电路3能够在不增大电路尺寸的情况下通过抑制共模电压的作用来避免信号传输。
本发明并不限于以上所描述的实施例，并且可以在不偏离本发明范围的情况下做出各种改变和修改。例如接收缓冲器33并不限于迟滞比较器，而其可以为施密特（Schmitt）触发器电路或者将超过指定阈值的值保持特定时间段的状态电路。
另外，图11至13所示的用于全波整流的接收电路3可以根据需要被更改为如下结构，其中彼此独立的偏置电压被供应至形成脉冲宽度放大器电路31的相应二极管的阳极和阴极，正如图19所示的接收电路3的情况。
此外，发送电路2、接收电路3和变压器10的布局并不限于图2所示的结构。图25至35示出了根据本发明的信号传输系统的实现方式的其他示例。
在图25所示的实现方式中，发送电路2被形成在第一半导体芯片4上。初级线圈11、次级线圈12和接收电路4被形成在第二半导体芯片5上。另外被连接至发送电路2的焊盘被形成在第一半导体芯片4上，并且被连接至初级线圈11的焊盘被形成在第二半导体芯片5上。发送电路3通过焊盘和键合接线W被连接至在第二半导体芯片5上形成的初级线圈11的一端。另外初级线圈11的另一端通过焊盘和键合接线W被连接至在第一半导体芯片4一侧的接地电压端子GND1。
注意在图25所示的示例中，初级线圈11和次级线圈12被形成在一个半导体芯片中的同一布线层上。另外初级线圈11和次级线圈12被形成为具有基本相同的中心位置的绕组。
在图26所示的实现方式中，发送电路2被形成在第一半导体芯片4上。初级线圈11、次级线圈12和接收电路4被形成在第二半导体芯片5上。另外，被连接至发送电路2的焊盘被形成在第一半导体芯片4上，并且被连接至初级线圈11的焊盘被形成在第二半导体芯片5上。发送电路3通过焊盘和键合接线W被连接至在第二半导体芯片5上形成的初级线圈11的一端。另外初级线圈11的中心抽头通过焊盘和键合接线W被连接至在第一半导体芯片4一侧的接地电压端子GND1。
注意在图26所示的示例中，初级线圈11和次级线圈12分别被形成在一个半导体芯片中竖直层叠的第一布线层和第二布线层上。另外，使用其间放置中心抽头的两个绕组而形成初级线圈11，并且使用其间放置中心抽头的两个绕组而形成次级线圈12。
在图27、图28和图29所示的实现方式中，发送电路2、初级线圈11和次级线圈12被形成在第一半导体芯片4上。接收电路3被形成在第二半导体芯片5上。另外被连接至次级线圈12的焊盘被形成在第一半导体芯片4上，并且被连接至接收电路3的焊盘被形成在第二半导体芯片5上。发送电路3通过焊盘和键合接线W被连接至在第一半导体芯片4上形成的次级线圈12。另外次级线圈12的中心抽头通过焊盘和键合接线W被连接至在第二半导体芯片5上的接地电压端子GND2。
注意在图27和图29所示的示例中，初级线圈11和次级线圈12分别被形成在一个半导体芯片中竖直层叠的第一布线层和第二布线层上。另外在图29的示例中，初级线圈11使用其间放置中心抽头的两个绕组而被形成，并且次级线圈12使用其间放置中心抽头的两个绕组而被形成。
注意在图28所示的示例中，初级线圈11和次级线圈12被形成在一个半导体芯片中的同一布线层上。另外初级线圈11和次级线圈12被形成为具有基本相同的中心位置的绕组。
在图30所示的实现方式中，发送电路2被形成在第一半导体芯片4上，接收电路3被形成在第二半导体芯片5上，并且初级线圈11和次级线圈12被形成在第三半导体芯片8上。另外被连接至发送电路2的焊盘被形成在第一半导体芯片4上，被连接至接收电路3的焊盘被形成在第二半导体芯片5上，并且被连接至初级线圈11的焊盘和被连接至次级线圈12的焊盘被形成在第三半导体芯片8上。继而发送电路3通过焊盘和键合接线W被连接至在第三半导体芯片8上形成的初级线圈11的一端。另外初级线圈11的另一端通过焊盘和键合接线W被连接至在第一半导体芯片4一侧的接地电压端子GND1。接收电路3通过焊盘和键合接线W被连接至在第三半导体芯片8上形成的次级线圈12。另外次级线圈12的中心抽头通过焊盘和键合接线W被连接至在第二半导体芯片5一侧的接地电压端子GND2。
注意在图30所示的示例中，初级线圈11和次级线圈12分别被形成在一个半导体芯片中竖直层叠的第一布线层和第二布线层上。
在图31和图32所示的实现方式中，发送电路2、初级线圈11被形成在第一半导体芯片4上，接收电路2和次级线圈12被形成在第二半导体芯片5上，并且第一半导体芯片4和第二半导体芯片5被层叠布置。另外在图31和图32所示的示例中，第一半导体芯片4和第二半导体芯片5在层叠状态下被布置使得初级线圈11的中心位置与次级线圈12的中心位置基本成直线。
在图33所示的实现方式中，发送电路2、接收电路3、以及初级线圈11和次级线圈12被形成在一个半导体芯片9上。在图33所示的示例中，初级线圈11和次级线圈12分别被形成在半导体芯片9中竖直层叠的第一布线层和第二布线层上。继而发送电路2所处的区域与接收电路3所处的区域被在半导体芯片9的衬底中形成的绝缘层所绝缘。
图34和图35示出半导体芯片9的衬底的截面图。在图34所示的示例中，发送电路2被形成所在的区域与接收电路3被形成所在的区域被绝缘层断开电连接。初级线圈11和次级线圈12被置于接收电路3被形成所在的区域。另一方面，在图35所示的示例中，发送电路2被形成所在的区域与接收电路3被形成所在的区域被绝缘层断开电连接。初级线圈11和次级线圈12被置于发送电路2被形成所在的区域。
图36示出了次级线圈12的布局示例。图37是图36的等效电路。次级线圈12的一端P1和另一端P2被连接至接收电路3（未示出）。如图36所示，绕组的形状优选为接近于线对称形状。所以在次级线圈12的一端P1形成的寄生耦合电容器C1的电容和在次级线圈12的另一端P2形成的寄生耦合电容器C2的电容与图37所示的电容基本相同。作为结果，被置于接收电路3的后续级中的差分放大器32能够以高准确性消除同相共模电压。注意在次级线圈12主要被置于第一布线层中时，在次级线圈12的接线交叉部分X处，两条交叉线中的任一条被置于（例如是第二布线层的）相邻布线层中。例如线圈在次级线圈12的从作为起始点的一端P1循迹至作为终点的另一端P2的情况中，优选地在多个交叉部分X处，按诸如第二布线层、第一布线层、第二布线层和第一布线层的顺序在交替的布线层中放置线圈。
图38和39示出了被置于接收电路3上的两个峰值保持电路和后继级中的差分放大器32的布局的示例。如图38和图39所示，两个峰值保持电路优选为彼此线对称布置，并且两个峰值保持电路与后续级中的差分放大器32之间的接线优选为在长度、形状等上彼此相同。此外如图39所示，差分放大器32可以被一分为二并且线对称地进行布局。
与相关技术的比较
注意，本发明人也已经研究了如图44所示的信号传输系统100b。图44所示的信号传输系统100b包括发送电路120、接收电路130b以及变压器110。图44所示的发送电路120和变压器110具有与图40所示的发送电路120和变压器110的电路结构相同的电路结构并且不再赘述。
接收电路130b包括峰值保持电路131a、底部保持电路131b、比较器电路134以及接收缓冲器133。
峰值保持电路131a的输入端子和底部保持电路131b的输入端子被连接至次级线圈12的一端。峰值保持电路131a的输出端子被连接至比较器电路134的一个输入端子。底部保持电路131b的输出端子被连接至比较器电路134的另一输入端子。比较器134的输出端子被连接至接收缓冲器133的输入端子。接收缓冲器133的输出端子被连接至接收电路3的外部输出端子。
图45是示出图44所示的峰值保持电路131a、底部保持电路131b和比较器134的具体结构的视图。注意图45所示的信号传输系统1b还包括电阻器元件137和138以及电容器元件135和136，以便在峰值保持电路131a的输入和输出端子与底部保持电路131b的输入和输出端子之间提供偏置电压VBIAS。
峰值保持电路131a包括二极管159、电容器元件155以及电阻器元件157。底部保持电路131b包括二极管160、电容器元件156以及电阻器元件158。比较器电路134包括差分放大器151至153。
在二极管159中，阳极被连接至电容器元件135的一端，并且阴极被连接至差分放大器151的非反相输入端子。在电容器元件155中，一端被连接至二极管159的阴极，并且另一端被连接至接地电压端子GND2。在电阻器元件157中，一端被连接至二极管159的阴极，并且另一端被供以偏置电压VBIAS。在电阻器元件137中，一端被连接至二极管159的阳极，并且另一端被供以偏置电压VBIAS。电容器元件135的另一端被连接至次级线圈112的一端。
在二极管160中，阴极被连接至电容器元件136的一端，并且阳极被连接至差分放大器152的非反相输入端子。在电容器元件156中，一端被连接至二极管160的阳极，并且另一端被连接至接地电压端子GND2。在电阻器元件158中，一端被连接至二极管160的阳极，并且另一端被供以偏置电压VBIAS。在电阻器元件138中，一端被连接至二极管160的阴极，并且另一端被供以偏置电压VBIAS。电容器元件136的另一端被连接至次级线圈112的一端。
在差分放大器151中，反相输入端子被供以偏置电压VBIAS，并且输出端子被连接至差分放大器153的非反相输入端子。在差分放大器152中，非反相输入端子被供以偏置电压VBIAS，并且输出端子被连接至差分放大器153的反相输入端子。差分放大器153的一对输出端子分别被连接至接收缓冲器133的对应输入端子。
峰值保持电路131a检测接收信号V2上所叠加的脉冲信号中具有正幅度的脉冲信号、将其保持指定的时间段并且然后将其分别输出为保持信号V3P。底部保持电路131b检测接收信号V2上所叠加的脉冲信号中具有负幅度的脉冲信号、将其保持指定的时间段并且然后将其分别输出为保持信号V3N。
在比较器电路134中，差分放大器151根据保持信号V3P（即脉冲宽度增大的具有正幅度的脉冲信号）与偏置电压VIAS之间的电压差来输出放大信号V4A。差分放大器152根据保持信号V3N（即脉冲宽度增大的具有负幅度的脉冲信号）与偏置电压VIAS之间的电压差来输出放大信号V4B。此后差分放大器153以及放大信号V4A与放大信号V4B之间的电压差输出发送信号V4P和V4N。接收缓冲器133基于发送信号V4P和V4N重新产生发送数据VIN并且将其输出为输出数据VOUT。
如上所述，在图44和45中所示的信号传输系统1b中，峰值保持电路131a和底部保持电路131b增大接收信号V2上所叠加的脉冲信号的脉冲宽度并且分别输出保持信号V3P和V3N。因此后续级中的差分放大器即便是在其不由微CMOS组成时也能够进行操作。
然而在信号发送系统100b中，由于构成变压器110的次级线圈112不具有中心抽头，因此存在由于共模电压的作用而出现信号传输错误的问题。
考虑仅仅对在如图44和图45所示的其中电路结构包括一个峰值保持电路和一个底部保持电路的情况与如图42所示的次级线圈12具有中心抽头的结构进行组合。
图46和图47示出仅仅对其中电路结构包括一个峰值保持电路和一个底部保持电路的电路结构与次级线圈12具有中心抽头的结构进行组合的示例。注意图46示出对接收信号V2P和V2N进行全波整流的电路结构的示例。
在图46所示的信号传输系统100c和图47所示的信号传输系统100d中，从峰值保持电路131a输出的保持信号V3P的电压电平总为偏置电压VBIAS或更高。另一方面，从底部保持电路131b输出的保持信号V2N的电压电平总为偏置电压VBIAS或更低。因此很有可能无论发送数据VIN的值如何而输出数据VOUT都处于高电平。
以此方式，不可能通过仅仅对如图44和图45所示的包括一个峰值保持电路和一个底部保持电路的电路结构与图42所示的次级线圈12具有中心抽头的结构进行组合来抑制共模电压的作用并且允许后续级中差分放大器以高准确性进行操作而不增大变压器的电路尺寸。
本申请以于2011年5月18日递交的第2011-111615号日本专利申请为基础并且要求其优先权，通过引用的方式将其公开整体并入于此。
参考标号列表：
1-1h  信号传输系统
2     发送电路
3     接收电路
4     第一半导体芯片
5     第二半导体芯片
6     半导体芯片封装
7     接线
8     第三半导体芯片
9     半导体芯片
10    变压器
11    初级线圈
12    次级线圈
21    发送缓冲器
31    脉冲宽度放大器电路
32、43、44  差分放大器
33    接收缓冲器
34    积分器
35-38 保护二极管
39、40、47、48、309、310、315、316、327、328  电阻器元件
41、42、49、50、51、317、318、321  电容器元件
45    RS锁存器
311、312  峰值保持电路
313、314  阈值电路
319、320、323、324  二极管
325、326  底部保持电路

Claims (42)

1.一种接收电路，所述接收电路在不同于输出发送信号的发送电路的电源系统中进行操作，并且通过交流耦合器件接收所述发送信号，在所述交流耦合器件处所述发送信号流过的初级线圈与具有中心抽头的次级线圈磁耦合，从外部端子向所述中心抽头提供指定电压，所述接收电路包括：
脉冲宽度放大器电路，所述脉冲宽度放大器电路将在所述次级线圈两端出现的脉冲信号保持指定的时间段并且将所述信号分别输出为第一保持信号和第二保持信号；以及
比较器电路，所述比较器电路将所述第一保持信号的电压与所述第二保持信号的电压进行比较并且输出比较结果。
2.根据权利要求1所述的接收电路，其中所述脉冲宽度放大器电路将在所述次级线圈两端出现的脉冲信号保持指定的时间段并由此增大所述脉冲信号的脉冲宽度，并且将所述信号分别输出为所述第一保持信号和所述第二保持信号。
3.根据权利要求1或2所述的接收电路，其中从外部端子向所述次级线圈的所述中心抽头提供作为与用于驱动所述发送电路的第一电源不同的电压系统的第二电源的电压。
4.根据权利要求1至3中的任一项所述的接收电路，其中所述脉冲宽度放大器电路包括：
第一峰值保持电路，所述第一峰值保持电路将在所述次级线圈的一端出现的所述脉冲信号中的具有正幅度的脉冲信号保持指定的时间段并且将所述信号输出为所述第一保持信号，以及
第二峰值保持电路，所述第二峰值保持电路将在所述次级线圈的另一端出现的所述脉冲信号中的具有正幅度的脉冲信号保持指定的时间段并且将所述信号输出为所述第二保持信号。
5.根据权利要求4所述的接收电路，其中
所述第一峰值保持电路包括：
第一阈值元件，所述第一阈值元件具有被连接至所述次级线圈的一端的输入端子以及被连接至所述比较器电路的第一输入端子的输出端子；
第一电容器元件，所述第一电容器元件积累从所述次级线圈的一端通过所述第一阈值元件提供的电荷；以及
第一电阻器元件，所述第一电阻器元件具有被连接至所述第一阈值元件的所述输出端子的一端以及被供以所述参考电压的另一端，并且
所述第二峰值保持电路包括：
第二阈值元件，所述第二阈值元件具有被连接至所述次级线圈的另一端的输入端子以及被连接至所述比较器电路的第二输入端子的输出端子；
第二电容器元件，所述第二电容器元件积累从所述次级线圈的另一端通过所述第二阈值元件提供的电荷；以及
第二电阻器元件，所述第二电阻器元件具有被连接至所述第二阈值元件的所述输出端子的一端以及被供以所述参考电压的另一端。
6.根据权利要求5所述的接收电路，其中
所述第一峰值保持电路包括：
第一二极管，作为所述第一阈值元件，所述第一二极管具有被连接至所述次级线圈的一端的阳极以及被连接至所述比较器电路的所述第一输入端子的阴极，并且
所述第二峰值保持电路包括：
第二二极管，作为所述第二阈值元件，所述第二二极管具有被连接至所述次级线圈的另一端的阳极以及被连接至所述比较器电路的所述第二输入端子的阴极。
7.根据权利要求5或6所述的接收电路，其中
所述第一电阻器元件具有被连接至所述第一阈值元件的所述输出端子的一端以及被连接至所述第一阈值元件的所述输入端子的另一端，其中从所述次级线圈的所述中心抽头向所述第一电阻器元件的所述另一端提供作为所述参考电压的指定电压，并且
所述第二电阻器元件具有被连接至所述第二阈值元件的所述输出端子的一端以及被连接至所述第二阈值元件的所述输入端子的另一端，其中从所述次级线圈的所述中心抽头向所述第二电阻器元件的所述另一端提供作为所述参考电压的指定电压。
8.根据权利要求5至7中的任一项所述的接收电路，其中所述脉冲宽度放大器电路包括代替所述第一电容器元件和所述第二电容器元件的、在所述第一阈值元件的所述输出端子与所述第二阈值元件的所述输出端子之间的第三电容器元件。
9.根据权利要求1至3中的任一项所述的接收电路，其中所述脉冲宽度放大器包括：
第一底部保持电路，所述第一底部保持电路将在所述次级线圈的一端出现的所述脉冲信号中的具有负幅度的脉冲信号保持指定的时间段并且将所述信号输出为所述第一保持信号，以及
第二底部保持电路，所述第二底部保持电路将在所述次级线圈的另一端出现的所述脉冲信号中的具有负幅度的脉冲信号保持指定的时间段并且将所述信号输出为所述第二保持信号。
10.根据权利要求9所述的接收电路，其中
所述第一底部保持电路包括：
第一阈值元件，所述第一阈值元件具有被连接至所述次级线圈的一端的输出端子以及被连接至所述比较器电路的第一输入端子的输入端子；
第一电容器元件，所述第一电容器元件通过所述第一阈值元件朝所述次级线圈的一端释放积累的电荷；以及
第一电阻器元件，所述第一电阻器元件具有被连接至所述第一阈值元件的所述输入端子的一端以及被供以所述参考电压的另一端，并且
所述第二底部保持电路包括：
第二阈值元件，所述第二阈值元件具有被连接至所述次级线圈的另一端的输出端子以及被连接至所述比较器电路的第二输入端子的输入端子；
第二电容器元件，所述第二电容器元件通过所述第二阈值元件朝所述次级线圈的另一端释放积累的电荷；以及
第二电阻器元件，所述第二电阻器元件具有被连接至所述第二阈值元件的所述输入端子的一端以及被供以所述参考电压的另一端。
11.根据权利要求10所述的接收电路，其中
所述第一底部保持电路包括：
第一二极管，作为所述第一阈值元件，所述第一二极管具有被连接至所述次级线圈的一端的阴极以及被连接至所述比较器电路的所述第一输入端子的阳极，并且
所述第二底部保持电路包括：
第二二极管，作为所述第二阈值元件，所述第二二极管具有被连接至所述次级线圈的另一端的阴极以及被连接至所述比较器电路的所述第二输入端子的阳极。
12.根据权利要求10或11所述的接收电路，其中
所述第一电阻器元件具有被连接至所述第一阈值元件的所述输入端子的一端以及被连接至所述第一阈值元件的所述输出端子的另一端，其中从所述次级线圈的所述中心抽头向所述第一电阻器元件的另一端提供作为所述参考电压的指定电压，并且
所述第二电阻器元件具有被连接至所述第二阈值元件的所述输入端子的一端以及被连接至所述第二阈值元件的所述输出端子的另一端，其中从所述次级线圈的所述中心抽头向所述第二电阻器元件的另一端提供作为所述参考电压的指定电压。
13.根据权利要求10至12中的任一项所述的接收电路，其中所述脉冲宽度放大器电路包括代替所述第一电容器元件和所述第二电容器元件的、在所述第一阈值元件的所述输入端子与所述第二阈值元件的所述输入端子之间的第三电容器元件。
14.根据权利要求1至3中的任一项所述的接收电路，其中所述脉冲宽度放大器电路包括：
第一阈值电路，所述第一阈值电路具有被连接至所述次级线圈的一端的输入端子以及被连接至所述比较器的一个输入端子的输出端子，在所述输入端子与所述输出端子之间的电压差变为指定的值或更大时电流流过所述第一阈值电路；
第一电阻器元件，所述第一电阻器元件具有被连接至所述第一阈值电路的所述输出端子的一端以及被供以所述参考电压的另一端；
第一电容器元件，所述第一电容器元件具有被连接至所述第一阈值电路的所述输出端子的一端以及被供以所述参考电压的另一端；
第二阈值电路，所述第二阈值电路具有被连接至所述次级线圈的另一端的输入端子以及被连接至所述比较器的另一输入端子的输出端子，在所述输入端子与所述输出端子之间的电压差变为指定的值或更大时电流流过所述第二阈值电路；
第二电阻器元件，所述第二电阻器元件具有被连接至所述第二阈值电路的所述输出端子的一端以及被供以所述参考电压的另一端；以及
第二电容器元件，所述第二电容器元件具有被连接至所述第二阈值电路的所述输出端子的一端以及被供以所述参考电压的另一端。
15.根据权利要求14所述的接收电路，其中
所述第一阈值电路包括第一阈值元件和第三阈值元件，在输入端子与输出端子之间的电压差变为指定的值或更大时电流流过所述第一阈值元件和所述第三阈值元件，
所述第一阈值元件的所述输入端子和所述第三阈值元件的所述输出端子被连接至所述次级线圈的一端，并且所述第一阈值元件的所述输出端子和所述第三阈值元件的所述输入端子被连接至所述比较器电路的一个输入端子，
所述第二阈值电路包括第二阈值元件和第四阈值元件，在输入端子与输出端子之间之间的电压差变为指定的值或更大时电流流过所述第二阈值元件和所述第四阈值元件，并且
所述第二阈值元件的所述输入端子和所述第四阈值元件的所述输出端子被连接至所述次级线圈的另一端，并且所述第二阈值元件的所述输出端子和所述第四阈值元件的所述输入端子被连接至所述比较器电路的另一输入端子。
16.根据权利要求15所述的接收电路，其中
所述第一阈值电路包括：
第一二极管，作为所述第一阈值元件，所述第一二极管具有被连接至所述次级线圈的一端的阳极以及被连接至所述比较器电路的一个输入端子的阴极；以及
第三二极管，作为所述第三阈值元件，所述第三二极管具有被连接至所述次级线圈的一端的阴极以及被连接至所述比较器电路的一个输入端子的阳极，并且
所述第二阈值电路包括：
第二二极管，作为所述第二阈值元件，所述第二二极管具有被连接至所述次级线圈的另一端的阳极以及被连接至所述比较器电路的另一输入端子的阴极；以及
第四二极管，作为所述第四阈值元件，所述第四二极管具有被连接至所述次级线圈的另一端的阴极以及被连接至所述比较器电路的另一输入端子的阳极。
17.根据权利要求15或16所述的接收电路，其中
所述第一电阻器元件具有被连接至所述第一阈值元件的所述输出端子的一端以及被连接至所述第一阈值元件的所述输入端子的另一端，其中从所述次级线圈的所述中心抽头向所述第一电阻器元件的另一端提供作为所述参考电压的指定电压，并且
所述第二电阻器元件具有被连接至所述第二阈值元件的所述输出端子的一端以及被连接至所述第二阈值元件的所述输入端子的另一端，其中从所述次级线圈的所述中心抽头向所述第二电阻器元件的另一端提供作为所述参考电压的指定电压。
18.根据权利要求15至17中的任一项所述的接收电路，其中所述脉冲宽度放大器电路包括代替所述第一电容器元件和所述第二电容器元件的、在所述第一阈值元件的所述输出端子与所述第二阈值元件的所述输出端子之间的第三电容器元件。
19.根据权利要求15至18中的任一项所述的接收电路，包括：
第一输入侧电容器元件，所述第一输入侧电容器元件被置于所述次级线圈的一端与所述第一阈值元件的所述输入端子之间；
第二输入侧电容器元件，所述第二输入侧电容器元件被置于所述次级线圈的另一端与所述第二阈值元件的所述输入端子之间；
第三输入侧电容器元件，所述第三输入侧电容器元件被置于所述次级线圈的一端与所述第三阈值元件的所述输出端子之间；以及
第四输入侧电容器元件，所述第四输入侧电容器元件被置于所述次级线圈的另一端与所述第四阈值元件的所述输出端子之间，其中
作为向所述次级线圈的所述中心抽头提供的所述指定电压的备选，所述第一阈值元件的所述输入端子、所述第二阈值元件的所述输入端子、所述第三阈值元件的所述输出端子和所述第四阈值元件的所述输出端子通过电阻器元件被供以作为参考电压的偏置电压。
20.根据权利要求19所述的接收电路，其中所述第一阈值元件的所述输入端子和所述第二阈值元件的所述输入端子被供以具有基本相同的电压电平的参考电压，并且所述第三阈值元件的所述输出端子和所述第四阈值元件的所述输出端子被供以具有基本相同的电压电平的参考电压。
21.根据权利要求19所述的接收电路，其中所述第一阈值元件的所述输入端子和所述第二阈值元件的输入端子以及所述第三阈值元件的所述输出端子和所述第四阈值元件的所述输出端子被供以具有不同电压电平的参考电压。
22.根据权利要求1至21中的任一项所述的接收电路，其中所述比较器电路是差分放大器。
23.根据权利要求1至3中的任一项所述的接收电路，其中
所述脉冲宽度放大器电路包括：
第一峰值保持电路，所述第一峰值保持电路将在所述次级线圈的一端出现的所述脉冲信号中的具有正幅度的脉冲信号保持指定的时间段并且将所述信号输出为所述第一保持信号；
第二峰值保持电路，所述第二峰值保持电路将在所述次级线圈的另一端出现的所述脉冲信号中的具有正幅度的脉冲信号保持指定的时间段并且将所述信号输出为所述第二保持信号；
第一底部保持电路，所述第一底部保持电路将在所述次级线圈的一端出现的所述脉冲信号中的具有负幅度的脉冲信号保持指定的时间段并且将所述信号输出为所述第三保持信号；以及
第二底部保持电路，所述第二底部保持电路将在所述次级线圈的另一端出现的所述脉冲信号中的具有负幅度的脉冲信号保持指定的时间段并且将所述信号输出为所述第四保持信号，并且
所述比较器电路基于所述第一保持信号和所述第二保持信号的电压以及除此之外的所述第三保持信号和所述第四保持信号的电压来输出所述比较结果。
24.根据权利要求23所述的接收电路，其中
所述第一峰值保持电路包括：
第一阈值元件，所述第一阈值元件具有被连接至所述次级线圈的一端的输入端子以及被连接至所述比较器电路的第一输入端子的输出端子；
第一电容器元件，所述第一电容器元件积累从所述次级线圈的一端通过所述第一阈值元件提供的电荷；以及
第一电阻器元件，所述第一电阻器元件具有被连接至所述第一阈值元件的所述输出端子的一端以及被供以所述参考电压的另一端，并且
所述第二峰值保持电路包括：
第二阈值元件，所述第二阈值元件具有被连接至所述次级线圈的另一端的输入端子以及被连接至所述比较器电路的第二输入端子的输出端子；
第二电容器元件，所述第二电容器元件积累从所述次级线圈的另一端通过所述第二阈值元件提供的电荷；以及
第二电阻器元件，所述第二电阻器元件具有被连接至所述第二阈值元件的所述输出端子的一端以及被供以所述参考电压的另一端，
所述第一底部保持电路包括：
第三阈值元件，所述第三阈值元件具有被连接至所述次级线圈的一端的输出端子以及被连接至所述比较器电路的第三输入端子的输入端子；
第三电容器元件，所述第三电容器元件通过所述第三阈值元件朝所述次级线圈的一端释放积累的电荷；以及
第三电阻器元件，所述第三电阻器元件具有被连接至所述第三阈值元件的所述输入端子的一端以及被供以所述参考电压的另一端，并且
所述第二底部保持电路包括：
第四阈值元件，所述第四阈值元件具有被连接至所述次级线圈的另一端的输出端子以及被连接至所述比较器电路的第四输入端子的输入端子；
第四电容器元件，所述第四电容器元件通过所述第四阈值元件朝所述次级线圈的另一端释放积累的电荷；以及
第四电阻器元件，所述第四电阻器元件具有被连接至所述第四阈值元件的所述输入端子的一端以及被供以所述参考电压的另一端。
25.根据权利要求24所述的接收电路，其中
所述第一峰值保持电路包括：
第一二极管，作为所述第一阈值元件，所述第一二极管具有被连接至所述次级线圈的一端的阳极以及被连接至所述比较器电路的所述第一输入端子的阴极，
所述第二峰值保持电路包括：
第二二极管，作为所述第二阈值元件，所述第二二极管具有被连接至所述次级线圈的另一端的阳极以及被连接至所述比较器电路的所述第二输入端子的阴极，所述第一底部保持电路包括：
第三二极管，作为所述第三阈值元件，所述第三二极管具有被连接至所述次级线圈的一端的阴极以及被连接至所述比较器电路的所述第三输入端子的阳极，并且
所述第二底部保持电路包括：
第四二极管，作为所述第四阈值元件，所述第四二极管具有被连接至所述次级线圈的另一端的阴极以及被连接至所述比较器电路的所述第四输入端子的阳极。
26.根据权利要求24或25所述的接收电路，其中
所述第一电阻器元件具有被连接至所述第一阈值元件的所述输出端子的一端以及被连接至所述第一阈值元件的所述输入端子的另一端，其中从所述次级线圈的所述中心抽头向所述第一电阻器元件的所述另一端提供作为所述参考电压的指定电压，并且
所述第二电阻器元件具有被连接至所述第二阈值元件的所述输出端子的一端以及被连接至所述第二阈值元件的所述输入端子的另一端，其中从所述次级线圈的所述中心抽头向所述第二电阻器元件的所述另一端提供作为所述参考电压的指定电压，
所述第三电阻器元件具有被连接至所述第三阈值元件的所述输入端子的一端以及被连接至所述第三阈值元件的所述输出端子的另一端，其中从所述次级线圈的所述中心抽头向所述第三电阻器元件的另一端提供作为所述参考电压的指定电压，并且
所述第四电阻器元件具有被连接至所述第四阈值元件的所述输入端子的一端以及被连接至所述第四阈值元件的所述输出端子的另一端，其中从所述次级线圈的所述中心抽头向所述第四电阻器元件的另一端提供作为所述参考电压的指定电压。
27.根据权利要求24至26中的任一项所述的接收电路，其中所述脉冲宽度放大器电路包括代替所述第一电容器元件至所述第四电容器元件的：
第三电容器元件，所述第三电容器元件被置于所述第一阈值元件的所述输出端子与所述第四阈值元件的所述输入端子之间；以及
第四电容器元件，所述第四电容器元件被置于所述第二阈值元件的所述输出端子与所述第三阈值元件的所述输入端子之间。
28.根据权利要求24至27中的任一项所述的接收电路，包括：
第一输入侧电容器元件，所述第一输入侧电容器元件被置于所述次级线圈的一端与所述第一阈值元件的所述输入端子之间；
第二输入侧电容器元件，所述第二输入侧电容器元件被置于所述次级线圈的另一端与所述第二阈值元件的所述输入端子之间；
第三输入侧电容器元件，所述第三输入侧电容器元件被置于所述次级线圈的一端与所述第三阈值元件的所述输出端子之间；以及
第四输入侧电容器元件，所述第四输入侧电容器元件被置于所述次级线圈的另一端与所述第四阈值元件的所述输出端子之间，其中
作为向所述次级线圈的所述中心抽头提供的所述指定电压的备选，所述第一阈值元件的所述输入端子、所述第二阈值元件的所述输入端子、所述第三阈值元件的所述输出端子和所述第四阈值元件的所述输出端子通过电阻器元件被供以作为参考电压的偏置电压。
29.根据权利要求28所述的接收电路，其中所述第一阈值元件的所述输入端子和所述第二阈值元件的所述输入端子被供以具有基本相同的电压电平的参考电压，并且所述第三阈值元件的所述输出端子和所述第四阈值元件的所述输出端子被供以具有基本相同的电压电平的参考电压。
30.根据权利要求28所述的接收电路，其中所述第一阈值元件的所述输入端子和所述第二阈值元件的输入端子以及所述第三阈值元件的所述输出端子和所述第四阈值元件的所述输出端子被供以具有不同电压电平的参考电压。
31.根据权利要求23至30中的任一项所述的接收电路，其中所述比较器电路包括：
第一差分放大器，所述第一差分放大器将所述第一保持信号的电压与所述第二保持信号的电压进行比较并且输出第一放大信号；
第二差分放大器，所述第二差分放大器将所述第三保持信号的电压与所述第四保持信号的电压进行比较并且输出第二放大信号；以及
第三差分放大器，所述第三差分放大器将所述第一放大信号的电压与所述第二放大信号的电压进行比较并且输出所述比较结果。
32.根据权利要求23至30中的任一项所述的接收电路，其中所述比较器电路包括：
第一差分放大器，所述第一差分放大器将所述第一保持信号的电压与所述第四保持信号的电压进行比较并且输出第一放大信号；
第二差分放大器，所述第二差分放大器将所述第二保持信号的电压与所述第三保持信号的电压进行比较并且输出第二放大信号；以及
第三差分放大器，所述第三差分放大器将所述第一放大信号的电压与所述第二放大信号的电压进行比较并且输出所述比较结果。
33.根据权利要求1至27中的任一项所述的接收电路，包括：
第一输入侧电容器元件，所述第一输入侧电容器元件被置于所述次级线圈的一端与所述脉冲宽度放大器电路之间；以及
第二输入侧电容器元件，所述第二输入侧电容器元件被置于所述次级线圈的另一端与所述脉冲宽度放大器电路之间，其中
作为向所述次级线圈的所述中心抽头提供的所述指定电压的备选，所述第一输入侧电容器元件与所述脉冲宽度放大器电路之间的节点以及所述第二输入侧电容器元件与所述脉冲宽度放大器电路之间的节点通过电阻器元件被供以作为参考电压的偏置电压。
34.根据权利要求33所述的接收电路，其中所述第一输入侧电容器元件与所述脉冲宽度放大器电路之间的所述节点和所述第二输入侧电容器元件与所述脉冲宽度放大器电路之间的所述节点被供以具有基本相同的电压电平的参考电压。
35.根据权利要求14至22中的任一项所述的接收电路，其中所述脉冲宽度放大器电路还包括用于积分的第一电阻器元件和第二电阻器元件，所述第一电阻器元件和所述第二电阻器元件分别被置于所述所述第一阈值电路与所述比较器电路之间以及所述第二阈值电路与所述比较器电路之间，并且与所述第一电容器元件和所述第二电容器元件形成积分器。
36.根据权利要求1至34中的任一项所述的接收电路，还包括：
积分器，所述积分器在所述脉冲宽度放大器电路与所述比较器电路之间。
37.根据权利要求1至34中的任一项所述的接收电路，还包括：
积分器，所述积分器在所述比较器电路的后续级中。
38.根据权利要求1至37中的任一项所述的接收电路，还包括：
接收缓冲器，所述接收缓冲器基于从所述比较器电路输出的所述比较结果重新产生所述发送信号中所包含的发送数据。
39.根据权利要求38所述的接收电路，其中所述接收缓冲器是迟滞比较器。
40.根据权利要求23至30中的任一项所述的接收电路，其中所述比较器电路包括：
第一差分放大器，所述第一差分放大器将所述第一保持信号的电压与所述第四保持信号的电压进行比较并且输出第一放大信号；
第二差分放大器，所述第二差分放大器将所述第二保持信号的电压与所述第三保持信号的电压进行比较并且输出第二放大信号；以及
RS锁存器电路，所述RS锁存器电路基于所述第一放大信号和所述第二放大信号重新产生并且输出所述发送信号中所包含的发送数据。
41.根据权利要求1至40中的任一项所述的接收电路，还包括：
第一保护二极管和第二保护二极管，所述第一保护二极管和所述第二保护二极管分别被置于所述次级线圈的两端。
42.一种接收电路的信号接收方法，所述接收电路在不同于输出发送信号的发送电路的电源系统中进行操作，并且通过交流耦合器件接收所述发送信号，在所述交流耦合器件处所述发送信号流过的初级线圈与具有中心抽头的次级线圈磁耦合，从外部端子向所述中心抽头提供指定电压，所述方法包括：
将在所述次级线圈两端出现的脉冲信号保持指定的时间段并且将所述信号分别输出为第一保持信号和第二保持信号；以及
将所述第一保持信号的电压与所述第二保持信号的电压进行比较并且输出比较结果。
CN201280023531.1A 2011-05-18 2012-04-05 接收电路及信号接收方法 Expired - Fee Related CN103563316B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011111615 2011-05-18
JP2011-111615 2011-05-18
PCT/JP2012/002403 WO2012157180A1 (ja) 2011-05-18 2012-04-05 受信回路及び信号受信方法

Publications (2)

Publication Number Publication Date
CN103563316A true CN103563316A (zh) 2014-02-05
CN103563316B CN103563316B (zh) 2016-05-04

Family

ID=47176535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280023531.1A Expired - Fee Related CN103563316B (zh) 2011-05-18 2012-04-05 接收电路及信号接收方法

Country Status (4)

Country Link
US (2) US9716440B2 (zh)
JP (1) JP5613833B2 (zh)
CN (1) CN103563316B (zh)
WO (1) WO2012157180A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9083441B2 (en) 2011-10-26 2015-07-14 Qualcomm Incorporated Impedance balancing for transmitter to receiver rejection
US20130259099A1 (en) 2012-03-30 2013-10-03 Qualcomm Incorporated Tunable notch filter using feedback through an existing feedback receiver
US8971219B2 (en) * 2012-03-30 2015-03-03 Qualcomm Incorporated Hybrid transformer based integrated duplexer for multi-band/multi-mode radio frequency (RF) front end
US9337905B2 (en) * 2013-07-01 2016-05-10 Texas Instruments Incorporated Inductive structures with reduced emissions and interference
JP6138074B2 (ja) * 2014-03-07 2017-05-31 三菱電機株式会社 信号伝達回路
JP6009719B2 (ja) * 2014-03-13 2016-10-19 三菱電機株式会社 信号伝達回路およびそれを備えた電力変換装置
JP6383607B2 (ja) * 2014-08-25 2018-08-29 ルネサスエレクトロニクス株式会社 受信装置、通信装置、及び通信方法
JP6468758B2 (ja) * 2014-08-27 2019-02-13 ルネサスエレクトロニクス株式会社 半導体装置
JP6447164B2 (ja) * 2015-01-22 2019-01-09 サンケン電気株式会社 パルス信号の伝達回路
JP6445883B2 (ja) 2015-01-30 2018-12-26 東芝メモリ株式会社 受信回路及び通信システム
JP6688986B2 (ja) * 2015-08-18 2020-04-28 パナソニックＩｐマネジメント株式会社 信号伝送回路
ITUB20153500A1 (it) 2015-09-09 2017-03-09 St Microelectronics Srl Procedimento per trasmettere potenza e dati attraverso una barriera di isolamento galvanico, sistema ed apparecchiatura corrispondenti
JP2017098334A (ja) * 2015-11-19 2017-06-01 ルネサスエレクトロニクス株式会社 半導体装置
US10491027B2 (en) * 2016-04-01 2019-11-26 Intel Corporation Wireless power transmission
CN106100682B (zh) * 2016-08-11 2018-07-10 广州金升阳科技有限公司 单路、多路信号隔离传输系统及全双工通信系统
IT201600088207A1 (it) * 2016-08-30 2018-03-02 St Microelectronics Srl Circuito di isolamento galvanico, sistema e procedimento corrispondenti
US10530177B2 (en) * 2017-03-09 2020-01-07 Cochlear Limited Multi-loop implant charger
JP7051649B2 (ja) 2018-09-07 2022-04-11 株式会社東芝 磁気結合装置及び通信システム
DE102018133519B3 (de) * 2018-12-21 2020-03-05 Automotive Lighting Reutlingen Gmbh Schutzschaltung, Schutzeinrichtung, Elektronische Vorrichtung und Verfahren zum Betreiben einer elektronischen Vorrichtung
WO2020142792A1 (en) * 2019-01-04 2020-07-09 The Trustees Of Columbia University In The City Of New York Circuits and methods for wake-up receivers
JP7257864B2 (ja) * 2019-04-22 2023-04-14 三菱電機株式会社 モータ駆動装置及び送風機器
CN110162498B (zh) * 2019-05-21 2020-10-09 京微齐力(北京)科技有限公司 可工作在不同电源电压下的lvds接收电路
WO2023162537A1 (ja) * 2022-02-28 2023-08-31 ローム株式会社 パルス受信回路、信号伝達装置、電子機器、車両

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262600B1 (en) * 2000-02-14 2001-07-17 Analog Devices, Inc. Isolator for transmitting logic signals across an isolation barrier
US7064442B1 (en) * 2003-07-02 2006-06-20 Analog Devices, Inc. Integrated circuit package device
US7113587B1 (en) * 2000-06-28 2006-09-26 Agere Systems Inc. Method and apparatus for non-disruptive telecommunication loop condition determination
CN101189786A (zh) * 2004-08-20 2008-05-28 阿纳洛格装置公司 利用微变压器的功率和信息信号传递

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61218210A (ja) 1985-03-25 1986-09-27 Stanley Electric Co Ltd アイソレ−トアンプ
US4823364A (en) * 1987-03-12 1989-04-18 The Boeing Company Receive coupler for binary data communication systems
US5838722A (en) * 1996-04-24 1998-11-17 Aeroflex, Inc. Monolithic transceiver including feedback control
US6873065B2 (en) 1997-10-23 2005-03-29 Analog Devices, Inc. Non-optical signal isolator
US20030042571A1 (en) * 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
DE60135067D1 (de) * 2000-06-28 2008-09-11 Agere Syst Guardian Corp Induktive Kopplung für Silizium-Datenzugriffsanordnung
WO2004100473A2 (en) 2003-04-30 2004-11-18 Analog Devices, Inc. Signal isolators using micro-transformers
US7302247B2 (en) 2004-06-03 2007-11-27 Silicon Laboratories Inc. Spread spectrum isolator
US8049573B2 (en) * 2004-06-03 2011-11-01 Silicon Laboratories Inc. Bidirectional multiplexed RF isolator
US7424060B2 (en) * 2004-11-19 2008-09-09 Potentia Semiconductor Inc. Transformer data coupler with high common mode immunity
US20110291702A1 (en) 2009-02-09 2011-12-01 Shunichi Kaeriyama Signal transmission system and signal transmission method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262600B1 (en) * 2000-02-14 2001-07-17 Analog Devices, Inc. Isolator for transmitting logic signals across an isolation barrier
US7113587B1 (en) * 2000-06-28 2006-09-26 Agere Systems Inc. Method and apparatus for non-disruptive telecommunication loop condition determination
US7064442B1 (en) * 2003-07-02 2006-06-20 Analog Devices, Inc. Integrated circuit package device
CN101189786A (zh) * 2004-08-20 2008-05-28 阿纳洛格装置公司 利用微变压器的功率和信息信号传递

Also Published As

Publication number Publication date
US20140085951A1 (en) 2014-03-27
JPWO2012157180A1 (ja) 2014-07-31
JP5613833B2 (ja) 2014-10-29
WO2012157180A1 (ja) 2012-11-22
US9716440B2 (en) 2017-07-25
US10187117B2 (en) 2019-01-22
US20170310236A1 (en) 2017-10-26
CN103563316B (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
CN103563316A (zh) 接收电路及信号接收方法
TWI621005B (zh) 產生調節式隔離供應電壓之方法及裝置
JP5375952B2 (ja) 半導体装置
JP5582134B2 (ja) 受信回路及び信号受信方法
US9761545B2 (en) Isolator and method of manufacturing isolator
CN103248335B (zh) 具有隔离阻障件的逻辑信号传输电路
TWI625617B (zh) 利用低數値電容器之積體高電壓隔離
CN102804619B (zh) 信号传输装置
CN102763387B (zh) 信号传递装置
US9948193B2 (en) Galvanically isolated DC-DC converter with bidirectional data transmission
US20130285465A1 (en) Transmitter circuit and semiconductor integrated circuit having the same
CN105763162B (zh) 串联耦接的功率放大器
JP5435029B2 (ja) 半導体装置及び信号伝達方法
IT201600088207A1 (it) Circuito di isolamento galvanico, sistema e procedimento corrispondenti
CN104038084B (zh) 整流电路
KR20080093915A (ko) 온칩 변압기 구성
US9606567B2 (en) Method and apparatus for providing electrical isolation
JP5499716B2 (ja) 半導体装置
JP5070511B2 (ja) インダクタ対の磁気結合を利用したシリアルデータ伝送装置
US20090322383A1 (en) Semiconductor device, signal transmitter, and signal transmission method
EP3032551B1 (en) Signal transfer device
US20240170205A1 (en) Micro-transformer for isolators
JP2014143427A (ja) 半導体装置
US20240146588A1 (en) Communication device
JP2024051586A (ja) 信号伝達装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160504

Termination date: 20190405