JP5387253B2 - トランス通信回路 - Google Patents

Description

本発明は、トランス通信回路に係り、特に、ＩＣ上に設けられたトランスを用いてデジタル信号の通信を行うトランス通信回路に関する。

従来、ＩＣ上のトランスを用いて信号伝送を行うトランス通信回路が知られている（例えば、特許文献１参照）。このトランス通信回路においては、トランスの一次側に矩形波が入力されると、その二次側にその入力矩形波の微分波形が現われる。この微分波形は、矩形波の電圧立ち上がり及び電圧立ち下がりに合わせて＋側の波形及び−側の波形が現われるものであると共に、入力される信号のハイ／ローに応じて＋側の波形と−側の波形との順序が入れ替わるものである。

上記のトランス通信回路においては、二次側に現われる矩形波の微分波形が＋側の波形であるのか或いは−側の波形であるのかが区別されると共に、＋側の波形及び−側の波形の何れの波形が先に現われるのかが判定される。そして、その判定結果に基づいて伝送すべき入力信号のハイ／ローが判別されて、信号の伝送が行われる。

米国特許第６，７２０，８１６号明細書

しかしながら、トランスの二次側に発生する微分波形のパルス幅が非常に小さいと、そのパルスの検出が困難となり、その結果として、＋側の波形及び−側の波形の何れの波形が先に現われるかの判定や入力信号のハイ／ローの判別が適切に行われなくなるおそれがある。

尚、二次側の波形パルスを安定的に検出するためには、そのパルス幅を広げるか、或いは、パルス検出を行うためのコンパレータを高速処理可能なものとすることが考えられる。しかし、パルス幅を広げるためには、一次側回路の時定数を大きくする必要があり、その結果として、インダクタンスを大きくかつ抵抗を小さくするためにトランスの規模を大きくせざるを得なくなってしまう。また、コンパレータを高速処理可能なものとすると、一般的にその消費電力が大きくなってしまう。従って、二次側に発生する波形パルスそのものを検出して入力信号伝送を行うことは適切でない。

本発明は、上述の点に鑑みてなされたものであり、トランスを大型化することなく簡易な構成で適切にデジタル信号の伝送を行うことが可能なトランス通信回路を提供することを目的とする。

上記の目的は、ＩＣ上に設けられたトランスを用いてデジタル信号の通信を行うトランス通信回路であって、前記トランスの一次側へ、電流の立ち上がりの変化率と立ち下がりの変化率とに差を設け、かつ、伝送すべきデジタル信号のレベルに応じて前記差を異ならせた信号を送信する送信手段と、前記トランスの二次側に発生するパルス波形を正側と負側とでそれぞれ独立して検波する検波手段と、前記検波手段により検波された正側の信号と負側の信号とを合成する合成手段と、前記合成手段により得られた信号に基づいてデジタル信号を復調する復調手段と、を備えるトランス通信回路により達成される。

この態様の発明において、トランスの一次側には、電流の立ち上がりの変化率と立ち下がりの変化率とに差を設けた信号が入力される。かかる信号がトランスの一次側に入力されると、その二次側に正側のパルスと負側のパルスとが現われるが、これらの正側のパルスと負側のパルスとの間にレベル差が生じる。本発明においては、トランス二次側のパルス波形の正側と負側とがそれぞれ独立して検波され、そして、それら検波後の信号が合成され、その合成された信号に基づいてデジタル信号が復調される。かかる構成によれば、二次側のパルス波形そのものを用いることなく、整流された検波信号を用いて元の入力デジタル信号の復調を行うことができるので、パルス幅を広げるために大型のトランスを用いることは不要であり、また、デジタル信号の復調を行ううえで高速対応の消費電力の大きいコンパレータを使用することは不要である。従って、本発明によれば、トランスを大型化することなく簡易な構成で適切にデジタル信号の伝送を行うことができる。

尚、上記したトランス通信回路において、前記検波手段における正側の信号が現われる正側端子と負側の信号が現われる負側端子との間に設けられた、両端子間の電位差を一定に維持させるための電圧安定化素子を備えることとすれば、二次側のパルス波形の電圧立ち上がり及び電圧立ち下がりを共に早くすることができ、デジタル信号の伝送遅延を解消させることができる。

この場合、前記電圧安定化素子は、キャパシタ、ツェナダイオード、又はダイオードであることとしてもよい。

また、前記電圧安定化素子は、前記正側端子と前記負側端子との間で直列接続された同じ容量を有する２つのキャパシタからなり、前記２つのキャパシタの接続点が前記合成手段の出力端子であることとしてもよい。かかる構成によれば、二次側の寄生容量により応答出力が遅延するのを防止することができる。

また、上記したトランス通信回路において、前記トランスは、一次側が互いに逆方向に配置されかつ二次側が互いに同方向に配置された２つのトランスからなることとしてもよい。かかる構成によれば、外部からトランスにノイズが印加される場合に２つのトランスでのノイズが相殺されるので、デジタル信号の伝送を行ううえで外部からのノイズ磁界の影響を回避することができる。

また、上記したトランス通信回路において、前記送信手段は、前記トランスの一次側へ電流の立ち上がり速度と立ち下がり速度とに差を設けた速度差信号を送信するものであって、伝送すべきデジタル信号のレベルに応じて、該デジタル信号のものよりも十分に高い周波数を有する伝送用キャリアが伝送される際の電流立ち上がりが電流立ち下がりよりも早い状態と、遅い状態と、を切り替える切替手段を有することとしてもよい。かかる構成によれば、伝送すべきデジタル信号のレベルに応じて、二次側の正側パルスのレベル及び負側パルスのレベルを切り替えることができるので、デジタル信号の復調を適切に行うことができる。

更に、上記したトランス通信回路において、前記送信手段は、前記トランスの一次側へ電流の立ち上がりレベルと立ち下がりレベルとに差を設けたレベル差信号を送信するものであって、伝送すべきデジタル信号のレベルに応じて、該デジタル信号のものよりも十分に高い周波数を有する伝送用キャリアが伝送される際の電流立ち上がりレベルが電流立ち下がりレベルよりも高い状態と、低い状態と、を切り替える切替手段を有することとしてもよい。かかる構成においても、伝送すべきデジタル信号のレベルに応じて、二次側の正側パルスのレベル及び負側パルスのレベルを切り替えることができるので、デジタル信号の復調を適切に行うことができる。

この場合、前記伝送用キャリアは、第１周波数を有する第１キャリアと、前記第１周波数の２倍である第２周波数を有しかつ電流立ち上がり又は電流立ち下がりが前記第１キャリアの電流立ち上がり及び電流立ち下がりと同期する第２キャリアと、からなることとしてもよい。

更に、前記伝送用キャリアは、互いに同一周波数を有すると共に、一方の立ち下がりが他方の立ち上がりに同期した第１及び第２キャリアからなることとしてもよい。

本発明によれば、トランスを大型化することなく簡易な構成で適切にデジタル信号の伝送を行うことができる。

本発明の第１実施例であるトランス通信回路の構成図である。 本実施例のトランス通信回路における各部の比較的短時間での電圧波形を表した図である。 本実施例のトランス通信回路における各部の比較的長時間での電圧波形を表した図である。 本発明の第２実施例であるトランス通信回路の要部構成図である。 本実施例のトランス通信回路における各部の比較的長時間での電圧波形を表した図である。 本発明の変形例であるトランス通信回路の要部構成図である。 本発明の第３実施例であるトランス通信回路の要部構成図である。 本発明の変形例であるトランス通信回路の要部構成図である。 本発明の第４実施例であるトランス通信回路の要部構成図である。 本発明の第５実施例であるトランス通信回路の要部構成図である。 本発明の変形例であるトランス通信回路の要部構成図である。 本発明の第６実施例であるトランス通信回路の要部構成図である。 本実施例のトランス通信回路における各部の比較的短時間での電圧波形を表した図である。 本発明の第７実施例であるトランス通信回路の要部構成図である。 本実施例のトランス通信回路における各部の比較的短時間での電圧波形を表した図である。

以下、図面を用いて、本発明に係るトランス通信回路の具体的な実施の形態について説明する。

図１は、本発明の第１実施例であるトランス通信回路２０の構成図を示す。図１に示す如く、本実施例のトランス通信回路２０は、シリコン基板などのＩＣ上に設けられたトランス２２を備えている。トランス２２は、ＩＣの絶縁体を挟んで配置された２個のコイルからなるマイクロトランスである。本実施例のトランス通信回路２０は、ＩＣ上のトランス２２を用いて高速にオン／オフするデジタル信号を伝送する回路である。

トランス２２の一次側には、そのトランス２２へ送信する送信信号を生成する送信回路２４が設けられている。送信回路２４は、２つのＯＲ回路２６，２８と、２つのＡＮＤ回路３０，３２と、を有している。ＯＲ回路２６，２８及びＡＮＤ回路３０，３２の一方の入力端子にはそれぞれ、伝送用キャリアが入力されている。この伝送用キャリアは、伝送すべきデジタル信号の周波数よりも十分に高い周波数を有している。ＡＮＤ回路３０及びＯＲ回路２８の他方の入力端子にはそれぞれ、伝送すべきデジタル信号が入力されている。また、ＯＲ回路２６及びＡＮＤ回路３２の他方の入力端子にはそれぞれ、インバータ３４を介して、伝送すべきデジタル信号の反転信号が入力されている。

ＯＲ回路２６の出力端子にはトランジスタＱ１のゲートが、また、ＡＮＤ回路３０の出力端子にはトランジスタＱ２のゲートが、それぞれ接続されている。トランジスタＱ１は、ソースが＋電源端子に接続されかつドレインが抵抗Ｒ１の一端に接続されたＰチャネルＦＥＴである。また、トランジスタＱ２は、ドレインが抵抗Ｒ１の他端に接続されかつソースが接地されたＮチャネルＦＥＴである。

また、ＯＲ回路２８の出力端子にはトランジスタＱ３のゲートが、また、ＡＮＤ回路３２の出力端子にはトランジスタＱ４のゲートが、それぞれ接続されている。トランジスタＱ３は、ソースが＋電源端子に接続されかつドレインが抵抗Ｒ２の一端に接続されたＰチャネルＦＥＴである。また、トランジスタＱ４は、ドレインが抵抗Ｒ２の他端に接続されかつソースが接地されたＮチャネルＦＥＴである。抵抗Ｒ１と抵抗Ｒ２とは、略同じ抵抗値（例えば２０ｋΩ）を有している。

抵抗Ｒ１の他端とトランジスタＱ２のドレインとの接続点、及び、抵抗Ｒ２の一端とトランジスタＱ３のドレインとの接続点には、トランジスタＱ５のゲート（ａ点）が接続されている。トランジスタＱ５は、ドレインがトランス２２の一次側端子の一方に接続されかつソースが接地されたＮチャネルＦＥＴである。トランス２２の一次側端子は、一方がダイオードＤ１のアノードに接続され、かつ、他方がダイオードＤ１のカソード及び＋電源端子に接続されている。すなわち、トランス２２の一次側端子間には、トランジスタＱ５のドレインから＋電源端子へ向かう方向を順方向とするダイオードＤ１が接続されている。

トランス２２の二次側端子は、一方（ｅ点）が接地されていると共に、他方（ｂ点）がダイオードＤ２のアノード及びダイオードＤ３のカソードに接続されている。ダイオードＤ２のカソード（ｃ点）には、キャパシタＣ１の一端が接続されていると共に、抵抗Ｒ３の一端が接続されている。ダイオードＤ３のアノード（ｄ点）には、キャパシタＣ２の一端が接続されていると共に、抵抗Ｒ４の一端が接続されている。キャパシタＣ１とキャパシタＣ２とは、略同じ容量（例えば１ｐＦ）を有している。また、抵抗Ｒ３と抵抗Ｒ４とは、略同じ抵抗値（例えば１ＭΩ）を有している。キャパシタＣ１の他端及びキャパシタＣ２の他端は共に、接地されている。また、抵抗Ｒ３の他端及び抵抗Ｒ４の他端（ｆ点）は共に、コンパレータ３６の非反転入力端子に接続されている。コンパレータ３６の反転入力端子は接地されている。コンパレータ３６の出力は、トランス通信回路２０の出力として扱われる。

次に、図２及び図３を参照して、本実施例のトランス通信回路２０の動作について説明する。図２は、本実施例のトランス通信回路２０における各部の比較的短時間での電圧波形を表した図を示す。また、図３は、本実施例のトランス通信回路２０における各部の比較的長時間での電圧波形を表した図を示す。

本実施例において、トランス通信回路２０の伝送すべきデジタル信号がオン（すなわちハイレベル）信号である時は、ＯＲ回路２８の出力がハイレベルでありかつＡＮＤ回路３２の出力がローレベルであるので、トランジスタＱ３，Ｑ４は共にオフされると共に、ＯＲ回路２６の出力及びＡＮＤ回路３０の出力が伝送用キャリアに応じたものとなるので、トランジスタＱ１，Ｑ２のゲートには伝送用キャリアが伝達される。

この際、伝送用キャリアがハイレベルであるときは、ＯＲ回路２６の出力がハイレベルとなるので、トランジスタＱ１がオフし、かつ、ＡＮＤ回路３０の出力がハイレベルとなるので、トランジスタＱ２がオンする。一方、伝送用キャリアがローレベルであるときは、ＯＲ回路２６の出力がローレベルとなるので、トランジスタＱ１がオンし、かつ、ＡＮＤ回路３０の出力がローレベルとなるので、トランジスタＱ２がオフする。すなわち、伝送すべきデジタル信号のオン時は、トランジスタＱ１，Ｑ２がインバータとして動作するので、トランジスタＱ５のゲートに伝送用キャリアが反転して伝えられる。

尚、このように伝達すべきデジタル信号がオンである時にトランジスタＱ５のゲートへ伝送用キャリアが反転して伝達される場合は、トランジスタＱ２のドレインとトランジスタＱ５のゲートとの間には抵抗が介在しない一方、トランジスタＱ１のドレインとトランジスタＱ５のゲートとの間に抵抗Ｒ１が介在するので、トランジスタＱ５のゲート電圧の立ち下がりが速やかに（短時間で）行われる一方、そのゲート電圧の立ち上がりが時間をかけてゆっくり行われ、ゲート電圧の立ち上がりに要する時間がゲート電圧の立ち下がりに要する時間に比べて長くなり、ゲート電圧の立ち上がり速度が立ち下がり速度に比べて遅くなる。

一方、トランス通信回路２０の伝達すべきデジタル信号がオフ（すなわちローレベル）信号である時は、ＯＲ回路２６の出力がハイレベルでありかつＡＮＤ回路３０の出力がローレベルであるので、トランジスタＱ１，Ｑ２は共にオフされると共に、ＯＲ回路２８の出力及びＡＮＤ回路３２の出力が伝送用キャリアに応じたものとなるので、トランジスタＱ３，Ｑ４のゲートには伝送用キャリアが伝達される。

この際、伝送用キャリアがハイレベルであるときは、ＯＲ回路２８の出力がハイレベルとなるので、トランジスタＱ３がオフし、かつ、ＡＮＤ回路３２の出力がハイレベルとなるので、トランジスタＱ４がオンする。一方、伝送用キャリアがローレベルであるときは、ＯＲ回路２８の出力がローレベルとなるので、トランジスタＱ３がオンし、かつ、ＡＮＤ回路３２の出力がローレベルとなるので、トランジスタＱ４がオフする。すなわち、伝送すべきデジタル信号のオフ時は、トランジスタＱ３，Ｑ４がインバータとして動作するので、トランジスタＱ５のゲートに伝送用キャリアが反転して伝えられる。

尚、このように伝達すべきデジタル信号がオフである時にトランジスタＱ５のゲートへ伝送用キャリアが反転して伝達される場合は、トランジスタＱ３のドレインとトランジスタＱ５のゲートとの間には抵抗が介在しない一方、トランジスタＱ４のドレインとトランジスタＱ５のゲートとの間に抵抗Ｒ２が介在するので、トランジスタＱ５のゲート電圧の立ち上がりが速やかに（短時間で）行われる一方、そのゲート電圧の立ち下がりが時間をかけてゆっくり行われ、ゲート電圧の立ち下がりに要する時間がゲート電圧の立ち上がりに要する時間に比べて長くなり、ゲート電圧の立ち下がり速度が立ち上がり速度に比べて遅くなる。

この点、伝送すべきデジタル信号のオン時は、トランジスタＱ５のオフからオンへの切り替えが、トランジスタＱ１がオンしかつトランジスタＱ２がオフし始めてから時間をかけて行われる一方、トランジスタＱ５のオンからオフへの切り替えが、トランジスタＱ１がオフしかつトランジスタＱ２がオンし始めてから直ちに行われる。一方、伝送すべきデジタル信号のオフ時は、トランジスタＱ５のオンからオフへの切り替えが、トランジスタＱ３がオフしかつトランジスタＱ４がオンし始めてから時間をかけて行われる一方、トランジスタＱ５のオフからオンへの切り替えが、トランジスタＱ３がオンしかつトランジスタＱ４がオフし始めてから直ちに行われる。

このように、本実施例においては、伝送すべきデジタル信号のオン／オフに応じて、トランジスタＱ５のゲート電圧の立ち上がり速度と立ち下がり速度とに差を設けることができる。具体的には、伝送すべきデジタル信号がオンである時はトランジスタＱ５のゲート電圧の立ち上がり速度が立ち下がり速度よりも遅くなるように両速度に差を設けた信号（速度差信号）を生成し、また、伝送すべきデジタル信号がオフである時はトランジスタＱ５のゲート電圧の立ち下がり速度が立ち上がり速度よりも遅くなるように両速度に差を設けた信号（速度差信号）を生成することができる（図２におけるａ点電位参照）。このため、伝送すべきデジタル信号のオン／オフに応じて、トランス２２の一次側に流れる電流の立ち上がり速度と立ち下がり速度とを互いに異ならせることができ、具体的には、伝送すべきデジタル信号がオンである時はその電流の立ち上がり速度が立ち下がり速度よりも遅くなるように両速度に差を設けた信号を生成し、また、伝送すべきデジタル信号がオフである時はその電流の立ち下がり速度が立ち上がり速度よりも遅くなるように両速度に差を設けた信号を生成することができる。

本実施例のトランス通信回路２０において、上記の如く生成された信号がトランス２２の一次側に入力されると、トランス２２の二次側にその入力信号の状態に応じたパルス状の波形電圧が発生する。具体的には、トランス２２の一次側に流れる電流が立ち上がった際にはトランス２２の二次側（ｅ点を基準にしてｂ点）に負側のパルス波形が発生し、一方、トランス２２の一次側に流れる電流が立ち下がった際にはトランス２２の二次側（ｅ点を基準にしてｂ点）に正側のパルス波形が発生する。

そして、これら正側のパルス波形と負側のパルス波形とは、伝送すべきデジタル信号が同じ状況にあれば、ピークレベルについて非対称である。具体的には、伝送すべきデジタル信号がオフである時は、正側のピークレベルが比較的小さくかつ負側のピークレベルが比較的大きくなるので、負側波形が正側波形に比して優性になる一方、伝送すべきデジタル信号がオンである時は、正側のピークレベルが比較的大きくかつ負側のピークレベルが比較的小さくなるので、正側波形が負側波形に比して優性になる（図２におけるｂ点電位参照）。

トランス通信回路２０において、トランス２２の二次側端子（ｂ点）に接続するダイオードＤ２、キャパシタＣ１、及び抵抗Ｒ３は、その二次側端子（ｂ点）に生ずる正側波形を取り出す正側検波回路を構成すると共に、その二次側端子（ｂ点）に接続するダイオードＤ３、キャパシタＣ２、及び抵抗Ｒ４は、その二次側端子（ｂ点）に生ずる負側波形を取り出す負側検波回路を構成する。

上記の正側検波回路では、ｅ点を基準にしてｂ点に生ずる波形が正側波形である場合にのみ、ダイオードＤ２が導通してキャパシタＣ１にその正側波形のピーク電圧が充電される。正側波形のピークレベルが比較的小さいときは、キャパシタＣ１の電圧があまり上昇しないので、ｃ点電位は基準電圧近傍の値となるが、正側波形のピークレベルが比較的大きいときは、キャパシタＣ１の電圧が上昇するので、ｃ点電位は基準電圧に比べて正側へ大きくなる。尚、その正側波形のピークレベルが小さくなると、キャパシタＣ１から抵抗Ｒ３を通して放電が行われることで、キャパシタＣ１の電圧が低下してｃ点電位が基準電圧へ向けて低下する。

また、上記の負側検波回路では、ｅ点を基準にしてｂ点に生ずる波形が負側波形である場合にのみ、ダイオードＤ３が導通してキャパシタＣ２にその負側波形のピーク電圧が充電される。負側波形のピークレベルが比較的小さいときは、キャパシタＣ２の電圧があまり上昇しないので、ｄ点電位は基準電圧近傍の値となるが、負側波形のピークレベルが比較的大きいときは、キャパシタＣ２の電圧が上昇するので、ｄ点電位は基準電圧に比べて負側へ大きくなる。尚、その負側波形のピークレベルが小さくなると、キャパシタＣ２から抵抗Ｒ４を通して放電が行われることで、キャパシタＣ２の電圧が低下してｄ点電位が基準電圧へ向けて上昇する。

正側のパルス波形と負側のパルス波形とのうち何れの波形が優性であるかを判定するうえでは、両パルス波形のレベル高さを比較すればよく、具体的には、両パルス波形の電圧の絶対値の差を演算してその差が正値であるか負値であるかの判定を行うこととすればよい。その差が正値であれば、正側パルス波形のレベルが負側パルス波形のレベルに比して高く、正側パルス波形が優性になり、その差が負値であれば、負側パルス波形のレベルが正側パルス波形のレベルに比して高く、負側パルス波形が優性になる。

そこで、トランス通信回路２０において、上記した正側検波回路及び負側検波回路は、トランス２２の二次側とコンパレータ３６との間で互いに直列に配置されており、両検波回路の出力は抵抗Ｒ３，Ｒ４を用いて合成されて加算されている。尚、両検波回路の出力は互いに正負逆方向の値である。このため、上記の如く両検波回路の出力加算は、両パルス波形の電圧の絶対値の差をとっていることと等価になる。従って、抵抗Ｒ３と抵抗Ｒ４との間すなわちコンパレータ３６の非反転入力端子に、正側検波回路の出力である正側パルス波形と負側検波回路の出力である負側パルス波形とのレベル差に応じた信号が現れる。

コンパレータ３６は、非反転入力端子に現われる信号の電圧レベルを、反転入力端子に現われる基準電圧（具体的には接地電圧＝０ボルト）と比較して、伝送すべきデジタル信号を復調する。具体的には、上記比較の結果、信号の電圧レベルが基準電圧以上であるときはハイレベル信号を出力し、一方、信号の電圧レベルが基準電圧未満であるときはローレベル信号を出力する。

このように、本実施例においては、トランス２２の二次側に、伝送すべきデジタル信号のオン／オフに応じてピークレベル（高さ）の大小が変化する正側のパルス波形と負側のパルス波形とをそれぞれ別個独立に発生させると共に、それらトランス２２の二次側に発生する正側のパルス波形と負側のパルス波形とをそれぞれ別個独立に安定的に検波してそれら正負のパルスの各検波結果の比較結果に基づいてデジタル信号を復調することができる。従って、本実施例のトランス通信回路２０によれば、入力側から出力側へデジタル信号の伝送を行うことが可能となっている。

尚、本実施例のトランス通信回路２０において、デジタル信号の復調を行うコンパレータ３６へ入力される入力信号は、トランス２２の二次側端子に発生するような高速なパルス信号自体ではなく、キャパシタＣ１，Ｃ２で正負それぞれ別個独立に整流した電位レベルの和であるレベル信号である。このため、デジタル信号を復調するうえで、高速なパルスに応答する消費電力の大きいコンパレータを用いることは不要であり、低速対応の消費電力の小さいコンパレータを用いれば十分である。また、トランス２２の小型化によってその二次側に発生するパルスの幅を短くしても、コンパレータ３６には上記のレベル信号が入力されるので、デジタル信号の復調を適切に行うことが可能である。この点、パルス幅を広げるために時定数を大きく（すなわちインダクタンスを大きくかつ抵抗を小さく）した大型のトランスを用いることは不要である。

従って、本実施例のトランス通信回路２０によれば、トランス２２を大型化することなく簡易かつ低廉な構成で適切にデジタル信号の伝送を行うことが可能となっていると共に、デジタル信号の伝送を行ううえで消費電力が過大となるのを防止することが可能となっている。

尚、上記の第１実施例においては、送信回路２４が特許請求の範囲に記載した「送信手段」に、ダイオードＤ２とキャパシタＣ１と抵抗Ｒ３とからなる正側検波回路、及び、ダイオードＤ３とキャパシタＣ２と抵抗Ｒ４とからなる負側検波回路が特許請求の範囲に記載した「検波手段」に、抵抗Ｒ３と抵抗Ｒ４とを直列接続した回路が特許請求の範囲に記載した「合成手段」に、コンパレータ３６が特許請求の範囲に記載した「復調手段」に、ＯＲ回路２６とＡＮＤ回路３０とトランジスタＱ１，Ｑ２とからなる回路、及び、ＯＲ回路２８とＡＮＤ回路３２とトランジスタＱ３，Ｑ４とからなる回路が特許請求の範囲に記載した「切替手段」に、それぞれ相当している。

尚、上記の第１実施例においては、トランス２２の二次側の一端を接地して基準点とし０ボルトを基準電圧としたが、本発明はこれに限定されるものではなく、その基準点や基準電圧を回路構成に従って変更することが可能である。例えば、５ボルト単電源のコンパレータ３６を用いる場合は、基準電圧を２．５ボルトとしてもよい。また、トランス２２の二次側の一端に基準電圧を印加することなくすなわちその一端を接地固定することなく、ｃ点、ｄ点、又はｆ点に基準電圧を印加してトランス通信回路を動作させることも可能である。

上記した第１実施例では、トランス２２の二次側に発生する正側のパルス波形がレベルの小さい状態からレベルの大きい状態へ移行したとき、すなわち、トランス２２の二次側に発生する負側のパルス波形がレベルの大きい状態からレベルの小さい状態へ移行したときは、ダイオードＤ２を通したキャパシタＣ１の充電が行われるため、ｃ点電位は速やかに上昇してそのｃ点電位の立ち上がり時間は比較的短くなるが、一方、ｄ点電位はキャパシタＣ２の容量と抵抗Ｒ３，Ｒ４の抵抗値とからなる時定数に応じた時間をかけて基準電位へ向けて上昇するため、そのｄ点電位の（正側への）立ち上がり時間は比較的長くなる。また、トランス２２の二次側に発生する正側のパルス波形がレベルの大きい状態からレベルの小さい状態へ移行したとき、すなわち、トランス２２の二次側に発生する負側のパルス波形がレベルの小さい状態からレベルの大きい状態へ移行したときは、ｃ点電位はキャパシタＣ１の容量と抵抗Ｒ３，Ｒ４の抵抗値とからなる時定数に応じた時間をかけて基準電位へ向けて低下するため、そのｃ点電位の立ち下がり時間は比較的長くなるが、一方、ダイオードＤ３を通したキャパシタＣ２の充電が行われるため、ｄ点電位は速やかに低下してそのｄ点電位の（負側への）立ち下がり時間は比較的短くなる。このため、デジタル信号を入力側から出力側へ伝送する際、検波回路として正側波形（ｃ点）と負側波形（ｄ点）とを合成した波形（ｆ点）が基準電圧（＝０ボルト）を境界にして反転するまでの時間は比較的長くなり、そのデジタル信号の伝達は比較的遅くなってしまう。

かかる不都合を解決するうえでは、抵抗Ｒ３，Ｒ４の抵抗値を小さくしてＲＣ回路の時定数を小さくすることが考えられるが、この手法では、デジタル信号の伝達の応答性は良好となる一方で、出力の振幅が小さくなる結果として信号の誤検出が生じ易くなると共に、消費電力の増大が招来してしまう。

そこで、本発明の第２実施例は、デジタル信号の誤検出を生じさせることなくまた消費電力の増大を招くことなく、デジタル信号の伝送遅延を解消させることを特徴としている。

図４は、本発明の第２実施例であるトランス通信回路１００の要部構成図を示す。尚、図４において、上記図１に示すトランス通信回路２０の構成と同一の部分については、同一の符号を付してその説明を省略又は簡略する。また、図５は、本実施例のトランス通信回路１００における各部の比較的長時間での電圧波形を表した図を示す。

本実施例のトランス通信回路１００において、ダイオードＤ２のカソード（ｃ点）には、キャパシタＣ１の一端及び抵抗Ｒ３の一端が接続されていると共に、キャパシタＣ３の一端が接続されている。また、ダイオードＤ３のアノード（ｄ点）には、キャパシタＣ２の一端及び抵抗Ｒ４の一端が接続されていると共に、上記キャパシタＣ３の他端が接続されている。すなわち、ダイオードＤ２のカソードとダイオードＤ３のアノードとの間には、キャパシタＣ３が介在されている。キャパシタＣ３は、キャパシタＣ１，Ｃ２の容量に比べて十分に大きな容量を有している。

上記したトランス通信回路１００の構成において、キャパシタＣ３の存在に起因して、ｃ点とｄ点との間の電位差は、常時ほぼ一定に維持される。このため、トランス２２の二次側に発生する正側のパルス波形がレベルの小さい状態からレベルの大きい状態へ移行したとき、すなわち、トランス２２の二次側に発生する負側のパルス波形がレベルの大きい状態からレベルの小さい状態へ移行したとき、ｃ点電位は正側へ速やかに上昇するが、この際は、キャパシタＣ３を通してｄ点電位が引き上げられるので、ｄ点電位の正側への立ち上がり時間が上記第１実施例のトランス通信回路２０のものと比較して短くなる。また、トランス２２の二次側に発生する正側のパルス波形がレベルの大きい状態からレベルの小さい状態へ移行したとき、すなわち、トランス２２の二次側に発生する負側のパルス波形がレベルの小さい状態からレベルの大きい状態へ移行したとき、ｄ点電位は負側へ速やかに低下するが、この際は、キャパシタＣ３を通してｃ点電位が引き下げられるので、ｃ点電位の立ち下がり時間が上記第１実施例のトランス通信回路２０のものと比較して短くなる（図５参照）。

従って、本実施例のトランス通信回路１００によれば、ｃ点とｄ点との間にキャパシタＣ１，Ｃ２の容量に比べて十分に大きな容量を有するキャパシタＣ３が設けられているので、デジタル信号を入力側から出力側へ伝送する際、検波回路として正側波形（ｃ点）と負側波形（ｄ点）とを合成した波形（ｆ点）が基準電圧（＝０ボルト）を境界にして反転するまでの時間を短くすることができ、デジタル信号の伝達遅延を解消させることができる。この点、デジタル信号の伝達遅延を解消させるうえでＲＣ回路の時定数を小さくすることは不要であるので、デジタル信号の誤検出を防止することができると共に、消費電力の増加を防止することができる。従って、本実施例によれば、デジタル信号の誤検出を生じさせることなくまた消費電力の増大を招くことなく、デジタル信号の伝送遅延を解消させることが可能となっている。

尚、上記の第２実施例においては、キャパシタＣ３が特許請求の範囲に記載した「電圧安定化素子」に相当している。

ところで、上記の第２実施例は、ｃ点とｄ点との間の電位差をほぼ一定に維持させる電圧安定化素子としてキャパシタＣ３を用いたトランス通信回路１００の例であるが、本発明はこれに限定されるものではなく、図６（Ａ）に示す如くツェナダイオードＤ４を用いたトランス通信回路１１０を適用することとしてもよいし、また、図６（Ｂ）に示す如く直列接続された複数のダイオードＤ５を用いたトランス通信回路１２０を適用することとしてもよい。

ツェナダイオードＤ４では、両端にツェナ電圧以上の逆電圧がかかると急激に電流が流れて、両端間が略一定の電圧となる。従って、ツェナダイオードＤ４のアノードをｄ点（すなわちダイオードＤ３のアノード）に接続しかつツェナダイオードＤ４のカソードをｃ点（すなわちダイオードＤ２のカソード）に接続することとすれば、ｃ点とｄ点との間の電位差をほぼ一定に維持させることができ、その結果として、上記の第２実施例と同様の効果を得ることができる。この場合には、ツェナダイオードＤ４が特許請求の範囲に記載した「電圧安定化素子」に相当する。

また、一つのダイオードＤ５では、両端に一定電圧（Ｓｉでは約０．６ボルト）以上の順方向電圧がかかると急激に電流が流れて、両端間が略一定の電圧となる。従って、複数のダイオードＤ５を直列接続したうえで、ダイオードＤ５のアノードをｃ点（すなわちダイオードＤ２のカソード）に接続しかつダイオードＤ５のカソードをｄ点（すなわちダイオードＤ３のアノード）に接続することとすれば、ｃ点とｄ点との間の電位差をダイオードＤ５の一定の順方向電圧の直列数倍の電圧に維持させることができ、その結果として、上記の第２実施例と同様の効果を得ることができる。この場合には、ダイオードＤ５が特許請求の範囲に記載した「電圧安定化素子」に相当する。

尚、ＩＣ上のトランス２２の結合度は小さいので、その二次側に電圧安定化素子が設けられていても、短絡電流は制限され、大きな電流は流れない。

上記した第１実施例や第２実施例では、コンパレータ３６の非反転入力端子（ｆ点）と接地端子（ｅ点）との間に寄生容量が存在すると、その寄生容量と抵抗Ｒ３，Ｒ４とがローパスフィルタを構成するので、デジタル信号の伝達の応答性が悪化する事態が生じ得る。そこで、本発明の第３実施例は、周波数特性を改善してデジタル信号の伝達の応答性を良好とすることを特徴としている。

図７（Ａ）は、本発明の第３実施例であるトランス通信回路１３０の要部構成図を示す。尚、図７（Ａ）において、上記図１及び図４に示すトランス通信回路２０，１００の構成と同一の部分については、同一の符号を付してその説明を省略又は簡略する。

図７（Ａ）に示すトランス通信回路１３０において、抵抗Ｒ３には並列にキャパシタＣ３ａが接続されていると共に、抵抗Ｒ４には並列にキャパシタＣ３ｂが接続されている。キャパシタＣ３ａとキャパシタＣ３ｂとは、互いに同じ容量を有している。すなわち、ｃ点とｄ点との間には、互いに容量の同じキャパシタＣ３ａ，Ｃ３ｂが直列接続されていると共に、それらキャパシタＣ３ａとキャパシタＣ３ｂとの接続点はｆ点（すなわち、コンパレータ３６の非反転入力端子）に接続されている。言い換えれば、上記した第２実施例のトランス通信回路１００における電圧安定化素子としてのキャパシタＣ３が等分に分割されて抵抗Ｒ３，Ｒ４と並列に接続される。

かかるトランス通信回路１３０においては、上記した第２実施例のトランス通信回路１００と同様に、トランス２２の二次側におけるｃ点とｄ点との間の電位差が略一定に維持されるので、ｃ点電位の立ち下がりがｄ点電位の負側への立ち下がりに追従して速やかに行われ、かつ、ｄ点電位の正側への立ち上がりがｃ点電位の立ち上がりに追従して速やかに行われて、デジタル信号の伝達遅延を解消させることができる。また、ｅ点とｆ点との間の寄生容量と抵抗Ｒ３，Ｒ４とからなるローパスフィルタが構成されなくなるので、トランス２２の二次側における周波数特性が改善されて、デジタル信号の伝達の応答性を向上させて、この点でも、デジタル信号の伝達遅延を解消させることができる。

尚、上記の第３実施例においては、キャパシタＣ３ａ，Ｃ３ｂが特許請求の範囲に記載した「電圧安定化素子」に相当している。

ところで、上記の第３実施例は、ｃ点とｄ点との間に、抵抗Ｒ３に並列接続させたキャパシタＣ３ａ及び抵抗Ｒ４に並列接続させたキャパシタＣ３ｂを直列接続させたトランス通信回路１３０の例であるが、本発明はこれに限定されるものではなく、図７（Ｂ）に示す如くｃ点とｄ点との間に複数のツェナダイオードＤ４ａ，Ｄ４ｂを直列接続させたトランス通信回路１４０を適用することとしてもよいし、また、図７（Ｃ）に示す如くｃ点とｄ点との間に複数のダイオードＤ５ａ，Ｄ５ｂを直列接続させたトランス通信回路１５０を適用することとしてもよい。

図７（Ｂ）に示すトランス通信回路１４０において、ｃ点とｄ点との間には、複数（偶数個であればよい。；本実施例では２個）のツェナダイオードＤ４ａ，Ｄ４ｂが直列接続されていると共に、それらツェナダイオードＤ４ａとツェナダイオードＤ４ｂとの接続点はｆ点（すなわち、コンパレータ３６の非反転入力端子）に接続されている。ツェナダイオードＤ４ａとツェナダイオードＤ４ｂとは、互いに同じ性質のダイオードであり、ｆ点を境界にして等分に分割されるように配置されている。ツェナダイオードＤ４ａのカソードはｃ点に接続されており、ツェナダイオードＤ４ｂのアノードはｄ点に接続されており、更に、ツェナダイオードＤ４ａのアノードとツェナダイオードＤ４ｂのカソードとはｆ点に接続されている。

かかるトランス通信回路１４０においては、上記したトランス通信回路１１０と同様に、トランス２２の二次側におけるｃ点とｄ点との間の電位差を略一定に維持させることができるので、ｃ点電位の立ち下がりがｄ点電位の負側への立ち下がりに追従して速やかに行われ、かつ、ｄ点電位の正側への立ち上がりがｃ点電位の立ち上がりに追従して速やかに行われて、デジタル信号の伝達遅延を解消させることができる。また、ｅ点とｆ点との間の寄生容量と抵抗Ｒ３，Ｒ４とからなるローパスフィルタが構成されなくなるので、トランス２２の二次側における周波数特性が改善されて、デジタル信号の伝達の応答性を向上させて、この点でも、デジタル信号の伝達遅延を解消させることができる。この場合には、ツェナダイオードＤ４ａ，Ｄ４ｂが特許請求の範囲に記載した「電圧安定化素子」に相当する。

また、図７（Ｃ）に示すトランス通信回路１５０において、ｃ点とｄ点との間には、複数（偶数個であればよい。；本実施例では４個）のダイオードＤ５ａ，Ｄ５ｂが直列接続されていると共に、それらダイオードＤ５ａとダイオードＤ５ｂとの接続点はｆ点（すなわち、コンパレータ３６の非反転入力端子）に接続されている。ダイオードＤ５ａとダイオードＤ５ｂとはそれぞれ、互いに同じ性質の２つのダイオードであり、ｆ点を境界にして等分に分割されるように配置されている。ダイオードＤ５ａのアノードはｃ点に接続されており、ダイオードＤ５ｂのカソードはｄ点に接続されており、更に、ダイオードＤ５ａのカソードとダイオードＤ５ｂのアノードとはｆ点に接続されている。

かかるトランス通信回路１５０においては、上記したトランス通信回路１２０と同様に、トランス２２の二次側におけるｃ点とｄ点との間の電位差を略一定に維持させることができるので、ｃ点電位の立ち下がりがｄ点電位の負側への立ち下がりに追従して速やかに行われ、かつ、ｄ点電位の正側への立ち上がりがｃ点電位の立ち上がりに追従して速やかに行われて、デジタル信号の伝達遅延を解消させることができる。また、ｅ点とｆ点との間の寄生容量と抵抗Ｒ３，Ｒ４とからなるローパスフィルタが構成されなくなるので、トランス２２の二次側における周波数特性が改善されて、デジタル信号の伝達の応答性を向上させて、この点でも、デジタル信号の伝達遅延を解消させることができる。この場合には、ダイオードＤ５ａ，Ｄ５ｂが特許請求の範囲に記載した「電圧安定化素子」に相当する。

尚、図７（Ｂ）に示すトランス通信回路１４０及び図７（Ｃ）に示すトランス通信回路１５０においては、図１等に示す抵抗Ｒ３，Ｒ４を省略することができる。

また、図７（Ａ）に示すトランス通信回路１３０においては、キャパシタＣ３ａ，Ｃ３ｂがキャパシタＣ１，Ｃ２に対して十分に大きな容量を有しているとすると、ｃ点とｄ点とｆ点とは交流的には接続されていることとなる。このため、図８（Ａ）に示す、トランス通信回路１３０のキャパシタＣ１，Ｃ２に代えてｅ点とｆ点との間にキャパシタＣ１０を接続したトランス通信回路１６０においても、トランス通信回路１３０と同様の効果を得ることが可能である。また、同様に、図８（Ｂ）に示す、トランス通信回路１４０のキャパシタＣ１，Ｃ２に代えてｅ点とｆ点との間にキャパシタＣ１０を接続したトランス通信回路１７０においても、トランス通信回路１４０と同様の効果を得ることが可能である。更に、同様に、図８（Ｃ）に示す、トランス通信回路１５０のキャパシタＣ１，Ｃ２に代えてｅ点とｆ点との間にキャパシタＣ１０を接続したトランス通信回路１８０においても、トランス通信回路１５０と同様の効果を得ることが可能である。

上記した第１〜第３実施例では、ＩＣ上に一つのトランス２２が設けられる。これに対して、本発明の第４実施例においては、ＩＣ上に２つのトランス２０２，２０４が設けられる。

図９（Ａ）は、本発明の第４実施例であるトランス通信回路２００の要部構成図を示す。尚、図９（Ａ）において、上記図１及び図４に示すトランス通信回路２０，１００の構成と同一の部分については、同一の符号を付してその説明を省略又は簡略する。

図９（Ａ）に示すトランス通信回路２００は、ＩＣ上に設けられた２個のトランス２０２，２０４を備えている。以下、適宜、トランス２０２を第１トランス２０２と、トランス２０４を第２トランス２０４と、それぞれ称す。トランス２０２，２０４は、互いに共通の構造を有しており、巻数の同じコイルを有している。トランス２０２，２０４は、一次側が互いに逆方向に配置され、かつ、二次側が互いに同じ方向に配置されたものとなっている。第１トランス２０２の二次側端子は、一方（ｅ点）が接地されていると共に、他端がダイオードＤ１０のアノードに接続されている。ダイオードＤ１０のカソードには、キャパシタＣ１の一端及び抵抗Ｒ３の一端が接続されている。キャパシタＣ１の他端は接地されている。また、抵抗Ｒ３の他端は、コンパレータ３６の非反転入力端子に接続されている。

また、第２トランス２０４の二次側端子は、一方がキャパシタＣ２の一端及び抵抗Ｒ４の一端が接続されていると共に、他端がダイオードＤ１１のアノードに接続されている。キャパシタＣ２の他端は接地されている。抵抗Ｒ４の他端は、コンパレータ３６の非反転入力端子に接続されている。また、ダイオードＤ１１のカソードは接地されている。

上記したトランス通信回路２００において、トランス２０２，２０４の一次側に信号が入力されると、トランス２０２，２０４の二次側にその入力信号の状態に応じたパルス状の波形が発生する。この際、トランス２０２，２０４の二次側にはそれぞれ、互いに逆向きの電圧が発生する。具体的には、トランス２０２，２０４の一次側に流れる電流が立ち上がった際には第２トランス２０４の二次側に負側のパルス波形が発生し、一方、トランス２０２，２０４の一次側に流れる電流が立ち下がった際には第１トランス２０２の二次側に正側のパルス波形が発生する。これら第１トランス２０２による正側のパルス波形と第２トランス２０４による負側のパルス波形とは、ピークレベルについて非対象である。具体的には、伝送すべきデジタル信号がオンである時は、正側のピークレベルが比較的大きくかつ負側のピークレベルが比較的小さくなるので、正側波形が負側波形に比して優性になる一方、伝送すべきデジタル信号がオフである時は、正側のピークレベルが比較的小さくかつ負側のピークレベルが比較的大きくなるので、負側波形が正側波形に比して優性になる。

上記の正側波形は、ダイオードＤ１０、キャパシタＣ１、及び抵抗Ｒ３からなる正側検波回路により検波され、また、上記の負側波形は、ダイオードＤ１１、キャパシタＣ２、及び抵抗Ｒ４からなる負側検波回路により検波される。そして、両検波回路の出力は、抵抗Ｒ３，Ｒ４を用いて合成された後に、コンパレータ３６の非反転入力端子に入力される。

このように、本実施例においては、トランス２０２，２０４の二次側に、伝送すべきデジタル信号のオン／オフに応じてピークレベル（高さ）の大小が変化する正側のパルス波形と負側のパルス波形とをそれぞれ別個に発生させると共に、それらトランス２０２，２０４の二次側に発生する正側のパルス波形と負側のパルス波形とをそれぞれ別個独立に安定的に検波してそれら正負のパルスの各検波結果の比較結果に基づいてデジタル信号を復調することができる。従って、本実施例のトランス通信回路２００においても、入力側から出力側へデジタル信号の伝送を行うことが可能となっている。

また、本実施例のトランス通信回路２００においても、デジタル信号の復調を行うコンパレータ３６へ入力される入力信号は、トランス２０２，２０４の二次側端子に発生するような高速なパルス信号自体ではなく、キャパシタＣ１，Ｃ２で正負それぞれ別個独立に整流した電位レベルの和であるレベル信号であるので、トランス２０２，２０４を大型化することなく簡易かつ低廉な構成で適切にデジタル信号の伝送を行うことが可能となっていると共に、デジタル信号の伝送を行ううえで消費電力が過大となるのを防止することが可能となっている。

更に、本実施例のトランス通信回路２００においては、トランス２０２，２０４について二次側の空間的な配置が互いに同じであるので、外部からトランス２０２，２０４へノイズ磁界が印加された際に、トランス２０２，２０４の二次側に互いに同じノイズ電圧が発生する。この場合、ｃ点及びｄ点には、絶対値が同じである正負逆向きのノイズ電圧が現われる。このため、ｃ点電位とｄ点電位とを抵抗Ｒ３，Ｒ４により合成した波形（ｆ点）は、上記のノイズ電圧がキャンセルされたものとなる。従って、本実施例のトランス通信回路２００によれば、デジタル信号の伝送を行ううえで外部からのノイズ磁界をキャンセルすることができるので、デジタル信号の誤検出・誤伝送を防止することが可能となっている。

ところで、上記の第４実施例は、２個のトランス２０２，２０４を一次側で直列接続させたトランス通信回路２００の例であるが、本発明はこれに限定されるものではなく、図９（Ｂ）に示す如く２個のトランス２１２，２１４を一次側で並列接続させたトランス通信回路２１０を適用することとしてもよい。

図９（Ｂ）に示すトランス通信回路２１０は、ＩＣ上に設けられた２個のトランス２１２，２１４を備えている。トランス２１２，２１４は、互いに共通の構造を有しており、巻数の同じコイルを有している。トランス２１２，２１４は、一次側が互いに逆方向に配置され、かつ、二次側が互いに同じ方向に配置されたものとなっている。トランス２１２の二次側端子は、一方（ｅ点）が接地されていると共に、他端がダイオードＤ１０のアノードに接続されている。また、トランス２１４の二次側端子は、一方がキャパシタＣ２の一端及び抵抗Ｒ４の一端が接続されていると共に、他端がダイオードＤ１１のアノードに接続されている。かかるトランス通信回路２１０においても、上記第４実施例のトランス通信回路２００と同様の動作を行うので、同様の効果を得ることが可能である。

上記した第１〜第４実施例では、トランス通信回路の出力として、合成電圧と基準電圧とを比較して波形整形を行うコンパレータ３６の出力を用いることとしている。これに対して、本発明の第５実施例においては、上記のコンパレータ３６に代えてトランジスタＱ１０を用いる。

図１０（Ａ）は、本発明の第５実施例であるトランス通信回路２２０の要部構成図を示す。尚、図１０（Ａ）において、上記図１及び図４に示すトランス通信回路２０，１００の構成と同一の部分については、同一の符号を付してその説明を省略又は簡略する。

図１０（Ａ）に示すトランス通信回路２２０において、抵抗Ｒ３の他端及び抵抗Ｒ４の他端（ｆ点）は互いに接続されて、トランジスタＱ１０のゲートに接続されている。また、トランス２２の二次側の一端、キャパシタＣ１の他端、及びキャパシタＣ２の他端（ｅ点）は互いに接続されて、トランジスタＱ１０のソースに接続されている。トランジスタＱ１０は、ゲートすなわちｆ点に現われる信号の電圧レベルと、ソースすなわちｅ点に現われる信号の電圧レベルと、の差に応じた信号を出力する。

かかるトランス通信回路２２０においても、トランス２２の二次側に発生する正側のパルス波形と負側のパルス波形とをそれぞれ別個に安定的に検波しつつ、それら正負のパルスの各検波結果の比較結果に基づいてトランジスタＱ１０を動作させてデジタル信号を復調することができるので、入力側から出力側へのデジタル信号の伝送を適切に行うことが可能となる。

尚、上記の第５実施例においては、トランジスタＱ１０が特許請求の範囲に記載した「復調手段」に相当している。

ところで、上記の第５実施例は、トランジスタＱ１０を絶縁されたスイッチとして用いていないが、本発明はこれに限定されるものではなく、図１０（Ｂ）に示す如く絶縁されたスイッチとして用いたトランジスタＱ１０，Ｑ１１からなるトランス通信回路２３０を適用することとしてもよい。更に、図１０（Ａ）や（Ｂ）に示すトランジスタＱ１０，Ｑ１１とは逆極性となるトランジスタを用いることとしてもよい。

また、上記の第５実施例は、出力を行うトランジスタＱ１０についてエンハンスメント型とデプレッション型との何れを用いることとしてもよいが、特にエンハンスメント型のものを用いる場合は、以下に示すトランス通信回路２４０〜２７０を適用することとしてもよい。エンハンスメント型のトランジスタは、ゲート−ソース間電圧が閾値以下であるときはオフ状態であるので、０ボルトを中心にして正側と負側との双方へ振れる信号を用いる必要はなく、片側（具体的には正側）のみにおいて振れる信号を用いることとすればよい。

従って、図１１（Ａ）に示す如く、ダイオードＤ２のカソード及びキャパシタＣ１の一端（ｃ点）が抵抗Ｒ１０の一端及びＮチャネル型のトランジスタＱ２０のゲートに接続されると共に、ダイオードＤ３のアノード及びキャパシタＣ２の一端（ｄ点）が抵抗Ｒ１０の他端に接続され、かつ、トランス２２の二次側の一端、キャパシタＣ１の他端、及びキャパシタＣ２の他端（ｅ点）がＮチャネル型のトランジスタＱ２０のソースに接続されるトランス通信回路２４０を適用することとしてもよい。

また、図１１（Ｂ）に示す如く、ダイオードＤ２のカソード及びキャパシタＣ１の一端（ｃ点）が抵抗Ｒ１０の一端に接続されると共に、ダイオードＤ３のアノード及びキャパシタＣ２の一端（ｄ点）が抵抗Ｒ１０の他端及びＮチャネル型のトランジスタＱ２１のソースに接続され、かつ、トランス２２の二次側の一端、キャパシタＣ１の他端、及びキャパシタＣ２の他端（ｅ点）がＮチャネル型のトランジスタＱ２１のゲートに接続されるトランス通信回路２５０を適用することとしてもよい。

また、図１１（Ｃ）に示す如く、ダイオードＤ２のカソード及びキャパシタＣ１の一端（ｃ点）が抵抗Ｒ１０の一端及びＰチャネル型のトランジスタＱ２２のソースに接続されると共に、ダイオードＤ３のアノード及びキャパシタＣ２の一端（ｄ点）が抵抗Ｒ１０の他端に接続され、かつ、トランス２２の二次側の一端、キャパシタＣ１の他端、及びキャパシタＣ２の他端（ｅ点）がＰチャネル型のトランジスタＱ２２のゲートに接続されるトランス通信回路２６０を適用することとしてもよい。

更に、図１１（Ｄ）に示す如く、ダイオードＤ２のカソード及びキャパシタＣ１の一端（ｃ点）が抵抗Ｒ１０の一端に接続されると共に、ダイオードＤ３のアノード及びキャパシタＣ２の一端（ｄ点）が抵抗Ｒ１０の他端及びＰチャネル型のトランジスタＱ２３のゲートに接続され、かつ、トランス２２の二次側の一端、キャパシタＣ１の他端、及びキャパシタＣ２の他端（ｅ点）がＰチャネル型のトランジスタＱ２３のソースに接続されるトランス通信回路２７０を適用することとしてもよい。

上記したトランス通信回路２４０〜２７０によれば、トランス２２の二次側に片側（具体的には正側）のみにおいて振れる信号が生成されるので、デジタル信号の伝送を適切に行うことが可能となる。

上記した第１実施例では、トランス２２の二次側に発生する正負のパルス波形の高さレベルの変更をトランジスタＱ５のゲートにおけるなましにより実現することとしているが、抵抗Ｒ１，Ｒ２の抵抗値やＩＣのバラツキなどの影響を受けて正負のパルス波形のレベル差が小さくなり、デジタル信号の伝送が適切に行われないおそれがある。また、トランジスタＱ５のゲート（ａ点）は、伝送用キャリアに合わせてハイとローとが交互に現われるものとなるが、消費電力の低減のためにはハイの時間（通電時間）ができるだけ短い方が好ましい。しかし、ハイの時間が短くなると、ゲートにおけるなましのために十分なハイ時間が確保されなくなるので、デジタル信号の伝送が適切に行われなくなるおそれがある。これに対して、本発明の第６実施例においては、トランス２２の二次側に発生する正負のパルス波形の高さレベルの差を、トランジスタＱ５のゲートにおけるなましを用いることなく実現することとしている。

図１２は、本発明の第６実施例であるトランス通信回路３００の構成図を示す。尚、図１２において、上記図１に示すトランス通信回路２０の構成と同一の部分については、同一の符号を付してその説明を省略又は簡略する。

本実施例のトランス通信回路３００において、トランス２２の一次側には、送信回路３０１として、２つのＸＯＲ３０２，３０４が設けられている。ＸＯＲ３０２，３０４の一方の入力端子にはそれぞれ、伝送すべきデジタル信号が入力される。ＸＯＲ３０２の他方の入力端子には伝送用キャリア１が入力されており、また、ＸＯＲ３０４の他方の入力端子には伝送用キャリア２が入力されている。伝送用キャリア１，２は共に、伝送すべきデジタル信号の周波数よりも十分に高い周波数を有している。伝送用キャリア２の周波数は、伝送用キャリア１の周波数の２倍である。また、伝送用キャリア１の立ち上がり及び立ち下がりと伝送用キャリア２の立ち上がりとは、同期している。

ＸＯＲ３０２の出力端子にはトランジスタＱ３１，Ｑ３２のゲートが、また、ＸＯＲ３０４の出力端子にはトランジスタＱ３３，Ｑ３４のゲートが、それぞれ接続されている。トランジスタＱ３１は、ソースが＋電源端子に接続されかつドレインがトランジスタＱ３２のドレインに接続されたＰチャネルＦＥＴである。トランジスタＱ３２は、ドレインがトランジスタＱ３１のドレインに接続されかつソースが接地されたＮチャネルＦＥＴである。トランジスタＱ３３は、ソースが＋電源端子に接続されかつドレインがトランジスタＱ３４のドレインに接続されたＰチャネルＦＥＴである。トランジスタＱ３４は、ドレインがトランジスタＱ３３のドレインに接続されかつソースが接地されたＮチャネルＦＥＴである。

トランジスタＱ３１，Ｑ３２のドレインにはトランス２２の一次側の一方（ｇ点）が接続されており、また、トランジスタＱ３３，Ｑ３４のドレインにはトランス２２の一次側の他方（ｈ点）が接続されている。すなわち、トランス２２の一次側は、一方がトランジスタＱ３１，Ｑ３２のドレインに接続され、かつ、他方がトランジスタＱ３３，Ｑ３４のドレインに接続されたものとなっている。

次に、図１３を参照して、本実施例のトランス通信回路３００の動作について説明する。図１３は、本実施例のトランス通信回路３００における各部の比較的短時間での電圧波形を表した図を示す。

本実施例において、トランス通信回路３００の伝送すべきデジタル信号がオフ（すなわちローレベル）信号である状況において、伝送用キャリア１，２が共に立ち上がると（時刻ｔ１）、ＸＯＲ３０２，３０４の出力が共にハイレベルとなるので、トランジスタＱ３２，３４がオンとなり、トランス２２の一次側のｇ点電位及びｈ点電位は共にローレベル（接地電圧）となる。ｇ点電位及びｈ点電位が共にローレベルであるときは、トランス２２の一次側端子に電位差は無く、その二次側に電位差は現われない。

かかる状況から伝送用キャリア２が立ち下がると（時刻ｔ２）、ＸＯＲ３０４の出力がローレベルとなるので、トランジスタＱ３３がオンとなりかつトランジスタＱ３４がオフとなり、トランス２２の一次側のｇ点電位はローレベルであまり変化しない一方で、ｈ点電位がローレベルからハイレベル（電源電圧）へ移行する。この場合には、トランス２２の一次側に電源電圧分の電圧変化がｈ点電位が高くなる方向へ与えられるので、その電圧変化に応じた電流変化が生じてトランス２２の二次側に正側のパルス波形が現われる。尚、以下、ｈ点側からｇ点側への方向を電流の立ち上がり方向とし、逆に、ｇ点側からｈ点側への方向を電流の立ち下がり方向とする。

かかる状況から伝送用キャリア１が立ち下がりかつ伝送用キャリア２が立ち上がると（時刻ｔ３）、ＸＯＲ３０２の出力がローレベルとなりかつＸＯＲ３０４の出力がハイレベルとなるので、トランジスタＱ３１，Ｑ３４がオンとなりかつトランジスタＱ３２，Ｑ３３がオフとなり、トランスの一次側のｇ点電位がローレベルからハイレベルへ移行しかつｈ点電位がハイレベルからローレベルへ移行する。この場合には、トランス２２の一次側に電源電圧の２倍分の電圧変化がｇ点電位が高くなりかつｈ点電位が低くなる方向へ与えられるので、その電圧変化に応じた電流変化が生じてトランス２２の二次側に負側のパルス波形が現われる。この際（時刻ｔ３）における電流変化率（電流の立ち下がりレベル）は、時刻ｔ２における電流変化率（電流の立ち上がりレベル）の絶対値の２倍であり、負側のパルス波形のレベルは、時刻ｔ２における正側のパルス波形のレベルの絶対値の２倍である。

かかる状況から伝送用キャリア２が立ち下がると（時刻ｔ４）、ＸＯＲ３０４の出力がローレベルとなるので、トランジスタＱ３３がオンとなりかつトランジスタＱ３４がオフとなり、トランス２２の一次側のｇ点電位はハイレベルであまり変化しない一方で、ｈ点電位がローレベルからハイレベルへ移行する。この場合には、トランス２２の一次側に電源電圧分の電圧変化がｈ点電位が高くなる方向へ与えられるので、その電圧変化に応じた電流変化が生じてトランス２２の二次側に正側のパルス波形が現われる。この際（時刻ｔ４）における電流変化率（電流の立ち上がりレベル）は、時刻ｔ２における電流変化率（電流の立ち上がりレベル）と同じであり、正側のパルス波形のレベルは、時刻ｔ２における正側のパルス波形のレベルと同じある。

一方、トランス通信回路３００の伝送すべきデジタル信号がオン（すなわちハイレベル）信号である状況において、伝送用キャリア１，２が共に立ち上がると（時刻ｔ５）、ＸＯＲ３０２，３０４の出力が共にローレベルとなるので、トランジスタＱ３１，３３がオンとなり、トランス２２の一次側のｇ点電位及びｈ点電位は共にハイレベル（電源電圧）となる。ｇ点電位及びｈ点電位が共にハイレベルであるときは、トランス２２の一次側端子に電位差は無く、その二次側に電位差は現われない。

かかる状況から伝送用キャリア２が立ち下がると（時刻ｔ６）、ＸＯＲ３０４の出力がハイレベルとなるので、トランジスタＱ３３がオフとなりかつトランジスタＱ３４がオンとなり、トランス２２の一次側のｇ点電位はハイレベルであまり変化しない一方で、ｈ点電位がハイレベルからローレベル（接地電圧）へ移行する。この場合には、トランス２２の一次側に電源電圧分の電圧変化がｈ点電位が低くなる方向へ与えられるので、その電圧変化に応じた電流変化が生じてトランス２２の二次側に負側のパルス波形が現われる。

かかる状況から伝送用キャリア１が立ち下がりかつ伝送用キャリア２が立ち上がると（時刻ｔ７）、ＸＯＲ３０２の出力がハイレベルとなりかつＸＯＲ３０４の出力がローレベルとなるので、トランジスタＱ３１，Ｑ３４がオフとなりかつトランジスタＱ３２，Ｑ３３がオンとなり、トランスの一次側のｇ点電位がハイレベルからローレベルへ移行しかつｈ点電位がローレベルからハイレベルへ移行する。この場合には、トランス２２の一次側に電源電圧の２倍分の電圧変化がｇ点電位が低くなりかつｈ点電位が高くなる方向へ与えられるので、その電圧変化に応じた電流変化が生じてトランス２２の二次側に正側のパルス波形が現われる。この際（時刻ｔ７）における電流変化率（電流の立ち上がりレベル）は、時刻ｔ６における電流変化率（電流の立ち下がりレベル）の絶対値の２倍であり、正側のパルス波形のレベルは、時刻ｔ６における負側のパルス波形のレベルの絶対値の２倍である。

かかる状況から伝送用キャリア２が立ち下がると（時刻ｔ８）、ＸＯＲ３０４の出力がハイレベルとなるので、トランジスタＱ３３がオフとなりかつトランジスタＱ３４がオンとなり、トランス２２の一次側のｇ点電位はローレベルであまり変化しない一方で、ｈ点電位がハイレベルからローレベルへ移行する。この場合には、トランス２２の一次側に電源電圧分の電圧変化がｈ点電位が低くなる方向へ与えられるので、その電圧変化に応じた電流変化が生じてトランス２２の二次側に負側のパルス波形が現われる。この際（時刻ｔ８）における電流変化率（電流の立ち下がりレベル）は、時刻ｔ６における電流変化率（電流の立ち下がりレベル）と同じであり、負側のパルス波形のレベルは、時刻ｔ６における負側のパルス波形のレベルと同じある。

このようにトランス通信回路３００においては、トランス２２の一次側に印加する電圧を制御してその一次側に流れる電流の変化率を変えることにより、トランス２２の二次側にその入力信号の状態に応じたパルス状の波形電圧が発生する。具体的には、トランス２２の一次側にｈ点側からｇ点側へ電流が流れて立ち上がった際にはトランス２２の二次側（ｅ点を基準にしてｂ点）に正側のパルス波形が発生し、一方、トランス２２の一次側にｇ点側からｈ点側へ電流が流れて立ち下がった際にはトランス２２の二次側（ｅ点を基準にしてｂ点）に負側のパルス波形が発生する。

そして、これら正側のパルス波形と負側のパルス波形とは、伝送すべきデジタル信号が同じ状況にあれば、ピークレベルについて非対称である。具体的には、伝送すべきデジタル信号がオフである時は、正側のピークレベルが比較的小さくかつ負側のピークレベルが比較的大きくなるので、負側波形が正側波形に比して優性になる。一方、伝送すべきデジタル信号がオンである時は、正側のピークレベルが比較的大きくかつ負側のピークレベルが比較的小さくなるので、正側波形が負側波形に比して優性になる（図１３におけるｂ点電位参照）。

トランス通信回路３００において、上記の如くトランス２２の二次側に発生したパルス波形は、第１実施例のトランス通信回路２０と同様に、正側検波回路及び負側検波回路を用いて正負それぞれ独立して検波された後に合成されて出力される。

このように、本実施例においても、トランス２２の二次側に、伝送すべきデジタル信号のオン／オフに応じてピークレベル（高さ）の大小が変化する正側のパルス波形と負側のパルス波形とをそれぞれ別個独立に発生させると共に、それらトランス２２の二次側に発生する正側のパルス波形と負側のパルス波形とをそれぞれ別個独立に安定的に検波してそれら正負のパルスの各検波結果の比較結果に基づいてデジタル信号を復調することができる。従って、本実施例のトランス通信回路３００によれば、入力側から出力側へデジタル信号の伝送を行うことが可能となっている。

尚、本実施例のトランス通信回路３００においても、デジタル信号の復調を行うコンパレータ３６へ入力される入力信号は、トランス２２の二次側端子に発生するような高速なパルス信号自体ではなく、キャパシタＣ１，Ｃ２で正負それぞれ別個独立に整流した電位レベルの和であるレベル信号である。このため、デジタル信号を復調するうえで、高速なパルスに応答する消費電力の大きいコンパレータを用いることは不要であり、低速対応の消費電力の小さいコンパレータを用いれば十分である。また、トランス２２の小型化によってその二次側に発生するパルスの幅を短くしても、コンパレータ３６には上記のレベル信号が入力されるので、デジタル信号の復調を適切に行うことが可能である。この点、パルス幅を広げるために時定数を大きく（すなわちインダクタンスを大きくかつ抵抗を小さく）した大型のトランスを用いることは不要である。従って、本実施例のトランス通信回路３００によれば、トランス２２を大型化することなく簡易かつ低廉な構成で適切にデジタル信号の伝送を行うことが可能となっていると共に、デジタル信号の伝送を行ううえで消費電力が過大となるのを防止することが可能となっている。

また、本実施例のトランス通信回路３００においては、トランス２２の二次側に発生する正負のパルス波形の高さレベルの変更を、トランス２２の一次側への電流変化率を変えることにより実現することとしている。このため、かかる変更を実現するうえで、抵抗Ｒ１，Ｒ２の抵抗値やＩＣのバラツキの影響を解消することが可能であるので、トランス２２の二次側の正負のパルス波形を適切に検波することができ、デジタル信号の誤伝送を防止することができる。更に、上記の変更を実現するのに、第１実施例のようなトランジスタＱ５のゲートにおけるなましを用いていないので、トランス２２の一次側に印加される電圧波形はすべて急峻なものとなる。このため、トランス２２の一次側になましのための十分に長いハイ時間（通電時間）を確保することは不要であって、その通電時間をできるだけ短くすることが可能であるので、消費電力の低減を図ることができる。

尚、上記の第６実施例においては、送信回路３０１が特許請求の範囲に記載した「送信手段」に、ＸＯＲ３０２とトランジスタＱ３１，Ｑ３２とからなる回路、及び、ＸＯＲ３０４とトランジスタＱ３３，Ｑ３４とからなる回路が特許請求の範囲に記載した「切替手段」に、それぞれ相当している。

ところで、上記の第６実施例においては、伝送用キャリア２の立ち上がりを伝送用キャリア１の立ち上がり及び立ち下がりと同期させることとしているが、本発明はこれに限定されるものではなく、伝送用キャリア２の立ち下がりを伝送用キャリア１の立ち上がり及び立ち下がりと同期させることとしてもよい。

図１４は、本発明の第７実施例であるトランス通信回路３１０の構成図を示す。尚、図１４において、上記図１及び図１２に示すトランス通信回路２０，３００の構成と同一の部分については、同一の符号を付してその説明を省略又は簡略する。

本実施例のトランス通信回路３１０において、トランス２２の一次側には、送信回路３１１として、２つのスイッチＳ１，Ｓ２が設けられている。スイッチＳ１には、伝送用キャリア１，２が選択的に入力されていると共に、トランジスタＱ３１，Ｑ３２が接続されている。また、スイッチＳ２には、伝送用キャリア２，１が選択的に入力されていると共に、トランジスタＱ３３，Ｑ３４が接続されている。

スイッチＳ１，Ｓ２には、伝送すべきデジタル信号が供給されている。スイッチＳ１，Ｓ２は、その供給されているデジタル信号の状態に応じて、入力させるべき伝送用キャリアとして伝送用キャリア１，２の何れか一方を選択する。具体的には、スイッチＳ１は、供給されているデジタル信号がオフ（すなわちローレベル）信号である時は伝送用キャリア２を選択し、一方、そのデジタル信号がオン（すなわちハイレベル）信号である時は伝送用キャリア１を選択する。また、スイッチＳ２は、供給されているデジタル信号がオフ（すなわちローレベル）信号である時は伝送用キャリア１を選択し、一方、そのデジタル信号がオン（すなわちハイレベル）信号である時は伝送用キャリア２を選択する。すなわち、スイッチＳ１，Ｓ２は、互いに異なる伝送用キャリア１，２を選択する。

伝送用キャリア１，２は共に、伝送すべきデジタル信号の周波数よりも十分に高い周波数を有している。伝送用キャリア１の周波数と伝送用キャリア２の周波数とは同じである。また、伝送用キャリア２は伝送用キャリア１に対してオン時間だけ遅延しており、伝送用キャリア１の立ち下がりは伝送用キャリア２の立ち上がりに同期している。

次に、図１５を参照して、本実施例のトランス通信回路３１０の動作について説明する。図１５は、本実施例のトランス通信回路３１０における各部の比較的短時間での電圧波形を表した図を示す。

本実施例において、トランス通信回路３００の伝送すべきデジタル信号がオフ（すなわちローレベル）信号である状況において、伝送用キャリア１，２が共にローレベルであるときは、トランジスタＱ３１，Ｑ３３がオンであり、トランス２２の一次側のｇ点電位及びｈ点電位は共にハイレベル（電源電圧）である。この場合は、トランス２２の一次側端子に電位差は無く、その二次側に電位差は現われない。

かかる状況から伝送用キャリア１が立ち上がると（時刻ｔ１１）、トランジスタＱ３３がオフとなりかつトランジスタＱ３４がオンとなり、トランス２２の一次側のｇ点電位はハイレベルであまり変化しない一方で、ｈ点電位がハイレベルからローレベル（接地電圧）へ移行する。この場合には、トランス２２の一次側に電源電圧分の電圧変化がｈ点電位が低くなる方向へ与えられるので、その電圧変化に応じた電流変化が生じてトランス２２の二次側に負側のパルス波形が現われる。

かかる状況から伝送用キャリア１が立ち下がりかつ伝送用キャリア２が立ち上がると（時刻ｔ１２）、トランジスタＱ３１，Ｑ３４がオフとなりかつトランジスタＱ３２，Ｑ３３がオンとなり、トランスの一次側のｇ点電位がハイレベルからローレベルへ移行しかつｈ点電位がローレベルからハイレベルへ移行する。この場合には、トランス２２の一次側に電源電圧の２倍分の電圧変化がｇ点電位が低くなりかつｈ点電位が高くなる方向へ与えられるので、その電圧変化に応じた電流変化が生じてトランス２２の二次側に正側のパルス波形が現われる。この際（時刻ｔ１２）における電流変化率（電流の立ち上がりレベル）は、時刻ｔ１１における電流変化率（電流の立ち下がりレベル）の絶対値の２倍であり、正側のパルス波形のレベルは、時刻ｔ１２における負側のパルス波形のレベルの絶対値の２倍である。

かかる状況から伝送用キャリア２が立ち下がると（時刻ｔ１３）、トランジスタＱ３１がオンとなりかつトランジスタＱ３２がオフとなり、トランス２２の一次側のｈ点電位はハイレベルであまり変化しない一方で、ｇ点電位がローレベルからハイレベルへ移行する。この場合には、トランス２２の一次側に電源電圧分の電圧変化がｇ点電位が高くなる方向へ与えられるので、その電圧変化に応じた電流変化が生じてトランス２２の二次側に負側のパルス波形が現われる。この際（時刻ｔ１３）における電流変化率（電流の立ち下がりレベル）は、時刻ｔ１１における電流変化率（電流の立ち下がりレベル）と同じであり、負側のパルス波形のレベルは、時刻ｔ１１における負側のパルス波形のレベルと同じある。

一方、トランス通信回路３００の伝送すべきデジタル信号がオン（すなわちハイレベル）信号である状況において、伝送用キャリア１，２が共にローレベルであるときは、トランジスタＱ３１，Ｑ３３がオンであり、トランス２２の一次側のｇ点電位及びｈ点電位は共にハイレベル（電源電圧）である。この場合は、トランス２２の一次側端子に電位差は無く、その二次側に電位差は現われない。

かかる状況から伝送用キャリア１が立ち上がると（時刻ｔ１４）、トランジスタＱ３１がオフとなりかつトランジスタＱ３２がオンとなり、トランス２２の一次側のｈ点電位はハイレベルであまり変化しない一方で、ｇ点電位がハイレベルからローレベル（接地電圧）へ移行する。この場合には、トランス２２の一次側に電源電圧分の電圧変化がｇ点電位が低くなる方向へ与えられるので、その電圧変化に応じた電流変化が生じてトランス２２の二次側に正側のパルス波形が現われる。

かかる状況から伝送用キャリア１が立ち下がりかつ伝送用キャリア２が立ち上がると（時刻ｔ１５）、トランジスタＱ３２，Ｑ３３がオフとなりかつトランジスタＱ３１，Ｑ３４がオンとなり、トランスの一次側のｇ点電位がローレベルからハイレベルへ移行しかつｈ点電位がハイレベルからローレベルへ移行する。この場合には、トランス２２の一次側に電源電圧の２倍分の電圧変化がｇ点電位が高くなりかつｈ点電位が低くなる方向へ与えられるので、その電圧変化に応じた電流変化が生じてトランス２２の二次側に負側のパルス波形が現われる。この際（時刻ｔ１５）における電流変化率（電流の立ち下がりレベル）は、時刻ｔ１４における電流変化率（電流の立ち上がりレベル）の絶対値の２倍であり、負側のパルス波形のレベルは、時刻ｔ１４における正側のパルス波形のレベルの絶対値の２倍である。

かかる状況から伝送用キャリア２が立ち下がると（時刻ｔ１６）、トランジスタＱ３３がオンとなりかつトランジスタＱ３４がオフとなり、トランス２２の一次側のｇ点電位はハイレベルであまり変化しない一方で、ｈ点電位がローレベルからハイレベルへ移行する。この場合には、トランス２２の一次側に電源電圧分の電圧変化がｈ点電位が高くなる方向へ与えられるので、その電圧変化に応じた電流変化が生じてトランス２２の二次側に正側のパルス波形が現われる。この際（時刻ｔ１６）における電流変化率（電流の立ち上がりレベル）は、時刻ｔ１４における電流変化率（電流の立ち上がりレベル）と同じであり、正側のパルス波形のレベルは、時刻ｔ１４における正側のパルス波形のレベルと同じある。

このようにトランス通信回路３１０においても、トランス２２の一次側に印加する電圧を制御してその一次側に流れる電流の変化率を変えることにより、トランス２２の二次側にその入力信号の状態に応じたパルス状の波形電圧が発生する。具体的には、トランス２２の一次側にｈ点側からｇ点側へ電流が流れて立ち上がった際にはトランス２２の二次側（ｅ点を基準にしてｂ点）に正側のパルス波形が発生し、一方、トランス２２の一次側にｇ点側からｈ点側へ電流が流れて立ち下がった際にはトランス２２の二次側（ｅ点を基準にしてｂ点）に負側のパルス波形が発生する。

そして、これら正側のパルス波形と負側のパルス波形とは、伝送すべきデジタル信号が同じ状況にあれば、ピークレベルについて非対称である。具体的には、伝送すべきデジタル信号がオフである時は、正側のピークレベルが比較的大きくかつ負側のピークレベルが比較的小さくなるので、正側波形が負側波形に比して優性になる。一方、伝送すべきデジタル信号がオンである時は、正側のピークレベルが比較的小さくかつ負側のピークレベルが比較的大きくなるので、負側波形が正側波形に比して優性になる（図１５におけるｂ点電位参照）。

トランス通信回路３１０において、上記の如くトランス２２の二次側に発生したパルス波形は、第１実施例のトランス通信回路２０と同様に、正側検波回路及び負側検波回路を用いて正負それぞれ独立して検波された後に合成されて出力される。

このように、本実施例においても、トランス２２の二次側に、伝送すべきデジタル信号のオン／オフに応じてピークレベル（高さ）の大小が変化する正側のパルス波形と負側のパルス波形とをそれぞれ別個独立に発生させると共に、それらトランス２２の二次側に発生する正側のパルス波形と負側のパルス波形とをそれぞれ別個独立に安定的に検波してそれら正負のパルスの各検波結果の比較結果に基づいてデジタル信号を復調することができる。従って、本実施例のトランス通信回路３１０によれば、入力側から出力側へデジタル信号の伝送を行うことが可能となっている。

尚、本実施例のトランス通信回路３１０においても、デジタル信号の復調を行うコンパレータ３６へ入力される入力信号は、トランス２２の二次側端子に発生するような高速なパルス信号自体ではなく、キャパシタＣ１，Ｃ２で正負それぞれ別個独立に整流した電位レベルの和であるレベル信号である。このため、デジタル信号を復調するうえで、高速なパルスに応答する消費電力の大きいコンパレータを用いることは不要であり、低速対応の消費電力の小さいコンパレータを用いれば十分である。また、トランス２２の小型化によってその二次側に発生するパルスの幅を短くしても、コンパレータ３６には上記のレベル信号が入力されるので、デジタル信号の復調を適切に行うことが可能である。この点、パルス幅を広げるために時定数を大きく（すなわちインダクタンスを大きくかつ抵抗を小さく）した大型のトランスを用いることは不要である。従って、本実施例のトランス通信回路３１０によれば、トランス２２を大型化することなく簡易かつ低廉な構成で適切にデジタル信号の伝送を行うことが可能となっていると共に、デジタル信号の伝送を行ううえで消費電力が過大となるのを防止することが可能となっている。

また、本実施例のトランス通信回路３１０においては、トランス２２の二次側に発生する正負のパルス波形の高さレベルの変更を、トランス２２の一次側への電流変化率を変えることにより実現することとしている。このため、かかる変更を実現するうえで、抵抗Ｒ１，Ｒ２の抵抗値やＩＣのバラツキの影響を解消することが可能であるので、トランス２２の二次側の正負のパルス波形を適切に検波することができ、デジタル信号の誤伝送を防止することができる。更に、上記の変更を実現するのに、第１実施例のようなトランジスタＱ５のゲートにおけるなましを用いていないので、トランス２２の一次側に印加される電圧波形はすべて急峻なものとなる。このため、トランス２２の一次側になましのための十分に長いハイ時間（通電時間）を確保することは不要であって、その通電時間をできるだけ短くすることが可能であるので、消費電力の低減を図ることができる。

尚、上記の第７実施例においては、送信回路３１１が特許請求の範囲に記載した「送信手段」に、スイッチＳ１とトランジスタＱ３１，Ｑ３２とからなる回路、及び、スイッチＳ２とトランジスタＱ３３，Ｑ３４とからなる回路が特許請求の範囲に記載した「切替手段」に、それぞれ相当している。

２０，１００，１１０，１２０，１３０，１４０，１５０，１６０，１７０，１８０，２００，２１０，２２０，２３０，２４０，２５０，２６０，２７０，３００，３１０ トランス通信回路
２２，２０２，２０４，２１２，２１４ トランス
２４ 送信回路
３６ コンパレータ
Ｑ トランジスタ
Ｒ 抵抗
Ｄ ダイオード
Ｃ キャパシタ

Claims (9)

1. ＩＣ上に設けられたトランスを用いてデジタル信号の通信を行うトランス通信回路であって、
   前記トランスの一次側へ、電流の立ち上がりの変化率と立ち下がりの変化率とに差を設け、かつ、伝送すべきデジタル信号のレベルに応じて前記差を異ならせた信号を送信する送信手段と、
   前記トランスの二次側に発生するパルス波形を正側と負側とでそれぞれ独立して検波する検波手段と、
   前記検波手段により検波された正側の信号と負側の信号とを合成する合成手段と、
   前記合成手段により得られた信号に基づいてデジタル信号を復調する復調手段と、
   を備えることを特徴とするトランス通信回路。
2. 前記検波手段における正側の信号が現われる正側端子と負側の信号が現われる負側端子との間に設けられた、両端子間の電位差を一定に維持させるための電圧安定化素子を備えることを特徴とする請求項１記載のトランス通信回路。
3. 前記電圧安定化素子は、キャパシタ、ツェナダイオード、又はダイオードであることを特徴とする請求項２記載のトランス通信回路。
4. 前記電圧安定化素子は、前記正側端子と前記負側端子との間で直列接続された同じ容量を有する２つのキャパシタからなり、
   前記２つのキャパシタの接続点が前記合成手段の出力端子であることを特徴とする請求項２又は３記載のトランス通信回路。
5. 前記トランスは、一次側が互いに逆方向に配置されかつ二次側が互いに同方向に配置された２つのトランスからなることを特徴とする請求項１乃至４の何れか一項記載のトランス通信回路。
6. 前記送信手段は、前記トランスの一次側へ電流の立ち上がり速度と立ち下がり速度とに差を設けた速度差信号を送信するものであって、伝送すべきデジタル信号のレベルに応じて、該デジタル信号のものよりも十分に高い周波数を有する伝送用キャリアが伝送される際の電流立ち上がりが電流立ち下がりよりも早い状態と、遅い状態と、を切り替える切替手段を有することを特徴とする請求項１乃至５の何れか一項記載のトランス通信回路。
7. 前記送信手段は、前記トランスの一次側へ電流の立ち上がりレベルと立ち下がりレベルとに差を設けたレベル差信号を送信するものであって、伝送すべきデジタル信号のレベルに応じて、該デジタル信号のものよりも十分に高い周波数を有する伝送用キャリアが伝送される際の電流立ち上がりレベルが電流立ち下がりレベルよりも高い状態と、低い状態と、を切り替える切替手段を有することを特徴とする請求項１乃至５の何れか一項記載のトランス通信回路。
8. 前記伝送用キャリアは、第１周波数を有する第１キャリアと、前記第１周波数の２倍である第２周波数を有しかつ電流立ち上がり又は電流立ち下がりが前記第１キャリアの電流立ち上がり及び電流立ち下がりと同期する第２キャリアと、からなることを特徴とする請求項７記載のトランス通信回路。
9. 前記伝送用キャリアは、互いに同一周波数を有すると共に、一方の立ち下がりが他方の立ち上がりに同期した第１及び第２キャリアからなることを特徴とする請求項７記載のトランス通信回路。