JP5602158B2

JP5602158B2 - 無停電電源における損失を制限するシステム及び方法

Info

Publication number: JP5602158B2
Application number: JP2011547921A
Authority: JP
Inventors: ウィリアムロデンハイザーフレッド; モハニラジデオカーヴィシュワース; パイクナムウック; シェンシェンファン
Original assignee: シュナイダーエレクトリックアイティーコーポレーション
Priority date: 2009-01-27
Filing date: 2009-11-12
Publication date: 2014-10-08
Anticipated expiration: 2029-11-12
Also published as: WO2010090666A1; CA2750887A1; US8450876B2; AU2009339281B2; CA2750887C; CN102356532B; AU2009339281A1; EP2392065B1; US20100188066A1; JP2012516674A; US20130002029A1; EP2392065A1; CN102356532A; US8212402B2

Description

本発明の少なくとも一つの実施形態は、概して無停電調整電力を臨界負荷及び／又は感知負荷に供給する方法及び装置に関する。より具体的には、本発明の少なくとも一つの実施形態は、自動電圧調整変成器に起因する無停電電源の損失の低減に関する。

臨界負荷に電力を供給するために無停電電力システム（ＵＰＳ）を使用することは知られている。既知の無停電電力システムには、オンラインＵＰＳ、オフラインＵＰＳ、ラインインタラクティブＵＰＳなどがある。オンラインＵＰＳは、調整ＡＣ電力を供給するのみならず、一次ＡＣ電源の中断（停電）時にバックアップＡＣ電力も供給する。オフラインＵＰＳは、典型的には入力ＡＣ電力の調整を提供しないが、一次ＡＣ電源の中断（停電）時にバックアップＡＣ電力を供給する。ラインインタラクティブＵＰＳは、それらも停電の発生時に電池電力に切り替わる点でオフライン及びオンラインＵＰＳに類似するが、少なくとも一つのタイプのラインインタラクティブＵＰＳは、電力線のサグ（電圧降下）又はスウェル（電圧上昇）の発生時に、タップ切り替え電圧調整回路を起動して出力電圧を連続的に安定化させ、電池電力を消費することはない。これにより、ＵＰＳに接続された装置を、長引く電力線サグ又はスウェルの間中、電池を使い果たすことなく動作させることが可能になる。タップ切り替え電圧調整回路は多くの場合自動電圧調整（ＡＶＲ）変成器を含む。

本発明の実施形態においては、ＵＰＳにおけるＡＶＲ変成器のエネルギー損失と関連する問題は、ＡＶＲが調整機能を実行しないときに変成器のコアを滅勢し、ＡＶＲ変成器による損失を防ぐことによって解消される。

一つの態様においては、本発明は無停電電力源（ＵＰＳ）を特徴とする。本ＵＰＳは、入力電圧を有する入力電力を受電する入力端子と、出力電力を出力する出力端子と、中性線と、ＵＰＳの入力端子及び出力端子に結合された自動電圧調整（ＡＶＲ）変成器を含み、前記ＡＶＲ変成器は入力端、出力端、コア及び前記コア、入力端及び出力端の少なくとも一つに制御可能に結合される少なくとも一つのスイッチを有する。本ＵＰＳは、更に、前記ＡＶＲ変成器のコアを前記中性線に選択的に結合するように構成されたバイパススイッチと、前記ＡＶＲ変成器の少なくとも一つのスイッチ及び前記バイパススイッチを制御するように構成されたコントローラを備え、前記コントローラは、第１の動作モードにおいて前記ＡＶＲ変成器のコアが前記中性線から分離され、第２の動作モードにおいて前記ＡＶＲ変成器のコアが前記中性線に結合されるように、前記ハイパススイッチを制御するように構成されている。

本発明の一つ以上の実施形態によれば、前記コントローラは、前記第１の動作モードにおいて、前記ＡＶＲ変成器の前記少なくとも一つのスイッチを前記コアと前記ＡＶＲ変成器の入力端及び出力端の少なくとも一つに、前記ＡＶＲ変成器の入力電圧に等しい前記ＡＶＲ変成器の出力電圧をもたらす構成で結合させるように構成されている。

本発明の一つ以上の実施形態によれば、前記ＵＳＰは、ＤＣ電圧源及び前記ＤＣ電圧源に結合されたインバータを更に備え、前記インバータは前記ＡＶＲ変成器の入力端に結合され、前記ＡＶＲ変成器に調整されたＡＣ電圧を供給するように構成されている。更に、本発明の一つ以上の実施形態によれば、前記ＤＣ電圧源は電池を含む。

本発明の一つ以上の実施形態によれば、前記コントローラは、前記第２の動作モードにおいて、前記ＡＶＲ変成器の前記少なくとも一つのスイッチを前記コアと前記ＡＶＲ変成器の入力端及び出力端の少なくとも一つに、前記ＡＶＲ変成器の入力電圧より第１の比率だけ大きい前記ＡＶＲ変成器の出力電圧をもたらす構成で結合させるように構成されている。

本発明の一つ以上の実施形態によれば、前記コントローラは、第３の動作モードにおいて、前記ＡＶＲ変成器のコアを前記中性線に結合するように前記バイパススイッチを制御し、前記コントローラは、更に、前記ＡＶＲ変成器の前記少なくとも一つのスイッチを前記コアと前記ＡＶＲ変成器の入力端及び出力端の少なくとも一つに、前記ＡＶＲ変成器の入力電圧より前記第１の比率より大きい第２の比率だけ大きい前記ＡＶＲ変成器の出力電圧をもたらす構成で結合させるように構成されている。更に、本発明の一つ以上の実施形態によれば、前記第２の比率は前記第１の比率の２倍にすることができる。

本発明の一つ以上の実施形態によれば、前記コントローラは、第４の動作モードにおいて、前記ＡＶＲ変成器のコアを前記中性線に結合するように前記バイパススイッチを制御し、前記コントローラは、更に、前記ＡＶＲ変成器の前記少なくとも一つのスイッチを前記コアと前記ＡＶＲ変成器の入力端及び出力端の少なくとも一つに、前記ＡＶＲ変成器の入力電圧より第３の比率だけ小さい前記ＡＶＲ変成器の出力電圧をもたらす構成で結合させるように構成されている。本発明の一つ以上の実施形態によれば、前記第３の比率は１．１５：１にすることができる。更に、本発明の一つ以上の実施形態によれば、前期バイパススイッチは電磁スイッチである。更に、本発明の一つ以上の実施形態によれば、前記電磁スイッチはリレーである。前記リレーは単極双投スイッチ又は単極単投スイッチである。

別の態様においては、本発明は、自動電圧調整（ＡＶＲ）変成器と、ＡＣ電圧波形の入力電圧を有する入力電力を受電する入力端子と、出力電圧を有する出力電力を供給する出力端子と、中性線とを有する無停電電源（ＵＰＳ）において、安定な電力を供給する方法を特徴とする。前記ＡＶＲ変成器は入力端、出力端及び前記中性線に選択的に結合されるコアを有しており、本方法は、前記ＵＰＳへの入力電圧が規定の許容範囲内にあるかどうかを決定する、前記ＵＰＳへの入力電圧が第１の状態を満足する場合には、前記ＡＶＲ変成器のコアを前記中性線から分離するアクト及び前記ＵＰＳへの入力電圧が第２の状態を満足する場合には、前記ＡＶＲ変成器のコアを前記中性線に結合するアクト、を備える。

本方法の一つ以上の実施形態によれば、本方法は、前記ＵＰＳへの入力電圧が規定の許容範囲より小さい場合には、前記ＵＰＳの出力電圧を増大させるように前記ＡＶＲ変成器を設定するアクト、及び前記ＵＰＳへの入力電圧が規定の許容範囲より大きい場合には、前記ＵＰＳの出力電圧を減少させるように前記ＡＶＲ変成器を設定するアクト、を更に備える。

本方法の一つ以上の実施形態によれば、前記ＡＶＲ変成器のコアを前記中性線から分離するアクトは前記ＡＶＲ変成器のコアを前記中性線から減結合するアクトを含む。

本方法の一つ以上の実施形態によれば、法方法は、前記コア、前記ＡＶＲ変成器の入力端及び前記ＡＶＲ変成器の出力端の少なくとも一つに接続可能に結合される少なくとも一つのスイッチ及び前記ＡＶＲ変成器のコアを前記中性線に選択的に結合するように構成されたバイパススイッチを更に含み、前記ＡＶＲ変成器のコアを前記中性線から分離するアクトは、前記少なくとも一つのスイッチを前記コアに結合し、半サイクル後に前記コアを前記中性線から減結合するように前記バイパススイッチを制御するアクトを含み、前記コアを前記中性線に結合するアクトは、前記コアを前記中性線に結合するように前記バイパススイッチを制御し、半サイクル後に前記少なくとも一つのスイッチを前記コアに結合するアクトを含む。

別の態様においては、本発明は無停電電源（ＵＰＳ）システムを特徴とする。本ＵＰＳは、入力電圧を有する入力電力を受電する入力端子と、出力電圧を有する出力電力を供給する出力端子と、中性線と、前記ＵＰＳの入力端子及び出力端子に結合された自動電圧調整（ＡＶＲ）変成器であって、入力端、出力端、コア及び前記コア、前記入力端及び前記出力端の少なくとも一つに制御可能に結合される少なくとも一つのスイッチを有するＡＶＲ変成器と、を備える。前記ＵＳＰは、更に、前記入力電圧が規定の出力電圧にほぼ等しいとき、前記ＡＶＲ変成器のコアを前記中性線から分離する手段を備える。

本発明の一つ以上の実施形態によれば、前記少なくとも一つのスイッチは、第１の動作モードにおいて、前記ＡＶＲ変成器の入力電圧に等しい前記ＡＶＲ変成器の出力電圧をもたらす構成で前記コアに選択的に結合される。

本発明の一つ以上の実施形態によれば、前記ＵＳＰは、インバータに結合されたＤＣ電圧源を更に備え、前記インバータは前記ＡＶＲ変成器に結合され、前記ＡＶＲ変成器に調整されたＡＣ電圧を供給するように構成されている。更に、本発明の一つ以上の実施形態によれば、前記ＤＣ電圧源は電池を含む。

本発明の一つ以上の実施形態によれば、第２の動作モードにおいて、前記ＡＶＲ変成器のコアは前記中性線に結合され、前記少なくとも一つのスイッチは、前記ＡＶＲ変成器の入力電圧より第１の比率だけ大きい前記ＡＶＲ変成器の出力電圧を生じる構成で前記コアに選択的に結合される。

本発明の一つ以上の実施形態によれば、第３の動作モードにおいて、前記ＡＶＲ変成器のコアは前記中性線に結合され、前記少なくとも一つのスイッチは、前記ＡＶＲ変成器の入力電圧より前記第１の比率より大きい第２の比率だけ大きい前記ＡＶＲ変成器の出力電圧を生じる構成で前記コアに選択的に結合される。更に、本発明の一つ以上の実施形態によれば、前記第２の比率は前記第１の比率の２倍である。

本発明の一つ以上の実施形態によれば、第４の動作モードにおいて、前記ＡＶＲ変成器のコアは前記中性線に結合され、前記少なくとも一つのスイッチは、前記ＡＶＲ変成器の入力電圧より小さい前記ＡＶＲ変成器の出力電圧を生じる構成で前記コアに選択的に結合される。

添付の図面は一定の寸法比で描かれておらず、同一又はほぼ同一の構成要素は種々の図において同等の番号で示されている。明瞭のために、すべての構成要素がすべての図面に表示されているとは限らない。

自動電圧調整変成器を含むラインインタラクティブ無停電電源のブロック図である。本発明によるＵＳＰに含められた自動電圧調整変成器の概略図である。本発明によるインバータモードにおける自動電圧調整変成器の概略図である。本発明による通過モードにおける自動電圧調整変成器の概略図である。本発明によるブーストモードにおける自動電圧調整変成器の概略図である。本発明によるダブルブーストモードにおける自動電圧調整変成器の概略図である。本発明によるトリムモードにおける自動電圧調整変成器の概略図である。

本発明の実施形態は、以下に詳述される又は図面に示される構成の細部及び構成要素の配置に限定されない。本発明の実施形態は種々に実施又は具体化できる。また、本明細書で使用される表現及び用語は説明のためであり、限定を意図するものではない。「含む」、「備える」、「有する」及びそれらの活用形はその前に記載される構成要素及びその等価物のみならず追加の構成要素も含むことを意味する。

ＵＰＳの出力電圧を安定化させるためにＡＶＲ変成器を使用する欠点は、ＡＶＲ変成器は出力電圧を調整していないときでもエネルギーを消費し、変成器においてエネルギー損失をもたらすことにある。本発明の少なくともいくつかの実施形態においては、ＵＰＳにおけるＡＶＲ変成器のエネルギー損失と関連する問題は、ＡＶＲが出力電圧を調整していないときに変成器のコアを滅勢し、ＡＶＲ変成器による損失を防ぐことによって解消される。

本発明による無停電電源の一つの実施形態が図１を参照して以下に説明される。図１はＡＣ電力を負荷に供給するラインインタラクティブ無停電電源（ＵＰＳ）１０のブロック図を示す。ＵＰＳ１０は、ＡＣ電源からＡＣ電力を受電する入力端子１２と、ＡＣ電力を少なくとも一つの被制御アウトレット１３に供給する出力端子１４と、ＤＣ−ＤＣコンバータ１５に結合されたＤＣ電圧源１１と、ＤＣ−ＤＣコンバータ１５に動作可能に結合されＡＣ電力を供給するインバータ１８と、ＵＰＳ入力端子１２及びインバータ１８に選択的に結合された転送リレー１６と、ＵＰＳコントローラ１７と、外部デバイスと通信する外部通信制御回路１９と、ＥＭＩ／サージフィルタ２１と、バイパスリレー３４、転送リレー１６及び少なくとも一つのＡＶＲリレー４３に結合された自動電圧調整（ＡＶＲ）変成器２０と、を含む。ＤＣ電圧源１１は電池２２、少なくとも一つのバックアップ電池パック２３、充電器２５及びロジック電源３５を含む。ＵＰＳコントローラ１７は電流センス回路３７、電圧センス回路３９、ラインセンス回路４１、スイッチリレー制御部４５及び少なくとも一つの制御可能なリレー４７に結合される。

自動電圧調整変成器の概略図を示す図２を参照すると、ＡＶＲ２０は、入力端２４と、出力端３０と、上端部４９、中央部５１及び下端部５３を含むコア３２と、入力端２４とコア３２の上端部４９又はコア３２の下端部５３に結合された第１のタップ２７のいずれかの間に選択的に結合される第１のＡＶＲリレー２６と、出力端３０とコア３２の上端部４９又はコア３２の中央部５１に結合された第２のタップ２９のいずれかの間に選択的に結合される第１のＡＶＲリレー２８と、ＡＶＲ変成器コア３２を中性線３６から減結合するバイパスリレー３４と、を含む。第１のＡＶＲリレー２６、第２のＡＶＲリレー２８及びバイパスリレー３４は単極双投（ＳＰＤＴ）リレーとすることができる。バイパスリレー３４は単極単投（ＳＰＳＴ）リレーとすることもできる。バイパスリレー３４の開放時におけるエネルギーを吸収するためにバイパスリレー３４の両端間に金属酸化物バリスタを結合することもできる。

ＵＰＳ１０の動作が図１−７を参照して以下に説明される。図１−２につき説明すると、ＵＰＳコントローラ１７が電圧センス回路３９、電流センス回路３７及びラインセンス回路４１の出力を読み込むことによってＵＰＳ１０の状態をモニタする。それらの出力のモニタリング中、ＵＰＳコントローラは入力電圧が正常状態にあるか異常状態にあるかを決定する。ＵＰＳ１０の入力端子１２における入力電圧が停電、サグ又はスウェル状態にある場合、入力電圧は異常状態にある。入力電圧に関係なく、ＵＰＳコントローラ１７はＵＰＳ１０及びＡＶＲ変成器２０を、出力端３０の電圧が所定の値内、即ち公称値±所定の閾値の範囲内になるように動作させる。

例えば、図１及び３につき説明すると、ＵＰＳ１０の入力端子１２の入力電圧が喪失（停電）状態にある場合には、ＵＰＳコントローラ１７は転送リレー１６を起動してＡＶＲ変成器２０をインバータ１８に結合させ、入力端子１２の代わりにＤＣ電圧源１１から電圧を受電させる。ＤＣ電圧源１１からのＤＣ電力はＵＰＳコントローラ１７で制御されるＤＣ−ＤＣコンバータ１５により調整される。ＤＣ−ＤＣコンバータ１５からの調整されたＤＣ電力はインバータ１８によりＡＣ電力に変換され、転送リレー１６及びＡＶＲ変成器２０に出力される。インバータモードの動作を示す図３を参照すると、ＵＰＳコントローラ１７はＡＶＲリレー２６，２８を、出力電圧調整機能を実行するためにＡＶＲ変成器２０が必要とされないインバータモードに調整する。ＤＣ電圧源１１からのＤＣ電圧はＤＣ／ＤＣコンバータ１５及びＤＣ／ＡＣインバータ１８により既に調整されているため、ＡＶＲ変成器が出力電圧調整機能を実行するために必要とされない。この通過モード中、第１のＡＶＲリレー２６は第２の位置４８に設定され、第２のＡＶＲリレー２８は第２の位置４４に設定され、両ＡＶＲリレー２６，２８ともコア３２の上端部４９に結合されるため、タップ２７，２９が滅勢され、ＡＶＲ変成器２０の出力３０の電圧はＡＶＲ変成器２０の入力２４の電圧に等しくなる。また、インバータモードでは、ＡＶＲ変成器２０による如何なる電圧損失も除去するためにバイパスリレー３４は開放されてＡＶＲ変成器のコア３２を中性線３６から減結合させる。ＵＰＳコントローラは更にスイッチリレー制御部４５を介して一組の制御可能なリレー４７を動作させ、どの被制御アウトレット１３を出力端子１４に接続するかを決定する。

別の例においては、図１及び４を参照すると、ＵＰＳ１０の入力端子１２の入力電圧が正常レベルにあり、ＡＶＲ変成器は必要とされない場合には、転送リレー１６はＡＶＲ変成器２０をＵＰＳ１０の入力端子に結合し、ＵＰＳコントローラ１７はＡＶＲリレー２６，２８を、出力電圧調整機能を実行するためにＡＶＲ変成器２０が必要とされない通過モードに調整する。この通過モードでは、第１のＡＶＲリレー２６は第２の位置４８に設定され、第２のＡＶＲリレー２８は第２の位置４４に設定され、両ＡＶＲリレー２６，２８ともコア３２の上端部４９に結合されるため、タップ２７，２９が滅勢され、ＡＶＲ変成器２０の出力３０の電圧はＡＶＲ変成器２０の入力２４の電圧に等しくなる。また、この通過モードでは、ＡＶＲ変成器２０による如何なる電圧損失も除去するためにバイパスリレー３４は開放されてＡＶＲ変成器のコア３２を中性線３６から減結合させる。

入力電圧がサグ又はスウェル状態にある場合には、転送リレー１６はＡＶＲ変成器２０をＵＰＳ１０の入力端子に結合し、ＵＰＳコントローラ１７はＡＶＲリレー２６，２８を調整して、対応するタップ２７，２９をＡＶＲ変成器の出力３０に安定化された電圧が供給されるように活性化又は不活性化する。

例えば、図５を参照すると、ＵＰＳ１０の入力端子１２の電圧がサグ状態にあり、出力電圧を増大させる必要がある場合には、ＵＰＳコントローラ１７はＡＶＲリレー２６，２８をブーストモードに調整する。ブーストモードでは、ＡＶＲ変成器２０の第１のＡＶＲリレー２６はコア３２の下端部５３に結合された第１の位置３８に設定されるために第１のタップ２７が付勢されるとともに、ＡＶＲ変成器２０の第２のＡＶＲリレー２８はコア３２の中央部５１に結合された第１の位置４０に設定されるために第２のタップ２９が付勢されるので、ＡＶＲ変成器２０の入力端２４の電流がコア３２の下端部５３からコアの中央部５１へ第１の方向に流れることができ、その結果ＡＶＲ変成器２０の出力端３０の電圧はＡＶＲ変成器２０の入力端２４の電圧より大きくなる。ＡＶＲ変成器２０による出力端３０と入力端２４の間の電圧の増大はＡＶＲ変成器２０のコア３２の巻数比に直接相関し、この比はコア３２のタップ位置（第１及び第２のＡＶＲリレー２６，２８及び対応するＡＶＲ変成器の対応するタップ２７，２９により決まる）に応じて変化する。例えば、ブーストモードでは、ＡＶＲ変成器の出力端の電圧はＡＶＲ変成器の入力端の電圧に対して第１の比率で増大させることができる。この第１の比率は１：１．５にすることができる。

図６を参照すると、出力電圧をもっと大きい比率で増大させる必要がある場合には、ＡＶＲ変成器２０の第２のＡＶＲリレー２８はコア３２の上端部４９に結合された第２の位置に設定することができるため、第２のタップ２９は滅勢され、電流４６が下端部５３から上端部４９へコア３２の大きな部分を経て第１の方向に流れることができ、実効的にＡＶＲ変成器の巻数比が増大する結果、出力３０により大きな電圧が得られる。例えば、ブーストモードでは、ＡＶＲ変成器の出力の電圧は第１の比より大きい第２の比で増大させることができる。一実施形態では、この第２の比は第１の比の２倍にできる。第２の比は１：１．３にすることができる。

別の例では、図７を参照すると、ＵＰＳ１０の入力端子１２の電圧がスウェル状態にあり、出力電圧を減少させる必要がある場合には、転送リレー１６はＡＶＲ変成器２０をＵＰＳ１０の入力端子に接続し、ＵＰＳコントローラ１７はＡＶＲリレー２６，２８をトリムモードに調整する。トリムモードでは、ＡＶＲ変成器２０の第１のＡＶＲリレー２６はコア３２の上端部４９に結合された第２の位置４８に設定されるために第１のタップ２７が滅勢され、ＡＶＲ変成器２０の第２のＡＶＲリレー２８はコア３２の中央部５１に結合された第１の位置４０に設定されるために第２のタップ２９が付勢されるので、ＡＶＲ変成器２０の入力端２４の電流５０が上端部４９から中央部５１に、ＡＶＲ変成器２０の一部分を経て第１の方向に流れることができ、その結果ＡＶＲ変成器２０の出力端３０の電圧はＡＶＲ変成器２０の入力端２４の電圧より低くなる。ＡＶＲ変成器２０による出力端３０と入力端２４の間の電圧の減少はＡＶＲ変成器２０のコア３２の巻数比に直接相関する。例えば、トリムモードでは、ＡＶＲ変成器の出力の電圧は、ＡＶＲ変成器の入力の電圧に対して所定の比率で減少させることができる。この比率は１，１５：１にすることができる。

ＡＶＲ変成器コアが付勢状態から滅勢状態へ又は滅勢状態から付勢状態へ遷移するとき、少なくとも一つの実施形態では、ＡＶＲ変成器のＡＶＲリレー及びバイパスリレーを、ＵＰＳにおけるボルト秒の損失又は不平衡が最小になるように動作させる。例えば、少なくとも一つの実施形態では、ＵＰＳコントローラ１７はボルト秒の損失を最小にするためにバイパスリレーをできるだけＡＣ電圧波形のゼロ交差の近くで動作させる。更に、少なくとも一つの実施形態では、ＵＰＳコントローラ１７はボルト秒又は不平衡を最小にするためにバイパスリレー及びＡＶＲリレーを正確に１８０度離して動作させる。例えば、ＡＶＲ変成器コアが滅勢状態から付勢状態へ遷移するとき、最初にバイパスリレーを動作させ、次に正確に半サイクル後にＡＶＲリレーを動作させることができる。別の例では、ＡＶＲ変成器が付勢状態から滅勢状態へ遷移するとき、最初にＡＶＲリレーを動作させ、次に正確に半サイクル後にバイパスリレーを動作させることができる。

上述した本発明の少なくとも一つの実施形態の一つの利点は、ＵＰＳにおけるＡＶＲ変成器のエネルギー損失と通常関連する問題は、ＡＶＲが調整機能を実行していないとき、変成器のコアを滅勢してＡＶＲ変成器による損失を防止することによって解消される点にある。コアを滅勢することによって、電流がコアに流れなくなり、その結果ＡＶＲ変成器が調整機能を実行していないときのＡＶＲ変成器によるタラ（tare）損失の除去がもたらされる。

本発明の実施形態をラインインタラクティブＵＰＳと関連して説明した。ここに記載する方法及びシステムは他のタイプの無停電電源に対して使用することもでき、様々な電源システム及び電圧調整システムにも使用できる。

上述したように、本発明の実施形態のシステム及び方法は複数の異なるスイッチを使用する。これらのスイッチはさまざまな方法、例えば、限定はされないが、ＳＰＤＴリレー、ＳＰＳＴリレー、トランジスタ又は他のタイプのスイッチで実現することができる。

少なくとも一つの実施形態では、ＤＣ電圧源１１は、追加のＤＣ蓄電容量を提供するために追加の電池パック２３、電チャネル２２及びバックアップ電池パック２３を充電するたに入力端子１２からのＡＣ電圧をＤＣ電圧に変換する電池充電器、及び調整されたＤＣ電圧を供給するためのロジック電源を含む。他の実施形態では、ＡＣ及びＤＣ発生器を含む他のバックアップ電源を使用することができる。

少なくとも一つの実施形態では、ＵＰＳコントローラ１７は外部デバイスと通信するために外部通信制御回路に接続する。

少なくとも一つの実施形態では、ＵＰＳ１０にＥＭＩ及びサージ保護を与えるために入力端子１２をＥＭＩ／サージフィルタ２１に接続する。

少なくとも一つの実施形態では、制御可能なリレー４７はＵＰＳに含めず、被制御アウトレット１３は被制御アウトレットではなく標準アウトレットとする。

上述したように、本発明の実施形態のシステム及び方法はＵＰＳコントローラを使用する。ＵＰＳコントローラはさまざまな方法、例えば、限定はされないが、マイクロプロセッサ、論理回路、コンピュータ又は他のタイプの電子コントローラで実現することができる。

以上、本発明の少なくとも一つの実施形態のいくつかの特徴を記載したが、さまざまな変更、変形及び改良が当業者に容易になし得ることに注意されたい。このような変更、変形及び改良は本開示の一部をなし、本発明の精神及び範囲に含まれるものと理解されたい。従って、以上の記載及び図面は一例にすぎない。

Claims

無停電電源（ＵＰＳ）システムであって、
入力電圧を有する入力電力を受電する入力端子と、
出力電力を供給する出力端子と、
中性線と、
前記ＵＰＳの前記入力端子及び前記出力端子に結合された自動電圧調整（ＡＶＲ）変成器であって、入力端、出力端、コア及び前記コア、前記入力端及び前記出力端の少なくとも一つに制御可能に結合される複数のスイッチを有するＡＶＲ変成器と、
前記ＡＶＲ変成器の前記コアを前記中性線に選択的に結合するように構成されたバイパススイッチと、
前記ＡＶＲ変成器の前記複数のスイッチ及び前記バイパススイッチを制御するように構成されたコントローラと、を備え、
前記コントローラは、第１の動作モードにおいて前記ＡＶＲ変成器の前記コアを前記中性線から分離し、第２の動作モードにおいて前記ＡＶＲ変成器の前記コアを前記中性線に結合するように前記バイパススイッチを制御するように構成され、
前記コントローラは、前記第１の動作モードにおいて、前記ＡＶＲ変成器の出力電圧を前記ＵＰＳの前記入力端子における入力電圧と等しい電圧にするような構成で、前記ＡＶＲ変成器の前記複数のスイッチのうちの第１のスイッチを前記コアと前記ＡＶＲ変成器の前記入力端に結合させ、前記ＡＶＲ変成器の前記複数のスイッチのうちの第２のスイッチを前記コアと前記ＡＶＲ変成器の前記出力端に結合させるように構成されている、
無停電電源システム。
ＤＣ電圧源及び前記ＤＣ電圧源に結合されたインバータを更に備え、前記インバータは前記ＡＶＲ変成器の前記入力端に結合され、前記ＡＶＲ変成器に調整されたＡＣ電圧を供給するように構成されている、請求項１記載のシステム。
前記ＤＣ電圧源は電池を含む、請求項２記載のシステム。
前記コントローラは、前記第２の動作モードにおいて、前記ＡＶＲ変成器の出力電圧を前記ＵＰＳの前記入力端子における入力電圧より第１の比率だけ大きい電圧にするような構成で、前記ＡＶＲ変成器の前記複数のスイッチのうちの前記第１のスイッチを前記コアと前記ＡＶＲ変成器の前記入力端に結合させ、前記ＡＶＲ変成器の前記複数のスイッチのうちの前記第２のスイッチを前記コアと前記ＡＶＲ変成器の前記出力端に結合させるように構成されている、請求項１記載のシステム。
前記コントローラは、第３の動作モードにおいて、前記ＡＶＲ変成器の前記コアを前記中性線に結合するように前記バイパススイッチを制御し、前記コントローラは、更に、前記ＡＶＲ変成器の出力電圧を前記ＵＰＳの前記入力端子における入力電圧より前記第１の比率より大きい第２の比率だけ大きい電圧にするような構成で、前記ＡＶＲ変成器の前記複数のスイッチのうちの前記第１のスイッチを前記コアと前記ＡＶＲ変成器の前記入力端に結合させ、前記ＡＶＲ変成器の前記複数のスイッチのうちの前記第２のスイッチを前記コアと前記ＡＶＲ変成器の前記出力端に結合させるように構成されている、請求項４記載のシステム。
前記第２の比率は前記第１の比率の２倍である、請求項５記載のシステム。
前記コントローラは、第４の動作モードにおいて、前記ＡＶＲ変成器の前記コアを前記中性線に結合するように前記バイパススイッチを制御し、前記コントローラは、更に、前記ＡＶＲ変成器の出力電圧を前記ＵＰＳの前記入力端子における入力電圧より小さい電圧にするような構成で、前記ＡＶＲ変成器の前記複数のスイッチのうちの前記第１のスイッチを前記コアと前記ＡＶＲ変成器の前記入力端に結合させ、前記ＡＶＲ変成器の前記複数のスイッチのうちの前記第２のスイッチを前記コアと前記ＡＶＲ変成器の前記出力端に結合させるように構成されている、請求項４記載のシステム。
前記バイパススイッチは電磁スイッチである、請求項１記載のシステム。
前記電磁スイッチはリレーである、請求項８記載のシステム。
前記リレーは単極双投スイッチである、請求項９記載のシステム。
前記リレーは単極単投スイッチである、請求項９記載のシステム。
自動電圧調整（ＡＶＲ）変成器と、ＡＣ電圧波形の入力電圧を有する入力電力を受電する入力端子と、出力電圧を有する出力電力を供給する出力端子と、中性線とを有する無停電電源（ＵＰＳ）において、安定な電力を供給する方法であって、前記ＡＶＲ変成器は入力端、出力端、前記中性線に選択的に結合されるコア及び前記コア、前記入力端及び前記出力端の少なくとも一つに制御可能に結合される複数のスイッチを有しており、
前記ＵＰＳへの入力電圧が規定の許容範囲内にあるかどうかを決定するアクト、
前記ＵＰＳへの入力電圧が第１の状態を満足する場合には、第１の動作モードにおいて前記ＡＶＲ変成器の前記コアを前記中性線から分離するアクト、
前記ＵＰＳへの入力電圧が第２の状態を満足する場合には、第２の動作モードにおいて前記ＡＶＲ変成器の前記コアを前記中性線に結合するアクト、及び
前記第１の動作モードにおいて、前記ＡＶＲ変成器の出力電圧を前記ＵＰＳの前記入力端子における入力電圧と等しい電圧にするような構成で、前記ＡＶＲ変成器の前記複数のスイッチのうちの第１のスイッチを前記コアと前記ＡＶＲ変成器の前記入力端に結合させ、前記ＡＶＲ変成器の前記複数のスイッチのうちの第２のスイッチを前記コアと前記ＡＶＲ変成器の前記出力端に結合させる、アクト、
を備える方法。
前記ＵＰＳへの入力電圧が規定の許容範囲より小さい場合には、前記第２の動作モードにおいて、前記ＵＰＳの出力電圧を増大させるように前記ＡＶＲ変成器を設定するアクト、及び
前記ＵＰＳへの入力電圧が規定の許容範囲より大きい場合には、前記第２の動作モードにおいて、前記ＵＰＳの出力電圧を減少させるように前記ＡＶＲ変成器を設定するアクト、
を更に備える、請求項１２記載の方法。
前記ＡＶＲ変成器の前記コアを前記中性線から分離するアクトは前記ＡＶＲ変成器の前記コアを前記中性線から減結合するアクトを含む、請求項１２記載の方法。
前記ＡＶＲ変成器は、前記ＡＶＲ変成器の前記コアを前記中性線に選択的に結合するように構成されたバイパススイッチを含み、
前記ＡＶＲ変成器の前記コアを前記中性線から分離するアクトは、前記第１及び第２のスイッチを前記コアに結合し、半サイクル後に前記コアを前記中性線から減結合するように前記バイパススイッチを制御するアクトを含み、
前記コアを前記中性線に結合するアクトは、前記コアを前記中性線に結合するように前記バイパススイッチを制御し、半サイクル後に前記第１及び第２のスイッチを前記コアに結合するアクトを含む、
請求項１２記載の方法。
前記コアを前記中性線から減結合するように前記バイパススイッチを制御するアクトは、前記バイパススイッチを前記ＡＣ電圧波形のゼロ交差時に開放するアクトを含み、
前記コアを前記中性線に結合するように前記バイパススイッチを制御するアクトは、前記バイパススイッチを前記ＡＣ電圧波形のゼロ交差時に閉じるアクトを含む、
請求項１５記載の方法。
無停電電源（ＵＰＳ）システムであって、
入力電圧を有する入力電力を受電する入力端子と、
出力電圧を有する出力電力を供給する出力端子と、
中性線と、
前記ＵＰＳの前記入力端子及び前記出力端子に結合された自動電圧調整（ＡＶＲ）変成器であって、入力端、出力端、コア及び前記コア、前記入力端及び前記出力端の少なくとも一つに制御可能に結合される複数のスイッチを有するＡＶＲ変成器と、
第１の動作モードにおいて、前記ＡＶＲ変成器の前記コアを前記中性線から分離する手段と、を備え、
前記第１の動作モードにおいて、前記ＡＶＲ変成器の出力電圧を前記ＵＰＳの前記入力端子における入力電圧と等しい電圧にするような構成で、前記ＡＶＲ変成器の前記複数のスイッチのうちの第１のスイッチを前記コアと前記ＡＶＲ変成器の前記入力端に選択的に結合させ、前記ＡＶＲ変成器の前記複数のスイッチのうちの第２のスイッチを前記コアと前記ＡＶＲ変成器の前記出力端に選択的に結合させる、無停電電源システム。
インバータに結合されたＤＣ電圧源を更に備え、前記インバータは前記ＡＶＲ変成器に結合され、前記ＡＶＲ変成器に調整されたＡＣ電圧を供給するように構成されている、請求項１７記載のシステム。
前記ＤＣ電圧源は電池を含む、請求項１８記載のシステム。
第２の動作モードにおいて、前記ＡＶＲ変成器の前記コアは前記中性線に結合され、前記複数のスイッチは、前記ＵＰＳの前記入力端子における入力電圧より第１の比率だけ大きい前記ＡＶＲ変成器の出力電圧を生じる構成で前記コアに選択的に結合される、請求項１７記載のシステム。
第３の動作モードにおいて、前記ＡＶＲ変成器の前記コアは前記中性線に結合され、前記複数のスイッチは、前記ＵＰＳの前記入力端子における入力電圧より前記第１の比率より大きい第２の比率だけ大きい前記ＡＶＲ変成器の出力電圧を生じる構成で前記コアに選択的に結合される、請求項２０記載のシステム。
前記第２の比率は前記第１の比率の２倍である、請求項２１記載のシステム。
第４の動作モードにおいて、前記ＡＶＲ変成器の前記コアは前記中性線に結合され、前記複数のスイッチは、前記ＵＰＳの前記入力端子における入力電圧より小さい前記ＡＶＲ変成器の出力電圧を生じる構成で前記コアに選択的に結合される、請求項１７記載のシステム。