JP5595684B2 - スイッチング電源の制御回路 - Google Patents

スイッチング電源の制御回路 Download PDF

Info

Publication number
JP5595684B2
JP5595684B2 JP2009165247A JP2009165247A JP5595684B2 JP 5595684 B2 JP5595684 B2 JP 5595684B2 JP 2009165247 A JP2009165247 A JP 2009165247A JP 2009165247 A JP2009165247 A JP 2009165247A JP 5595684 B2 JP5595684 B2 JP 5595684B2
Authority
JP
Japan
Prior art keywords
capacitor
voltage
switch element
current
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009165247A
Other languages
English (en)
Other versions
JP2011024301A (ja
Inventor
茂 久田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2009165247A priority Critical patent/JP5595684B2/ja
Publication of JP2011024301A publication Critical patent/JP2011024301A/ja
Application granted granted Critical
Publication of JP5595684B2 publication Critical patent/JP5595684B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、スイッチング電源の制御回路に関する。
従来より、スイッチング電源には、例えば電流共振回路や自励型フライバック回路が用いられている。電流共振回路は、スイッチ素子を備えており、このスイッチ素子は、制御回路（例えば、特許文献１参照）により制御される。
図８は、従来例に係る電流共振回路１００の回路図である。電流共振回路１００は、トランスＴと、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１、Ｑ２と、キャパシタＣ１、Ｃ２と、ダイオードＤ１、Ｄ２と、電圧測定部１１０と、制御回路１２０と、を備える。制御回路１２０は、スイッチ素子Ｑ１のゲートと、スイッチ素子Ｑ２のゲートと、に接続され、スイッチ素子Ｑ１とスイッチ素子Ｑ２とを、休止期間を挟んで交互にオン状態にする。
スイッチ素子Ｑ１のドレインには、入力端子ＩＮが接続され、スイッチ素子Ｑ１のソースには、スイッチ素子Ｑ２のドレインと、トランスＴの１次巻線Ｔ１の一端と、が接続される。スイッチ素子Ｑ２のソースには、基準電位源ＧＮＤが接続される。また、トランスＴの１次巻線Ｔ１の他端には、キャパシタＣ１を介して基準電位源ＧＮＤが接続される。
トランスＴの第１の２次巻線Ｔ２の一端には、ダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードには、出力端子ＯＵＴ１と、キャパシタＣ２を介して出力端子ＯＵＴ２と、が接続される。トランスＴの第１の２次巻線Ｔ２の他端には、出力端子ＯＵＴ２と、トランスＴの第２の２次巻線Ｔ３の一端と、が接続される。トランスＴの第２の２次巻線Ｔ３の他端には、ダイオードＤ２のアノードが接続され、ダイオードＤ２のカソードには、出力端子ＯＵＴ１が接続される。
電圧測定部１１０は、フォトダイオード（図示省略）を備え、出力端子ＯＵＴ１、ＯＵＴ２に接続される。この電圧測定部１１０は、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧に応じて、フォトダイオードから光を出射する。フォトダイオードから出射された光は、制御回路１２０が備えるフォトトランジスタＰＣ１１（後述の図９参照）で受光される。制御回路１２０では、その受光量に応じてスイッチ素子Ｑ１、Ｑ２の発振周波数制御を行い、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧が一定となるようにフィードバック制御が行われる。
スイッチ素子Ｑ１がオン状態でかつスイッチ素子Ｑ２がオフ状態の場合には、入力端子ＩＮから入力された電流が、オン状態のスイッチ素子Ｑ１を介して、トランスＴの１次巻線Ｔ１の一端から他端に流れ、キャパシタＣ１の一方の電極に供給される。その結果、キャパシタＣ１が充電されるとともに、トランスＴの１次巻線Ｔ１の周りに、トランスＴの１次巻線Ｔ１の一端から他端に流れる電流に応じた磁界が発生する。
すると、トランスＴの第１の２次巻線Ｔ２と、トランスＴの第２の２次巻線Ｔ３とには、電磁誘導により、トランスＴの１次巻線Ｔ１の周りに発生した磁界に応じた電圧が生じ、これら電圧がダイオードＤ１により整流され、さらにキャパシタＣ２により平滑化されて、出力端子ＯＵＴ２を基準として出力端子ＯＵＴ１に直流電圧が出力されることになる。
一方、スイッチ素子Ｑ１がオフ状態でかつスイッチ素子Ｑ２がオン状態の場合には、充電されたキャパシタＣ１の一方の電極から電流が出力され、この電流は、トランスＴの１次巻線Ｔ１の他端から一端に流れた後、オン状態のスイッチ素子Ｑ２を介して基準電位源ＧＮＤに流れる。その結果、キャパシタＣ１が放電されるとともに、トランスＴの１次巻線Ｔ１の周りに、トランスＴの１次巻線Ｔ１の他端から一端に流れる電流に応じた磁界が発生する。
すると、トランスＴの第１の２次巻線Ｔ２と、トランスＴの第２の２次巻線Ｔ３とには、電磁誘導により、トランスＴの１次巻線Ｔ１の周りに発生した磁界に応じた電圧が生じ、これら電圧がダイオードＤ２により整流され、さらにキャパシタＣ２により平滑化されて、出力端子ＯＵＴ２を基準として出力端子ＯＵＴ１に直流電圧が出力されることになる。
図９は、従来例に係る制御回路１２０の回路図である。制御回路１２０は、集積回路としての制御ＩＣ１３０と、キャパシタＣ１１と、抵抗Ｒ１１と、フォトトランジスタＰＣ１１と、を備える。
制御ＩＣ１３０は、スイッチ素子Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８と、直流電源Ｖｒｅｆと、スイッチＳＷと、電流源Ｉｒｅｆと、制御信号供給部１３１と、電圧検出部１３２と、を備える。
この制御ＩＣ１３０には、４つの端子が設けられている。端子Ｐ１には、基準電位源ＧＮＤが接続される。端子Ｐ２には、キャパシタＣ１１を介して基準電位源ＧＮＤが接続され、端子Ｐ３には、抵抗Ｒ１１を介して基準電位源ＧＮＤが接続される。端子Ｐ４には、フォトトランジスタＰＣ１１のコレクタが接続され、フォトトランジスタＰＣ１１のエミッタには、基準電位源ＧＮＤが接続される。
スイッチ素子Ｑ３〜Ｑ６は、互いに特性の等しいＰチャネルＭＯＳＦＥＴで構成され、スイッチ素子Ｑ７、Ｑ８は、ＮＰＮ型トランジスタで構成される。
スイッチ素子Ｑ３とスイッチ素子Ｑ６とは、カレントミラー回路を構成し、スイッチ素子Ｑ３のゲートと、スイッチ素子Ｑ６のゲートとには、スイッチ素子Ｑ３のソースが接続される。スイッチ素子Ｑ３のドレインと、スイッチ素子Ｑ６のドレインとには、定電圧源ＶＤＤが接続される。
スイッチ素子Ｑ３のソースには、スイッチ素子Ｑ７のコレクタが接続される。スイッチ素子Ｑ７のベースには、直流電源Ｖｒｅｆの正極が接続され、スイッチ素子Ｑ７のエミッタには、端子Ｐ４が接続される。直流電源Ｖｒｅｆの負極には、基準電位源ＧＮＤと、端子Ｐ１と、が接続される。
スイッチ素子Ｑ６のソースには、端子Ｐ２と、電圧検出部１３２と、スイッチＳＷの一端と、が接続される。スイッチＳＷの他端には、電流源Ｉｒｅｆの入力端が接続される。電流源Ｉｒｅｆの出力端には、基準電位源ＧＮＤが接続される。電圧検出部１３２は、端子Ｐ２の電圧、すなわちキャパシタＣ１１の端子間電圧に応じて、スイッチＳＷを制御するとともに、信号を制御信号供給部１３１に供給する。制御信号供給部１３１は、電圧検出部１３２から供給される信号に応じて、制御信号ＳＩＧ１、ＳＩＧ２を出力する。
スイッチ素子Ｑ４とスイッチ素子Ｑ５とは、カレントミラー回路を構成し、スイッチ素子Ｑ４のゲートと、スイッチ素子Ｑ５のゲートとには、スイッチ素子Ｑ４のソースが接続される。スイッチ素子Ｑ４のドレインと、スイッチ素子Ｑ５のドレインとには、定電圧源ＶＤＤが接続される。
スイッチ素子Ｑ４のソースには、スイッチ素子Ｑ８のコレクタが接続される。スイッチ素子Ｑ８のベースには、直流電源Ｖｒｅｆの正極が接続され、スイッチ素子Ｑ８のエミッタには、端子Ｐ３が接続される。
スイッチ素子Ｑ５のソースには、端子Ｐ２と、電圧検出部１３２と、スイッチＳＷの一端と、が接続される。
以上の構成を備える制御回路１２０は、キャパシタＣ１１の充放電動作を行い、キャパシタＣ１１の端子間電圧に応じて、制御信号ＳＩＧ１をスイッチ素子Ｑ１のゲートに供給するとともに、制御信号ＳＩＧ２をスイッチ素子Ｑ２のゲートに供給する。
キャパシタＣ１１の充電は、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、に応じて行われる。
まず、抵抗Ｒ１１に流れる電流について、以下に説明する。スイッチ素子Ｑ８は、直流電源Ｖｒｅｆから印加される電圧により、オン状態となり、スイッチ素子Ｑ８のエミッタ電圧は、直流電源Ｖｒｅｆの正極の電圧からスイッチ素子Ｑ８のベースエミッタ間電圧を差し引いた電圧となり、端子Ｐ３より出力される。これにより、定電圧源ＶＤＤからスイッチ素子Ｑ４、Ｑ８および端子Ｐ３を介して抵抗Ｒ１１に、一定の電流が流れる。そして、スイッチ素子Ｑ４に電流が流れると、スイッチ素子Ｑ４とカレントミラー回路を構成するスイッチ素子Ｑ５にも、スイッチ素子Ｑ４に流れる電流に等しい電流、すなわち抵抗Ｒ１１に流れる電流に等しい電流が流れることとなる。スイッチ素子Ｑ５に流れる電流は、端子Ｐ２を介してキャパシタＣ１１に供給され、キャパシタＣ１１が充電される。
次に、フォトトランジスタＰＣ１１に流れる電流について、以下に説明する。スイッチ素子Ｑ７は、直流電源Ｖｒｅｆから印加される電圧により、オン状態となり、スイッチ素子Ｑ７のエミッタ電圧は、直流電源Ｖｒｅｆの正極の電圧からスイッチ素子Ｑ７のベースエミッタ間電圧を差し引いた電圧となり、端子Ｐ４より出力される。また、上述の電圧測定部１１０は、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧に応じて、フォトダイオードから光を出射する。フォトダイオードから出射された光は、制御ＩＣ１３０の端子Ｐ４に接続されたフォトトランジスタＰＣ１１で受光され、その受光量に応じてフォトトランジスタＰＣ１１のコレクタに電流が流れる。
これにより、定電圧源ＶＤＤからスイッチ素子Ｑ３、Ｑ７及び端子Ｐ４を介して、フォトトランジスタＰＣ１１に電流が流れる。そして、スイッチ素子Ｑ３に電流が流れると、スイッチ素子Ｑ３とカレントミラー回路を構成するスイッチ素子Ｑ６に電流が流れ、端子Ｐ２を介してキャパシタＣ１１に供給され、キャパシタＣ１１が充電される。
一方、キャパシタＣ１１の放電は、スイッチＳＷに流れる電流により行われる。具体的には、電圧検出部１３２は、スイッチ素子Ｑ１とスイッチ素子Ｑ２とを交互にオン状態にする期間において、キャパシタＣ１１の端子間電圧がＶ２からＶ１に低下するまで（後述の図１０参照）、スイッチＳＷをオン状態にする。すると、キャパシタＣ１１から、スイッチＳＷおよび電流源Ｉｒｅｆを介して、基準電位源ＧＮＤに電流が流れ、キャパシタＣ１１が放電される。
以上によれば、抵抗Ｒ１１およびスイッチ素子Ｑ４、Ｑ５、Ｑ８は、キャパシタＣ１１を充電するための手段である。また、フォトトランジスタＰＣ１１およびスイッチ素子Ｑ３、Ｑ６、Ｑ７は、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧に応じて、キャパシタＣ１１を充電するための手段である。一方、スイッチＳＷおよび電流源Ｉｒｅｆは、キャパシタＣ１１を放電するための手段である。
図１０は、従来例に係る電流共振回路１００のタイミングチャートである。ＶＣ１１は、キャパシタＣ１１の端子間電圧を示し、ＶＳＩＧ１は、制御信号ＳＩＧ１の電圧を示し、ＶＳＩＧ２は、制御信号ＳＩＧ２の電圧を示す。
図１０に波形を示した期間は、スイッチ素子Ｑ１とスイッチ素子Ｑ２とを交互にオン状態にする期間であり、時刻ｔ３１〜ｔ３３までの期間と、時刻ｔ３３〜ｔ３５までの期間と、を交互に繰り返している。
ここで、キャパシタＣ１１の端子間電圧ＶＣ１１に注目する。すると、時刻ｔ３１〜ｔ３３までの期間のうち時刻ｔ３１〜ｔ３２までの期間と、時刻ｔ３３〜ｔ３５までの期間のうち時刻ｔ３３〜ｔ３４までの期間とでは、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、に応じて充電が行われており、キャパシタＣ１１の端子間電圧ＶＣ１１が上昇している。一方、時刻ｔ３１〜ｔ３３までの期間のうち時刻ｔ３２〜ｔ３３までの期間と、時刻ｔ３３〜ｔ３５までの期間のうち時刻ｔ３４〜ｔ３５までの期間とでは、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、に応じて充電が行われているが、スイッチＳＷに流れる電流により放電も行われており、抵抗Ｒ１１に流れる電流とフォトトランジスタＰＣ１１に流れる電流との総和である充電電流と比べて、スイッチＳＷに流れる電流である放電電流の方が大きく設定されているため、キャパシタＣ１１の端子間電圧ＶＣ１１が低下している。
以下に、時刻ｔ３１〜ｔ３５までの期間について詳述する。
時刻ｔ３１において、キャパシタＣ１１の端子間電圧ＶＣ１１がＶ１となり、スイッチＳＷがオフ状態となる。このため、スイッチＳＷに電流が流れないこととなり、スイッチＳＷに流れる電流によるキャパシタＣ１１の放電が停止される。
一方、抵抗Ｒ１１には電流が流れ続け、抵抗Ｒ１１に流れる電流に応じたキャパシタＣ１１の充電が継続して行われる。また、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧に応じた光量の光をフォトトランジスタＰＣ１１がフォトダイオードから受光し、フォトトランジスタＰＣ１１には受光量に応じた電流が流れ続け、フォトトランジスタＰＣ１１に流れる電流に応じたキャパシタＣ１１の充電が継続して行われる。
以上より、キャパシタＣ１１は、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、に応じて充電が行われることとなる。その結果、キャパシタＣ１１の端子間電圧ＶＣ１１は、時間が経過するに従って上昇し、時刻ｔ３２ではＶ２となる。
また、時刻ｔ３１において、制御信号ＳＩＧ２の電圧ＶＳＩＧ２がＶＧＨとなり、スイッチ素子Ｑ２がオン状態となる。
時刻ｔ３２において、キャパシタＣ１１が充電されて端子間電圧ＶＣ１１がＶ２になると、スイッチＳＷがオン状態となる。このため、スイッチＳＷに電流が流れ始め、スイッチＳＷに流れる電流によるキャパシタＣ１１の放電が開始される。
また、抵抗Ｒ１１およびフォトトランジスタＰＣ１１には電流が流れ続け、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、に応じたキャパシタＣ１１の充電が継続して行われる。
以上より、キャパシタＣ１１は、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、に応じて充電が行われるとともに、スイッチＳＷに流れる電流により放電が行われることとなる。そして、上述のように、抵抗Ｒ１１に流れる電流とフォトトランジスタＰＣ１１に流れる電流との総和である充電電流と比べて、スイッチＳＷに流れる電流である放電電流の方が大きく設定されている。このため、キャパシタＣ１１の端子間電圧ＶＣ１１は、時間が経過するに従って低下し、時刻ｔ３３ではＶ１となる。
また、時刻ｔ３２において、制御信号ＳＩＧ２の電圧ＶＳＩＧ２がＶＧＬとなり、スイッチ素子Ｑ２がオフ状態となる。
時刻ｔ３３において、時刻ｔ３１と同様に、キャパシタＣ１１は、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、に応じて充電が行われることとなる。このため、キャパシタＣ１１の端子間電圧ＶＣ１１は、時間が経過するに従って上昇し、時刻ｔ３４ではＶ２となる。
また、時刻ｔ３３において、制御信号ＳＩＧ１の電圧ＶＳＩＧ１がＶＧＨとなり、スイッチ素子Ｑ１がオン状態となる。
時刻ｔ３４において、時刻ｔ３２と同様に、キャパシタＣ１１は、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、に応じて充電が行われるとともに、スイッチＳＷに流れる電流により放電が行われることとなる。そして、上述のように、抵抗Ｒ１１に流れる電流とフォトトランジスタＰＣ１１に流れる電流との総和である充電電流と比べて、スイッチＳＷに流れる電流である放電電流の方が大きく設定されている。このため、キャパシタＣ１１の端子間電圧ＶＣ１１は、時間が経過するに従って低下し、時刻ｔ３５ではＶ１となる。
また、時刻ｔ３４において、制御信号ＳＩＧ１の電圧ＶＳＩＧ１がＶＧＬとなり、スイッチ素子Ｑ１がオフ状態となる。
なお、時刻ｔ３２〜ｔ３３までの期間と、時刻ｔ３４〜ｔ３５までの期間とは、スイッチ素子Ｑ１、Ｑ２がともにオフ状態となる休止期間である。ここで、制御ＩＣ１３０内の電流源Ｉｒｅｆの電流値は固定となっているが、キャパシタＣ１１の容量を変化させることで、休止期間を設定することができる。
特開平７−９５７６９号公報
上述のように、電流共振回路１００では、キャパシタＣ１１の端子間電圧ＶＣ１１は、抵抗Ｒ１１およびスイッチ素子Ｑ４、Ｑ５、Ｑ８によりキャパシタＣ１１が充電されることで、上昇する。ここで、スイッチ素子Ｑ４、Ｑ５、Ｑ８は、制御ＩＣ１３０に内蔵され、抵抗Ｒ１１は、制御ＩＣ１３０とは別個に設けられ、これらスイッチ素子Ｑ４、Ｑ５、Ｑ８と、抵抗Ｒ１１とは、端子Ｐ３で接続される。
また、キャパシタＣ１１の端子間電圧ＶＣ１１は、フォトトランジスタＰＣ１１およびスイッチ素子Ｑ３、Ｑ６、Ｑ７により、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧に応じて充電されることで、上昇する。ここで、スイッチ素子Ｑ３、Ｑ６、Ｑ７は、制御ＩＣ１３０に内蔵され、フォトトランジスタＰＣ１１は、制御ＩＣ１３０とは別個に設けられ、これらスイッチ素子Ｑ３、Ｑ６、Ｑ７と、フォトトランジスタＰＣ１１とは、端子Ｐ４で接続される。
また、キャパシタＣ１１の端子間電圧ＶＣ１１は、スイッチＳＷおよび電流源ＩｒｅｆによりキャパシタＣ１１が放電されることで、低下する。ここで、スイッチＳＷおよび電流源Ｉｒｅｆは、制御ＩＣ１３０に内蔵され、キャパシタＣ１１は、制御ＩＣ１３０とは別個に設けられ、これらスイッチＳＷおよび電流源Ｉｒｅｆと、キャパシタＣ１１とは、端子Ｐ２で接続される。
以上より、制御ＩＣ１３０には、キャパシタＣ１１を充放電させるために、端子Ｐ２〜Ｐ４の３つの端子が必要である。ここで、キャパシタＣ１１を制御ＩＣ１３０に内蔵させれば、端子Ｐ２が必要なくなるので、制御ＩＣ１３０の端子数を減少させることができる。ところが、キャパシタＣ１１を制御ＩＣ１３０に内蔵させると、キャパシタＣ１１の容量を変化させることができず、スイッチ素子Ｑ１、Ｑ２がともにオフ状態となる休止期間を設定できなくなってしまう。
一方、従来例に係る自励型フライバック回路では、キャパシタＣ１１に相当するキャパシタは、制御ＩＣ１３０に相当する集積回路に内蔵されており、集積回路の端子数は１つである。ところが、キャパシタＣ１１に相当するキャパシタが集積回路に内蔵されているため、このキャパシタの容量を変化させることができず、スイッチ素子が誤ってオン状態になってしまうのを防止する休止期間の設定は困難であった。休止期間を設定するためには、集積回路内部に別途休止期間タイマーを設ける必要があり、休止期間の外部調整を可能とするためには、休止期間タイマーの時間を設定する手段として集積回路の端子数増加を余儀なくされていた。
上述の課題を鑑み、本発明は、スイッチング電源に設けられたスイッチ素子を制御する集積回路の端子数を増加させることなく、休止期間を設定することを目的とする。
本発明は、上述の課題を解決するために、以下の事項を提案している。
（１）本発明は、少なくとも１つ以上のスイッチ素子を備えたスイッチング電源の制御回路であって、前記スイッチ素子のオンオフを制御する集積回路と、前記集積回路の外部に設けられた第１キャパシタと、前記集積回路の内部に設けられ、前記第１キャパシタを充電する充電手段と、前記集積回路の外部に設けられ、前記第１キャパシタを放電する第１放電手段と、前記集積回路の外部に設けられ、前記スイッチング電源の出力電圧に応じたフィードバック信号に基づいて、前記第１キャパシタを放電する第２放電手段と、を備え、前記集積回路は、前記第１キャパシタの端子間電圧に基づいて、前記スイッチ素子のオンオフを制御することを特徴とするスイッチング電源の制御回路を提案している。
この発明によれば、少なくとも１つ以上のスイッチ素子を備えたスイッチング電源の制御回路に、スイッチ素子のオンオフを制御する集積回路を設けた。集積回路の外部には、第１キャパシタと、第１キャパシタを放電する第１放電手段と、スイッチング電源の出力電圧に応じたフィードバック信号に基づいて第１キャパシタを放電する第２放電手段と、を設けた。集積回路の内部には、第１キャパシタを充電する充電手段を設けた。そして、集積回路により、第１キャパシタの端子間電圧に基づいて、スイッチ素子のオンオフを制御することとした。
このため、従来例に係るキャパシタＣ１１に相当する第１キャパシタと、第１キャパシタを放電する第１放電手段および第２放電手段とは、従来例に係る制御ＩＣ１３０に相当する集積回路とは別個に設けられる。一方、第１キャパシタを充電する充電手段は、集積回路に内蔵される。したがって、第１キャパシタを充放電させるために集積回路に必要な端子は、第１キャパシタと充電手段とを接続する端子の１つとなる。また、第１キャパシタは、集積回路とは別個に設けられるため、第１キャパシタの容量を変化させることができる。以上によれば、集積回路の端子数を増加させることなく、第１キャパシタの容量を設定することで休止期間を設定できる。
（２）本発明は、（１）のスイッチング電源の制御回路について、前記スイッチング電源は、トランスと、前記トランスの１次巻線と直列に接続された第２キャパシタと、前記トランスの１次巻線および前記第２キャパシタを含んで構成される第１直列接続部と並列に接続されたローサイドスイッチ素子と、前記ローサイドスイッチ素子と直列に接続されたハイサイドスイッチ素子と、前記ハイサイドスイッチ素子および前記ローサイドスイッチ素子を含んで構成される第２直列接続部と接続された直流電源と、前記トランスの２次巻線の電圧を直流平滑化し、前記スイッチング電源の出力電圧として出力する平滑化手段と、前記スイッチング電源の出力電圧に基づいて、前記フィードバック信号を出力するフィードバック信号出力手段と、を有する電流共振回路を備え、前記充電手段は、前記第１キャパシタの端子間電圧が第１電圧になると、当該第１キャパシタを充電して、当該第１キャパシタの端子間電圧を当該第１電圧より高い第２電圧まで上昇させ、前記集積回路は、前記第１キャパシタの端子間電圧が前記第１電圧から前記第２電圧まで上昇する期間を、休止期間とし、当該休止期間では、前記ハイサイドスイッチ素子および前記ローサイドスイッチ素子をオフ状態とし、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とを、前記休止期間を挟んで交互にオン状態とすることを特徴とするスイッチング電源の制御回路スイッチング電源の制御回路を提案している。
この発明によれば、電流共振回路を用いてスイッチング電源を構成した。そして、充電手段により、第１キャパシタの端子間電圧が第１電圧になると、第１キャパシタを充電して、第１キャパシタの端子間電圧を第１電圧より高い第２電圧まで上昇させることとした。また、第１キャパシタの端子間電圧が第１電圧から第２電圧まで上昇する期間を、休止期間とし、集積回路により、休止期間では、ハイサイドスイッチ素子およびローサイドスイッチ素子をオフ状態とし、ハイサイドスイッチ素子とローサイドスイッチ素子とを休止期間を挟んで交互にオン状態とすることとした。
このため、第１キャパシタの端子間電圧が第１電圧から第２電圧まで上昇する期間は、ハイサイドスイッチ素子およびローサイドスイッチ素子がオフ状態となる休止期間になる。したがって、第１キャパシタの容量を設定することで、ハイサイドスイッチ素子およびローサイドスイッチ素子がオフ状態となる休止期間を設定できる。
（３）本発明は、（１）のスイッチング電源の制御回路について、前記スイッチング電源は、トランスと、前記トランスの１次巻線と直列に接続されたスイッチ素子と、を有する自励型フライバック回路を備え、前記トランスの制御巻線は、当該トランスの制御巻線の電圧が予め定めた閾値になると、オントリガを前記充電手段に送信し、前記充電手段は、前記第１キャパシタの端子間電圧が第１電圧になる第１時刻に、当該第１キャパシタの充電を開始し、前記第１時刻から、前記第１キャパシタの端子間電圧が前記第１電圧より高い第２電圧になる第２時刻までの期間を、休止期間とし、当該休止期間では前記オントリガの受け付けを無効とし、当該休止期間を除く期間では当該オントリガの受け付けを有効とし、前記オントリガを受け付けた後の第３時刻に、前記第１キャパシタの充電を停止し、前記集積回路は、前記第１時刻に、前記スイッチ素子をオフ状態とし、前記第３時刻に、前記スイッチ素子をオン状態とすることを特徴とするスイッチング電源の制御回路を提案している。
この発明によれば、自励型フライバック回路を用いてスイッチング電源を構成した。そして、トランスの制御巻線により、トランスの制御巻線の電圧が予め定めた閾値になると、オントリガを充電手段に送信することとした。充電手段により、第１キャパシタの端子間電圧が第１電圧になる第１時刻に、第１キャパシタの充電を開始することとした。また、充電手段により、第１時刻から、第１キャパシタの端子間電圧が第１電圧より高い第２電圧になる第２時刻までの期間を、休止期間とし、休止期間ではオントリガの受け付けを無効とし、休止期間を除く期間ではオントリガの受け付けを有効とすることとした。また、充電手段により、オントリガを受け付けた後の第３時刻に、第１キャパシタの充電を停止することとした。集積回路により、第１時刻に、スイッチ素子をオフ状態とし、第３時刻に、スイッチ素子をオン状態とすることとした。
このため、第１キャパシタの端子間電圧が第１電圧から第２電圧まで上昇する期間では、トランスの制御巻線の電圧が予め定めた閾値になっても、充電手段は、オントリガを受け付けないので、集積回路は、スイッチ素子をオン状態にしない。したがって、第１キャパシタの容量を設定することで、スイッチ素子が誤ってオン状態になってしまうのを防止する休止期間を設定できる。
（４）本発明は、少なくとも１つ以上のスイッチ素子を備えたスイッチング電源の制御回路であって、前記スイッチ素子のオンオフを制御する集積回路と、前記集積回路の外部に設けられた第１キャパシタと、前記集積回路の内部に設けられ、前記第１キャパシタを放電する放電手段と、前記集積回路の外部に設けられ、前記第１キャパシタを充電する第１充電手段と、前記集積回路の外部に設けられ、前記スイッチング電源の出力電圧に応じたフィードバック信号に基づいて、前記第１キャパシタを充電する第２充電手段と、を備え、前記集積回路は、前記第１キャパシタの端子間電圧に基づいて、前記スイッチ素子のオンオフを制御することを特徴とするスイッチング電源の制御回路を提案している。
この発明によれば、少なくとも１つ以上のスイッチ素子を備えたスイッチング電源の制御回路に、スイッチ素子のオンオフを制御する集積回路を設けた。集積回路の外部には、第１キャパシタと、第１キャパシタを充電する第１充電手段と、スイッチング電源の出力電圧に応じたフィードバック信号に基づいて第１キャパシタを充電する第２充電手段と、を設けた。集積回路の内部には、第１キャパシタを放電する放電手段を設けた。そして、集積回路により、第１キャパシタの端子間電圧に基づいて、スイッチ素子のオンオフを制御することとした。
このため、従来例に係るキャパシタＣ１１に相当する第１キャパシタと、第１キャパシタを充電する第１充電手段および第２充電手段とは、従来例に係る制御ＩＣ１３０に相当する集積回路とは別個に設けられる。一方、第１キャパシタを放電する放電手段は、集積回路に内蔵される。したがって、第１キャパシタを充放電させるために集積回路に必要な端子は、第１キャパシタと放電手段とを接続する端子の１つとなる。また、第１キャパシタは、集積回路とは別個に設けられるため、第１キャパシタの容量を変化させることができる。以上によれば、集積回路の端子数を増加させることなく、第１キャパシタの容量を設定することで休止期間を設定できる。
（５）本発明は、（４）のスイッチング電源の制御回路について、前記スイッチング電源は、トランスと、前記トランスの１次巻線と直列に接続された第２キャパシタと、前記トランスの１次巻線および前記第２キャパシタを含んで構成される第１直列接続部と並列に接続されたローサイドスイッチ素子と、前記ローサイドスイッチ素子と直列に接続されたハイサイドスイッチ素子と、前記ハイサイドスイッチ素子および前記ローサイドスイッチ素子を含んで構成される第２直列接続部と接続された直流電源と、前記トランスの２次巻線の電圧を直流平滑化し、前記スイッチング電源の出力電圧として出力する平滑化手段と、前記スイッチング電源の出力電圧に基づいて、前記フィードバック信号を出力するフィードバック信号出力手段と、を有する電流共振回路を備え、前記放電手段は、前記第１キャパシタの端子間電圧が第１電圧になると、当該第１キャパシタを放電して、当該第１キャパシタの端子間電圧を当該第１電圧より低い第２電圧まで低下させ、前記集積回路は、前記第１キャパシタの端子間電圧が前記第１電圧から前記第２電圧まで低下する期間を、休止期間とし、当該休止期間では、前記ハイサイドスイッチ素子および前記ローサイドスイッチ素子をオフ状態とし、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とを、前記休止期間を挟んで交互にオン状態とすることを特徴とするスイッチング電源の制御回路を提案している。
この発明によれば、電流共振回路を用いてスイッチング電源を構成した。そして、放電手段により、第１キャパシタの端子間電圧が第１電圧になると、第１キャパシタを放電して、第１キャパシタの端子間電圧を第１電圧より低い第２電圧まで低下させることとした。また、第１キャパシタの端子間電圧が第１電圧から第２電圧まで低下する期間を、休止期間とし、集積回路により、休止期間では、ハイサイドスイッチ素子およびローサイドスイッチ素子をオフ状態とし、ハイサイドスイッチ素子とローサイドスイッチ素子とを休止期間を挟んで交互にオン状態とすることとした。
このため、第１キャパシタの端子間電圧が第１電圧から第２電圧まで低下する期間は、ハイサイドスイッチ素子およびローサイドスイッチ素子がオフ状態となる休止期間になる。したがって、第１キャパシタの容量を設定することで、ハイサイドスイッチ素子およびローサイドスイッチ素子がオフ状態となる休止期間を設定できる。
（６）本発明は、（４）のスイッチング電源の制御回路について、前記スイッチング電源は、トランスと、前記トランスの１次巻線と直列に接続されたスイッチ素子と、を有する自励型フライバック回路を備え、前記トランスの制御巻線は、当該トランスの制御巻線の電圧が予め定めた閾値になると、オントリガを前記放電手段に送信し、前記放電手段は、前記第１キャパシタの端子間電圧が第１電圧になる第１時刻に、当該第１キャパシタの放電を開始し、前記第１時刻から、前記第１キャパシタの端子間電圧が前記第１電圧より低い第２電圧になる第２時刻までの期間を、休止期間とし、当該休止期間では前記オントリガの受け付けを無効とし、当該休止期間を除く期間では当該オントリガの受け付けを有効とし、前記オントリガを受け付けた後の第３時刻に、前記第１キャパシタの放電を停止し、前記集積回路は、前記第１時刻に、前記スイッチ素子をオフ状態とし、前記第３時刻に、前記スイッチ素子をオン状態とすることを特徴とする請求項４に記載のスイッチング電源の制御回路を提案している。
この発明によれば、自励型フライバック回路を用いてスイッチング電源を構成した。そして、トランスの制御巻線により、トランスの制御巻線の電圧が予め定めた閾値になると、オントリガを放電手段に送信することとした。放電手段により、第１キャパシタの端子間電圧が第１電圧になる第１時刻に、第１キャパシタの放電を開始することとした。また、充電手段により、第１時刻から、第１キャパシタの端子間電圧が第１電圧より低い第２電圧になる第２時刻までの期間を、休止期間とし、休止期間ではオントリガの受け付けを無効とし、休止期間を除く期間ではオントリガの受け付けを有効とすることとした。また、充電手段により、オントリガを受け付けた後の第３時刻に、第１キャパシタの充電を停止することとした。集積回路により、第１時刻に、スイッチ素子をオフ状態とし、第３時刻に、スイッチ素子をオン状態とすることとした。
このため、第１キャパシタの端子間電圧が第１電圧から第２電圧まで低下する期間では、トランスの制御巻線の電圧が予め定めた閾値になっても、充電手段は、オントリガを受け付けないので、集積回路は、スイッチ素子をオン状態にしない。したがって、第１キャパシタの容量を設定することで、スイッチ素子が誤ってオン状態になってしまうのを防止する休止期間を設定できる。
本発明によれば、集積回路の端子数を増加させることなく、第１キャパシタの容量を設定することで休止期間を設定できる。
本発明の第１実施形態に係る制御回路の回路図である。 前記制御回路を備える電流共振回路のタイミングチャートである。 本発明の第２実施形態に係る制御回路の回路図である。 前記制御回路を備える電流共振回路のタイミングチャートである。 本発明の第３実施形態に係る自励型フライバック回路の回路図である。 前記自励型フライバック回路が備える制御回路の回路図である。 前記自励型フライバック回路のタイミングチャートである。 従来例に係る電流共振回路の回路図である。 前記電流共振回路が備える制御回路の回路図である。 前記電流共振回路のタイミングチャートである。
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
＜第１実施形態＞
図１は、本発明の第１実施形態に係る制御回路２０の回路図である。制御回路２０は、図９に示した従来例に係る制御回路１２０とは、キャパシタＣ１１を充放電する回路の構成が異なる。また、制御回路１２０では、キャパシタＣ１１の端子間電圧ＶＣ１１が低下する期間（例えば、図１０の時刻ｔ３２〜ｔ３３までの期間に相当）が休止期間であったが、制御回路２０では、キャパシタＣ１１の端子間電圧ＶＣ１１が上昇する期間（例えば、図２の時刻ｔ２〜ｔ３までの期間に相当）が休止期間となる点が、異なる。なお、制御回路２０において、制御回路１２０と同一構成要件については、同一符号を付し、その説明を省略する。また、図８に示した従来例に係る電流共振回路１００について、制御回路１２０の代わりに制御回路２０を設けたものを、電流共振回路１とする。
制御回路２０は、集積回路としての制御ＩＣ３０と、キャパシタＣ１１と、抵抗Ｒ１１と、フォトトランジスタＰＣ１１と、を備える。制御ＩＣ３０は、電流源Ｉｒｅｆと、スイッチＳＷと、制御信号供給部１３１と、電圧検出部１３２と、を備える。
この制御ＩＣ３０には、２つの端子が設けられている。端子Ｐ１には、基準電位源ＧＮＤが接続され、制御ＩＣ３０の内部の基準電位源ＧＮＤと、制御ＩＣ３０の外部の基準電位源ＧＮＤと、が接続されている。端子Ｐ５には、キャパシタＣ１１を介して基準電位源ＧＮＤが接続される。
電流源Ｉｒｅｆの入力端には、定電圧源ＶＤＤが接続され、電流源Ｉｒｅｆの出力端には、スイッチＳＷの一端が接続される。スイッチＳＷの他端には、端子Ｐ５と、電圧検出部１３２と、が接続される。電圧検出部１３２は、端子Ｐ５の電圧、すなわちキャパシタＣ１１の端子間電圧ＶＣ１１に応じて、スイッチＳＷを制御するとともに、信号を制御信号供給部１３１に供給する。制御信号供給部１３１は、電圧検出部１３２から供給される信号に応じて、制御信号ＳＩＧ１、ＳＩＧ２を出力する。
キャパシタＣ１１の一方の電極には、端子Ｐ５に加えて、抵抗Ｒ１１の一端と、フォトトランジスタＰＣ１１のコレクタと、が接続される。また、キャパシタＣ１１の他方の電極には、基準電位源ＧＮＤに加えて、抵抗Ｒ１１の他端と、フォトトランジスタＰＣ１１のエミッタと、が接続される。
以上の構成を備える制御回路２０は、キャパシタＣ１１の充放電動作を行い、キャパシタＣ１１の端子間電圧ＶＣ１１に応じて、制御信号ＳＩＧ１をスイッチ素子Ｑ１のゲートに供給するとともに、制御信号ＳＩＧ２をスイッチ素子Ｑ２のゲートに供給する。
キャパシタＣ１１の充電は、スイッチＳＷに流れる電流により行われる。具体的には、電圧検出部１３２は、スイッチ素子Ｑ１とスイッチ素子Ｑ２とを交互にオン状態にする期間において、キャパシタＣ１１の端子間電圧ＶＣ１１がＶ１からＶ２に上昇するまで（後述の図２参照）、スイッチＳＷをオン状態にする。すると、電流源ＩｒｅｆからスイッチＳＷを介して、キャパシタＣ１１に電流が供給され、キャパシタＣ１１が充電される。
一方、キャパシタＣ１１の放電は、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、により行われる。
まず、抵抗Ｒ１１に流れる電流について、以下に説明する。キャパシタＣ１１の一方の電極は、抵抗Ｒ１１を介して基準電位源ＧＮＤに接続されている。このため、キャパシタＣ１１の一方の電極から抵抗Ｒ１１を介して基準電位源ＧＮＤに電流が流れ、キャパシタＣ１１が放電される。
次に、フォトトランジスタＰＣ１１に流れる電流について、以下に説明する。キャパシタＣ１１の一方の電極は、フォトトランジスタＰＣ１１を介して基準電位源ＧＮＤに接続されている。フォトトランジスタＰＣ１１では、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧に応じてコレクタに電流が流れ、その結果、キャパシタＣ１１が放電される。
以上によれば、電流源ＩｒｅｆおよびスイッチＳＷは、キャパシタＣ１１を充電するための手段である。一方、抵抗Ｒ１１は、キャパシタＣ１１を放電するための手段である。また、フォトトランジスタＰＣ１１は、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧に応じて、キャパシタＣ１１を放電するための手段である。そして、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧が高くなるに従って、フォトトランジスタＰＣ１１に流れる電流が増加して、キャパシタＣ１１の放電が早くなり、スイッチ素子Ｑ１、Ｑ２が交互にオン状態となる周波数である発振周波数が高くなる。一方、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧が低下するに従って、フォトトランジスタＰＣ１１に流れる電流が減少して、フォトトランジスタＰＣ１１に流れる電流が「０」になると、抵抗Ｒ１１に流れる電流のみでのキャパシタＣ１１が放電されることとなる。このため、発振周波数の下限が抵抗Ｒ１１により決定されることになる。なお、フォトトランジスタＰＣ１１と直列に抵抗（図示省略）を接続することで、フォトトランジスタＰＣ１１のコレクタ電流を制限して、発振周波数の上限を設定することもできる。
図２は、電流共振回路１のタイミングチャートである。
図２に波形を示した期間は、スイッチ素子Ｑ１とスイッチ素子Ｑ２とを交互にオン状態にする期間であり、時刻ｔ１〜ｔ３までの期間と、時刻ｔ３〜ｔ５までの期間と、を交互に繰り返している。
ここで、キャパシタＣ１１の端子間電圧ＶＣ１１に注目する。すると、時刻ｔ１〜ｔ３までの期間のうち時刻ｔ１〜ｔ２までの期間と、時刻ｔ３〜ｔ５までの期間のうち時刻ｔ３〜ｔ４までの期間とでは、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、により放電が行われており、キャパシタＣ１１の端子間電圧ＶＣ１１が低下している。一方、時刻ｔ１〜ｔ３までの期間のうち時刻ｔ２〜ｔ３までの期間と、時刻ｔ３〜ｔ５までの期間のうち時刻ｔ４〜ｔ５までの期間とでは、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、により放電が行われているが、スイッチＳＷに流れる電流により充電も行われており、抵抗Ｒ１１に流れる電流とフォトトランジスタＰＣ１１に流れる電流との総和である放電電流と比べて、スイッチＳＷに流れる電流である充電電流の方が大きく設定されているため、キャパシタＣ１１の端子間電圧ＶＣ１１が上昇している。
以下に、時刻ｔ１〜ｔ５までの期間について詳述する。
時刻ｔ１において、キャパシタＣ１１の端子間電圧ＶＣ１１がＶ２となり、スイッチＳＷがオフ状態となる。このため、スイッチＳＷに流れる電流によるキャパシタＣ１１の充電が停止される。一方、抵抗Ｒ１１およびフォトトランジスタＰＣ１１には電流が流れ続け、キャパシタＣ１１の放電が継続して行われる。以上より、キャパシタＣ１１の端子間電圧ＶＣ１１は、時間が経過するに従って低下し、時刻ｔ２ではＶ１となる。
また、時刻ｔ１において、制御信号ＳＩＧ２の電圧ＶＳＩＧ２がＶＧＨとなり、スイッチ素子Ｑ２がオン状態となる。
時刻ｔ２において、キャパシタＣ１１の端子間電圧ＶＣ１１がＶ１となり、スイッチＳＷがオン状態となる。このため、スイッチＳＷに電流が流れ始め、スイッチＳＷに流れる電流によるキャパシタＣ１１の充電が開始される。また、抵抗Ｒ１１およびフォトトランジスタＰＣ１１には電流が流れ続け、キャパシタＣ１１の放電が継続して行われる。ここで、抵抗Ｒ１１に流れる電流とフォトトランジスタＰＣ１１に流れる電流との総和である放電電流と比べて、スイッチＳＷに流れる電流である充電電流の方が大きく設定されている。したがって、キャパシタＣ１１の端子間電圧ＶＣ１１は、時間が経過するに従って上昇し、時刻ｔ３ではＶ２となる。
また、時刻ｔ２において、制御信号ＳＩＧ２の電圧ＶＳＩＧ２がＶＧＬとなり、スイッチ素子Ｑ２がオフ状態となる。
時刻ｔ３において、時刻ｔ１と同様に、キャパシタＣ１１は、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、により放電が行われることとなる。このため、キャパシタＣ１１の端子間電圧ＶＣ１１は、時間が経過するに従って低下し、時刻ｔ４ではＶ１となる。
また、時刻ｔ３において、制御信号ＳＩＧ１の電圧ＶＳＩＧ１がＶＧＨとなり、スイッチ素子Ｑ１がオン状態となる。
時刻ｔ４において、時刻ｔ２と同様に、キャパシタＣ１１は、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、により放電が行われるとともに、スイッチＳＷに流れる電流により充電が行われることとなる。そして、上述のように、抵抗Ｒ１１に流れる電流とフォトトランジスタＰＣ１１に流れる電流との総和である放電電流と比べて、スイッチＳＷに流れる電流である充電電流の方が大きく設定されている。このため、キャパシタＣ１１の端子間電圧ＶＣ１１は、時間が経過するに従って上昇し、時刻ｔ５ではＶ２となる。
また、時刻ｔ４において、制御信号ＳＩＧ１の電圧ＶＳＩＧ１がＶＧＬとなり、スイッチ素子Ｑ１がオフ状態となる。
以上の電流共振回路１によれば、以下の効果を奏することができる。
キャパシタＣ１１は、制御ＩＣ３０に設けられた電流源ＩｒｅｆおよびスイッチＳＷにより、充電される。一方、キャパシタＣ１１は、制御ＩＣ３０とは別個に設けられた抵抗Ｒ１１により、放電される。また、キャパシタＣ１１は、制御ＩＣ３０とは別個に設けられたフォトトランジスタＰＣ１１により、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧に応じて、放電される。以上より、キャパシタＣ１１を充放電させるために制御ＩＣ３０に必要な端子は、キャパシタＣ１１と、制御ＩＣ３０に設けられた電流源ＩｒｅｆおよびスイッチＳＷと、を接続する端子Ｐ５の１つとなる。また、キャパシタＣ１１は、制御ＩＣ３０とは別個に設けられるため、キャパシタＣ１１の容量を変化させることができる。以上によれば、制御ＩＣ３０の端子数を増加させることなく、キャパシタＣ１１の容量を設定することでスイッチ素子Ｑ１、Ｑ２がともにオフ状態となる休止期間を設定できる。
また、制御ＩＣ３０は、図９に示した従来例に係る制御ＩＣ１３０に設けられていたスイッチ素子Ｑ３〜Ｑ８および直流電源Ｖｒｅｆを備えることなく、キャパシタＣ１１を充放電する。このため、制御ＩＣ３０の構成を簡略化できるとともに、カレントミラー回路（図９におけるスイッチ素子Ｑ３およびスイッチ素子Ｑ６、ならびに、スイッチ素子Ｑ４およびスイッチ素子Ｑ５）を設ける必要がないため、カレントミラー回路による電流の変動要因がなくなり、発振周波数の精度を向上できる。
＜第２実施形態＞
図３は、本発明の第２実施形態に係る制御回路２０Ａの回路図である。制御回路２０Ａは、図９に示した従来例に係る制御回路１２０とは、キャパシタＣ１１を充放電する回路の構成が異なる。なお、制御回路２０Ａにおいて、制御回路１２０と同一構成要件については、同一符号を付し、その説明を省略する。また、図８に示した従来例に係る電流共振回路１００について、制御回路１２０の代わりに制御回路２０Ａを設けたものを、電流共振回路１Ａとする。
制御回路２０Ａは、制御ＩＣ３０Ａと、キャパシタＣ１１と、抵抗Ｒ１１と、フォトトランジスタＰＣ１１と、直流電源ＶＣＣと、を備える。制御ＩＣ３０Ａは、電流源Ｉｒｅｆと、スイッチＳＷと、制御信号供給部１３１と、電圧検出部１３２と、を備える。
この制御ＩＣ３０Ａには、２つの端子が設けられている。端子Ｐ１には、基準電位源ＧＮＤが接続され、制御ＩＣ３０Ａの内部の基準電位源ＧＮＤと、制御ＩＣ３０Ａの外部の基準電位源ＧＮＤと、が接続されている。端子Ｐ６には、キャパシタＣ１１を介して基準電位源ＧＮＤが接続される。
電流源Ｉｒｅｆの出力端には、基準電位源ＧＮＤが接続され、電流源Ｉｒｅｆの入力端には、スイッチＳＷの一端が接続される。スイッチＳＷの他端には、端子Ｐ６と、電圧検出部１３２と、が接続される。電圧検出部１３２は、端子Ｐ６の電圧、すなわちキャパシタＣ１１の端子間電圧ＶＣ１１に応じて、スイッチＳＷを制御するとともに、信号を制御信号供給部１３１に供給する。制御信号供給部１３１は、電圧検出部１３２から供給される信号に応じて、制御信号ＳＩＧ１、ＳＩＧ２を出力する。
キャパシタＣ１１の一方の電極には、端子Ｐ６に加えて、抵抗Ｒ１１の一端と、フォトトランジスタＰＣ１１のエミッタと、が接続される。また、キャパシタＣ１１の他方の電極には、基準電位源ＧＮＤが接続される。抵抗Ｒ１１の他端には、フォトトランジスタＰＣ１１のコレクタと、直流電源ＶＣＣの正極と、が接続される。直流電源ＶＣＣの負極には、基準電位源ＧＮＤが接続される。
以上の構成を備える制御回路２０Ａは、キャパシタＣ１１の充放電動作を行い、キャパシタＣ１１の端子間電圧ＶＣ１１に応じて、制御信号ＳＩＧ１をスイッチ素子Ｑ１のゲートに供給するとともに、制御信号ＳＩＧ２をスイッチ素子Ｑ２のゲートに供給する。
キャパシタＣ１１の充電は、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、により行われる。
まず、抵抗Ｒ１１に流れる電流について、以下に説明する。キャパシタＣ１１の一方の電極は、抵抗Ｒ１１を介して直流電源ＶＣＣの正極に接続されている。このため、直流電源ＶＣＣの正極から抵抗Ｒ１１を介してキャパシタＣ１１に電流が供給され、キャパシタＣ１１が充電される。
次に、フォトトランジスタＰＣ１１に流れる電流について、以下に説明する。キャパシタＣ１１の一方の電極は、フォトトランジスタＰＣ１１を介して直流電源ＶＣＣの正極に接続されている。フォトトランジスタＰＣ１１では、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧に応じてコレクタに電流が流れ、その結果、キャパシタＣ１１が充電される。
一方、キャパシタＣ１１の放電は、スイッチＳＷに流れる電流により行われる。具体的には、電圧検出部１３２は、スイッチ素子Ｑ１とスイッチ素子Ｑ２とを交互にオン状態にする期間において、キャパシタＣ１１の端子間電圧ＶＣ１１がＶ２からＶ１に低下するまで（後述の図４参照）、スイッチＳＷをオン状態にする。すると、キャパシタＣ１１の一方の電極から、スイッチＳＷおよび電流源Ｉｒｅｆを介して基準電位源ＧＮＤに電流が流れ、キャパシタＣ１１が放電される。
以上によれば、抵抗Ｒ１１および直流電源ＶＣＣは、キャパシタＣ１１を充電するための手段である。また、フォトトランジスタＰＣ１１および直流電源ＶＣＣは、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧に応じて、キャパシタＣ１１を充電するための手段である。一方、スイッチＳＷおよび電流源Ｉｒｅｆは、キャパシタＣ１１を放電するための手段である。そして、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧が高くなるに従って、フォトトランジスタＰＣ１１に流れる電流が増加して、キャパシタＣ１１の充電が早くなり、スイッチ素子Ｑ１、Ｑ２が交互にオン状態となる周波数である発振周波数が高くなる。一方、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧が低下するに従って、フォトトランジスタＰＣ１１に流れる電流が減少して、フォトトランジスタＰＣ１１に流れる電流が「０」になると、抵抗Ｒ１１に流れる電流のみでのキャパシタＣ１１が充電されることとなる。このため、発振周波数の下限が抵抗Ｒ１１により決定されることになる。なお、フォトトランジスタＰＣ１１と直列に抵抗（図示省略）を接続することで、フォトトランジスタＰＣ１１のコレクタ電流を制限して、発振周波数の上限を設定することもできる。
図４は、電流共振回路１Ａのタイミングチャートである。
図４に波形を示した期間は、スイッチ素子Ｑ１とスイッチ素子Ｑ２とを交互にオン状態にする期間であり、時刻ｔ１１〜ｔ１３までの期間と、時刻ｔ１３〜ｔ１５までの期間と、を交互に繰り返している。
ここで、キャパシタＣ１１の端子間電圧ＶＣ１１に注目する。すると、時刻ｔ１１〜ｔ１３までの期間のうち時刻ｔ１１〜ｔ１２までの期間と、時刻ｔ１３〜ｔ１５までの期間のうち時刻ｔ１３〜ｔ１４までの期間とでは、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、により充電が行われており、キャパシタＣ１１の端子間電圧ＶＣ１１が上昇している。一方、時刻ｔ１１〜ｔ１３までの期間のうち時刻ｔ１２〜ｔ１３までの期間と、時刻ｔ１３〜ｔ１５までの期間のうち時刻ｔ１４〜ｔ１５までの期間とでは、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、により充電が行われているが、スイッチＳＷに流れる電流により充電も行われており、抵抗Ｒ１１に流れる電流とフォトトランジスタＰＣ１１に流れる電流との総和である充電電流と比べて、スイッチＳＷに流れる電流である放電電流の方が大きく設定されているため、キャパシタＣ１１の端子間電圧ＶＣ１１が低下している。
以下に、時刻ｔ１１〜ｔ１５までの期間について詳述する。
時刻ｔ１１において、キャパシタＣ１１の端子間電圧ＶＣ１１がＶ１となり、スイッチＳＷがオフ状態となる。このため、スイッチＳＷに流れる電流によるキャパシタＣ１１の放電が停止される。一方、抵抗Ｒ１１およびフォトトランジスタＰＣ１１には電流が流れ続け、キャパシタＣ１１の充電が継続して行われる。以上より、キャパシタＣ１１の端子間電圧ＶＣ１１は、時間が経過するに従って上昇し、時刻ｔ１２ではＶ２となる。
また、時刻ｔ１１において、制御信号ＳＩＧ２の電圧ＶＳＩＧ２がＶＧＨとなり、スイッチ素子Ｑ２がオン状態となる。
時刻ｔ１２において、キャパシタＣ１１の端子間電圧ＶＣ１１がＶ２となり、スイッチＳＷがオン状態となる。このため、スイッチＳＷに電流が流れ始め、スイッチＳＷに流れる電流によるキャパシタＣ１１の放電が開始される。また、抵抗Ｒ１１およびフォトトランジスタＰＣ１１には電流が流れ続け、キャパシタＣ１１の充電が継続して行われる。ここで、抵抗Ｒ１１に流れる電流とフォトトランジスタＰＣ１１に流れる電流との総和である充電電流と比べて、スイッチＳＷに流れる電流である放電電流の方が大きく設定されている。したがって、キャパシタＣ１１の端子間電圧ＶＣ１１は、時間が経過するに従って低下し、時刻ｔ１３ではＶ１となる。
また、時刻ｔ１２において、制御信号ＳＩＧ２の電圧ＶＳＩＧ２がＶＧＬとなり、スイッチ素子Ｑ２がオフ状態となる。
時刻ｔ１３において、時刻ｔ１１と同様に、キャパシタＣ１１は、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、により充電が行われることとなる。このため、キャパシタＣ１１の端子間電圧ＶＣ１１は、時間が経過するに従って上昇し、時刻ｔ１４ではＶ２となる。
また、時刻ｔ１３において、制御信号ＳＩＧ１の電圧ＶＳＩＧ１がＶＧＨとなり、スイッチ素子Ｑ１がオン状態となる。
時刻ｔ１４において、時刻ｔ１２と同様に、キャパシタＣ１１は、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、により充電が行われるとともに、スイッチＳＷに流れる電流により放電が行われることとなる。ここで、上述のように、抵抗Ｒ１１に流れる電流とフォトトランジスタＰＣ１１に流れる電流との総和である充電電流と比べて、スイッチＳＷに流れる電流である放電電流の方が大きく設定されている。このため、キャパシタＣ１１の端子間電圧ＶＣ１１は、時間が経過するに従って低下し、時刻ｔ１５ではＶ１となる。
また、時刻ｔ１４において、制御信号ＳＩＧ１の電圧ＶＳＩＧ１がＶＧＬとなり、スイッチ素子Ｑ１がオフ状態となる。
以上の電流共振回路１Ａによれば、以下の効果を奏することができる。
キャパシタＣ１１は、制御ＩＣ３０Ａとは別個に設けられた抵抗Ｒ１１および直流電源ＶＣＣにより、充電される。また、キャパシタＣ１１は、制御ＩＣ３０Ａとは別個に設けられたフォトトランジスタＰＣ１１および直流電源ＶＣＣにより、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧に応じて、充電される。一方、キャパシタＣ１１は、制御ＩＣ３０Ａに設けられたスイッチＳＷおよび電流源Ｉｒｅｆにより、放電される。以上より、キャパシタＣ１１を充放電させるために制御ＩＣ３０Ａに必要な端子は、キャパシタＣ１１と、制御ＩＣ３０Ａに設けられたスイッチＳＷおよび電流源Ｉｒｅｆと、を接続する端子Ｐ６の１つとなる。また、キャパシタＣ１１は、制御ＩＣ３０Ａとは別個に設けられるため、キャパシタＣ１１の容量を変化させることができる。以上によれば、制御ＩＣ３０Ａの端子数を増加させることなく、キャパシタＣ１１の容量を設定することでスイッチ素子Ｑ１、Ｑ２がともにオフ状態となる休止期間を設定できる。
また、制御ＩＣ３０Ａは、図９に示した従来例に係る制御ＩＣ１３０に設けられていたスイッチ素子Ｑ３〜Ｑ８および直流電源Ｖｒｅｆを備えることなく、キャパシタＣ１１を充放電する。このため、制御ＩＣ３０Ａの構成を簡略化できるとともに、カレントミラー回路（図９におけるスイッチ素子Ｑ３およびスイッチ素子Ｑ６、ならびに、スイッチ素子Ｑ４およびスイッチ素子Ｑ５）を設ける必要がないため、カレントミラー回路による電流の変動要因がなくなり、発振周波数の精度を向上できる。
＜第３実施形態＞
図５は、本発明の第３実施形態に係る自励型フライバック回路１Ｂの回路図である。自励型フライバック回路１Ｂは、トランスＴと、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ９と、キャパシタＣ２、Ｃ３と、ダイオードＤ１と、抵抗Ｒ１と、電圧測定部１１０と、制御回路２０Ｂと、スナバ回路４０と、を備える。
制御回路２０Ｂは、スイッチ素子Ｑ９のゲートに接続され、スイッチ素子Ｑ９をオンオフする。また、この制御回路２０Ｂには、抵抗Ｒ１を介してトランスＴの制御巻線Ｔ５の一端が接続される。トランスＴの制御巻線Ｔ５の他端には、基準電位源ＧＮＤが接続される。
スイッチ素子Ｑ９のドレインには、キャパシタＣ３の一方の電極と、トランスＴの１次巻線Ｔ１の一端と、が接続され、スイッチ素子Ｑ９のソースには、キャパシタＣ３の他方の電極と、基準電位源ＧＮＤと、が接続される。また、トランスＴの１次巻線Ｔ１の他端には、入力端子ＩＮが接続されるとともに、スナバ回路４０を介してトランスＴの１次巻線Ｔ１の一端が接続される。
トランスＴの２次巻線Ｔ４の一端には、ダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードには、出力端子ＯＵＴ１と、キャパシタＣ２を介して出力端子ＯＵＴ２と、が接続される。トランスＴの２次巻線Ｔ４の他端には、出力端子ＯＵＴ２が接続される。
電圧測定部１１０は、フォトダイオード（図示省略）を備え、出力端子ＯＵＴ１、ＯＵＴ２に接続される。この電圧測定部１１０は、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧に応じて、フォトダイオードから光を出射する。フォトダイオードから出射された光は、制御回路２０Ｂが備えるフォトトランジスタＰＣ１１（後述の図６参照）で受光される。制御回路２０Ｂでは、その受光量に応じてスイッチ素子Ｑ９の発振周波数制御を行い、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧が一定となるようにフィードバック制御が行われる。
スイッチ素子Ｑ９がオン状態になると、入力端子ＩＮから入力された電流が、トランスＴ１の１次巻線Ｔ１の他端から一端に流れ、トランスＴにエネルギーが蓄積される。その後、所定期間が経過した後にスイッチ素子Ｑ９がオフ状態になると、スイッチ素子Ｑ９がオン状態であった期間にトランスＴに蓄積されたエネルギーにより、トランスＴの２次巻線Ｔ４と、トランスＴの制御巻線Ｔ５と、には、他端から一端に電流を流そうとする電圧が生じる。
トランスＴの２次巻線Ｔ４に生じた電圧は、ダイオードＤ１により整流され、さらにキャパシタＣ２により平滑化される。その結果、出力端子ＯＵＴ２を基準として出力端子ＯＵＴ１に直流電流が出力されることになる。また、トランスＴの制御巻線Ｔ５に生じた電圧は、抵抗Ｒ１を介して、トランスＴの制御巻線Ｔ５の一端の電圧ＶＴ５として制御回路２０Ｂに供給される。
図６は、制御回路２０Ｂの回路図である。制御回路２０Ｂは、図１に示した本発明の第１実施形態に係る制御回路２０とは、制御ＩＣ３０ＢにツェナーダイオードＤＺが設けられる点と、制御信号供給部３１および電圧検出部３２の動作と、が異なる。なお、制御回路２０Ｂにおいて、制御回路２０と同一構成要件については、同一符号を付し、その説明を省略する。
ツェナーダイオードＤＺのアノードには、基準電位源ＧＮＤが接続され、ツェナーダイオードＤＺのカソードには、端子Ｐ５が接続される。
電圧検出部３２は、端子Ｐ５の電圧すなわちキャパシタＣ１１の端子間電圧ＶＣ１１と、トランスＴの制御巻線Ｔ５の一端の電圧と、に応じて、スイッチＳＷを制御するとともに、信号を制御信号供給部１３１に供給する。制御信号供給部１３１は、電圧検出部３２から供給される信号に応じて、制御信号ＳＩＧ３を出力する。
以上の制御回路２０Ｂでは、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧が高くなるに従って、フォトトランジスタＰＣ１１に流れる電流が増加して、キャパシタＣ１１の放電が早くなり、スイッチ素子Ｑ９がオン状態となる期間であるオン幅が狭くなる。一方、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧が低下するに従って、フォトトランジスタＰＣ１１に流れる電流が減少して、フォトトランジスタＰＣ１１に流れる電流が「０」になると、抵抗Ｒ１１に流れる電流のみでのキャパシタＣ１１が放電されることとなる。このため、オン幅の最大値が抵抗Ｒ１１により決定されることになる。
図７は、自励型フライバック回路１Ｂのタイミングチャートである。
図７に波形を示した期間は、スイッチ素子Ｑ９をオンオフする期間であり、時刻ｔ２１〜ｔ２７までの期間を繰り返している。
ここで、キャパシタＣ１１の端子間電圧ＶＣ１１に注目する。すると、時刻ｔ２１〜ｔ２７までの期間のうち時刻ｔ２１〜ｔ２３までの期間では、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、により放電が行われるとともに、スイッチＳＷに流れる電流により充電が行われており、抵抗Ｒ１１に流れる電流とフォトトランジスタＰＣ１１に流れる電流との総和である放電電流と比べて、スイッチＳＷに流れる電流である充電電流の方が大きく設定されているため、キャパシタＣ１１の端子間電圧ＶＣ１１が上昇している。時刻ｔ２１〜ｔ２７までの期間のうち時刻ｔ２３〜ｔ２６までの期間では、時刻ｔ２１〜ｔ２３までの期間と同様に、抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、により放電が行われるとともに、スイッチＳＷに流れる電流により充電が行われているが、キャパシタＣ１１の端子間電圧ＶＣ１１は、ツェナーダイオードＤＺのツェナー電圧に等しい電圧で保持されている。時刻ｔ２１〜ｔ２７までの期間のうち時刻ｔ２６〜ｔ２７までの期間では、スイッチＳＷがオフとなり抵抗Ｒ１１に流れる電流と、フォトトランジスタＰＣ１１に流れる電流と、により放電が行われており、キャパシタＣ１１の端子間電圧ＶＣ１１が低下している。
以下に、時刻ｔ２１〜ｔ２７までの期間について詳述する。
時刻ｔ２１において、キャパシタＣ１１の端子間電圧ＶＣ１１がＶ１となり、スイッチＳＷがオン状態となる。このため、スイッチＳＷに電流が流れ始め、スイッチＳＷに流れる電流によるキャパシタＣ１１の充電が開始される。また、抵抗Ｒ１１およびフォトトランジスタＰＣ１１には電流が流れ続け、キャパシタＣ１１の放電が継続して行われる。ここで、抵抗Ｒ１１に流れる電流とフォトトランジスタＰＣ１１に流れる電流に応じてキャパシタＣ１１に流れる放電電流と比べて、スイッチＳＷに流れる充電電流が大きく設定されている。したがって、キャパシタＣ１１の端子間電圧ＶＣ１１は、時間が経過するに従って上昇し、時刻ｔ２３ではツェナーダイオードＤＺのツェナー電圧に等しいＶ２となり、時刻ｔ２６においてスイッチＳＷがオフ状態となるまでＶ２で保持される。
また、時刻ｔ２１において、キャパシタＣ１１の端子間電圧ＶＣ１１がＶ１となると、制御信号ＳＩＧ３の電圧ＶＳＩＧ３がＶＧＬとなり、スイッチ素子Ｑ９がオフ状態となる。すると、トランスＴの制御巻線Ｔ５に電圧が生じ、トランスＴの制御巻線Ｔ５の一端の電圧ＶＴ５は、時間が経過するに従って上昇し、時刻ｔ２２ではＶ３となる。
時刻ｔ２４において、トランスＴの制御巻線Ｔ５の一端の電圧ＶＴ５の低下が始まり、時刻ｔ２５では所定の閾値ＶＸとなり、時刻ｔ２６ではＶ４となる。
トランスＴの制御巻線Ｔ５の一端の電圧ＶＴ５が所定の閾値ＶＸとなる時刻ｔ２５から所定時間が経過した後の時刻ｔ２６において、スイッチＳＷがオフ状態となる。このため、スイッチＳＷに流れる電流によるキャパシタＣ１１の充電が停止される。一方、抵抗Ｒ１１およびフォトトランジスタＰＣ１１には電流が流れ続け、キャパシタＣ１１の放電が継続して行われる。したがって、キャパシタＣ１１の端子間電圧ＶＣ１１は、時間が経過するに従って低下し、時刻ｔ２７ではＶ１となる。
また、時刻ｔ２６において、制御信号ＳＩＧ３の電圧ＶＳＩＧ３がＶＧＨとなり、スイッチ素子Ｑ９がオン状態となる。
なお、トランスＴの制御巻線Ｔ５の一端の電圧ＶＴ５は、Ｖ４からＶ３まで上昇する際に、リンギングノイズや、スイッチ素子Ｑ９のスイッチング動作によるスイッチ素子Ｑ９のゲート電圧振動により、誤って所定の閾値ＶＸとなってしまう場合がある。そこで、電圧検出部３２は、キャパシタＣ１１の端子間電圧ＶＣ１１がＶ１からＶ２まで上昇する期間を休止期間とし、この期間にトランスＴの制御巻線Ｔ５の一端の電圧ＶＴ５が所定の閾値ＶＸになっても、このことを受け付けないものとする。これによれば、リンギングノイズやスイッチ素子Ｑ９のゲート電圧振動により誤って、スイッチＳＷがオフ状態になったり、制御信号ＳＩＧ３の電圧ＶＳＩＧ３がＶＧＨになったりするのが防止されることとなる。また、休止期間をさらに広げオフ期間を任意設定することにより、周波数変動を低減する用途への応用も可能となる。
以上の自励型フライバック回路１Ｂによれば、以下の効果を奏することができる。
キャパシタＣ１１は、制御ＩＣ３０Ｂに設けられた電流源ＩｒｅｆおよびスイッチＳＷにより、充電される。一方、キャパシタＣ１１は、制御ＩＣ３０Ｂとは別個に設けられた抵抗Ｒ１１により、放電される。また、キャパシタＣ１１は、制御ＩＣ３０Ｂとは別個に設けられたフォトトランジスタＰＣ１１により、出力端子ＯＵＴ２を基準とした出力端子ＯＵＴ１の電圧に応じて、放電される。以上より、キャパシタＣ１１を充放電させるために制御ＩＣ３０Ｂに必要な端子は、キャパシタＣ１１と、制御ＩＣ３０Ｂに設けられた電流源ＩｒｅｆおよびスイッチＳＷと、を接続する端子Ｐ５の１つとなる。
また、キャパシタＣ１１は、制御ＩＣ３０Ｂとは別個に設けられるため、キャパシタＣ１１の容量を変化させることができる。このため、キャパシタＣ１１の容量を設定することで、キャパシタＣ１１の端子間電圧ＶＣ１１がＶ１からＶ２まで上昇する期間を設定して、トランスＴの制御巻線Ｔ５の一端の電圧ＶＴ５が所定の閾値ＶＸになったことを受け付けない期間を設定できる。
以上によれば、制御ＩＣ３０Ｂの端子数を増加させることなく、スイッチ素子Ｑ９が誤ってオン状態になってしまうのを防止する休止期間をキャパシタＣ１１の容量を設定することで設定できる。
本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
１、１Ａ、１００；電流共振回路
１Ｂ；自励型フライバック回路
２０、２０Ａ、２０Ｂ、１２０；制御回路
３０、３０Ａ、３０Ｂ、１３０；制御ＩＣ
３１、１３１；制御信号供給部
３２、１３２；電圧検出部
Ｃ１１；キャパシタ
ＤＺ；ツェナーダイオード
Ｉｒｅｆ；電流源
ＰＣ１１；フォトトランジスタ
Ｒ１１；抵抗
ＳＷ；スイッチ
ＶＣＣ；直流電源

Claims (1)

  1. 少なくとも１つ以上のスイッチ素子を備えたスイッチング電源の制御回路であって、
    前記スイッチ素子のオンオフを制御する集積回路と、
    前記集積回路の外部に設けられた第１キャパシタと、
    前記集積回路の内部に設けられ、前記第１キャパシタを充電する充電手段と、
    前記集積回路の外部に設けられ、かつ、一端が前記第１キャパシタの一方の電極に接続されて、前記第１キャパシタを放電する第１放電手段と、
    前記集積回路の外部に設けられ、かつ、一端が前記第１キャパシタの一方の電極に接続されて、前記スイッチング電源の出力電圧に応じたフィードバック信号に基づいて、前記第１キャパシタを放電する第２放電手段と、を備え、
    前記スイッチング電源は、
    トランスと、
    前記トランスの１次巻線と直列に接続された第２キャパシタと、
    前記トランスの１次巻線および前記第２キャパシタを含んで構成される第１直列接続部と並列に接続されたローサイドスイッチ素子と、
    前記ローサイドスイッチ素子と直列に接続されたハイサイドスイッチ素子と、
    前記ハイサイドスイッチ素子および前記ローサイドスイッチ素子を含んで構成される第２直列接続部と接続された直流電源と、
    前記トランスの２次巻線の電圧を直流平滑化し、前記スイッチング電源の出力電圧として出力する平滑化手段と、
    前記スイッチング電源の出力電圧に基づいて、前記フィードバック信号を出力するフィードバック信号出力手段と、を有する電流共振回路を備え、
    前記充電手段は、前記第１キャパシタの端子間電圧が第１電圧になると、当該第１キャパシタを充電して、当該第１キャパシタの端子間電圧を当該第１電圧より高い第２電圧まで上昇させ、
    前記集積回路は、
    前記第１キャパシタの端子間電圧が前記第１電圧から前記第２電圧まで上昇する期間を、休止期間とし、当該休止期間では、前記ハイサイドスイッチ素子および前記ローサイドスイッチ素子をオフ状態とし、
    前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とを、前記休止期間を挟んで交互にオン状態とすることを特徴とするスイッチング電源の制御回路。
JP2009165247A 2009-07-14 2009-07-14 スイッチング電源の制御回路 Active JP5595684B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009165247A JP5595684B2 (ja) 2009-07-14 2009-07-14 スイッチング電源の制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009165247A JP5595684B2 (ja) 2009-07-14 2009-07-14 スイッチング電源の制御回路

Publications (2)

Publication Number Publication Date
JP2011024301A JP2011024301A (ja) 2011-02-03
JP5595684B2 true JP5595684B2 (ja) 2014-09-24

Family

ID=43633849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009165247A Active JP5595684B2 (ja) 2009-07-14 2009-07-14 スイッチング電源の制御回路

Country Status (1)

Country Link
JP (1) JP5595684B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7102265B2 (ja) * 2018-07-02 2022-07-19 新電元工業株式会社 スイッチング電源およびスイッチング電源制御回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3395281B2 (ja) * 1993-09-21 2003-04-07 ソニー株式会社 スイッチング電源用の可変周波数発振回路
JP4389310B2 (ja) * 1999-11-24 2009-12-24 富士電機デバイステクノロジー株式会社 電源制御集積回路
KR100419224B1 (ko) * 2002-01-19 2004-02-21 삼성전자주식회사 전원 절약 모드 기능을 갖는 전원 장치
JP4386743B2 (ja) * 2004-01-09 2009-12-16 新電元工業株式会社 共振回路
JP4360326B2 (ja) * 2005-01-21 2009-11-11 サンケン電気株式会社 共振型スイッチング電源装置
JP2007068295A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 半導体装置
JP4682763B2 (ja) * 2005-09-14 2011-05-11 富士電機システムズ株式会社 Ｄｃ／ｄｃコンバータ
JP4889421B2 (ja) * 2005-09-22 2012-03-07 パナソニック株式会社 スイッチング電源装置、半導体装置、および制御方法
JP4255488B2 (ja) * 2006-11-02 2009-04-15 エコパワー・デザイン株式会社 省電力回路、スイッチング電源装置

Also Published As

Publication number Publication date
JP2011024301A (ja) 2011-02-03

Similar Documents

Publication Publication Date Title
JP3705495B2 (ja) スイッチング電源回路の定電流出力制御方法と定電流出力制御装置
US20070109816A1 (en) Controller having ouput current control for a power converter
JP6069958B2 (ja) スイッチング電源装置
JP4916711B2 (ja) Ｄｃ／ｄｃコンバータの制御回路、制御方法、およびそれを用いた発光装置ならびに電子機器
KR101430298B1 (ko) 반도체 장치 및 반도체 장치의 동작 제어 방법
KR20090039638A (ko) Ｄｃ/ｄｃ 변환기
JP2017147854A (ja) スイッチング電源装置
KR20070092154A (ko) 캐패시터 충전 장치
KR100697805B1 (ko) 의사 공진 방식 스위칭 전원 장치 및 이를 이용한 의사공진 방식 스위칭 전원 회로
KR20090011715A (ko) 컨버터 및 그 구동 방법
CN111033995B (zh) 谐振型转换器的突发脉冲控制装置及突发脉冲控制方法
JP7177340B2 (ja) スイッチング電源用半導体装置およびａｃ－ｄｃコンバータ
JPWO2020026653A1 (ja) スイッチング電源装置の制御装置
JP2012055127A (ja) Ｄｃ−ｄｃコンバータ
KR101431143B1 (ko) 전력 변환기, 그 스위칭 제어 장치 및 구동 방법
JP4649127B2 (ja) コンデンサ充電回路、撮像装置及びストロボ装置
WO2020202760A1 (ja) スイッチング制御回路、電源回路
JP5595684B2 (ja) スイッチング電源の制御回路
US20140183965A1 (en) Electronic component, power feeding device, and power feeding system
JP2021103931A (ja) 共振電圧減衰検出回路およびスイッチング電源用半導体装置並びにスイッチング電源装置
JP4174679B2 (ja) 希ガス蛍光ランプの点灯装置
JP2008263749A (ja) スイッチング電源回路
CN114144954A (zh) 检测电路、开关控制电路、电源电路
JP3000937B2 (ja) スイッチング電源装置
JP7413805B2 (ja) スイッチング制御回路、電源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20120112

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20130508

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20130514

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20130625

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20131217

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20140204

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140806

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5595684

Free format text: JAPANESE INTERMEDIATE CODE: R150

Country of ref document: JP