JP5566117B2 - 静電吸着電極およびその製造方法、ならびに基板処理装置 - Google Patents

静電吸着電極およびその製造方法、ならびに基板処理装置 Download PDF

Info

Publication number
JP5566117B2
JP5566117B2 JP2010002769A JP2010002769A JP5566117B2 JP 5566117 B2 JP5566117 B2 JP 5566117B2 JP 2010002769 A JP2010002769 A JP 2010002769A JP 2010002769 A JP2010002769 A JP 2010002769A JP 5566117 B2 JP5566117 B2 JP 5566117B2
Authority
JP
Japan
Prior art keywords
film
electrode layer
electrode
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010002769A
Other languages
English (en)
Other versions
JP2011009692A (ja
Inventor
芳彦 佐々木
雅人 南
敦城 古屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2010002769A priority Critical patent/JP5566117B2/ja
Priority to KR1020100032292A priority patent/KR101219054B1/ko
Priority to TW099116675A priority patent/TWI532118B/zh
Priority to CN2010101859809A priority patent/CN101901778B/zh
Publication of JP2011009692A publication Critical patent/JP2011009692A/ja
Priority to KR1020120004806A priority patent/KR20120011091A/ko
Application granted granted Critical
Publication of JP5566117B2 publication Critical patent/JP5566117B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、液晶表示装置(LCD)のようなフラットパネルディスプレイ(FPD)製造用のガラス基板などの基板に対してドライエッチング等の処理を施す処理チャンバ内において、基板を吸着保持するために用いる静電吸着電極およびその製造方法、ならびに静電吸着電極を用いた基板処理装置に関する。
FPDの製造過程では、被処理体である矩形のガラス基板に対してドライエッチングやスパッタリング、CVD(Chemical Vapor Deposition)等の種々の処理が行なわれる。これらの処理を行う処理装置においては、チャンバ内に静電吸着電極を有する基板載置台を設け、ガラス基板を静電吸着電極によって、例えばクーロン力やジョンセンラーベック力を利用して吸着固定し、その状態で所定の処理を行う。
従来、静電吸着電極としては、基板に対応する大きさの矩形のメタル電極に、溶射によりAl等のセラミックスからなる絶縁皮膜を被覆し、メタル電極に直流電圧を印加することにより、ガラス基板を吸着するものが知られている(例えば特許文献1)。
特開2005−136350号公報
ところで、近時、FPD用のガラス基板は大型化の一途をたどり、静電吸着電極に対してより高い吸着力が要求されている。このような静電吸着電極において、より高い吸着力を得るためにはメタル電極に印加する直流電圧を高くする必要がある。しかし、メタル電極に印加する直流電圧を高くすると、絶縁皮膜の耐電圧性能を維持するために皮膜を厚くしなければならず、絶縁皮膜を厚くすることでかえって吸着力が低下してしまう。また、絶縁皮膜を厚くすると、熱や応力による皮膜割れが発生しやすくなる。さらに、従来の静電チャック電極は、電圧オフ後に電荷がガラス基板表面に残るため除電が必要となり、基板の処理時間(タクトタイム)が延びてしまう。
本発明はかかる事情に鑑みてなされたものであって、耐電圧性能の問題を生じさせずに絶縁皮膜を薄く形成して必要な吸着力を確保することができ、除電が不要な静電吸着電極およびそれを用いた基板処理装置を提供することを目的とする。
上記課題を解決するため、本発明の第の観点では、基板を静電力により吸着保持する基板保持面を備えた静電吸着電極であって、基材上に設けられ、溶射により形成された絶縁皮膜と、前記絶縁皮膜中に設けられた、正電圧が印加される第1の電極層および負電圧が印加される第2の電極層とを具備し、前記絶縁皮膜は、下層皮膜と上層皮膜とを有し、前記第1の電極層および前記第2の電極層は、前記下層皮膜および前記上層皮膜の間に形成されており、前記下層皮膜と上層皮膜との境界面は凹凸状をなし、隣接する前記第1の電極層と前記第2の電極層との間に前記下層皮膜と前記上層皮膜との境界面が存在せず、前記下層皮膜の上面に第1の凹部および第1の凸部を有し、前記上層皮膜の下面に前記第1の凸部に対応して設けられた第2の凹部および前記第1の凹部に対応して設けられた第2の凸部を有し、前記第1および第2の電極層は、前記第1の凹部と前記第2の凸部との間に形成されていることを特徴とする静電吸着電極を提供する。
本発明の第の観点では、絶縁皮膜と、前記絶縁皮膜中に設けられた、正電圧が印加される第1の電極層および負電圧が印加される第2の電極層とを有する静電吸着電極を製造する静電吸着電極の製造方法であって、基材上に前記絶縁皮膜の下層皮膜を溶射により形成する工程と、前記下層皮膜の上に前記第1の電極層および前記第2の電極層を溶射により形成する工程と、前記第1の電極層および前記第2の電極層を形成した後の全面に前記絶縁皮膜の上層皮膜を溶射により形成する工程と、前記下層皮膜に凹部を形成する工程と有し、前記凹部に前記凹部の深さよりも薄く前記第1の電極層および前記第2の電極層を形成し、その後前記上層皮膜を形成することを特徴とする静電吸着電極の製造方法を提供する。
本発明の第の観点では、基板を収容する処理容器と、前記処理容器内に設けられ、上記第1の観点の静電吸着電極と、前記静電吸着電極に保持された基板に対して所定の処理を施す処理機構とを具備することを特徴とする基板処理装置を提供する。
上記第の観点において、前記処理機構は、基板に対し、プラズマ処理を行なうものとすることができる。
本発明によれば、静電吸着電極の絶縁層を溶射による絶縁皮膜により構成し、正電圧が印加される第1の電極層と負電圧が印加される第2の電極層とを絶縁皮膜内に形成して双極型の静電吸着電極を構成するので、絶縁耐圧性能が問題となるのは第1の電極層と第2の電極層間皮膜の間の距離であり、絶縁皮膜の基板吸着面と電極層との間の部分を薄く形成しても絶縁耐圧の問題は生じない。このため、絶縁皮膜を溶射により薄く形成して、耐電圧性能の問題を生じさせずに、高い吸着力を得ることができる。また、双極回路による吸着のため、基板上に電荷をチャージすることが不要であり、電圧をオフすることにより回路がなくなるので、除電が不要となる。
また、第1の電極層と第2の電極層を溶射で形成することにより、絶縁層も電極層も全て溶射で形成することになり、簡易に製造することができる。しかも電極層が櫛形のような複雑な形状であっても、マスクを用いて容易に形成することができる。
さらに、前記絶縁皮膜を、第1の電極層および第2の電極層と基板保持面との間の第1の皮膜と、これら電極層の間を含む第2の皮膜との2層構造とすることにより、第1の皮膜が吸着力上昇に寄与し、第2の皮膜が耐電圧性能の上昇に寄与して、吸着力および絶縁耐圧がより高い静電吸着電極を実現することができる。
本発明の第1の実施形態に係る静電吸着電極としての静電チャックを備えた基板処理装置の一例であるプラズマ処理装置を示す断面図である。 本発明の第1の実施形態に係る静電吸着電極としての静電チャックを備えた載置台を示す断面図である。 本発明の第1の実施形態に係る静電吸着電極としての静電チャックの電極パターンを示す模式図である。 本発明の静電吸着電極の吸着原理を説明するための模式図である。 本発明の第1の実施形態に係る静電吸着電極としての静電チャックにおいて、基板保持面に多数の凸部を設けた状態を示す図である。 本発明の第1の実施形態に係る静電吸着電極としての静電チャックにおいて、基板保持面に多数の凹部を設けた状態を示す図である。 本発明の第1の実施形態に係る静電吸着電極としての静電チャックを製造する手順の一例を示す工程断面図である。 図7の手順で製造された静電チャックにおいて生じる沿面放電を説明するための断面図である。 (a)、(b)は、本発明の第1の実施形態に係る静電吸着電極としての静電チャックにおいて、沿面放電を有効に防止できる構成を示す断面図である。 図9(a)の静電チャックを製造する手順の一例を示す工程断面図である。 図9(a)の静電チャックを製造する手順の他の例を示す工程断面図である。 図9(b)の静電チャックを製造する手順の一例を示す工程断面図である。 本発明の第2の実施形態に係る静電吸着電極としての静電チャックを示す断面図である。 本発明の第2の実施形態の変形例に係る静電吸着電極としての静電チャックを示す断面図である。 本発明の第2の実施形態の他の変形例に係る静電吸着電極としての静電チャックを示す断面図である。
以下、添付図面を参照して、本発明の実施形態について説明する。図1は本発明の第1の実施形態に係る静電吸着電極としての静電チャックを備えた基板処理装置の一例であるプラズマ処理装置を示す断面図、図2は静電チャックを備えた載置台を示す断面図、図3は静電チャックの電極パターンを示す模式図である。
このプラズマ処理装置1は、容量結合型平行平板プラズマエッチング装置として構成されている。ここで、FPDとしては、液晶ディスプレイ(LCD)、エレクトロルミネセンス(Electro Luminescence;EL)ディスプレイ、プラズマディスプレイパネル(PDP)等が例示される。
このプラズマ処理装置1は、例えば表面がアルマイト処理(陽極酸化処理)されたアルミニウムからなる角筒形状に成形されたチャンバ2を有している。この処理チャンバ2内の底部には被処理基板として絶縁基板であるガラス基板Gを載置するための基板載置台3が設けられている。
基板載置台3は、絶縁部材4を介して処理チャンバ2の底部に支持されており、アルミニウム等の金属製の凸型の基材5と、基材5の凸部5aの上に設けられた静電チャック6と、静電チャック6および基材5の凸部5aの周囲に設けられた、絶縁性セラミックス、例えばアルミナからなる額縁状のシールドリング7とを有している。また、基材5の内部には、ガラス基板Gを温調するための温調機構(図示せず)が設けられている。さらに、基材5の周囲にシールドリング7を支持するように絶縁性セラミックス、例えばアルミナからなるリング状の絶縁リング8が設けられている。
静電チャック6は、アルミナ等の絶縁性セラミックスの溶射により形成されたセラミックス溶射皮膜41と、その内部に形成された陽極となる第1のメタル電極層42aおよび陰極となる第2のメタル電極層42bとを有する双極型静電チャックとして構成されており、セラミックス溶射皮膜41の上面が基板保持面となっている。なお、セラミックス溶射皮膜41を形成する際の溶射は、プラズマ溶射が好ましい。
陽極となる第1のメタル電極層42aと、陰極となる第2のメタル電極層42bは、タングステン、モリブデン等の金属で構成されており、例えば図3に示すように互いの対向面が櫛形をなす櫛形電極を構成している。第1のメタル電極層42aには給電線33aを介して正電圧を印加する第1の直流電源34aが接続されており、第2のメタル電極層42bには給電線33bを介して負電圧を印加する第2の直流電源34bが接続されており、これら直流電源は共通のグランドに接地されている。そして、これら直流電源から第1のメタル電極層42aに正の電圧+Vを印加し、第2のメタル電極層42bに負の電圧−Vを印加することによりガラス基板Gが吸着される。なお、給電線33aおよび33bには、スイッチ(図示せず)が設けられている。
これら第1のメタル電極層42a、第2のメタル電極層42bは、マスクを用いた溶射により形成されることが好ましい。この場合にも溶射としてはプラズマ溶射が好ましい。
チャンバ2の底壁、絶縁部材4および載置台3を貫通するように、その上へのガラス基板Gのローディングおよびアンローディングを行うための昇降ピン10が昇降可能に挿通されている。この昇降ピン10はガラス基板Gを搬送する際には、載置台3の上方の搬送位置まで上昇され、それ以外のときには載置台3内に没した状態となる。
載置台3の基材5には、高周波電力を供給するための給電線12が接続されており、この給電線12には整合器13および高周波電源14が接続されている。高周波電源14からは例えば13.56MHzの高周波電力が載置台3の基材5に供給される。したがって、載置台3は下部電極として機能する。
前記載置台3の上方には、この載置台3と平行に対向して上部電極として機能するシャワーヘッド20が設けられている。シャワーヘッド20は処理チャンバ2の上部に支持されており、内部に内部空間21を有するとともに、載置台3との対向面に処理ガスを吐出する複数の吐出孔22が形成されている。このシャワーヘッド20は接地されており、下部電極として機能する載置台3とともに一対の平行平板電極を構成している。
シャワーヘッド20の上面にはガス導入口24が設けられ、このガス導入口24には、処理ガス供給管25が接続されており、この処理ガス供給管25は処理ガス供給源28に接続されている。また、処理ガス供給管25には、開閉バルブ26およびマスフローコントローラ27が介在されている。処理ガス供給源28からは、プラズマ処理、例えばプラズマエッチングのための処理ガスが供給される。処理ガスとしては、ハロゲン系のガス、Oガス、Arガス等、通常この分野で用いられるガスを用いることができる。
処理チャンバ2の底部には排気管29が形成されており、この排気管29には排気装置30が接続されている。排気装置30はターボ分子ポンプなどの真空ポンプを備えており、これにより処理チャンバ2内を所定の減圧雰囲気まで真空引き可能なように構成されている。また、処理チャンバ2の側壁には基板搬入出口31が設けられており、この基板搬入出口31がゲートバルブ32により開閉可能となっている。そして、このゲートバルブ32を開にした状態で搬送装置(図示せず)によりガラス基板Gが搬入出されるようになっている。
このプラズマ処理装置1は、各構成部を制御するマイクロプロセッサ(コンピュータ)を含む制御部50を有しており、各構成部がこの制御部50に接続されて制御される構成となっている。
次に、このように構成されるプラズマエッチング装置1における処理動作について説明する。
まず、ゲートバルブ32を開いて、ガラス基板Gを搬送アーム(図示せず)により基板搬入出口31を介してチャンバ2内へと搬入し、載置台3の静電チャック6上に載置する。この場合に、昇降ピン10を上方に突出させて支持位置に位置させ、搬送アーム上のガラス基板Gを昇降ピン10の上に受け渡す。その後、昇降ピン10を下降させてガラス基板Gを載置台3の静電チャック6上に載置する。
その後、ゲートバルブ32を閉じ、排気装置30によって、チャンバ2内を所定の真空度まで真空引きする。そして、第1の直流電源34aから陽極となる第1のメタル電極層42aに正の電圧V+を印加し、第2の直流電源34bから陰極となる第2のメタル電極層42bに負の電圧V−を印加することによりガラス基板Gを静電吸着する。
その後、バルブ26を開放して、処理ガス供給源28から処理ガスを所定の流量で、処理ガス供給管25、シャワーヘッド20を介してチャンバ2内に供給し、チャンバ2内を所定圧力に制御する。この状態で、高周波電源14から整合器13を介してプラズマ生成用の高周波電力を載置台3の基材5に供給し、下部電極としての載置台3と上部電極としてのシャワーヘッド20との間に高周波電界を生じさせて、処理ガスのプラズマを生成し、このプラズマによりガラス基板Gにプラズマエッチングを施す。
本実施形態では、静電チャック6が双極型静電チャックであるため、図4に示すように双極電極間の電気力線に沿った双極回路51によってガラス基板Gが吸着される。すなわち、双極回路51は、第1のメタル電極層42a、セラミックス溶射皮膜41、ガラス基板G、セラミックス溶射皮膜41、第2のメタル電極層42bで構成される。
図4(a)に示すように、第1のメタル電極42a上のセラミックス溶射皮膜41を誘電層とするコンデンサC1、ガラス基板Gを誘電層とするコンデンサC2、第2のメタル電極42b上のセラミックス溶射皮膜41を誘電層とするコンデンサC3の3個のコンデンサを考える。さらに、セラミックス溶射皮膜41とガラス基板Gの間にもコンデンサC4、C5が存在すると仮定すると、図4(b)に示すように、双極回路51は、これら5個のコンデンサが直列接続した一つの合成コンデンサCと考えることができる。
ガラス基板Gへの吸着力は、この合成コンデンサCの両端の電極間に働く引力に合わせて増減し、合成コンデンサCの電極に印加する電圧が一定の場合、前記引力は、合成コンデンサCの容量が大きいほど大きくなる。
コンデンサC2、C4、C5が一定であると仮定すると、合成コンデンサの容量は、コンデンサC1、C3の容量が大きいほど大きくなり、ガラス基板Gの吸着力が上昇する。
本実施形態では、第1のメタル電極層42a及び第2のメタル電極層42b上のセラミックス溶射皮膜41を薄く形成することにより、コンデンサC1、C3の容量を増加させている。溶射により形成するセラミックス溶射皮膜41の厚みは、容易に制御することができる。このため、同一の電圧に対して高吸着力を得ることができるとともに、セラミックス溶射皮膜41の熱や応力による割れを防止することができる。
また、双極回路による吸着のため、除電が不要となる。すなわち、従来の静電チャックは、絶縁物であるガラス基板を吸着する際に、ガラス基板上に電荷をチャージする必要があるため、ガラス基板を剥離するときに除電が必要であるが、本実施形態のように双極回路を利用してガラス基板を吸着する場合には、ガラス基板上への電荷のチャージが不要であるため、除電が不要となる。また、ガラス基板上へ電荷をチャージするためには、ガスまたはプラズマが必要であるが、本実施形態では基板上への電荷のチャージが不要であるため、ガラス基板の吸着時にガスやプラズマが不要であり、真空中においてもガラス基板の着脱を容易に行うことができる。また、ガラス基板上の電荷が不要であることから、大気中でも用いることができる。
さらに、絶縁層を耐食性の高いセラミックス溶射皮膜41で構成するので、絶縁層を薄く形成することができ、しかもプラズマ雰囲気で用いることが可能となる。
さらにまた、絶縁層をセラミックス溶射皮膜41で構成するので、ガラス基板Gの保持面を、図5に示すように多数の凸部51を有する構成や、図6に示すように多数の凹部52を有する構成のような、基板保持面に種々のデザインの凹凸を形成する場合にも、マスク等を用いて容易に作製することができる。もちろん、機械加工によって作製することもできる。
さらにまた、第1のメタル電極層42aと第2のメタル電極層42bとを溶射で形成するようにすれば、絶縁層も電極層も全て溶射で形成することになり、簡易に製造することができる。しかも第1のメタル電極層42aと第2のメタル電極層42bが櫛形のような複雑な形状であっても、マスクを用いて容易に形成することができる。
さらにまた、第1のメタル電極層42aと第2のメタル電極層42bとを櫛形に形成することにより、均一な吸着力を得ることができる。第1のメタル電極層42aおよび第2のメタル電極層42bの形状は櫛形に限らず、他の形状であってもよい。
次に、以上のような静電チャック6を製造する手順の一例について、図7を参照して説明する。
まず、基材5の上に溶射によりセラミック溶射皮膜41の下層皮膜41aを形成し、必要に応じて樹脂含浸により封孔処理を行う(図7(a))。次に、溶射により形成した下層皮膜41aを研磨する(図7(b))。この研磨処理により、下層皮膜41aを所定の厚さとする。
研磨後、下層皮膜41aの研磨面にマスク45を貼り付け、電極形成のためのマスキングを行う(図7(c))。次に、マスク45を用いてメタル溶射により第1のメタル電極層42aと第2のメタル電極層42bとを形成する(図7(d))。
その後、マスク45を剥がし(図7(e))、引き続き、全面に溶射によりセラミック溶射皮膜41の上層皮膜41bを形成し、必要に応じて樹脂含浸により封孔処理を行う(図7(f))。そして、最後に上層皮膜41bを研磨して所定の厚さとする(図7(g))。
以上が一般的な手順であるが、このような手順で双極型の静電チャック6を製造する場合には、第1のメタル電極層42aと第2のメタル電極層42bとが研磨された下層皮膜41a上に形成されているため、大きな吸着力を得るために電極間距離を小さくすると、電圧印加時に、図8に示すように、下層皮膜41aと上層皮膜41bとの境界面で沿面放電を生じ、耐圧不良を起こしやすくなってしまう。
このような沿面放電を防止するためには、図9(a)、(b)に示すように、下層皮膜41aと上層皮膜41bとの境界面を凹凸形状として、隣接する第1のメタル電極層42aと第2のメタル電極層42bの間に下層皮膜41aと上層皮膜41bとの境界面が存在しないようにすることが有効である。
図9(a)の例では、下層皮膜41aの上面に凹部46aおよび凸部47aを形成し、上層皮膜41bの下面には上記凹部46aに対応する凸部46bおよび上記凸部47aに対応する凹部47bを形成し、下層皮膜41aの凸部47aと上層皮膜41bの凹部47bとの間に第1のメタル電極層42aおよび第2のメタル電極層42bを形成している。これにより、隣接する第1のメタル電極層42aと第2のメタル電極層42bの間には、上層皮膜41bの凸部46bが存在して、下層皮膜41aと上層皮膜41bとの境界面が存在しないので、沿面放電が生じ難い状態とすることができる。
図9(b)の例では、下層皮膜41aに凹部48aおよび凸部49aを形成し、上層皮膜41bには上記凹部48aに対応する凸部48bおよび上記凸部49aに対応する凹部49bを形成し、下層皮膜41aの凹部48aと上層皮膜41bの凸部48bとの間に第1のメタル電極層42aおよび第2のメタル電極層42bを形成している。これにより、隣接する第1のメタル電極層42aと第2のメタル電極層42bの間には、下層皮膜41aの凸部49aが存在して、下層皮膜41aと上層皮膜41bとの境界面が存在しないので、沿面放電が生じ難い状態とすることができる。
また、図9(a)の例においては、主に上層皮膜41bが絶縁性を担っているため、上層皮膜41bを下層皮膜41aよりも耐電圧性能の高い膜とすることができる。例えば、下層皮膜41aには密着力が高く、熱膨張差に柔軟に対応することが可能な含浸剤Aを用い、上層皮膜41bには耐電圧性能が高い含浸剤Bを用いるといった異なる含浸剤を用いたセラミック溶射皮膜構成が考えられる。
次に、図9(a)、(b)の構造を形成するための手順について説明する。
図9(a)の構造を形成する場合には、図10に示す手順で行うことができる。まず、基材5の上に溶射によりセラミック溶射皮膜41の下層皮膜41aを形成し、必要に応じて樹脂含浸により封孔処理を行う(図10(a))。次に、溶射により形成した下層皮膜41aを研磨する(図10(b))。研磨後、下層皮膜41aの研磨面にマスク45を貼り付け、電極形成のためのマスキングを行う(図10(c))。ここまでは、上記図7(a)〜(c)と同じである。
次に、マスク45を用いてメタル溶射により第1のメタル電極層42aと第2のメタル電極層42bとを形成する(図10(d))。このとき、上記図7(d)よりも厚く形成する。
その後、マスク45を剥がし(図108(e))、引き続き、全面をブラスト処理して、下層皮膜41aと第1および第2のメタル電極層42a,42bの厚みを減じる(図10(f))。これにより、下層皮膜41aのブラスト処理された部分が凹部46aとなり、メタル電極層42a,42bの下の部分が凸部47aとなる。
その後、全面に溶射によりセラミック溶射皮膜41の上層皮膜41bを形成し、必要に応じて樹脂含浸により封孔処理を行う(図10(g))。このとき、上層皮膜41bには、下層皮膜41aの凹部46aに対応して凸部46bが形成され、凸部47aに対応して凹部47bが形成される。そして、最後に上層皮膜41bを研磨して所定の厚さとする(図10(h))。
また、図9(a)の構造は、図11に示す手順によっても形成することができる。まず、基材5の上に溶射によりセラミック溶射皮膜41の下層皮膜41aを形成し、必要に応じて樹脂含浸により封孔処理を行う(図11(a))。次に、溶射により形成した下層皮膜41aを研磨する(図11(b))。次に、研磨後の下層皮膜41aの全面にメタル溶射によりメタル電極層42a、42bを形成するためのメタル層(導電体層)42を形成する(図11(c))。メタル層42を研磨後、その研磨面にマスク45を貼り付け、電極形成のためのマスキングを行う(図11(d))。
次に、マスク45を用いてブラスト処理を行い、マスク45のない部分のメタル層42を除去するとともに、その下の下層皮膜41aの部分の厚みを減じる(図11(e))。これにより、第1のメタル電極層42aおよび第2のメタル電極層42bが形成されるとともに、下層皮膜41aのブラスト処理された部分が凹部46aとなる。そして、メタル電極層42a,42bの下の部分が凸部47aとなる。
その後、マスク45を剥がし(図11(f))、引き続き、全面に溶射によりセラミック溶射皮膜41の上層皮膜41bを形成し、必要に応じて樹脂含浸により封孔処理を行う(図11(g))。このとき、上層皮膜41bには、下層皮膜41aの凹部46aに対応して凸部46bが形成され、凸部47aに対応して凹部47bが形成される。そして、最後に上層皮膜41bを研磨して所定の厚さとする(図11(h))。
図9(b)の構造を形成する場合には、図12に示す手順で行うことができる。まず、基材5の上に溶射によりセラミック溶射皮膜41の下層皮膜41aを形成し、必要に応じて樹脂含浸により封孔処理を行う(図12(a))。次に、溶射により形成した下層皮膜41aを研磨する(図12(b))。研磨後、下層皮膜41aの研磨面にマスク45を貼り付け、ブラスト処理および電極形成のためのマスキングを行う(図12(c))。
次に、マスク45を用いてブラスト処理を行い、下層皮膜41aに凹部48aを形成する(図12(d))。このとき、下層皮膜41aのマスク45の下の部分はブラスト処理されない凸部49aとなる。
次に、マスク45を用いて凹部48aにメタル溶射により第1のメタル電極層42aと第2のメタル電極層42bとを形成する(図12(e))。このとき、第1のメタル電極層42aおよび第2のメタル電極層42bの厚みは凹部48aの深さよりも薄くする。
その後、マスク45を剥がし(図12(f))、引き続き、全面に溶射によりセラミック溶射皮膜41の上層皮膜41bを形成し、必要に応じて樹脂含浸により封孔処理を行う(図12(g))。このとき、上層皮膜41bには、下層皮膜41aの凹部48aに対応して凸部48bが形成され、凸部49aに対応して凹部49bが形成される。そして、最後に上層皮膜41bを研磨して所定の厚さとする(図12(h))。
次に、本発明の第2の実施形態について説明する。
上述したように、第1のメタル電極層42aおよび第2のメタル電極層42b上のセラミックス溶射皮膜41を薄くすることにより、ガラス基板Gの吸着力を上げることができる。
一方、セラミックス溶射皮膜41の誘電率を上昇させても、第1のメタル電極42a上のセラミックス溶射皮膜41を誘電層としたコンデンサC1および、第2のメタル電極42b上のセラミックス溶射皮膜41を誘電層としたコンデンサC3の容量を大きくすることができる。
そこで、本実施形態では、第1のメタル電極層42aおよび第2のメタル電極層42bと基板保持面との間の第1の皮膜と、これら電極層の間を含む第2の絶縁皮膜との2層構造のセラミックス溶射皮膜を設け、第1の皮膜の誘電率を第2の皮膜の絶縁層の誘電率よりも高くした。
以下、具体的な構成について説明する。
図13は、本発明の第2の実施形態に係る静電チャックを示す断面図である。本実施形態の静電チャック60は、絶縁性セラミックスの溶射により形成されたセラミックス溶射皮膜141を有している。このセラミックス溶射皮膜141は、基板保持面とメタル電極層42aおよび42bとの間に形成された第1の皮膜142と、その下に設けられ、第1のメタル電極層42aおよび第2のメタル電極層42bが内部に形成された第2の皮膜143とを有している。そして、第1の皮膜142の誘電率ε1は第2の皮膜143の誘電率ε2よりも高くなっている。
これにより、第1の皮膜142が吸着力上昇に寄与し、吸着力がより高い双極型静電チャックを実現することができる。
次に、本実施形態の変形例について図14および図15を参照して説明する。
図14は第1の変形例を示す断面図である。この例では、静電チャック60aは、溶射により誘電率がε2のセラミックス溶射皮膜と、その内部の第1のメタル電極層42aおよび第2のメタル電極層42bからなる構造体を形成した後、各電極層上の基板保持面から所定の成分を拡散させ、各電極層の直上のセラミックス溶射皮膜の誘電率をε2より大きいε1に変化させる。図14では、誘電率がε1に変化した部分を波状の第1の皮膜142aとして図示している。ここで、拡散させる所定の成分としては、樹脂などが挙げられる。
これにより、第1の皮膜142aが吸着力上昇に寄与し、誘電率が高い第1の皮膜142aは、吸着に寄与する電極層の位置で厚くなり、吸着力をより高めることができる。
図15は第2の変形例を示す断面図である。この例では、静電チャック60bは、基板保持面とメタル電極層42aおよび42bとの間に形成された誘電率がε1の第1の皮膜142bと、その下に設けられ、第1のメタル電極層42aおよび第2のメタル電極層42bが内部に形成された誘電率ε2の第2の皮膜143bとによりセラミックス溶射皮膜141bを有しており、第1の皮膜142bは、電極層間に対応する部分に凹部144が形成されている。凹部144は誘電率ε0の真空層(実際にはわずかなガスが存在)となっているが、ε0はほぼ1であるから、ε1>ε2>ε0となる。
これにより、第1の皮膜142bが吸着力上昇に寄与し、図14の例と同様、吸着力をより高めることができる。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、下部電極に高周波電力を印加するRIEタイプの容量結合型平行平板プラズマエッチング装置を例示して説明したが、エッチング装置に限らず、アッシング、CVD成膜等を行なう他の種類のプラズマ処理装置に適用することができる。また、プラズマ処理装置に限らず他の基板処理装置にも適用可能である。さらに、上記実施形態では、本発明をFPD用のガラス基板のプラズマ処理に適用した場合について示したが、これに限るものではなく、他の種々の基板に対して適用可能である。
1;プラズ処理装置
2;処理チャンバ
3;載置台
5;基材
6,60,60a,60b;静電チャック
7;シールドリング
14;高周波電源
20;シャワーヘッド
28;処理ガス供給源
34a;第1の直流電源
34b;第2の直流電源
41,141,141a,141b;セラミックス溶射皮膜
42a;第1のメタル電極層
42b;第2のメタル電極層
46a,47b,48a,49b;凹部
46b,47a,48b,49a;凸部
51;凸部
52;凹部
142,142a,142b;第1の皮膜
143,143a,143b;第2の皮膜
G;ガラス基板

Claims (4)

  1. 基板を静電力により吸着保持する基板保持面を備えた静電吸着電極であって、
    基材上に設けられ、溶射により形成された絶縁皮膜と、
    前記絶縁皮膜中に設けられた、正電圧が印加される第1の電極層および負電圧が印加される第2の電極層と
    を具備し、
    前記絶縁皮膜は、下層皮膜と上層皮膜とを有し、前記第1の電極層および前記第2の電極層は、前記下層皮膜および前記上層皮膜の間に形成されており、
    前記下層皮膜と上層皮膜との境界面は凹凸状をなし、隣接する前記第1の電極層と前記第2の電極層との間に前記下層皮膜と前記上層皮膜との境界面が存在せず、
    前記下層皮膜の上面に第1の凹部および第1の凸部を有し、前記上層皮膜の下面に前記第1の凸部に対応して設けられた第2の凹部および前記第1の凹部に対応して設けられた第2の凸部を有し、前記第1および第2の電極層は、前記第1の凹部と前記第2の凸部との間に形成されていることを特徴とする静電吸着電極。
  2. 絶縁皮膜と、前記絶縁皮膜中に設けられた、正電圧が印加される第1の電極層および負電圧が印加される第2の電極層とを有する静電吸着電極を製造する静電吸着電極の製造方法であって、
    基材上に前記絶縁皮膜の下層皮膜を溶射により形成する工程と、
    前記下層皮膜の上に前記第1の電極層および前記第2の電極層を溶射により形成する工程と、
    前記第1の電極層および前記第2の電極層を形成した後の全面に前記絶縁皮膜の上層皮膜を溶射により形成する工程と、
    前記下層皮膜に凹部を形成する工程と有し、
    前記凹部に前記凹部の深さよりも薄く前記第1の電極層および前記第2の電極層を形成し、その後前記上層皮膜を形成することを特徴とする静電吸着電極の製造方法。
  3. 基板を収容する処理容器と、
    前記処理容器内に設けられ、請求項1に記載された静電吸着電極と、
    前記静電吸着電極に保持された基板に対して所定の処理を施す処理機構と
    を具備することを特徴とする基板処理装置。
  4. 前記処理機構は、基板に対し、プラズマ処理を行なうものであることを特徴とする請求項に記載の基板処理装置。
JP2010002769A 2009-05-27 2010-01-08 静電吸着電極およびその製造方法、ならびに基板処理装置 Active JP5566117B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010002769A JP5566117B2 (ja) 2009-05-27 2010-01-08 静電吸着電極およびその製造方法、ならびに基板処理装置
KR1020100032292A KR101219054B1 (ko) 2009-05-27 2010-04-08 정전 흡착 전극 및 그 제조 방법, 그리고 기판 처리 장치
TW099116675A TWI532118B (zh) 2009-05-27 2010-05-25 Electrostatic adsorption electrode and manufacturing method thereof, and substrate processing device
CN2010101859809A CN101901778B (zh) 2009-05-27 2010-05-27 静电吸附电极及其制造方法和基板处理装置
KR1020120004806A KR20120011091A (ko) 2009-05-27 2012-01-16 정전 흡착 전극 및 기판 처리 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009127773 2009-05-27
JP2009127773 2009-05-27
JP2010002769A JP5566117B2 (ja) 2009-05-27 2010-01-08 静電吸着電極およびその製造方法、ならびに基板処理装置

Publications (2)

Publication Number Publication Date
JP2011009692A JP2011009692A (ja) 2011-01-13
JP5566117B2 true JP5566117B2 (ja) 2014-08-06

Family

ID=43565955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010002769A Active JP5566117B2 (ja) 2009-05-27 2010-01-08 静電吸着電極およびその製造方法、ならびに基板処理装置

Country Status (3)

Country Link
JP (1) JP5566117B2 (ja)
KR (1) KR20120011091A (ja)
TW (1) TWI532118B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5441019B1 (ja) * 2012-08-29 2014-03-12 Toto株式会社 静電チャック
KR101494230B1 (ko) * 2013-06-07 2015-02-17 (주)비비코리아 바실러스 아밀로리쿼파시엔스의 신규 변이주 및 이를 포함하는 동물사료 첨가제
US9101038B2 (en) * 2013-12-20 2015-08-04 Lam Research Corporation Electrostatic chuck including declamping electrode and method of declamping
KR101605704B1 (ko) * 2015-06-05 2016-03-23 (주)제니스월드 대면적 바이폴라 정전척의 제조방법 및 이에 의해 제조된 대면적 바이폴라 정전척
TWM546597U (zh) 2015-10-12 2017-08-01 應用材料股份有限公司 用於固持基板之基板載體
KR101934340B1 (ko) * 2016-05-18 2019-01-03 (주)코리아스타텍 바이폴라 타입의 정전 척 제조방법
JP7340953B2 (ja) * 2019-04-26 2023-09-08 東京エレクトロン株式会社 除電方法、基板処理方法及び基板処理装置
JP7316181B2 (ja) * 2019-10-11 2023-07-27 日本特殊陶業株式会社 静電チャック
US20240120229A1 (en) * 2022-10-07 2024-04-11 Applied Materials, Inc. Bipolar electrostatic chuck for etch chamber
CN117987762B (zh) * 2022-11-07 2024-07-16 苏州众芯联电子材料有限公司 一种减少下部电极表面熔射纹路工艺

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03292753A (ja) * 1990-04-10 1991-12-24 Toto Ltd 静電チャック
JPH11233600A (ja) * 1997-12-08 1999-08-27 Ulvac Corp 静電吸着装置、及びその静電吸着装置を用いた真空処理装置
JPH11233602A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 静電吸着装置及び試料処理装置
JP4166449B2 (ja) * 2001-07-30 2008-10-15 株式会社アルバック 真空処理装置
JP2004235105A (ja) * 2003-01-31 2004-08-19 Matsushita Electric Works Ltd プラズマ処理装置及びプラズマ処理方法
JP2006066857A (ja) * 2004-07-26 2006-03-09 Creative Technology:Kk 双極型静電チャック
JP2007194393A (ja) * 2006-01-19 2007-08-02 Taiheiyo Cement Corp 静電チャック
JP2008244149A (ja) * 2007-03-27 2008-10-09 Taiheiyo Cement Corp 静電チャック及びその製造方法
JP2008244147A (ja) * 2007-03-27 2008-10-09 Taiheiyo Cement Corp 静電チャック、その製造方法およびガラス基板の吸着方法

Also Published As

Publication number Publication date
TW201112352A (en) 2011-04-01
TWI532118B (zh) 2016-05-01
JP2011009692A (ja) 2011-01-13
KR20120011091A (ko) 2012-02-06

Similar Documents

Publication Publication Date Title
JP5566117B2 (ja) 静電吸着電極およびその製造方法、ならびに基板処理装置
KR101219054B1 (ko) 정전 흡착 전극 및 그 제조 방법, 그리고 기판 처리 장치
JP5059450B2 (ja) 基板載置台及び基板処理装置
JP5248038B2 (ja) 載置台およびそれを用いたプラズマ処理装置
KR101406524B1 (ko) 플라즈마 생성용 전극 및 플라즈마 처리 장치
JP4421874B2 (ja) プラズマ処理装置及びプラズマ処理方法
TWI492294B (zh) Plasma processing device and plasma processing method
TWI423380B (zh) An electrostatic adsorption electrode, a substrate processing device, and an electrostatic adsorption electrode
US20020134511A1 (en) Substrate supporting table,method for producing same, and processing system
JP2008028052A (ja) 静電吸着電極の補修方法
US20100144160A1 (en) Plasma reactor substrate mounting surface texturing
JP4493863B2 (ja) プラズマ処理装置およびそのクリーニング方法および静電チャックの除電方法
JP4709047B2 (ja) 基板処理装置及び側壁部品
JP5745394B2 (ja) 基板支持体、プラズマ反応装置、および、サセプターを形成する方法
JP5390657B2 (ja) 基板載置台及び基板処理装置
JP7515327B2 (ja) 基板離脱方法及びプラズマ処理装置
JP7482657B2 (ja) クリーニング方法及び半導体装置の製造方法
JP5377781B2 (ja) 載置台およびそれを用いたプラズマ処理装置
JP2022154714A (ja) 基板載置台の研磨方法及び基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140421

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140617

R150 Certificate of patent or registration of utility model

Ref document number: 5566117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250