KR101934340B1 - 바이폴라 타입의 정전 척 제조방법 - Google Patents

바이폴라 타입의 정전 척 제조방법 Download PDF

Info

Publication number
KR101934340B1
KR101934340B1 KR1020170013724A KR20170013724A KR101934340B1 KR 101934340 B1 KR101934340 B1 KR 101934340B1 KR 1020170013724 A KR1020170013724 A KR 1020170013724A KR 20170013724 A KR20170013724 A KR 20170013724A KR 101934340 B1 KR101934340 B1 KR 101934340B1
Authority
KR
South Korea
Prior art keywords
area
layer
electrostatic chuck
weight
parts
Prior art date
Application number
KR1020170013724A
Other languages
English (en)
Other versions
KR20170131201A (ko
Inventor
김부일
김원식
강석용
강기민
이인근
Original Assignee
(주)코리아스타텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)코리아스타텍 filed Critical (주)코리아스타텍
Publication of KR20170131201A publication Critical patent/KR20170131201A/ko
Application granted granted Critical
Publication of KR101934340B1 publication Critical patent/KR101934340B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23QDETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15Devices for holding work using magnetic or electric force acting directly on the work
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

세라믹 소결체나 금속 모재를 베이스기판(100)으로 형성하고, 베이스 기판 상단 면에 본드 코팅층(200)을 형성하며, 본드 코팅층(200) 상단 면에 설정된 패턴을 갖도록 금속전극층(300)을 형성하며, 금속전극층(300) 상단 면에 유전층(400)을 형성하는 공정에 있어서, 용사코팅을 페이스트 코팅으로 대체하는 단계를 포함하는 것을 특징으로 하는 바이폴라 타입의 정전 척 제조방법에 관한 것이다.

Description

바이폴라 타입의 정전 척 제조방법 {Bipolar type electrostatic chuck manufacturing method}
본 발명은 바이폴라 타입의 정전 척 제조방법에 관련되며, 정전 척의 극소면 또는 대면적 불량요소영역을 검출하고, 불량요소영역만을 연마 또는 블라스트 처리하여 음각수리영역을 형성하면서 코팅두께 조절이 용이한 페이스트코팅으로 마감처리하므로 수리비용의 절감됨과 아울러 작업공정의 간소화 및 작업시간 크게 단축되는 바이폴라 타입의 정전 척 제조방법에 관한 것이다.
최근 반도체 장치와 디스플레이 산업이 고도화되면서 반도체 메모리의 고집적화, 디스플레이 장치의 대면적화가 요구되고 있어, 이들을 제조하는 장비도 고기능, 대면적화에 따른 정전 척의 성능향상 및 공정의 개선이 요구되고 있다.
이러한 공정들은 밀폐된 챔버 내에서 이루어지며, 반도체 및 디스플레이 제조장비의 진공 챔버 내부에서 웨이퍼나 유리 패널을 일정한 위치에 고정시키기 위해, 기계식 척, 진공 척, 정전 척 등이 사용되는데, 이중에서 정전기력에 의해 웨이퍼나 글래스를 잡아주는 정전 척(Electrostatic chuck) 기술은 진공 또는 대기의 환경에 관계없이 소형에서 대면적까지 척킹(Chucking) 이 가능한 기술로 사용이 증가되고 있다.
특히 고밀도 플라즈마를 사용한 식각장비에는 정전 척의 사용이 일반화되어 있고, 제품을 척킹하기 위하여 하나의 전극을 사용하는 모노폴라(mono-polar) 타입과 두 개의 전극을 사용하여 각각에 양전압과 음전압을 인가하는 바이폴라(bi-polar) 타입으로 구분 된다.
모노폴라 타입은 바이폴라에 비해 정전기력은 강하여 건식 식각공정(Dry etcher)에 주로 사용되고, 반면 바이폴라 타입은 모노폴라에 비해 상대적으로 낮은 정전기력을 갖지만 사용분위기에 제한받지 않고 진공과 대기 분위기에서 모두 사용가능하다는 장점이 있다.
바이폴라 정전 척은 양의 전극 패턴이 정전 척 전면에 걸쳐 패턴화되고, 음의 전극이 양의 전극 사이사이에 서로 맞물려서 일정한 간격을 두고 패턴화되어 형성된다. 이러한 바이폴라 전극 패턴을 형성하는 정전 척의 제조방법으로는 한국특허등록 제 10-1605704호가 개시되어 있다. 상기 기술은 대면적의 바이폴라 정전 척을 제작 시, 모재 표면을 비드 블라스팅(Bead Blasting) 처리한 후 절연층을 형성하고, 상기 절연층 표면을 연마한 후 비드 블라스팅(Bead Blasting) 처리를 하고, 상기 절연층 상면에 전극 패턴을 형성하며, 전극 패턴 상면에 유전층을 형성한 후 연마하는 단계를 거치고 필요에 따라 엡보싱(또는 돌기)이나 외각부위에 댐(Dam)을 추가로 용사나 가공ㆍ제작하여 완성한다. 상기 기술은 평탄도를 확보하기 위해 여러 차례의 블라스팅과 연마 공정을 거치는 등 복잡한 공정을 수행하여야 하고, 플라즈마 스프레이 코팅방식을 이용함에 따라 코팅층에 수많은 기공이 발생하여, 3kV이상의 고전압을 수십~200㎛ 이하의 두께로도 내전압을 견딜수 있게 공정을 개선해야 하는 문제가 있다.
이와 같이 통상 플라즈마 용사법은 고온의 플라즈마 화염에 일정 속도를 인가시켜 급속히 용융, 비행시켜 모재 표면에 코팅 접착시키는 것으로, 용융 상태의 코팅 액적(splat)이 표면에 급속 냉각되어 균열 내지 기공들이 많이 발생하게 된다. 이러한 기공들은 누설전류의 통로가 되어 절연파괴등으로 인한 전기적 아크방전현상 등을 일으켜 척킹력의 감소에 의한 본연의 성능을 발휘 못하거나 제품의 손상 등 심각한 불량을 야기한다. 이처럼 용사법은 기술적으로 치밀한 코팅층의 미세구조의 확보가 어려우므로 용사법으로 코팅된 표면은 도 12와 같이 미세한 기공이 용사층 내부에 다수 발생하는 것이다.
본 발명은 상기 문제점들을 해결하기 위한 것으로서, 정전 척의 극소면 또는 대면적 불량요소 영역을 검출하고, 불량요소영역만을 연마 또는 블라스트 처리하여 음각수리영역을 형성하면서 코팅두께 조절이 용이한 페이스트코팅으로 마감처리하므로 수리비용의 절감됨과 아울러 작업공정의 간소화 및 작업시간 크게 단축되는 바이폴라 타입의 정전 척 제조방법을 제공하는 데 목적이 있다.
이러한 목적을 달성하기 위해 본 발명의 특징은, 세라믹 소결체나 금속 모재를 베이스기판(100)으로 형성하고, 베이스 기판 상단 면에 본드 코팅층(200)을 형성하며, 본드 코팅층(200) 상단 면에 설정된 패턴을 갖도록 금속전극층(300)을 형성하며, 금속전극층(300) 상단 면에 유전층(400)을 형성하는 공정에 있어서, 상기 본드 코팅층(200) 및 유전층(400)은 페이스트 코팅으로 형성되는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 페이스트는 Al, O를 포함하는 고형물 40~50중량부와, C, Si, Cl을 포함하는 바인더 50~60 중량부를 포함하는 혼합물로 구성되어, 15,000 ~ 30,000cps (50rpm)의 점도를 가지는 것을 특징으로 한다.
또한, 상기 고형물은 Al 100중량부에 대하여 O 가 150~250중량부 혼합되는 것을 특징으로 한다.
또한, 상기 바인더는 C 100중량부에 대하여 Si는 0.5~0.9 중량부, Cl는 0.1~0.5중량부 혼합되는 것을 특징으로 한다.
또한, 상기 세라믹 소결체나 금속 모재를 베이스 기판(100)으로 형성하고, 베이스 기판상단 면에 플라즈마 용사코팅을 통해 본드 코팅층(200)을 형성하며, 상기 본드 코팅층(200) 상단 면에 플라즈마 용사코팅을 통해 설정된 패턴을 갖도록 금속전극층(300)을 형성하며, 상기 금속전극층(300) 상단 면에 플라즈마 용사코팅 한 후 유전층(400)을 형성하여 정전 척을 구성하는 단계(S1); 상기 본드 코팅층(200), 유전층(400) 중 적어도 1개소 이상에 발생된 불량요소 영역(E)을 검출하는 단계(S2); 상기 불량요소 영역(E)을 블라스트처리하여 음각수리영역(500)을 형성하는 단계(S3); 상기 음각수리영역(500)을 페이스트 코팅하고, 경화 후 상면이 평면으로 유지되도록 연마가공하는 단계(S4);를 포함하여 이루어지는 것을 특징으로 한다.
이때, 상기 불량요소 영역(E)이 아킹불량, 치핑불량, 크랙불량 중 어느 하나 이상의 불량으로 인해 부분수리함에 있어서, 불량요소 영역(E) 외 영역은 마스킹처리되는 것을 특징으로 한다.
또한, 상기 불량요소 영역(E)이 대면적 불량으로 인해 전체수리함에 있어서, 정전척 전체 영역을 블라스트처리하여 음각수리영역(500)이 형성되는 것을 특징으로 한다.
또한, 상기 음각수리영역(500)을 형성하는 단계에서, 블라스트처리 깊이는 10~40㎛ 단위로 단계적으로 수행되는 것을 특징으로 한다.
또한, 상기 음각수리영역(500)을 형성하는 단계에서, 블라스트처리 깊이는 유전층, 전극층, 본드코팅층을 포함하는 층별로 제거되도록 수행되는 것을 특징으로 한다.
본 발명은 정전 척의 극소면 또는 대면적 불량요소영역을 검출하고, 불량요소영역만을 연마 또는 블라스트 처리하여 음각수리영역을 형성하면서 코팅두께 조절이 용이한 페이스트코팅으로 마감처리하므로 수리비용의 절감됨과 아울러 작업공정의 간소화 및 작업시간 크게 단축되는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 바이폴라 타입의 정전 척 제조방법을 계략적으로 나타내는 블록도.
도 2는 본 발명의 일실시예에 따른 바이폴라 타입의 정전 척 제조방법의 정전 척을 나타내는 구성도.
도 3은 본 발명의 일실시예에 따른 바이폴라 타입의 정전 척 제조방법에 사용되는 페이스트의 검사성적서.
도 4는 본 발명의 일실시예에 따른 바이폴라 타입의 정전 척 제조방법을 계략적으로 나타내는 순서도.
도 5는 본 발명의 일실시예에 따른 바이폴라 타입의 정전 척 제조방법의 페이스트 코팅공정을 나타내는 사진.
도 6은 본 발명의 일실시예에 따른 바이폴라 타입의 정전 척 제조방법의 정전 척 코팅층 단면의 기공 비교한 광학 현미경 확대사진.
도 7은 본 발명의 일실시예에 따른 바이폴라 타입의 정전 척 제조방법의 정전척 불량요소를 나타내는 현미경 확대사진.
도 8은 본 발명의 일실시예에 따른 바이폴라 타입의 정전 척 제조방법의 극소면 제생방법을 단계적으로 나타내는 현미경 확대사진.
도 9는 본 발명의 일실시예에 따른 바이폴라 타입의 정전 척 제조방법과 기존 용사코팅에 의한 재생방법을 비교한 구성도.
도 10은 본 발명의 일실시예에 따른 바이폴라 타입의 정전 척 제조방법의 불량요소 재생 전, 후를 나타내는 현미경 확대사진.
도 11은 본 발명의 일실시예에 따른 바이폴라 타입의 정전 척 제조방법의 대면적 불량요소 재생 전, 후를 나타내는 구성도.
도 12는 용사층 단면 SEM 사진(미세기공을 나타낸 사진)
본 발명은 첨부도면에 의거한 설명으로 명백해 질것이나, 이에 앞서 명세서 및 청구범위에 사용되는 용어는 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미로 해석되어야 한다. 본 발명의 요지를 불필요하게 흐릴 수 있는 공지기술 및 구성에 대한 상세한 설명은 생략된 점을 유의해야 한다.
도 1은 본 발명의 일실시예에 따른 바이폴라 타입의 정전 척 제조방법을 계략적으로 나타내는 블록도이고, 도 2는 본 발명의 일실시예에 따른 바이폴라 타입의 정전 척 제조방법의 정전 척을 나타내는 구성도이다.
본 발명은 본 발명자의 선등록 발명(한국등록 제 10-1189815호)의 기술선상에서 바이폴라 타입 정전 척을 제조함에 있어, 평탄도를 확보하면서도 금속 전극층과 베이스 기판의 결합력을 향상시킬 수 있는 대면적 정전 척 제조방법을 제시하고 있다. 따라서 선등록 발명에 공통되는 기술사상은 생략하고, 새롭게 부가되는 기술을 중심으로 설명한다.
1. 정전척을 구성하는 단계(S1)
본 발명에 따른 정전척을 구성하는 단계(S1)는 세라믹 소결체나 금속 모재를 베이스 기판(100)으로 형성하고, 베이스 기판상단 면에 페이스트 코팅을 통해 본드 코팅층(200)을 형성하며, 상기 본드 코팅층(200) 상단 면에 설정된 패턴을 갖도록 금속전극층(300)을 형성하며, 상기 금속전극층(300) 상단 면에 페이스트 코팅을 통해 유전층(400)을 형성하여 정전 척을 구성하는 단계(S1);
세라믹 소결체나 금속 모재를 베이스 기판(100)으로 형성하고, 베이스 기판상단 면에 페이스트 코팅을 통해 본드 코팅층(200)을 형성하며, 상기 본드 코팅층(200) 상단 면에 설정된 패턴을 갖도록 금속전극층(300)을 형성하며, 상기 금속전극층(300) 상단 면에 페이스트 코팅을 통해 유전층(400)을 형성한다.
본원 발명은 도2와 같이, 베이스기판(100)과, 본드코팅층(200)과, 금속전극층(300)과, 유전층(400)을 포함하여 구성된다. 세라믹 소결체나 금속 모재를 판으로 베이스기판(100)을 형성하고, 연마된 베이스 기판 상단 면에 본드 코팅층(200)을 형성하며, 상기 본드 코팅층(200) 상단 면에 설정된 패턴을 갖도록 금속전극층(300)을 형성하며, 상기 금속전극층(300) 상단 면을 덮어씌우도록 유전층(400)을 형성한다.
이때 상기 베이스기판(100)은 세라믹 소결체나 금속 모재로 제조하여 평탄도를 50㎛ 이하가 되도록 연마가공 후, 상단 면에 페이스트 코팅을 통해 본드 코팅층을 형성한다. 상기 본드 코팅층 상단면 전체에 텅스텐 및 전도성이 좋은 재료를 사용하여 전극층을 코팅한 후, 전극 패턴 부분만을 남기고 나머지 부분을 제거하여 금속 전극층을 형성하고, 금속전극층 상단면에 페이스트 코팅을 한 후 평탄도 50㎛ 이하가 되도록 연마 가공하여 유전층을 형성한다.
본 발명이 채택하는 페이스트(PASTE)법은 본체가 혼합된 경화성 코팅제를 사용하여 붓이나 나이프 등의 코팅도구로서 표면층을 코팅하는 방법이다.
본 발명의 페이스트는 전기적 특성을 구현하는데 필요한 고형물(유기 매개체)와 바인더(분체)의 혼합물이다. 이때 바인더는 용제에 용해된 후 점성을 부여, 특정 점성유동을 갖게 하는 것이면 무방하다. 일예로서 본 발명이 요구하는 전기적 특성, 점성 유동, 유전특성을 구현하기 위해 상기 페이스트는 Al(알루미늄), O(산소)를 포함하는 고형물 40~50중량부와, C(탄소), Si(규소), Cl(염소)을 포함하는 바인더 50~60중량부를 포함하는 혼합물로 구성되어, 15,000~30,000cps (50rpm)의 점도를 가지며, 이때 상기 고형물은 Al 100중량부에 대하여 O 가 150~250중량부 혼합되고, 상기 바인더는 C 100중량부에 대하여 Si는 0.5~0.9 중량부, Cl는 0.1~0.5중량부 혼합되어 구성된다.
본 발명에 사용된 페이스트의 물적 특성은 도 3과 같이 검사성적서(Inspection report)를 만족하는 것이면 되고, 점도는 23℃에서 15,000 ~ 30,000cps (50rpm), 딕소트로피(Thixotropy) 강도비가 1 ~ 2(5rpm 정도 / 50rpm 정도)를 만족하는 것이면 된다.
이때 상기 페이스트 점도는 상온(10~25℃) 기준으로 15,000cps 미만일 경우에는 묽어져 형상유지력이 저하되므로 1회 10㎛두께 이상으로 두꺼운 코팅이 불가능하여 본드 코팅층(200) 및 유전층(400)을 100㎛ 두께 이상으로 코팅시 많은 시간이 소요됨과 더불어 건조시간이 지연되고, 30,000cps 초과할 경우에는 성형성이 저하되므로 프린팅방법을 이용한 코팅이 불가능함과 더불어 짧은 건조시간으로 인해 복층 연속 코팅시 각층간의 결합력이 저하되므로, 상기 고형물과 바인더의 혼합비율에 의해 15,000~30,000cps (50rpm)의 점도로 유지되는 것이 바람직하다.
본 발명을 도 4를 통해 본 발명의 제조방법을 순서대로 설명한다.
S10~20은 본 발명의 베이스기판(100)으로 세라믹, 알루미나, 티타늄, 세라믹소결체로 이루어진 하나의 판이며 기타 모재의 사용도 가능하며, 복수개의 홀이 형성되어 금속로드가 홀에 관통되어 장착된다.
S30은 상기 베이스기판(100) 상단 면에 본드코팅층(200)이 형성되어 후술하는 금속전극층(300)이 용이하게 접착될 수 있도록 하며, 절연층을 형성한다. 단, 세라믹 소결체를 베이스 모재로 사용하는 경우, 일부의 제품에는 절연층 형성을 생략하고 금속 전극층을 코팅할수도 있다. 베이스 기판 상단 면에 세라믹 용사코팅 공정을 하는 대신에 본 발명의 페이스트로 대체하는 경우, 종래 세라믹 용사코팅 두께가 100~800 ㎛ 보다 얇은 절연막 50~400 ㎛ 을 도포하여 기존성능을 대신하거나, 1000 ㎛ 이상의 두꺼운 후막을 코팅대용으로 사용 할 수도 있다. 상기 하부구조에 페이스트층으로 절연층을 구성하는 경우, 용사층에 비해 습기에 강해 내전압 불량 발생율을 낮추고, 별도의 실링처리가 필요하지 않은 장점이 있다.
S40은 상기 본드코팅층(200) 상단면 전체에 설정된 높이로 금속전극층(300)을 형성하는데, 금속전극층(300)의 두께는 유전율을 감안하여 설정되며 10~50 ㎛ 일 수 있다.
S50은 상기 본드코팅층(200) 상부에 돌기처럼 형성된 금속전극층(300) 상부에 페이스트 코팅을 통해 유전층(400)을 형성하는 공정이다.
도 5는 본 발명의 정전 척 제조 시 페이스트 코팅 처리되는 작업을 나타내는 사진이다.
사진은 내열 테이프를 부착하여 페이스트가 외부로 흘러나가지 않도록 하고, 전극 내부의 홀로 페이스트가 빠져 나가지 않도록 홀막음을 처리를 한 후 페이스트 도포를 하는 것을 나타낸다. 이때 페이스트 코팅 두께가 수십~수백㎛ 이므로 한번이나 두 번 정도의 도포로 충분하며, 코팅을 해야 할 면적이 넓은 경우는 점성을 줄이는 방식으로 도포를 하고, 소면적인 경우는 페이스트를 붓거나 도구로 발라서 표면을 도포하는 방식을 하면 된다. 한편, 페이스트를 휘발성분과 혼합하여 프린팅방식으로 도포하는 구성도 가능하다.
세라믹 용사코팅의 경우 코팅 두께 80~200㎛ 를 적용하지만, 페이스트 코팅을 적용하면 기존 용사층보다 얇은 상부 절연 막을 형성하면서, 이전보다 높은 내전압효과와 정전용량의 상승으로 척킹 력(Chucking Force)를 2배~10배 가량 향상시킬 수 있음이 확인되었다. 또 파워범위를 3kV에서 10kV로 증가시킬 수 있으며, 이로인해 절연저항성이 높아 정전용량이 증가하여 내전압특성이 크게 향상되었으며, 전극층과의 밀착력도 향상되는 등 전반적인 품질이 크게 개선되었다.
2. 불량요소 영역(E)을 검출하는 단계(S2)
본 발명에 따른 불량요소 영역(E)을 검출하는 단계(S2)는 상기 본드 코팅층(200), 금속전극층(300), 유전층(400) 중 적어도 1개소 이상에 발생된 불량요소 영역(E)을 검출하는 단계이다.
여기서 불량요소는 극소면 불량과 대면적 불량으로 구분되는바, 일실시예로서 극소면 불량은 도 7 (a)처럼 아킹불량(전기가 정전척 상부로 타고 이동하여 터지는 현상), 도 7 (b)와 같이 치핑불량(외력에 의한 깨짐), 크랙불량, 도 7 (c)와 같은 그외 극소면 불량 중 어느 하나 이상으로 검출된 불량요소의 수리시간이 48시간 이내(일예로서 지름이 5mm인 극소면 불량 1개당 5시간 소요됨)로 산출되는 불량이고, 대면적 불량은 극소면 불량 요소가 6포인트 이상이거나, 수리시간이 48시간을 초과하는 경우로 산출되는 불량이다.
그리고, 상기 불량요소의 종류에 따라 후술하는 음각수리영역(500)을 국부적으로 형성하거나 정전척 전체를 가공처리하게 된다.
3. 음각수리영역(500)을 형성하는 단계(S3)
본 발명에 따른 음각수리영역(500)을 형성하는 단계(S3)는 상기 불량요소 영역(E)을 블라스트처리하여 음각수리영역(500)을 형성하는 단계이다.
일예로서, 상기 불량요소 영역(E)이 아킹불량, 치핑불량, 크랙불량 중 어느 하나 이상의 극소면 불량으로 인해 검출되어 부분수리함에 있어서, 불량요소 영역(E) 외 영역은 마스킹처리된다. 즉, 도 8에서 (a)와 같이 불량요소 영역을 검출하고, (b)에서 마스킹 테이프를 이용하여 불량요소 영역만이 노출되도록 마스킹처리하며, (c) 내지 (d)처럼 불량요소 영역으로 블라이스입자(Grit)를 분사시는 블라이스트 처리과정을 거쳐 음각홈 형태의 음각수리영역(500)을 형성하게 된다.
또, 상기 불량요소 영역(E)이 대면적 불량으로 검출되어 전체수리함에 있어서, 도 11과 같이 정전척 전체 영역을 연마 또는 블라스트처리하여 음각수리영역(500)이 형성되는바, 정전척 전체 두께를 절삭하는 방식으로 음각수리영역(500)을 형성하고, 이때 정전척 상면 전체를 절삭하는 과정 중에 층별 극소면 불량으로 검출될 경우에는 상기 도 7처럼 마스킹 처리하여 국부적인 불량요소 영역에 대해 음각수리영역(500)을 수행하는 구성을 복합적으로 수행하는 구성도 가능하다.
일실시예로서, 상기 음각수리영역(500)을 형성하는 단계에서, 연마 또는 블라스트처리 깊이는 10~40㎛ 단위로 단계적으로 수행된다. 즉 일예로서 20㎛ 깊이로 1차 절삭과정을 수행한 후 불량요소가 제거되었는지를 확인 및 깊이를 확인하고, 2차, 3차 적으로 절삭과정을 수행하면서 불량요소가 제거되는 최소한의 깊이로 음각수리영역(500)을 형성게 된다.
다른 실시예로서, 상기 음각수리영역(500)을 형성하는 단계에서, 블라스트처리 깊이는 유전층(400), 전극층(300), 본드코팅층(200)을 포함하는 층별로 제거되도록 수행된다. 즉, 유전층(400)을 1차적으로 절삭한 후 불량요소 잔존여부를 확인하고, 이어서 전극층(300), 본드코팅층(200)을 단계적으로 절삭하면서 불량요소가 제거되는 최소한의 깊이로 음각수리영역(500)을 형성하게 된다.
이는 불량요소에 따라 각 층별 절삭깊이 설정으로 음각수리영역(500) 형성 작업이 간단하게 수행되는바, 여기서 아킹불량의 경우에는 전기터짐현상의 특성상 전극층(300) 깊이까지 불량요소가 형성될 것이므로 유전층(400), 전극층(300)을 절삭하여 음각수리영역(500) 깊이를 결정하고, 치핑불량의 경우에는 육안을 통하여 불량요소 깊이를 결정하여 음각수리영역(500) 깊이를 결정하며, 크랙불량의 경우 대부분 표층에 형성되므로 유전층(400)을 제거하여 음각수리영역(500)을 형성하게 된다.
4. 페이스트 코팅 및 연마가공하는 단계(S4)
도 10에 도시된 바와 같이 본 발명에 따른 페이스트 코팅 및 연마가공하는 단계(S4)는 상기 음각수리영역(500)을 페이스트 코팅하고, 경화 후 상면이 평면으로 유지되도록 연마가공하는 단계이다.
페이스트 코팅은 수㎛~수㎜의 원하는 코팅두께로 조절이 용이하고, 기존 용사층보다 두꺼운 코팅층을 간편하게 형성가능하므로, 상기 음각수리영역의 깊이에 영향을 받지 않고 단시간에 메꾸어 수리공정시간이 전체적으로 단축되는 이점이 있다. 또 페이스트코팅은 습기에 강해 내전압 불량발생율을 낮추고, 별도의 실링처리가 필요하지 않아 공정단축이 단축된다.
즉, 유전층의 경우 페이스트 코팅으로 수리하게 되면 기존 용사층보다 얇은 상부 절연 막을 형성하면서, 이전보다 높은 내전압효과와 세라믹 용사층보다 높은 유전율을 가지므로 척킹 력(Chucking Force)를 2배 이상 향상시킬 수 있다. 파워범위를 3kV에서 10kV로 증가시켜도 절연성이 높아 정전용량증가가 크게 개선되었고, 내전압특성이 크게 향상되었으며, 전극층과의 밀착력도 향상되는 등 전반적인 품질이 크게 개선되었다.
도 6은 본 발명의 실시예로서 하부 용사층과 상부 페이스트 유전층을 광학 현미경으로 확대 촬영하여 그 단면에 기공을 나타낸 사진으로 페이스트로 코팅된 유전층에는 거의 기공이 없이 코팅품질이 우수함을 확인할 수 있다.
한편, 코팅두께 조절이 용이한 페이스트코팅을 적용하여 불량요소를 수리(Recycle)함에 있어, 정전 척의 유전층 또는 절연층의 불량으로 재작업이 필요한 제품의 경우, 전체작업을 새롭게 진행하는 것보다는 불량이 난 부분까지만 층을 제거하고, 제거된 부분을 페이스트로 대체하여 수리하므로, 도 9와 같이 기존 용사코팅 대비 적은 비용으로도 수리가 가능하고, 작업방법도 간단하고 작업 일수도 줄일 수 있기에 경제적인 이점이 있다.

Claims (9)

  1. 세라믹 소결체나 금속 모재를 베이스기판(100)으로 형성하고, 베이스 기판 상단 면에 본드 코팅층(200)을 형성하며, 본드 코팅층(200) 상단 면에 설정된 패턴을 갖도록 금속전극층(300)을 형성하며, 금속전극층(300) 상단 면에 유전층(400)을 형성하는 공정에 있어서, 상기 본드 코팅층(200) 및 유전층(400)은 페이스트 코팅으로 형성되는 단계를 포함하여 이루어지고,
    상기 페이스트는 Al, O를 포함하는 고형물 40~50중량부와, C, Si, Cl을 포함하는 바인더 50~60중량부를 포함하는 혼합물로 구성되어, 15,000~30,000cps (50rpm)의 점도를 가지는 것을 특징으로 하는 바이폴라 타입의 정전 척 제조방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 고형물은 Al 100중량부에 대하여 O 가 150~250중량부 혼합되는 것을 특징으로 하는 바이폴라 타입의 정전 척 제조방법.
  4. 제 1항에 있어서,
    상기 바인더는 C 100중량부에 대하여 Si는 0.5~0.9 중량부, Cl는 0.1~0.5중량부 혼합되는 것을 특징으로 하는 바이폴라 타입의 정전 척 제조방법.
  5. 제 1항에 있어서,
    상기 본드 코팅층(200), 금속전극층(300), 유전층(400) 중 적어도 1개소 이상에 발생된 불량요소 영역(E)을 검출하는 단계(S2);
    상기 불량요소 영역(E)을 블라스트처리하여 음각수리영역(500)을 형성하는 단계(S3);
    상기 음각수리영역(500)을 페이스트 코팅하고, 경화 후 상면이 평면으로 유지되도록 연마가공하는 단계(S4);를 포함하여 이루어지는 것을 특징으로 하는 바이폴라 타입의 정전 척 제조방법.
  6. 제 5항에 있어서,
    상기 불량요소 영역(E)이 아킹불량, 치핑불량, 크랙불량 중 어느 하나 이상의 불량으로 인해 부분수리함에 있어서, 불량요소 영역(E) 외 영역은 마스킹처리되는 것을 특징으로 하는 바이폴라 타입의 정전 척 제조방법.
  7. 제 5항에 있어서,
    상기 불량요소 영역(E)이 대면적 불량으로 인해 전체수리함에 있어서, 정전척 전체 영역을 블라스트처리하여 음각수리영역(500)이 형성되는 것을 특징으로 하는 바이폴라 타입의 정전 척 제조방법.
  8. 제 5항에 있어서,
    상기 음각수리영역(500)을 형성하는 단계에서, 블라스트처리 깊이는 10~40㎛ 단위로 단계적으로 수행되는 것을 특징으로 하는 바이폴라 타입의 정전 척 제조방법.
  9. 제 5항에 있어서,
    상기 음각수리영역(500)을 형성하는 단계에서, 블라스트처리 깊이는 유전층, 전극층, 본드코팅층을 포함하는 층별로 제거되도록 수행되는 것을 특징으로 하는 바이폴라 타입의 정전 척 제조방법.
KR1020170013724A 2016-05-18 2017-01-31 바이폴라 타입의 정전 척 제조방법 KR101934340B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160060819 2016-05-18
KR1020160060819 2016-05-18

Publications (2)

Publication Number Publication Date
KR20170131201A KR20170131201A (ko) 2017-11-29
KR101934340B1 true KR101934340B1 (ko) 2019-01-03

Family

ID=60812254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170013724A KR101934340B1 (ko) 2016-05-18 2017-01-31 바이폴라 타입의 정전 척 제조방법

Country Status (1)

Country Link
KR (1) KR101934340B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102401806B1 (ko) 2021-10-21 2022-05-26 (주)코리아스타텍 하이브리드 정전척
KR102481293B1 (ko) 2022-05-18 2022-12-27 (주)코리아스타텍 단층형 하이브리드 정전척

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102342426B1 (ko) * 2020-01-30 2021-12-23 주식회사 야스 Esc 전극 제조방법
KR102322926B1 (ko) * 2020-03-04 2021-11-08 손욱철 정전 척 어셈블리의 재생 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216444A (ja) * 2005-02-04 2006-08-17 Shin Etsu Chem Co Ltd セラミックヒーターの修復方法
JP2011009692A (ja) * 2009-05-27 2011-01-13 Tokyo Electron Ltd 静電吸着電極およびその製造方法、ならびに基板処理装置
JP5183779B2 (ja) * 2011-07-29 2013-04-17 東京エレクトロン株式会社 静電吸着電極の補修方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216444A (ja) * 2005-02-04 2006-08-17 Shin Etsu Chem Co Ltd セラミックヒーターの修復方法
JP2011009692A (ja) * 2009-05-27 2011-01-13 Tokyo Electron Ltd 静電吸着電極およびその製造方法、ならびに基板処理装置
JP5183779B2 (ja) * 2011-07-29 2013-04-17 東京エレクトロン株式会社 静電吸着電極の補修方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102401806B1 (ko) 2021-10-21 2022-05-26 (주)코리아스타텍 하이브리드 정전척
KR102481293B1 (ko) 2022-05-18 2022-12-27 (주)코리아스타텍 단층형 하이브리드 정전척

Also Published As

Publication number Publication date
KR20170131201A (ko) 2017-11-29

Similar Documents

Publication Publication Date Title
KR101934340B1 (ko) 바이폴라 타입의 정전 척 제조방법
KR100743277B1 (ko) 기판 테이블, 그 제조 방법 및 플라즈마 처리 장치
KR101328492B1 (ko) 에어로졸 코팅을 이용한 정전척 재생 방법
KR100859955B1 (ko) 플라즈마 처리 용기 내부재 및 그 제조 방법
KR101189815B1 (ko) 대면적 정전 척 및 이의 제조방법
JP2003264223A (ja) 静電チャック部品および静電チャック装置およびその製造方法
KR101789916B1 (ko) 대면적 정전척의 제조방법
KR101709969B1 (ko) 바이폴라 정전척 제조방법
KR101605704B1 (ko) 대면적 바이폴라 정전척의 제조방법 및 이에 의해 제조된 대면적 바이폴라 정전척
KR20190127402A (ko) 보호 코팅층을 가지는 정전척
KR102182699B1 (ko) 플라즈마 처리 장치용 내부재 및 이의 제조 방법
KR102365674B1 (ko) 내플라즈마를 위한 코팅 방법 및 코팅체
TWI809283B (zh) 靜電夾盤及基板固定裝置
KR20200002184A (ko) 상부에 보호층이 구비된 정전척
KR102182690B1 (ko) 플라즈마 처리 장치용 내부재 및 이의 제조 방법
CN111081626A (zh) 一种包含高电阻陶瓷热熔射材料的静电卡盘
KR101610930B1 (ko) 히터가 장착된 캡형 정전척 및 그 제조방법
JP4975101B2 (ja) 高抵抗セラミック熱溶射コーティング素材及びこれを含む静電チャックの製造方法
KR102155512B1 (ko) 반도체 제조용 정전척의 아킹 현상 개선방법
KR20210062480A (ko) 유무기 하이브리드 조성물을 이용한 바이폴라 정전척의 제조방법
KR102034570B1 (ko) 정전척용 전극패턴 형성방법
KR101192967B1 (ko) 엘시디 제조용 정전척
KR20150002985A (ko) 디스플레이 기판용 대면적 정전척의 재가공방법
KR102171058B1 (ko) 엠보싱 구조 정전척의 제조방법
KR20240033719A (ko) 복합 절연층을 형성하는 정전척 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant