KR101709969B1 - 바이폴라 정전척 제조방법 - Google Patents

바이폴라 정전척 제조방법 Download PDF

Info

Publication number
KR101709969B1
KR101709969B1 KR1020150026257A KR20150026257A KR101709969B1 KR 101709969 B1 KR101709969 B1 KR 101709969B1 KR 1020150026257 A KR1020150026257 A KR 1020150026257A KR 20150026257 A KR20150026257 A KR 20150026257A KR 101709969 B1 KR101709969 B1 KR 101709969B1
Authority
KR
South Korea
Prior art keywords
electrode layer
layer
heat
insulating layer
forming
Prior art date
Application number
KR1020150026257A
Other languages
English (en)
Other versions
KR20160104120A (ko
Inventor
김영미
박동근
Original Assignee
(주)티티에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)티티에스 filed Critical (주)티티에스
Priority to KR1020150026257A priority Critical patent/KR101709969B1/ko
Publication of KR20160104120A publication Critical patent/KR20160104120A/ko
Application granted granted Critical
Publication of KR101709969B1 publication Critical patent/KR101709969B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981Apparatus chuck

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 바이폴라 정전척 제조방법에 관한 것으로서, 바이폴라 정전척의 전극층 형성시 접착성을 가진 내열성 테이프를 마스킹하여 용사 코팅하는 바이폴라 정전척 제조방법에 관한 것이다. 이를 위해 서셉터를 가공하는 단계, 서셉터 표면에 용사 코팅으로 절연층을 형성하는 단계, 절연층 표면에 기 패턴화된 전극층 필름을 접착하여 용사 코팅함으로써 전극층을 기 패턴화된 필름 형상에 따라 형성하는 단계, 전극층 표면에 용사 코팅으로 유전층을 형성하는 단계, 유전층의 표면을 연마 후 봉공하는 단계를 포함하는 것을 특징으로 하는 바이폴라 정전척 제조 방법이 개시된다.

Description

바이폴라 정전척 제조방법{Manufacturing method for bipolar electro static chuck}
본 발명은 바이폴라 정전척 제조방법에 관한 것으로서, 보다 상세하게는 바이폴라 정전척의 전극층 형성시 접착성을 가진 내열성 테이프를 마스킹하여 용사 코팅하는 바이폴라 정전척 제조방법에 관한 것이다.
종래의 바이폴라 정전척 제조방법은 도 1 내지 도 8에 도시된 바와 같다. 먼저 도 1에 도시된 바와 같이 모재인 서셉터(20)을 가공하여 준비한다. 도 2에 도시된 바와 같이 모재에 전압 공급 포트(10)를 형성하고, 표면처리 및 코팅 전처리 과정을 수행한다. 도 3에 도시된 바와 같이 모재 위에 절연층(30)을 용사 코팅하여 형성한다. 이때 절연층의 용사면은 가상선(31) 보다 더 높게 형성되어 실제 필요한 절연층의 두께보다 두껍게 형성한다. 이렇게 가상선 보다 두껍게 형성하는 이유는 실제 용사 코팅을 하여 절연층을 형성하면 그 표면이 수평하게 형성되지 않고 조금씩 기울어지거나 오목(볼록)하게 형성되기 때문이다. 따라서 가상선(31) 보다 높게 절연층을 형성하여 도 4에 도시된 바와 같이 가상선(31)까지 기계적 연마를 하여 실제 필요한 절연층의 두께를 맞춘다. 기계적 연마 후에는 세정 및 건조 과정을 수행한다. 도 5에 도시된 바와 같이 절연층(30) 표면에 용사 코팅에 의해 전극층(40)을 형성한다. 그 다음 도 6에 도시된 바와 같이 원하는 전극층의 패턴을 형성하기 위해 가공장비가 패턴 가공을 수행한다. 패턴 가공이 되면 양극층(41)과 음극층(42)으로 형성된다. 양극층(41)에는 양전압이 공급되고 음극층(42)에는 음전압이 공급된다. 전극층 가공 뒤에는 도 7에 도시된 바와 같이 유전층(50)을 용사 코팅에 의해 형성한다. 유전층(50) 형성시 가상선(51) 보다 더 높게 형성한다. 이렇게 가상선 보다 더 높게 형성하는 이유는 절연층에서 설명한 바와 같다. 도 8에 도시된 바와 같이 가상선(51)까지 기계적 연마를 하여 실제 필요한 유전층(50)의 두께를 맞춤으로써 바이폴라 정전척 제조공정이 끝난다.
종래에는 이렇게 용사 코팅 공정을 수행하여 절연층, 전극층 및 유전층을 형성하므로 코팅층을 가상선까지 연마해야 하는 공정과 전극층을 패터닝하기 위해 기계적 가공을 수행해야 하는 불필요한 공정이 동반되어 제조 공정 시간을 늘리는 문제점이 있어 왔다. 또한, 절연층을 연마한 후 전극층을 형성하기 때문에 전극층이 잘 부착되지 않는 문제점이 있어 왔다.
한편, 종래에는 후술하는 선행특허문헌에 제시된 바와 같이 정전척 제조시 유전층 또는 절연층에 폴리이미드 필름을 사용하여 왔다. 이러한 폴리이미드 필름은 주로 유전층이나 절연층을 형성하기 위한 소재로서 사용되며, 더군다나 유전층 또는 절연층의 소재로 사용되는 경우에는 에칭 챔버내에서 내구성 문제를 일으킨다.
대한민국 특허등록공보 : KR 10-0984748(정전척, 조립형 정전 흡착 장치, 글라스 기판 접합 장치 및 조립형 글라스 기판 접합 장치) 대한민국 특허등록공보 : KR 10-0220212(정전척)
따라서, 본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 창출된 것으로서, 패터닝된 내열성 접착 테이프를 마스크로 하여 전극층을 용사 코팅함에 따라 전극층 패터닝시 기계적 가공이 필요치 않고, 절연층 형성시 실제 필요한 두께 이상을 용사 코팅하여 연마하는 단계를 수행할 필요가 없는 발명을 제공하는데 그 목적이 있다.
그러나, 본 발명의 목적들은 상기에 언급된 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 본 발명의 목적은, 서셉터를 가공하는 단계, 서셉터 표면에 용사 코팅으로 절연층을 형성하는 단계, 절연층 표면에 기 패턴화된 전극층 필름을 접착하여 용사 코팅함으로써 전극층을 기 패턴화된 필름 형상에 따라 형성하는 단계, 전극층 표면에 용사 코팅으로 유전층을 형성하는 단계, 유전층의 표면을 연마 후 봉공하는 단계를 포함하는 것을 특징으로 하는 바이폴라 정전척 제조 방법을 제공함으로써 달성될 수 있다.
또한, 전극층 필름은 내열성을 가진 폴리이미드 필름, Glass Fiber Type, PTFE(Teflon) Type, Polyester(PET) Type, Aramid(Nomex) Type, 및 Silicone Fiberglass Type 중 적어도 어느 하나의 접착성을 가진 내열 테이프인 것을 특징으로 한다.
또한, 전극층을 형성하는 단계는, 내열성 접착 필름을 기 결정된 전극패턴으로 재단하는 단계, 재단된 내열성 접착 필름을 절연층 표면에 접착하는 단계, 재단된 내열성 접착 필름을 마스크로 하여 용사 코팅하는 단계, 재단된 내열성 접착 필름이 제거된 공백영역에 전극층이 형성되는 단계, 및 내열성 접착 필름을 제거하는 단계를 포함하는 것을 특징으로 한다.
또한, 전극층은 양극 전극과 음극 전극이 서로 상호 작용하여 전기력선이 형성되고, 전기력선에 의해 척킹 대상체를 척킹하는 것을 특징으로 한다.
또한, 유전층을 형성하는 단계는, 필요한 유전층의 두께 이상을 코팅하는 단계, 및 기 설정된 유전층의 두께가 형성되도록 유전층의 표면층을 연마하는 단계를 포함하는 것을 특징으로 한다.
또한, 접착하는 단계 전에, 서셉터를 플라즈마 건 또는 오븐에 넣어 기 설정된 온도까지 예열하는 단계를 더 포함함으로써 내열성 접착 필름이 패턴닝된 부분만 문질러줌으로써 필름이 우는 것을 방지할 수 있는 것을 특징으로 한다.
전술한 바와 같은 본 발명에 의하면 전극층 형성시 기계적 가공을 통하여 패터닝하지 않고, 절연층 형성시 연마 공정이 필요치 않아 제품 제조 공정을 단축시킬 수 있는 효과가 있다.
또한, 본 발명에 의하면 절연층 형성시 불필요한 두께를 더 용사 코팅하지 않아도 되므로 절연층 코팅에 필요한 시간을 단축시킬 수 있는 효과가 있다.
그리고, 본 발명에 의하면 절연층 형성시 연마 공정을 수행하지 않아 전극층이 잘 부착되는 효과가 있다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 일실시예를 예시하는 것이며, 발명의 상세한 설명과 함께 본 발명의 기술적 사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석 되어서는 아니 된다.
도 1 내지 도 8은 종래의 바이폴라 정전척 제조방법을 순차적으로 도시한 도면이고,
도 9는 본 발명의 일실시예에 따른 가공된 서셉터를 도시한 도면이고,
도 10은 본 발명의 일실시예에 따른 서셉터에 공급포트를 형성한 도면이고,
도 11은 본 발명의 일실시예에 따른 절연층을 형성한 도면이고,
도 12는 본 발명의 일실시예에 따른 전극층을 형성한 도면이고,
도 13은 본 발명의 일실시예에 따른 폴리이미드 필름을 패터닝한 도면이고,
도 14는 본 발명의 일실시예에 따른 유전층을 실제 필요한 두께보다 더 형성한 도면이고,
도 15는 본 발명의 일실시예에 따른 유전층을 가상선까지 연마한 도면이다.
이하, 도면을 참조하여 본 발명의 바람직한 일실시예에 대해서 설명한다. 또한, 이하에 설명하는 일실시예는 특허청구범위에 기재된 본 발명의 내용을 부당하게 한정하지 않으며, 본 실시 형태에서 설명되는 구성 전체가 본 발명의 해결 수단으로서 필수적이라고는 할 수 없다.
( 정전척 제조방법)
본 발명의 일실시예에 따른 바이폴라 정전척 제조방법은 플랫 패널 디스플레이용 유리 기판 또는 웨이퍼를 에칭 또는 가공하기 위한 챔버내에서 쿨롱력 또는 존슨 라벡력을 이용하여 유리 기판 또는 기판을 정전 흡착하기 위한 바이폴라 정전척을 제조하는 방법이다. 유리 기판 또는 기판은 바이폴라 정전척의 척킹 대상체가 된다. 이때, 플랫 패널 디스플레이는 액정 모니터(LCD), 일렉트로 루미네선스(Electro Luminescence) 디스플레이, 플라즈마 디스플레이 패널(PDP) 등이 예시된다. 또한, 이하 설명에서는 주로 바이폴라 정전척의 제조방법에 대해서 설명하나 유니폴라 정전척에서도 동일하게 적용 가능함을 밝히며, 유니폴라 정전척의 구조 및 기능을 본 발명의 기술적 사상을 흐리지 않는 범위내에서 당연히 채용할 수 있다.
먼저, 본 발명의 일실시예에 따른 바이폴라 정전척 제조방법은 도 9에 도시된 바와 같이 서셉터(110)를 기계적으로 가공한다. 서셉터(110)는 알루미늄, 스텐레스 스틸, 세라믹, 또는 티타늄 중 어느 하나의 재료로 이루어지거나 이들과 다른 재료의 혼합에 의해 이루어질 수 있다. 서셉터에는 정전척(1)을 쿨링하기 위한 냉매실(도면 미도시)이 마련될 수 있다. 이와 더불어 헬륨 가스가 유리 기판 후면에 공급됨으로써 정전척(1)을 쿨링하게 된다. 한편, 도 9의 서셉터(110)는 후술하는 양극 및 음극 전압을 공급하기 위한 공급 포트 홀(11)이 가공되어 있으나 냉매실, 리프트 핀 홀 등이 가공될 수 있다.
다음으로, 도 10에 도시된 바와 같이 서셉터(110)의 표면을 표면처리하고 후술하는 절연층을 코팅하기 위해 서셉터의 표면에 코팅 전처리 작업을 수행한다. 이때 양극 및 음극 전극층 각각에 양전압 및 음전압을 공급하기 위한 공급 포트(10)를 배치할 수 있다. 상세하게는 서셉터의 표면 처리는 표면의 불순물, 절삭유 또는 가공된 각종 홀을 세정하는 작업이다. 또한, 표면 처리는 서셉터가 알루미늄인 경우 아노다이징에 의해 국부적으로 산화막을 형성하도록 함으로써 절연성을 높이고 산화막이 형성된 영역에 용사에 의한 코팅이 되지 않도록 하기 위해 실시한다. 국부적으로 산화막이 형성되도록 하는 영역은 일예로서 각종 가공된 서셉터의 홀 내부 또는 용사가 불필요하거나 용사를 하기 어려운 영역일 수 있다. 코팅 전처리 작업은 서셉터 표면층의 표면 조도를 형성하기 위해서 실시하는 블래스팅 작업이다. 블래스팅 작업후 서셉터 표면의 불순물 등을 처리하기 위해 다시 세정한다. 따라서 본 발명에 따른 표면 처리 및 코팅 전처리 작업은 세정 또는 산화막 형성 -> 블래스팅 작업 -> 세정으로 이루어지는 단계를 거칠 수 있다.
다음으로, 도 11에 도시된 바와 같이 서셉터의 표면에 절연층(120)을 용사법에 의해 용사함으로써 절연층 박막을 형성한다. 이때 절연층은 알루미나(Al2O3), 이트리아(Y2O3), 불화이트륨(YF3), 산화마그네슘(MgO), 또는 AlN 중 어느 하나로 이루어질 수 있다. 이때 각 재료의 선택은 서셉터(110) 재료와의 관계에서 선팽창 계수 값과의 차이점을 고려하여 선택될 수 있다. 절연층 재료와 서셉터 재료의 선팽창 계수의 차의 절대값이 14x10-6[/℃] 이하인 경우 서로 간의 열팽창 차이에 의한 크랙을 방지할 수 있다.
한편, 절연층(120)을 용사법에 의해 용사 코팅시 도 10 및 도 11에 도시된 바와 같이 공급 포트 홀(11)에도 절연성이 있도록 코팅한다. 이때 절연층(120)과 같이 코팅할 수도 있고, 절연층(120) 코팅 전에 미리 공급 포트 홀(110)을 절연 코팅할 수도 있다. 공급 포트(10)는 일반적으로 내부의 메탈 전극 포트(12)와 메탈 전극 포트 외부의 공급 포트 홀에 채워지는 절연 코팅으로 구분될 수 있으며, 절연 코팅에 의해 모재인 서셉터(110)와 전기적으로 절연될 수 있다.
다음으로, 도 12에 도시된 바와 같이 전극층(130)을 패턴 코팅한다. 전극층의 패턴 코팅은 다음과 같은 방법에 의해 코팅한다. 먼저, 도 13에 도시된 바와 같이 절연층(120)의 표면에 내열 테이프인 폴리이미드 필름(135)을 접착한다. 폴리이미드 필름은 하부면이 접착성을 가지고 있다. 폴리이미드 필름은 형성하고자 하는 전극층의 패턴에 따라 미리 재단되어 있다. 본 발명의 일실시예로서 도 13에 도시된 바와 같이 제1 공백영역(133)과 제2 공백영역(134)으로 폴리이미드 필름이 미리 재단되어 있다. 도 13에서는 제1 공백영역(133)과 제2 공백영역(134)이 순차적으로 좌우방향 또는 상하방향으로 형성되며, 각 공백영역의 모양 및 패턴은 꼭 이에 한정되지 않으며 필요에 따라 다양한 모양과 패턴을 필요에 따라 채용할 수 있다.
접착성을 가지는 내열 테이프의 종류로는 폴리이미드 필름, Glass Fiber Type, PTFE(Teflon) Type, Polyester(PET) Type, Aramid(Nomex) Type, Silicone Fiberglass Type 등이 사용될 수 있다. 본 발명에서는 폴리이미드 필름을 일실시예로서 설명하나 접착성을 가지는 내열 테이프는 모두 사용 가능하다.
다음으로, 재단된 폴리이미드 필름을 접착한 후 용사법에 의해 용사 코팅함으로써 전극층 박막이 형성된다. 폴리이미드 필름(135)이 존재하는 영역은 절연층 표면에 전극층이 형성되지 않을 것이고, 제1,2 공백영역(133,134)은 각각 전극층 박막이 형성될 것이다. 따라서 폴리이미드 필름은 전극층 용사 코팅시 마스크로서 기능한다. 이때, 전극층은 W(텅스텐), Al(알루미늄), Cu(구리), Nb(니오븀), Ta(탄탈럼), Mo(몰리브덴), Ni(니켈) 및 이들 금속원소을 1 종 이상 함유하는 합금 중에서 선택될 수 있다. 다음으로 용사 코팅 후 폴리이미드 필름(135)을 제거한다.
한편, 상술한 폴리이미드 필름을 절연층 표면에 접착시에 소면적의 경우에는 필름이 울지 않아 바로 접착이 가능하나 대면적의 경우에는 폴리이미드 필름의 중간 중간에 필름이 울 수 있다. 따라서 대면적의 폴리이미드 필름의 경우에는 패턴된 폴리이미드 필름을 접착하기 전에 모재(서셉터)를 플라즈마 건이나 오븐에 넣어 일정 온도로 예열하는 단계를 거친다. 모재를 일정 온도로 예열한 후 패터닝된 폴리이미드 필름을 접착하고, 패터닝된 폴리이미드 필름 부분만을 문질러줌으로써 필름이 우는 것을 방지할 수 있다. 이때, 모재의 온도 및 가열 시간은 제품의 크기 및 체적에 따라 바뀔 수 있으며, 소면적의 경우에도 필요에 따라 모재를 예열하여 폴리이미드 필름을 접착하는 공정을 수행할 수 있다.
폴리이미드 필름(135)을 제거하면 도 13에 도시된 제1 공백영역에는 양극 전극층이 형성되고, 제2 공백영역에는 음극 전극층이 형성된다. 이러한 양극 및 음극 전극층은 순차적으로 좌우상하 방향으로 형성되며, 그 모양 및 패턴은 필요에 따라 다양하게 형성될 수 있다. 물론 도 13은 본 발명의 일실시예를 설명하기 위한 것으로서 양극 전극층 및 음극 전극층의 순서가 서로 바뀔 수 있다. 양극 전극층에는 공급 포트(10)를 통해 전달되는 양 전압이 공급될 것이고, 음극 전극층에는 공급 포트(10)를 통해 전달되는 음 전압이 공급될 것이다.
한편, 다양한 전극 패턴 중 일실시예로서 전극층의 패턴 모양은 빗살무늬 패턴(양극과 음극 전극층이 서로 교번하여 배치되는 구조)이거나 또는 양극과 음극 전극층을 쌍으로 묶어 일부 영역을 제1영역(136)으로 다른 영역을 제2영역(137)으로 구분하여 따로 전압을 공급하는 패턴일 수 있다. 이렇게 제1영역(136)과 제2영역(137)으로 구분하여 전압을 공급하는 경우 제1영역이 단락 또는 오픈으로 전압 공급에 이상이 생겨도 제2영역에 있는 양극 및 음극 전극층은 본래의 기능을 발휘할 수 있다.
한편, 전극층을 패턴 모양을 상술한 빗살무늬로 형성하는 경우 종래에는 앞서 설명한 바와 같이 전극층을 전체적으로 박막 코팅한 후 패턴 모양을 가공장비에 의해 가공하게 된다. 이때 종래기술에서는 패턴 모양을 가공시 한번에 가공하지 못하고 여러회에 걸쳐 가공하게 될 수 있다. 즉, 패턴 모양을 형성하기 위해 가공장비가 도 5 및 도 6에 도시된 바와 같이 가공구멍(양극층과 음극층 사이의 패턴이 없는 영역)을 뚫게 되는데 이때 전극층이 형성되는 두께에 따라 한번에 가공구멍을 가공하지 못하고 수회에 걸쳐 가공할 수 있다. 따라서 가공 횟수에 따른 공정 작업이 늘어나게 된다. 그러나 본 발명에서는 이미 패턴화된 폴리이미드 필름을 마스크로 하여 용사하기 때문에 종래기술과 같이 가공장비에 의한 가공구멍을 수회 뚫을 필요가 없이 1회에 걸쳐 작업을 끝낼 수 있기 때문에 공정 작업을 훨씬 줄일 수 있다. 본 발명은 이와 같이 종래기술에 비해 전극층의 두께 변화에 따른 전극층 형성이 용이할 수 있다.
특히, 본 발명에서는 폴리이미드 필름을 마스크로 하여 전극층을 용사 코팅하기 때문에 고객의 니즈에 따라 전극층의 두께가 변화되어도 전극층의 두께 변화에 용이하게 대응할 수 있다. 특히 본 발명은 고객의 니즈에 유연하게 대처하기 위해 전극층의 두께를 유연하게 할 수 있어 종래 기술에 비해 큰 기술적 진보를 이룬다.
상술한 도 12 및 도 13을 통해서 살펴본 바와 같이 본 발명에 따른 전극층(130)은 폴리이미드 필름을 마스크로 하여 전극층을 형성하기 때문에 종래 발명과 같이 절연층을 불필요하게 두껍게 형성할 필요가 없으며, 불필요하게 형성된 절연층을 연마, 세정, 건조 및 블라스팅 할 필요가 없다. 절연층을 연마하는 경우에는 전극층이 잘 용사되지 않는 문제점 또한 본 발명에 의해 해결될 수 있다. 또한, 종래 발명과 같이 전극층을 용사법으로 용사한 후 가공장비에 의해 전극층을 패터닝하기 위한 패터닝 공정이 생략될 수 있다.
또한, 절연층, 전극층, 유전층을 용사 코팅으로 형성하는 경우에는 각 층 형성시 두께의 편차가 발생할 수 있다. 특히, 절연층을 형성한 후 전극층을 형성하기 위해서는 절연층 형성시 용사 코팅에 의한 두께 편차가 발생되기 때문에 종래기술과 같이 절연층을 불필요하게 두껍게 형성한 후 가상선(31)까지 연마하여 두께의 편차를 최대한 줄여줄 필요가 있다. 만약, 절연층의 두께 편차를 줄이지 않는 경우에는 도 5에 도시된 바와 같이 전극층(40)을 용사 코팅한 후 전극을 패터닝하기 위해 가공시 두께 편차가 심한 부분까지 가공할 필요가 있어 제조 공정이 불필요하게 길어진다. 그러나 본 발명에 의하면 폴리이미드 필름을 마스크로하여 전극층을 용사 코팅하기 때문에 전극층을 가공할 필요성이 없어 절연층의 두께 편차에 따른 영향을 받지 않고 전극층을 형성할 수 있다. 또한, 종래기술과 같이 절연층을 불필요하게 두껍게 하고 또한 가상선까지 연마해야 하는 불필요한 공정을 최대한 줄일 수 있다.
특히 유니폴라 정전척의 경우에는 전극층이 양극 전극(이와 반대로 음극 전극으로 필요에 따라 바뀔 수 있음)으로만 형성되어 전체층이 양극 전극(또는 음극 전극)층으로만 형성되나 헬륨 홀이 관통되어 전극을 패터닝하여야 할 필요성이 있다. 따라서 절연층, 전극층 및 유전층을 모두 용사 방법에 의해 용사 코팅하는 경우 전체적인 누적공차가 발생한다. 이때 본 발명에 따른 전극층을 폴리이미드 필름으로 마스킹하는 경우 누적 공차의 영항을 덜 받을 수 있다.
한편, 종래에는 전극층을 형성하기 위해 전극층을 용사 코팅하고 패터닝하기 위해 기계적 연마가 필요하다. 즉, 양극층과 음극층을 형성하기 위해 기계적 가공이 필요하다. 따라서 전극층의 두께가 두꺼워질수록 기계적 가공을 수회 반복하여야 한다. 전극층의 두께가 두꺼워지는 경우 양극층과 음극층 사이를 기계적으로 가공하기 위해 기계적 연마 공정이 수회 필요하다. 그러나 본 발명에서는 상술한 내열성 접착 테이프로 마스킹하여 전극층을 용사 코팅하기 때문에 전극층의 기계적 연마가 불필요하여 제조 공정을 더욱 단축시킬 수 있다.
다음으로, 도 14에 도시된 바와 같이 전극층 상부에 유전층(140)을 용사법에 의해 용사 코팅한다. 용사 코팅시 가상선(141)의 위치 보다 더 두껍게 유전층을 코팅한다. 유전층(140)의 재료는 알루미나(Al2O3), 이트리아(Y2O3), 불화이트륨(YF3), 산화마그네슘(MgO), 또는 AlN 중 어느 하나로 이루어질 수 있다.
다음으로, 도 15에 도시된 바와 같이 가상선(141)까지 유전층을 연마하여 두께를 맞추며, 봉공 작업을 수행한다. 봉공 작업은 용사 코팅시 남아 있는 기공을 메우기 위해 수행하는 작업이다.
상술한 바와 같이 절연층, 전극층, 유전층 각 층의 두께 및 표면 거칠기 등은 고객의 니즈에 따라 유연하게 가능하며 특히 본 발명에 따라 전극층을 형성하는 경우에는 그 두께의 변화에 능동적으로 대처할 수 있다. 유니폴라 정전척의 경우에는 절연층의 두께가 대략 400~600㎛, 전극층의 두께가 대략 30~100㎛, 유전층의 두께가 대략 300~500㎛이다. 바이폴라 정전척의 경우에는 절연층의 두께가 대략 300~600㎛, 전극층의 두께가 대략 30~100㎛, 유전층의 두께가 대략 50~300㎛이다
이상, 본 발명의 일실시예를 참조하여 설명했지만, 본 발명이 이것에 한정되지는 않으며, 다양한 변형 및 응용이 가능하다. 즉, 본 발명의 요지를 일탈하지 않는 범위에서 많은 변형이 가능한 것을 당업자는 용이하게 이해할 수 있을 것이다.
1 : 정전척
10 : 공급 포트
11 : 공급 포트 홀
12 : 메탈 전극 포트
20 : 서셉터
30 : 절연층
31 : 가상선
40 : 전극층
41 : 양극층
42 : 음극층
50 : 유전층
51 : 가상선
110 : 서셉터
120 : 절연층
130 : 전극층
131 : 양극층
132 : 음극층
133 : 제1공백영역
134 : 제2공백영역
135 : 폴리이미드 필름
136 : 제1영역
137 : 제2영역
140 : 유전층
141 : 가상선

Claims (6)

  1. 서셉터를 가공하는 단계,
    상기 서셉터 표면에 용사 코팅으로 절연층을 형성하는 단계,
    상기 절연층 표면에 기 패턴화된 전극층 필름을 접착하여 용사 코팅함으로써 전극층을 기 패턴화된 필름 형상에 따라 형성하는 단계,
    상기 전극층 표면에 용사 코팅으로 유전층을 형성하는 단계, 및
    상기 유전층의 표면을 연마 후 봉공하는 단계를 포함하며,
    상기 전극층을 형성하는 단계는,
    내열성 접착 필름을 기 결정된 전극패턴으로 재단하는 단계,
    재단된 내열성 접착 필름을 상기 절연층 표면에 접착하는 단계,
    상기 재단된 내열성 접착 필름을 마스크로 하여 용사 코팅하는 단계를 포함하며,
    상기 접착하는 단계 전에,
    상기 서셉터를 기 설정된 온도까지 예열한 후에 상기 재단된 내열성 접착 필름을 상기 절연층 표면에 접착하고,
    상기 내열성 접착 필름을 절연층 표면에 접착한 후에,
    상기 내열성 접착 필름을 문질러주는 단계를 포함함으로써 필름이 우는 것을 방지할 수 있는 것을 특징으로 하는 바이폴라 정전척 제조 방법.
  2. 제 1 항에 있어서,
    상기 전극층 필름은 내열성을 가진 폴리이미드 필름, Glass Fiber Type, PTFE(Teflon) Type, Polyester(PET) Type, Aramid(Nomex) Type, 및 Silicone Fiberglass Type 중 적어도 어느 하나의 접착성을 가진 내열 테이프인 것을 특징으로 하는 바이폴라 정전척 제조 방법.
  3. 제 2 항에 있어서,
    상기 전극층을 형성하는 단계는,
    상기 재단된 내열성 접착 필름이 제거된 공백영역에 전극층이 형성되는 단계, 및
    상기 내열성 접착 필름을 제거하는 단계를 더 포함하는 것을 특징으로 하는 바이폴라 정전척 제조 방법.
  4. 제 3 항에 있어서,
    상기 전극층은 양극 전극과 음극 전극이 서로 상호 작용하여 전기력선이 형성되고, 상기 전기력선에 의해 척킹 대상체를 척킹하는 것을 특징으로 하는 바이폴라 정전척 제조 방법.
  5. 제 1 항에 있어서,
    상기 유전층을 형성하는 단계는,
    필요한 유전층의 두께 이상을 코팅하는 단계, 및
    기 설정된 유전층의 두께가 형성되도록 유전층의 표면층을 연마하는 단계를 포함하는 것을 특징으로 하는 바이폴라 정전척 제조 방법.
  6. 제 3 항에 있어서,
    상기 접착하는 단계 전에,
    상기 서셉터를 플라즈마 건 또는 오븐에 넣어 기 설정된 온도까지 예열한 후에 상기 재단된 내열성 접착 필름을 상기 절연층 표면에 접착하고 내열성 접착 필름이 패턴닝된 부분만 문질러주는 단계를 더 포함함으로써 필름이 우는 것을 방지할 수 있는 것을 특징으로 하는 바이폴라 정전척 제조 방법.
KR1020150026257A 2015-02-25 2015-02-25 바이폴라 정전척 제조방법 KR101709969B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150026257A KR101709969B1 (ko) 2015-02-25 2015-02-25 바이폴라 정전척 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150026257A KR101709969B1 (ko) 2015-02-25 2015-02-25 바이폴라 정전척 제조방법

Publications (2)

Publication Number Publication Date
KR20160104120A KR20160104120A (ko) 2016-09-05
KR101709969B1 true KR101709969B1 (ko) 2017-02-27

Family

ID=56938604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150026257A KR101709969B1 (ko) 2015-02-25 2015-02-25 바이폴라 정전척 제조방법

Country Status (1)

Country Link
KR (1) KR101709969B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102034570B1 (ko) * 2018-01-16 2019-10-21 주식회사 이에스티 정전척용 전극패턴 형성방법
CN110080857B (zh) * 2019-05-22 2021-03-30 南通炜途汽车技术有限公司 一种汽车尾气除尘装置
KR102342426B1 (ko) * 2020-01-30 2021-12-23 주식회사 야스 Esc 전극 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057214A (ja) * 2003-08-07 2005-03-03 Taiheiyo Cement Corp 静電チャック及びその製造方法
JP2008181913A (ja) 2007-01-23 2008-08-07 Creative Technology:Kk 静電チャック及びその製造方法
JP2009060035A (ja) * 2007-09-03 2009-03-19 Shinko Electric Ind Co Ltd 静電チャック部材、その製造方法及び静電チャック装置
KR101058748B1 (ko) * 2008-09-19 2011-08-24 주식회사 아토 정전척 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3238925B2 (ja) 1990-11-17 2001-12-17 株式会社東芝 静電チャック
KR100984748B1 (ko) 2006-04-03 2010-10-01 주식회사 코미코 정전척, 조립형 정전 흡착 장치, 글라스 기판 접합 장치 및조립형 글라스 기판 접합 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057214A (ja) * 2003-08-07 2005-03-03 Taiheiyo Cement Corp 静電チャック及びその製造方法
JP2008181913A (ja) 2007-01-23 2008-08-07 Creative Technology:Kk 静電チャック及びその製造方法
JP2009060035A (ja) * 2007-09-03 2009-03-19 Shinko Electric Ind Co Ltd 静電チャック部材、その製造方法及び静電チャック装置
KR101058748B1 (ko) * 2008-09-19 2011-08-24 주식회사 아토 정전척 및 그 제조방법

Also Published As

Publication number Publication date
KR20160104120A (ko) 2016-09-05

Similar Documents

Publication Publication Date Title
JP7341216B2 (ja) 載置台
KR100921836B1 (ko) 정전 흡착 전극, 기판 처리 장치 및 정전 흡착 전극의 제조방법
KR101119646B1 (ko) 탑재대 및 그것을 이용한 플라즈마 처리 장치
KR101709969B1 (ko) 바이폴라 정전척 제조방법
KR101261706B1 (ko) 기판 탑재대, 그 제조 방법 및 기판 처리 장치
CN101405857A (zh) 承载基片的装置和方法
KR20080081850A (ko) 기판 탑재대 및 기판 처리 장치
JP2006093669A (ja) 基体表面から材料を取り除く方法と装置
TWI723031B (zh) 電漿處理裝置及噴頭
CN106024566B (zh) 等离子处理装置以及等离子处理方法
TWI532118B (zh) Electrostatic adsorption electrode and manufacturing method thereof, and substrate processing device
EP1928017A1 (en) Plasma reactor substrate mounting surface texturing
KR102356181B1 (ko) 기판 적재대, 기판 처리 장치 및 기판 적재대의 제조 방법
US11462430B2 (en) Ceramic-circuit composite structure and method for making the same
KR101798733B1 (ko) 실드 링 및 기판 탑재대
CN104241181A (zh) 静电吸盘的制造方法,静电吸盘及等离子体处理装置
US20050199183A1 (en) Plasma processing apparatus
KR20150002985A (ko) 디스플레이 기판용 대면적 정전척의 재가공방법
KR200367932Y1 (ko) 반도체 및 액정패널 제조설비용 정전척
KR20220069341A (ko) 정전척 및 그 제조방법
JP2022154714A (ja) 基板載置台の研磨方法及び基板処理装置
KR102123912B1 (ko) 세라믹 코팅층 표면 개질 방법을 이용한 정전척의 제조방법
KR20190143815A (ko) 샤워 헤드 및 플라스마 처리 장치
KR100712225B1 (ko) 정전척
CN115547784A (zh) 下部电极的上电介质层的加工方法和下部电极的制作工艺

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200121

Year of fee payment: 4