KR20150002985A - 디스플레이 기판용 대면적 정전척의 재가공방법 - Google Patents

디스플레이 기판용 대면적 정전척의 재가공방법 Download PDF

Info

Publication number
KR20150002985A
KR20150002985A KR1020130075192A KR20130075192A KR20150002985A KR 20150002985 A KR20150002985 A KR 20150002985A KR 1020130075192 A KR1020130075192 A KR 1020130075192A KR 20130075192 A KR20130075192 A KR 20130075192A KR 20150002985 A KR20150002985 A KR 20150002985A
Authority
KR
South Korea
Prior art keywords
electrode layer
electrostatic chuck
dielectric layer
layer
area electrostatic
Prior art date
Application number
KR1020130075192A
Other languages
English (en)
Inventor
김부일
강석용
김영곤
노성태
이호영
강기민
Original Assignee
(주)코리아스타텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)코리아스타텍 filed Critical (주)코리아스타텍
Priority to KR1020130075192A priority Critical patent/KR20150002985A/ko
Publication of KR20150002985A publication Critical patent/KR20150002985A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 디스플레이 기판용 대면적 정전척의 재가공방법에 관한 것으로 가로 및 세로의 길이가 500~3000㎜ 이내로 형성되는 베이스 부재와, 베이스 부재의 외면에 용사 코팅되어 형성되는 절연층과, 절연층의 상부에 용사 코팅되어 형성되는 전극층과, 전극층과 연결되어 전극층에 전압을 인가하는 커넥터와, 절연층의 상부에 전극층을 감싸도록 용사 코팅되어 형성되는 유전층으로 이루어지는 디스플레이 기판용 대면적 정전척의 재가공방법에 있어서, 상기 대면적 정전척에 전압을 인가하여 대면적 전정척에서 발생되는 절연 저항값 및 누설 전류 값으로 완전재생을 요하는 대면적 정전척을 구분하여 선택하는 제1단계와, 상기 대면적 정전척을 지그에 고정하고, 대면적 정전척의 베이스 부재에 용사 코팅되어 형성된 절연층, 전극층 및 유전층을 제거하는 제2단계와, 상기 전극층과 연결 구비되어 있던 커넥터를 교체하는 제3단계와, 상기 베이스 부재의 상부면 및 외주면에 0.1~1㎜의 두께로 세라믹재의 용사 코팅용 분발을 용사 코팅하여 절연층을 형성하는 제4단계와, 상기 절연층의 상부면에 설정된 패턴으로 0.03~0.1㎜의 두께로 금속재의 용사 코팅용 분말을 용사 코팅하여 도전성 재질의 전극층을 형성하는 제5단계와, 상기 절연층의 상부면에 전극층을 감싸도록 형성하고, 전극층으로부터 0.1~1㎜의 두께로 세라믹재의 용사 코팅용 분말을 용사 코팅하며, 상부면의 평탄도를 5~30㎛ 이내로 가공하여 유전층을 형성하는 제6단계와, 상기 유전층의 외측에서 내측으로 이격되어진 상부면을 설정된 패턴으로 음각 가공하여 유전층의 상부측 테두리에는 일정한 너비를 갖는 돌출부를 형성하면서 유전층의 내측 상부면에는 다수의 돌기부를 형성하는 제7단계로 이루어진다.
또한, 본 발명은 다른 일 실시예로 가로 및 세로의 길이가 500~3000㎜ 이내로 형성되는 베이스 부재와, 베이스 부재의 외면에 용사 코팅되어 형성되는 절연층과, 절연층의 상부에 용사 코팅되어 형성되는 전극층과, 전극층과 연결되어 전극층에 전압을 인가하는 커넥터와, 절연층의 상부에 전극층을 감싸도록 용사 코팅되어 형성되는 유전층으로 이루어지는 디스플레이 기판용 대면적 정전척의 재가공방법에 있어서, 상기 대면적 정전척에 전압을 인가하여 대면적 전정척에서 발생되는 절연 저항값 및 누설 전류 값으로 부분재생을 요하는 대면적 정전척을 구분하여 선택하는 제1단계와, 상기 대면적 정전척을 지그에 고정하고, 대면적 정전척의 베이스 부재에 용사 코팅되어 형성된 유전층을 제거하는 제2단계와, 상기 절연층의 상부면에 전극층을 감싸도록 형성하고, 전극층으로부터 0.1~1㎜의 두께로 세라믹재의 용사 코팅용 분말을 용사 코팅하며, 상부면의 평탄도를 5~30㎛ 이내로 가공하여 유전층을 형성하는 제3단계와, 상기 유전층의 외측에서 내측으로 이격되어진 상부면을 설정된 패턴으로 음각 가공하여 유전층의 상부측 테두리에는 일정한 너비를 갖는 돌출부를 형성하면서 유전층의 내측 상부면에는 다수의 돌기부를 형성하는 제4단계로 이루어진다.

Description

디스플레이 기판용 대면적 정전척의 재가공방법{Reworking method of large size electrostatic for display boards}
본 발명은 디스플레이 기판용 대면적 정전척의 재가공방법에 관한 것으로, 더욱 상세하게는 대면적 정전척을 각종 평판 패널 등에 사용되는 대면적 디스플레이 기판의 산화, 증착 또는 식각 공정 등에 일정 기간 사용한 후 대면적 정전척의 품질에 이상이 발생했을 시에 고가인 대면적 정전척을 새로 제작하여 사용하지 않고, 품질에 이상이 발생 된 대면적 정전척을 회수하여 대면적 정전척의 일부를 재가공하여 대면적 정전척을 재사용할 수 있도록 함으로써 적은 비용만으로 고가인 대면적 정전척을 재가공하여 재사용할 수 있도록 하는 디스플레이 기판용 대면적 정전척의 재가공방법에 관한 것이다.
최근 반도체 및 디스플레이패널 등과 같은 제조 공정 기술의 경향인 웨이퍼 또는 유리기판의 대형화, 회로의 고집적화 및 초미세 가공, 그리고 플라즈마 식각 공정 등의 기술동향은 박막증착과 식각공정에서 피처리물인 웨이퍼 또는 유리기판을 고정시키는 방법에 큰 변혁을 요구하고 있다.
상기와 같은 웨이퍼 또는 유리기판을 종래에는 기계적 클램프 또는 진공척을 이용하여 피처리물인 웨이퍼 또는 유리기판을 고정하여 왔으나, 최근의 차세대 반도체 및 디스플레이패널 공정 장비에는 정전기력을 이용한 정전척이 핵심 부품으로 사용되어 웨이퍼 또는 유리기판를 고정하고 있다.
상기 정전척은 금속재로 형성되는 베이스 부재에 통상적으로 2개 이상의 유전층이 형성되고 유전층 사이에 전극이 삽입되어 사용되는 것과, 베이스 부재에 절연층 및 유전층을 형성하고, 절연층 및 유전층 사이에 전극을 삽입하여 사용되는 것 등이 있으며, 전도성을 갖는 전극에 직류전압을 인가하면 유전체의 분극현상에 따라 피처리물인 웨이퍼 또는 유리기판에 반대 극성이 발생됨으로써 피처리물인 웨이퍼 또는 유리기판과 유전체 간에 발생되는 정전기력으로 피처리물인 웨이퍼 또는 유리기판을 흡착하여 고정하는 장치이다.
상기와 같은 정전척은 정전척과 피처리물 간의 접촉면 전체에 걸쳐 강하고 균일한 정전기력이 발생됨으로써, 피처리물인 웨이퍼 또는 유리기판의 표면 평탄도를 확보할 수 있음과 동시에 온도 제어가 용이하며, 오염입자의 발생을 최소화 시킬 수 있는 장점이 있는 것이다. 이러한 상기의 정전척은 사용 기간이 경과 됨에 따라 마모 또는 손상되어 피처리물인 웨이퍼 또는 유리기판의 평탄도를 점차적으로 확보할 수 없게 되며, 피처리물인 웨이퍼 또는 유리기판의 평탄도가 일정한 스펙 이내로 확보되지 않을 경우에는 마모 또는 손상된 정전척을 폐기처분하고 고가의 새로운 정천척으로 교체하여 사용하여야하는 문제점이 있었다.
한편, 상기와 같은 종래의 문제점을 해결하기 위해 고가인 정전척을 재생하는 방법으로 바디층, 절연층, 제 1 실리콘층 및 DLC층이 차례대로 증착되어 형성된 정전척 재생 방법에 있어서, 적어도 상기 DLC층이 에싱된 정전척을 준비하는 정전척 준비 단계, 상기 DLC층 및 제 1 실리콘층을 제거하는 DLC층 및 제 1 실리콘층 제거 단계, 상기 절연층의 상부에 제 2 실리콘층을 형성하는 제 2 실리콘층 형성 단계 및 상기 제 2 실리콘층의 상부에 글래스층을 형성하는 글래스층 형성 단계를 포함하는 것을 특징으로 하는 기술이 등록특허공보 제10-1123968호에서와 같이 공지된바 있다.
하지만, 상기와 같은 기술은 절연층의 상부에 형성되는 제 2 실리콘층 및 글래스층이 절연층의 상부 중 중앙에서 가장자리로 갈수록 낮아지도록 형성되어 정전척을 이용하여 피처리물인 웨이퍼 또는 유리기판을 고정할 시에 피처리물인 웨이퍼 또는 유리기판의 평탄도를 확보할 수 없는 문제점이 있는 것이다.
따라서, 상기와 같은 종래의 문제점을 해결한 디스플레이 기판용 대면적 정전척의 재가공방법이 요구되고 있는 실정이다.
등록특허공보 제10-1123968호
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 발명된 것으로서, 종래에 대면적 정전척을 각종 평판 패널 등에 사용되는 대면적 디스플레이 기판의 산화, 증착 또는 식각 공정 등에 일정 기간 사용한 후 대면적 정전척의 품질에 이상이 발생했을 시에 고가인 대면적 정전척을 새로 제작 장착하여 사용하던 것을 품질에 이상이 발생 된 대면적 정전척을 회수하고, 대면적 정전척의 일부를 재가공하여 대면적 정전척을 재사용할 수 있도록 함으로써 적은 비용만으로 고가인 대면적 정전척을 재가공하여 재사용할 수 있도록 하는 디스플레이 기판용 대면적 정전척의 재가공방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 실현하기 위하여, 본 발명은 가로 및 세로의 길이가 500~3000㎜ 이내로 형성되는 베이스 부재와, 베이스 부재의 외면에 용사 코팅되어 형성되는 절연층과, 절연층의 상부에 용사 코팅되어 형성되는 전극층과, 전극층과 연결되어 전극층에 전압을 인가하는 커넥터와, 절연층의 상부에 전극층을 감싸도록 용사 코팅되어 형성되는 유전층으로 이루어지는 디스플레이 기판용 대면적 정전척의 재가공방법에 있어서, 상기 대면적 정전척에 전압을 인가하여 대면적 전정척에서 발생되는 절연 저항값 및 누설 전류 값으로 완전재생을 요하는 대면적 정전척을 구분하여 선택하는 제1단계와, 상기 대면적 정전척을 지그에 고정하고, 대면적 정전척의 베이스 부재에 용사 코팅되어 형성된 절연층, 전극층 및 유전층을 제거하는 제2단계와, 상기 베이스 부재를 관통하여 전극층과 연결 구비되어 있던 커넥터를 교체하는 제3단계와, 상기 베이스 부재의 상부면 및 외주면에 0.1~1㎜의 두께로 세라믹재의 용사 코팅용 분발을 용사 코팅하여 절연층을 형성하는 제4단계와, 상기 절연층의 상부면에 설정된 패턴으로 0.03~0.1㎜의 두께로 금속재의 용사 코팅용 분말을 용사 코팅하여 도전성 재질의 전극층을 형성하는 제5단계와, 상기 절연층의 상부면에 전극층을 감싸도록 형성하고, 전극층으로부터 0.1~1㎜의 두께로 세라믹재의 용사 코팅용 분말을 용사 코팅하며, 상부면의 평탄도를 5~30㎛ 이내로 가공하여 유전층을 형성하는 제6단계와, 상기 유전층의 외측에서 내측으로 이격되어진 상부면을 설정된 패턴으로 음각 가공하여 유전층의 상부측 테두리에는 일정한 너비를 갖는 돌출부를 형성하면서 유전층의 내측 상부면에는 다수의 돌기부를 형성하는 제7단계로 이루어지는 것을 특징으로 하는 디스플레이 기판용 대면적 정전척의 재가공방법을 제공한다.
또한, 본 발명은 다른 일 실시예로 가로 및 세로의 길이가 500~3000㎜ 이내로 형성되는 베이스 부재와, 베이스 부재의 외면에 용사 코팅되어 형성되는 절연층과, 절연층의 상부에 용사 코팅되어 형성되는 전극층과, 전극층과 연결되어 전극층에 전압을 인가하는 커넥터와, 절연층의 상부에 전극층을 감싸도록 용사 코팅되어 형성되는 유전층으로 이루어지는 디스플레이 기판용 대면적 정전척의 재가공방법에 있어서, 상기 대면적 정전척에 전압을 인가하여 대면적 전정척에서 발생되는 절연 저항값 및 누설 전류 값으로 부분재생을 요하는 대면적 정전척을 구분하여 선택하는 제1단계와, 상기 대면적 정전척을 지그에 고정하고, 대면적 정전척의 베이스 부재에 용사 코팅되어 형성된 유전층을 제거하는 제2단계와, 상기 절연층의 상부면에 전극층을 감싸도록 형성하고, 전극층으로부터 0.1~1㎜의 두께로 세라믹재의 용사 코팅용 분말을 용사 코팅하며, 상부면의 평탄도를 5~30㎛ 이내로 가공하여 유전층을 형성하는 제3단계와, 상기 유전층의 외측에서 내측으로 이격되어진 상부면을 설정된 패턴으로 음각 가공하여 유전층의 상부측 테두리에는 일정한 너비를 갖는 돌출부를 형성하면서 유전층의 내측 상부면에는 다수의 돌기부를 형성하는 제4단계로 이루어지는 것을 특징으로 하는 디스플레이 기판용 대면적 정전척의 재가공방법을 제공한다.
이와 같이 이루어지는 본 발명에 의한 디스플레이 기판용 대면적 정전척의 재가공방법은 종래에 대면적 정전척을 각종 평판 패널 등에 사용되는 대면적 디스플레이 기판의 산화, 증착 또는 식각 공정 등에 일정 기간 사용한 후 대면적 정전척의 품질에 이상이 발생했을 시에 고가인 대면적 정전척을 새로 제작 장착하여 사용하던 것을 품질에 이상이 발생 된 대면적 정전척을 회수하여 대면적 정전척의 일부를 재가공하여 대면적 정전척을 재사용할 수 있으므로 적은 비용만으로도 고가인 대면적 정전척을 재사용할 수 있는 이점이 있는 것이다.
도 1은 본 발명에 의한 디스플레이 기판용 대면적 정전척의 재가공방법에 대한 순서도,
도 2는 본 발명에 의한 디스플레이 기판용 대면적 정전척의 재가공방법에 대한 흐름도,
도 3은 본 발명의 다른 일실시예에 의한 디스플레이 기판용 대면적 정전척의 재가공방법에 대한 순서도,
도 4는 본 발명의 다른 일실시예에 의한 디스플레이 기판용 대면적 정전척의 재가공방법에 대한 흐름도이다.
이하 본 발명의 실시를 위한 구체적인 내용을 첨부한 도면을 참조하여 더욱 상세하게 설명한다.
도 1 또는 도 2를 참조하여 보면 본 발명에 의한 디스플레이 기판용 대면적 정전척의 재가공방법은 대면적 정전척(2)을 구분하여 선택하는 제1단계(S1)와, 상기 대면적 정전척(2)을 지그에 고정하여 절연층(20), 전극층(30) 및 유전층(40)을 제거하는 제2단계(S2)와, 상기 전극층(30)과 연결 구비되어 있던 커넥터(32)를 교체하는 제3단계(S3)와, 상기 베이스 부재(10)의 상부면 및 외주면에 절연층(20)을 형성하는 제4단계(S4)와, 상기 절연층(20)의 상부면에 전극층(30)을 형성하는 제5단계(S5)와, 상기 절연층(20)의 상부면에 전극층(30)을 감싸도록 유전층(40)을 형성하는 제6단계(S6)와, 상기 유전층(40)에 돌출부(42) 및 돌기부(44)를 형성하는 제7단계(S7)로 이루어진다.
먼저, 가로 및 세로의 길이가 500~3000㎜ 이내로 형성되는 베이스 부재(10)와, 베이스 부재(10)의 외면에 용사 코팅되어 형성되는 절연층(20)과, 절연층(20)의 상부에 용사 코팅되어 형성되는 전극층(30)과, 베이스 부재(10)를 관통하여 전극층(30)과 연결되어 전극층(30)에 전압을 인가하는 커넥터(32)와, 절연층(20)의 상부에 전극층(30)을 감싸도록 용사 코팅되어 형성되는 유전층(40)으로 이루어지는 디스플레이 기판용 대면적 정전척(2)이 구비된다.
이때, 상기 대면적 정전척(2)은 대면적 디스플레이 기판의 산화, 증착 또는 식각 공정 등에 일정 기간 사용한 후 대면적 정전척(2)의 품질에 이상이 발생되어 재가공을 위해 회수된 것이다.
또한, 상기 대면적 정전척(2)은 재가공을 위해 회수된 것 이외에도 새제품의 제작도중 불량이 발생 된 것들도 회수하여 사용할 수 있는 것이다.
상기 대면적 정전척(2)에 전압을 인가하여 대면적 전정척(2)에서 발생되는 절연 저항값 및 누설 전류 값으로 완전재생을 요하는 대면적 정전척(2)을 구분하여 선택한다.(S1 단계)
이때, 상기 대면적 정전척(2)은 절연 저항값 및 누설 전류 값으로 대면적 정전척(2)의 손상 정도를 파악하여 완전재생을 요하는 것과 부분재생을 요하는 것으로 구분하여 후술되는 방법으로 재가공되는 것이다.
상기 대면적 정전척(2)의 손상 정도에 따라 완전재생을 요하는 대면적 정전척(2)을 지그에 고정하고, 대면적 정전척(2)의 베이스 부재(10)에 용사 코팅되어 형성된 절연층(20), 전극층(30) 및 유전층(40)을 제거한다.(S2 단계)
이때, 상기 대면적 정전척(2)은 베이스 부재(10)가 노출될 때까지 블라스팅(blasting) 가공, 밀링(milling) 가공 또는 샷 피닝(shot peening) 가공 등의 방법으로 제거되는 것이며, 이렇게 손상된 절연층(20), 전극층(30) 및 유전층(40)을 제거함으로써 대면적 정전척(2)을 완전히 폐기하지 않고, 일부분만을 제거하고, 부분적으로 다시 재생하여 사용할 수 있는 것이다.
상기 베이스 부재(10)를 관통하여 전극층(30)과 연결 구비되어 있던 커넥터(32)를 새것으로 교체한다.(S3 단계)
이때, 상기 커넥터(32)는 외부로부터 공급되는 고전압을 후술되는 전극층(30)에 전달하는 역할을 하는 것이며, 한 개 또는 다수개가 구비되어 전극층(30)과 연결되는 것이다.
또한, 상기 커넥터(32)는 텅스텐, 몰리브덴, 티탄 등의 도전성 재질로 형성되는 것이며, 도전성 재질이라면 어떠한 것을 사용하여도 무방한 것이다.
상기 베이스 부재(10)의 상부면 및 외주면에 0.1~1㎜의 두께로 세라믹재의 용사 코팅용 분발을 용사 코팅하여 절연층(20)을 형성한다.(S4 단계)
이때, 상기 절연층(20)은 비정질상으로써 세라믹재로 베이스 부재(10)의 상부면 및 외주면에 용사 코팅되어 형성되는 것이며, 세라믹재는 Al2O3, Y2O3, Al2O3/Y2O3, ZrO2, AlC, TiN, AlN, TiC, MgO, CaO, CeO2, TiO2, BxCy, BN, SiO2, SiC, YAG, Mullite, AlF3로 이루어진 군에서 1종 또는 2종 이상이 각각 혼합되어 사용될 수 있는 것이다.
또한, 상기 절연층(20)은 0.1~1㎜의 두께로 형성되는 것이 바람직하며, 절연층(20)의 두께가 0.1㎜ 이하로 형성될 시에는 후술되는 전극층(30)을 베이스 부재(10)와 절연시키는데 체적 저항을 갖더라도 내전압 특성이 나빠져 베이스 부재(10)와 전극층(30) 사이에 절연성이 저하되는 문제점이 있는 것이며, 절연층(20)의 두께가 1㎜ 이상으로 형성될 시에는 용사 코팅을 하는데 소요되는 시간이 오래 걸릴 뿐만 아니라 필요 이상으로 많은 세라믹재가 투입됨으로 재생 비용이 올라가는 문제점이 있는 것이다.
상기 절연층(20)의 상부면에 설정된 패턴으로 0.03~0.1㎜의 두께로 금속재의 용사 코팅용 분말을 용사 코팅하여 도전성 재질의 전극층(30)을 형성한다.(S5 단계)
이때, 상기 전극층(30)은 정전기력 발생을 위해서 형성되는 것이며, 도전성 재질인 텅스텐으로 형성됨이 바람직하나 도전성 재질인 텅스텐, 몰리브덴, 티탄 등을 사용하여 형성하여도 무방한 것이다.
또한, 상기 전극층(30)은 0.03~0.1㎜의 두께로 형성되는 것이 바람직하며, 전극층(30)의 두께가 0.03㎜ 이하로 형성될 시에는 전극층(30) 내의 기공률 및 기타 결함으로 인하여 저항값이 증가되고, 상기 저항값의 증가에 따라 정전 흡착력이 저하되는 문제점이 있는 것이며, 전극층(30)의 두께가 0.1㎜ 이상으로 형성될 시에는 용사 코팅을 하는데 소요되는 시간이 오래 걸릴 뿐만 아니라 필요 이상으로 많은 자재가 투입됨으로 재생 비용이 올라가는 문제점이 있는 것이다.
상기 절연층(20)의 상부면에 전극층(30)을 감싸도록 형성하고, 전극층(30)으로부터 0.1~1㎜의 두께로 세라믹재의 용사 코팅용 분말을 용사 코팅하며, 상부면의 평탄도를 5~30㎛ 이내로 가공하여 유전층(40)을 형성한다.(S6 단계)
이때, 상기 유전층(40)은 비정질상의 세라믹재로 용사 코팅되어 형성되는 것이며, Al2O3, Y2O3, Al2O3/Y2O3, ZrO2, AlC, TiN, AlN, TiC, MgO, CaO, CeO2, TiO2, BxCy, BN, SiO2, SiC, YAG, Mullite, AlF3로 이루어진 군에서 1종 또는 2종 이상이 각각 혼합되어 사용될 수 있는 것이다.
또한, 상기 유전층(40)은 상부면의 평탄도를 5~30㎛ 이내로 가공하여 형성하는 것이 바람직하며, 상부면의 평탄도를 5㎛ 이하로 가공할 시에는 유전층(40)을 연마하는데 가공하는 시간이 오래 걸릴 뿐만 아니라 연마 시간에 따른 비용이 상승하는 문제점이 있는 것이며, 상부면의 평탄도를 30㎛ 이상으로 가공할 시에는 흡착력이 저하되는 문제점이 있는 것이다.
상기 유전층(40)의 외측에서 내측으로 이격되어진 상부면을 설정된 패턴으로 음각 가공하여 유전층(40)의 상부측 테두리에는 일정한 너비를 갖는 돌출부(42)를 형성하면서 유전층(40)의 내측 상부면에는 다수의 돌기부(44)를 형성한다.(S7 단계)
이때, 상기 돌출부(42)는 유전층(40)의 상부면 내측이 블라스팅(blasting) 가공, 밀링(milling) 가공 또는 샷 피닝(shot peening) 가공으로 음각 되면서 유전층(40)의 상부측 테두리에 형성되는 것이다.
또한, 상기 돌출부(42)를 형성할 시에 설정된 패턴으로 돌기부(44)를 남기고 가공함으로써 돌기부(44)를 형성하는 것이며, 상기 돌기부(44) 및 돌출부(42) 상단의 높이는 동일하게 형성됨이 바람직한 것이다.
한편, 상기 유전층(40)에는 돌출부(42) 및 돌기부(44)를 형성함이 바람직하나 유전층(40)에 돌출부(42) 및 돌기부(44)를 형성하지 않고 사용하여도 무방한 것이다.
또한, 상기 대면적 정전척(2)에는 베이스 부재(10), 절연층(20), 전극층(30) 및 유전층(40)을 수직 관통하여 헬륨가스를 공급하는 다수개의 분사공(50)이 형성될 수 있다.
이때, 상기 분사공(50)은 냉각 가스 역할을 하는 헬륨가스를 대면적 정전척(2)에 흡착되는 각종 평판 패널이나 대면적 디스플레이 기판 등에 공급하여 각종 평판 패널이나 대면적 디스플레이 기판의 온도 상승에 따른 불량을 감소시키는 역할을 하는 것이다.
한편, 본 발명에 의한 다른 일실시예의 디스플레이 기판용 대면적 정전척의 재가공방법은 도 3 또는 도 4를 참조하여 하기와 같이 설명한다.
먼저, 상기와 같이 대면적 디스플레이 기판의 산화, 증착 또는 식각 공정 등에 일정 기간 사용한 후 품질에 이상이 발생되어 재가공을 위해 회수된 대면적 정전척(2)이 구비된다.
이때, 상기 대면적 정전척(2)에 전압을 인가하여 대면적 전정척(2)에서 발생되는 절연 저항값 및 누설 전류 값으로 부분재생을 요하는 대면적 정전척(2)을 구분하여 선택한다.(S10 단계)
상기 대면적 정전척(2)을 지그에 고정하고, 대면적 정전척(2)의 베이스 부재(10)에 용사 코팅되어 형성된 유전층(40)을 제거한다.(S20 단계)
상기 절연층(20)의 상부면에 전극층(20)을 감싸도록 형성하고, 전극층(20)으로부터 0.1~1㎜의 두께로 세라믹재의 용사 코팅용 분말을 용사 코팅하며, 상부면의 평탄도를 5~30㎛ 이내로 가공하여 유전층(40)을 형성한다.(S30 단계)
상기 유전층(40)의 외측에서 내측으로 이격되어진 상부면을 설정된 패턴으로 음각 가공하여 유전층(40)의 상부측 테두리에는 일정한 너비를 갖는 돌출부(42)를 형성하면서 유전층(40)의 내측 상부면에는 다수의 돌기부(44)를 형성한다.(S40 단계)
상기와 같이 이루어지는 본 발명에 의한 다른 일실시예의 디스플레이 기판용 대면적 정전척의 재가공방법에 대한 상세한 설명은 전술된 바와 같으므로 이를 생략한다.
2 : 대면적 정전척 10 : 베이스 부재
20 : 절연층 30 : 전극층
32 : 커넥터 40 : 유전층
42 : 돌출부 44 : 돌기부
50 : 분사공

Claims (5)

  1. 가로 및 세로의 길이가 500~3000㎜ 이내로 형성되는 베이스 부재(10)와, 베이스 부재(10)의 외면에 용사 코팅되어 형성되는 절연층(20)과, 절연층(20)의 상부에 용사 코팅되어 형성되는 전극층(30)과, 전극층(30)과 연결되어 전극층(30)에 전압을 인가하는 커넥터(32)와, 절연층(20)의 상부에 전극층(30)을 감싸도록 용사 코팅되어 형성되는 유전층(40)으로 이루어지는 디스플레이 기판용 대면적 정전척의 재가공방법에 있어서,
    상기 대면적 정전척(2)에 전압을 인가하여 대면적 전정척(2)에서 발생되는 절연 저항값 및 누설 전류 값으로 완전재생을 요하는 대면적 정전척(2)을 구분하여 선택하는 제1단계(S1);
    상기 대면적 정전척(2)을 지그에 고정하고, 대면적 정전척(2)의 베이스 부재(10)에 용사 코팅되어 형성된 절연층(20), 전극층(30) 및 유전층(40)을 제거하는 제2단계(S2);
    상기 전극층(30)과 연결 구비되어 있던 커넥터(32)를 교체하는 제3단계(S3);
    상기 베이스 부재(10)의 상부면 및 외주면에 0.1~1㎜의 두께로 세라믹재의 용사 코팅용 분발을 용사 코팅하여 절연층(20)을 형성하는 제4단계(S4);
    상기 절연층(20)의 상부면에 설정된 패턴으로 0.03~0.1㎜의 두께로 금속재의 용사 코팅용 분말을 용사 코팅하여 도전성 재질의 전극층(30)을 형성하는 제5단계(S5);
    상기 절연층(20)의 상부면에 전극층(30)을 감싸도록 형성하고, 전극층(30)으로부터 0.1~1㎜의 두께로 세라믹재의 용사 코팅용 분말을 용사 코팅하며, 상부면의 평탄도를 5~30㎛ 이내로 가공하여 유전층(40)을 형성하는 제6단계(S6);
    상기 유전층(40)의 외측에서 내측으로 이격되어진 상부면을 설정된 패턴으로 음각 가공하여 유전층(40)의 상부측 테두리에는 일정한 너비를 갖는 돌출부(42)를 형성하면서 유전층(40)의 내측 상부면에는 다수의 돌기부(44)를 형성하는 제7단계(S7)로 이루어지는 것을 특징으로 하는 디스플레이 기판용 대면적 정전척의 재가공방법.
  2. 제1항에 있어서,
    상기 전극층(30)은 텅스텐으로 형성되어 이루어지는 것을 특징으로 하는 디스플레이 기판용 대면적 정전척의 재가공방법.
  3. 가로 및 세로의 길이가 500~3000㎜ 이내로 형성되는 베이스 부재(10)와, 베이스 부재(10)의 외면에 용사 코팅되어 형성되는 절연층(20)과, 절연층(20)의 상부에 용사 코팅되어 형성되는 전극층(30)과, 전극층(30)과 연결되어 전극층(30)에 전압을 인가하는 커넥터(32)와, 절연층(20)의 상부에 전극층(30)을 감싸도록 용사 코팅되어 형성되는 유전층(40)으로 이루어지는 디스플레이 기판용 대면적 정전척의 재가공방법에 있어서,
    상기 대면적 정전척(2)에 전압을 인가하여 대면적 전정척(2)에서 발생되는 절연 저항값 및 누설 전류 값으로 부분재생을 요하는 대면적 정전척(2)을 구분하여 선택하는 제1단계(S10);
    상기 대면적 정전척(2)을 지그에 고정하고, 대면적 정전척(2)의 베이스 부재(10)에 용사 코팅되어 형성된 유전층(40)을 제거하는 제2단계(S20);
    상기 절연층(20)의 상부면에 전극층(20)을 감싸도록 형성하고, 전극층(20)으로부터 0.1~1㎜의 두께로 세라믹재의 용사 코팅용 분말을 용사 코팅하며, 상부면의 평탄도를 5~30㎛ 이내로 가공하여 유전층(40)을 형성하는 제3단계(S30);
    상기 유전층(40)의 외측에서 내측으로 이격되어진 상부면을 설정된 패턴으로 음각 가공하여 유전층(40)의 상부측 테두리에는 일정한 너비를 갖는 돌출부(42)를 형성하면서 유전층(40)의 내측 상부면에는 다수의 돌기부(44)를 형성하는 제4단계(S4)로 이루어지는 것을 특징으로 하는 디스플레이 기판용 대면적 정전척의 재가공방법.
  4. 제1항 또는 제3항 중 어느 한 항에 있어서,
    상기 대면적 정전척(2)에는 베이스 부재(10), 절연층(20), 전극층(30) 및 유전층(40)을 수직 관통하여 헬륨가스를 공급하는 분사공(50)이 형성되어 이루어지는 것을 특징으로 하는 디스플레이 기판용 대면적 정전척의 재가공방법.
  5. 제1항 또는 제3항 중 어느 한 항에 있어서,
    상기 돌기부(44) 및 돌출부(42) 상단의 높이가 동일하게 형성되어 이루어지는 것을 특징으로 하는 디스플레이 기판용 대면적 정전척의 재가공방법.
KR1020130075192A 2013-06-28 2013-06-28 디스플레이 기판용 대면적 정전척의 재가공방법 KR20150002985A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130075192A KR20150002985A (ko) 2013-06-28 2013-06-28 디스플레이 기판용 대면적 정전척의 재가공방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130075192A KR20150002985A (ko) 2013-06-28 2013-06-28 디스플레이 기판용 대면적 정전척의 재가공방법

Publications (1)

Publication Number Publication Date
KR20150002985A true KR20150002985A (ko) 2015-01-08

Family

ID=52475964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130075192A KR20150002985A (ko) 2013-06-28 2013-06-28 디스플레이 기판용 대면적 정전척의 재가공방법

Country Status (1)

Country Link
KR (1) KR20150002985A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210091409A (ko) * 2020-01-13 2021-07-22 (주)티티에스 정전척의 재생 방법
KR102381402B1 (ko) * 2020-10-12 2022-03-31 주식회사 제스코 웨이퍼 정전척 재생 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210091409A (ko) * 2020-01-13 2021-07-22 (주)티티에스 정전척의 재생 방법
KR102381402B1 (ko) * 2020-10-12 2022-03-31 주식회사 제스코 웨이퍼 정전척 재생 방법

Similar Documents

Publication Publication Date Title
US8221579B2 (en) Method of reusing a consumable part for use in a plasma processing apparatus
US20110207332A1 (en) Thin film coated process kits for semiconductor manufacturing tools
US10236201B2 (en) Wafer carrier for smaller wafers and wafer pieces
CN101405857A (zh) 承载基片的装置和方法
KR102175521B1 (ko) 정전척으로부터 손상된 에폭시를 제거하는 방법
TWI488257B (zh) 靜電晶圓座及刷新靜電晶圓座之方法
KR20080083186A (ko) 초음파 교반 및 인가된 전계를 이용한 정전척의 세정
JP4444843B2 (ja) 静電チャック
KR101553816B1 (ko) 디스플레이 기판용 대면적 정전척의 제조방법
JP2007005740A (ja) 静電チャック電位供給部の構造とその製造及び再生方法
KR20150002985A (ko) 디스플레이 기판용 대면적 정전척의 재가공방법
US20150024517A1 (en) Plasma etcher chuck band
KR101189815B1 (ko) 대면적 정전 척 및 이의 제조방법
US20150371879A1 (en) Roll to roll wafer backside particle and contamination removal
KR101709969B1 (ko) 바이폴라 정전척 제조방법
WO2014207988A1 (ja) 貼り合わせウェーハの製造方法
KR101323645B1 (ko) 에어로졸 코팅을 이용한 정전척 측면부 재생 방법, 및 이에 의해 재생된 정전척
KR101591455B1 (ko) 정전척 및 이의 리페어 방법
KR20070037895A (ko) 엠보싱 패턴을 갖는 기판 지지대 및 이의 제조 방법
KR102019817B1 (ko) 쿼츠 표면 처리 방법
TWI768660B (zh) 用於靜電吸盤受損的復原方法
KR102019854B1 (ko) 정전 척 리페어 방법
JP4090324B2 (ja) 半導体製造装置用部品の使用方法及び半導体製造装置用部品
JP2017175076A (ja) 基板支持部材の補修方法
JP2017177257A (ja) 保持装置の分離方法および製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
E801 Decision on dismissal of amendment