JP7340953B2 - 除電方法、基板処理方法及び基板処理装置 - Google Patents

除電方法、基板処理方法及び基板処理装置 Download PDF

Info

Publication number
JP7340953B2
JP7340953B2 JP2019086407A JP2019086407A JP7340953B2 JP 7340953 B2 JP7340953 B2 JP 7340953B2 JP 2019086407 A JP2019086407 A JP 2019086407A JP 2019086407 A JP2019086407 A JP 2019086407A JP 7340953 B2 JP7340953 B2 JP 7340953B2
Authority
JP
Japan
Prior art keywords
substrate
wafer
voltage
electrostatic chuck
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019086407A
Other languages
English (en)
Other versions
JP2020184551A5 (ja
JP2020184551A (ja
Inventor
俊行 荒金
哲 綱本
良規 大▲崎▼
雅紀 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019086407A priority Critical patent/JP7340953B2/ja
Priority to TW109112622A priority patent/TWI829915B/zh
Priority to CN202010299562.6A priority patent/CN111863691A/zh
Priority to KR1020200046772A priority patent/KR20200125467A/ko
Priority to US16/854,067 priority patent/US11462431B2/en
Publication of JP2020184551A publication Critical patent/JP2020184551A/ja
Publication of JP2020184551A5 publication Critical patent/JP2020184551A5/ja
Application granted granted Critical
Publication of JP7340953B2 publication Critical patent/JP7340953B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Elimination Of Static Electricity (AREA)

Description

本開示は、除電方法及び基板処理装置に関する。
例えば、特許文献１は、基板を静電チャックから脱離させるときに、基板の裏面に供給する伝熱ガスの圧力等のモニタ結果から静電チャック表面の残留電荷量の大きさと正負の極性を求め、残留電荷量と同じ大きさで正負が逆の電圧をチャック電極に印加し、基板を脱離する方法を提案する。
特開２０１３－１４９９３５号公報
しかしながら、残留電荷量を算出し、算出した残留電荷量と同じ大きさで正負が逆の電圧をチャック電極に印加する除電方法では、静電チャックの残留電荷による基板の残留吸着に対する除電が不十分な場合がある。
本開示は、基板の残留吸着に対する十分な除電を行うことができる技術を提供する。
本開示の一の態様によれば、（ａ）静電チャックに基板を載置したまま処理容器内にガスを導入する工程と、（ｂ）前記ガスによる放電が開始されるまで前記静電チャックの吸着電極に直流電圧の絶対値を上げながら印加する工程と、（ｃ）前記（ｂ）の後、前記基板の電荷量が０になる又は０に近づく電荷中和領域に達する前記直流電圧の絶対値を印加する工程と、（ｄ）前記（ｃ）の後、前記基板を前記静電チャックから脱離させる工程と、を有する除電方法が提供される。
一の側面によれば、基板の残留吸着に対する十分な除電を行うことができる。
一実施形態に係る基板処理装置の一例を示す断面模式図。 一実施形態に係るウェハ及び上部電極間の放電を示す模式図及び等価回路。 一実施形態に係るＨＶ電圧の制御とウェハ電荷量の調整の一例を示す図。 一実施形態に係る残留電荷量の正負とウェハ電荷量の調整の一例を示す図。 一実施形態に係るＨＶ電圧の制御とウェハ電荷量の一例を示す図。 一実施形態に係る放電電圧の一例を示す図。 一実施形態に係る除電及び脱離シーケンスの一例を示すタイミングチャート。 一実施形態に係る除電及び脱離シーケンスの実行サイクルの一例を示す図 一実施形態に係る除電シーケンス及び脱離シーケンスを含むウェハ処理の一例を示すフローチャート。 一実施形態に係るウェハの変位により発生する誘導電流の一例を示す図。 一実施形態に係る残留電荷量の算出に用いる装置モデルの一例を示す図。
以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
［基板処理装置の構成］
まず、基板処理装置１の構成の一例について、図１を参照しながら説明する。図１は、一実施形態に係る基板処理装置１の一例を示す断面模式図である。本実施形態にかかる基板処理装置１は、容量結合型の平行平板基板処理装置であり、略円筒形の処理容器１０を有している。処理容器１０の内面には、アルマイト処理（陽極酸化処理）が施されている。処理容器１０の内部は、プラズマによりエッチング処理や成膜処理等のプラズマ処理が行われる処理室となっている。
ステージ２０は、基板の一例であるウェハＷを載置する。ステージ２０は、たとえばアルミニウム（Ａｌ）やチタン（Ｔｉ）、炭化ケイ素（ＳｉＣ）等から形成されている。ステージ２０は下部電極としても機能する。
ステージ２０の上側には、ウェハＷを静電吸着するための静電チャック２２が設けられている。静電チャック２２は、誘電体の基材２４の間に吸着電極２３を挟み込んだ構造になっている。吸着電極２３にはスイッチ３７を介して電源３６が接続されている。電源３６から吸着電極２３に直流電圧（以下、「ＨＶ電圧」ともいう。）が印加されると、クーロン力によってウェハＷが静電チャック２２に吸着される。
静電チャック２２の外周側の上部には、ウェハＷの外縁部を囲うように円環状のエッジリング２５（フォーカスリングともいう。）が載置される。エッジリング２５は、例えば、シリコンから形成され、プラズマをウェハＷの表面に向けて収束し、プラズマ処理の効率を向上させるように機能する。
ステージ２０は、支持体２１により支持され、これにより、ステージ２０は処理容器１０の底部に保持される。支持体２１の内部には、冷媒流路が形成されてもよい。また、伝熱ガスをウェハＷの裏面に供給してもよい。冷媒を冷媒流路に循環させ、伝熱ガスをウェハＷの裏面に供給することで、ウェハＷの温度を制御する。
ステージ２０には、第１高周波電源３２から、所定の周波数のプラズマ生成用の高周波電力ＨＦが印加される。また、ステージ２０には、第２高周波電源３４から、プラズマ生成用の高周波電力ＨＦの周波数よりも低い周波数のバイアス電圧発生用の高周波電力ＬＦが印加される。第１高周波電源３２は、第１整合器３３を介してステージ２０に電気的に接続される。第２高周波電源３４は、第２整合器３５を介してステージ２０に電気的に接続される。第１高周波電源３２は、例えば、１００ＭＨｚの高周波電力ＨＦをステージ２０に印加する。第２高周波電源３４は、例えば、１３．５６ＭＨｚの高周波電力ＬＦをステージ２０に印加する。
第１整合器３３は、第１高周波電源３２の内部（または出力）インピーダンスに負荷インピーダンスを整合させる。第２整合器３５は、第２高周波電源３４の内部（または出力）インピーダンスに負荷インピーダンスを整合させる。なお、本実施形態では、第１高周波電力をステージ２０に印加するが、ガスシャワーヘッド４０に印加してもよい。
ガスシャワーヘッド４０は、その外縁部を被覆するシールドリング１１を介して処理容器１０の天井部の開口を閉塞するように取り付けられている。ガスシャワーヘッド４０は、接地されている。ガスシャワーヘッド４０は、シリコンにより形成されてもよい。ガスシャワーヘッド４０は、ステージ２０（下部電極）に対向する対向電極（上部電極）としても機能する。
ガスシャワーヘッド４０には、ガスを導入するガス導入口４１が形成されている。ガスシャワーヘッド４０の内部にはガスを拡散するための拡散室４２が設けられている。ガス供給源５０から出力されたガスは、ガス導入口４１を介して拡散室４２に供給され、拡散されて多数のガス供給孔４３から処理容器１０の内部に導入される。
処理容器１０の底面には排気口６０が形成されており、排気口６０に接続された排気装置６５によって処理容器１０内が排気される。これにより、処理容器１０内を所定の真空度に維持することができる。処理容器１０の側壁にはゲートバルブＧが設けられている。ゲートバルブＧは、処理容器１０からウェハＷの搬入及び搬出を行う際に開閉する。
基板処理装置１には、装置全体の動作を制御する制御部１００が設けられている。制御部１００は、ＣＰＵ（Central Processing Unit）１０５、ＲＯＭ（Read Only Memory）１１０及びＲＡＭ（Random Access Memory）１１５を有している。ＣＰＵ１０５は、ＲＡＭ１１５等の記憶領域に格納されたレシピに従って、エッチング等の所望の処理を実行する。レシピにはプロセス条件に対する装置の制御情報であるプロセス時間、圧力（ガスの排気）、高周波電力や電圧、各種ガス流量、処理容器内温度（上部電極温度、処理容器の側壁温度、ウェハＷ温度、静電チャック温度等）、冷媒の温度等が記載されている。なお、これらのプログラムや処理条件を示すレシピは、ハードディスクや半導体メモリに記憶されてもよい。また、レシピは、ＣＤ－ＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で所定位置にセットされ、読み出されるようにしてもよい。
ウェハの搬送時には、ゲートバルブＧの開閉が制御される。ウェハＷが搬入出口１９から処理容器１０に搬入されると、ウェハＷはアームからプッシャーピン９０に受け渡される。プッシャーピン９０は、例えば３本設けられ（図１には、２本のみ表示）、ステージ２０を貫通し、ウェハＷを支持する。
プッシャーピン９０は、ピンドライバ８２の駆動により上下動する。プッシャーピン９０が下降し、ウェハＷがステージ２０に載置されると、電源３６から吸着電極２３にＨＶ電圧が印加され、ウェハＷが静電チャック２２に吸着され、保持される。
ガス供給源５０から処理容器１０内に処理ガスが供給される。第１高周波電源３２からステージ２０に第１高周波電力が印加され、第２高周波電源３４からステージ２０に第２高周波電力が印加される。これにより、ウェハＷの上方に生成されたプラズマの作用とイオンの引き込みによりウェハＷに所定のプラズマ処理が施される。
プラズマ処理後、電源３６から吸着電極２３に所定のＨＶ電圧が印加され、ウェハＷの電荷が除電される。これにより、ウェハＷは、静電チャック２２から脱離され、ゲートバルブＧから処理容器１０の外部に搬出される。次のウェハＷの搬入、プラズマ処理及び搬出も同様に行われる。
［ウェハ及び上部電極間の放電］
ウェハＷ及び上部電極間の放電について、図２を参照しながら説明する。図２（ａ）は、ウェハＷ及び上部電極間の放電の模式図を示し、図２（ｂ）は、ウェハＷ及び上部電極間の等価回路を示す。
静電チャック２２の表層がプラズマ等により変質すると、静電チャック２２の表面には徐々に残留電荷が蓄積し、これに応じてウェハＷが帯電する。これによって、ウェハＷの残留吸着（図２（ｂ）のウェハ電荷量ｑ）が発生し、ウェハＷを脱離する際にウェハＷの残留電荷に対する除電が不十分な場合には、プッシャーピン９０によりウェハＷに割れ等の損傷を生じさせる。
そこで、本実施形態では、ウェハＷの除電シーケンスとともに、ウェハＷの電荷量（帯電量）を調整することで静電チャック２２の表面の残留電荷をキャンセルする処理（以下、「脱離シーケンス」ともいう。）を行う。これにより、ウェハＷを静電チャックから脱離させるときにウェハＷに損傷を生じさせることを回避する。
具体的には、脱離シーケンスでは、図２（ａ）に示すように、まず、ウェハＷ及び上部電極（ガスシャワーヘッド４０）間にガスを充電しておく。ガスを充電させた状態で電源３６から吸着電極２３にＨＶ電圧を印加すると、ウェハＷに電圧がかかる。上部電極はグランドに接続されているため、ウェハに電圧をかけるとウェハと上部電極との間に電位差が生じる。吸着電極２３に印加するＨＶ電圧を上げていくと、パッシェンの法則に従い、処理容器１０内の圧力に応じて電位差が所定の閾値を超えたときにグロー放電が生じる。これにより、上部電極からウェハＷに向けて電子が移動する。よって、グロー放電開始後にＨＶ電圧を制御することで、ウェハＷへの電荷の供給及び／又はウェハＷからの電荷の放電を連続的に制御できる。これにより、ウェハＷの電荷量を調整することで静電チャック２２の表面の残留電荷をキャンセルできる。
図２（ｂ）の等価回路に示すように、電源３６から吸着電極２３に印加するＨＶ電圧をＶで示す。ウェハＷと上部電極（グランド）の間の電位差をウェハ電位Ｖ０で示し、ウェハと吸着電極２３の間の電位差をＶ１で示す。
また、ウェハ電荷量をｑで示す。静電チャック２２の静電容量をＣ１で示し、ガスを充電させたウェハ及び上部電極間の空間の静電容量をＣ０で示す。また、ウェハＷ及び上部電極間の放電開始電圧をＶｔｈとする。
Ｖ＝Ｖ０＋Ｖ１・・・（ａ）
ｑ＝Ｃ０Ｖ０－Ｃ１Ｖ１・・・（ｂ）
（ａ）式及び（ｂ）式から（ｃ）式が導かれる。
Ｖ０＝（Ｃ１Ｖ－ｑ）／（Ｃ０＋Ｃ１）・・・（ｃ）
（３）式から、ＨＶ電圧のＶを上げると、ウェハ電位Ｖ０は上昇し、ＨＶ電圧のＶを下げると、ウェハ電位Ｖ０は下降する。ところが、ウェハ電位Ｖ０が放電開始電圧に到達すると、ウェハＷ及び上部電極間において放電が発生し、ウェハＷ及び上部電極間における電子の移動が始まる。その後もＨＶ電圧を上げていくと、電子が上部電極からウェハＷ側に移動し、ウェハ電荷量ｑが増える。これにより、ウェハＷへの給電を行うことができる。
［残留電荷が存在しないときのウェハ電荷量の調整］
静電チャック２２に残留電荷が存在しないときのウェハ電荷量の調整について、図３を参照しながら説明する。図３は、一実施形態に係るＨＶ電圧の制御とウェハ電荷量の調整の一例を示す図である。図３（ａ）は、電源３６から供給されるＨＶ電圧に対するウェハ電荷量を示し、図３（ｂ）は、ＨＶ電圧に対するウェハ電位を示す。
静電チャック２２に残留電荷が存在しないとき、図３（ａ）に示すウェハ電荷量が「０」の状態から図３の下側に示す（１）のようにＨＶ電圧を上げていくと、図３（ｂ）に示すようにウェハ電位が単調に上がる。その後、図３の（２）に示すタイミングでウェハ電位が放電開始電圧に到達し、ＤＣ放電が開始されるとウェハ電位の上昇は停止する。以下では、図３の（２）に示す放電開始電圧をＶｔｈと表記する。
ＤＣ放電が発生し、ウェハ電位は放電開始電圧Ｖｔｈに一定になり、ＨＶ電圧に応じてウェハへの放電又は給電が行われる。図３の（３）に示すようにＨＶ電圧を適当な値に制御することで、図３（ａ）の矢印で示すようにＨＶ電圧に応じてウェハ電荷量を連続的に調整することができる。また、ウェハ電荷量が負の値を持つときにも、同様にＨＶ電圧に応じてウェハ電荷量を連続的に調整することができる。
［残留電荷が存在するときのウェハ電荷量の調整］
次に、静電チャック２２に残留電荷が存在するときのウェハ電荷量の調整について、図４を参照しながら説明する。図４は、一実施形態に係るウェハの帯電（残留電荷量）の正負とウェハ電荷量の調整の一例を示す図である。図４（ａ）及び（ｂ）は、静電チャック２２に存在する残留電荷によりウェハＷが負に帯電（－５μＣ）した場合のＨＶ電圧に対するウェハ電荷量及びウェハ電位を示す。図４（ｃ）及び（ｄ）は、静電チャック２２に存在する残留電荷によりウェハＷが正に帯電（５μＣ）した場合のＨＶ電圧に対するウェハ電荷量及びウェハ電位を示す。
ウェハＷが負に帯電（－５μＣ）している場合、図４（ａ）の矢印に示すように、ＨＶ電圧をグロー放電が開始される放電開始電圧Ｖｔｈから正の方向に制御すると電荷中和点Ｐに辿りつく。本明細書において、「電荷中和点」とは、ウェハ電荷量が０になる点、すなわち、ＨＶ電圧を制御することでウェハへの放電及び／又は給電によりウェハ電荷量を調整し、静電チャック２２の残留電荷をキャンセルする点である。
ウェハＷに残留吸着が生じる場合、静電チャック２２の表面に電荷が残留している状態である。この結果、静電チャック２２の上のウェハＷは、静電チャック２２の残留電荷と正負が逆の電荷をもつ状態になる。本実施形態では、ＨＶ電圧を制御することで、ウェハの持つ電荷量が０になるように調整する。
ウェハＷの残留電荷量が負の場合、ＨＶ電圧を正の方向に制御する。例えば、図４（ａ）では、ウェハＷが－５μＣ帯電しているため、ＨＶ電圧を正の方向に制御する。そうすると、上部電極からウェハＷへ電子が供給され、約７００ＶのＨＶ電圧を吸着電極２３に印加したときにウェハ電荷量が０になり、静電チャック２２の残留電荷がキャンセルされた状態となる。
逆にウェハＷの残留電荷量が正の場合、ＨＶ電圧を負の方向に制御する。例えば、図４（ｃ）では、ウェハＷが５μＣ帯電しているため、ＨＶ電圧を負の方向に制御する。そうすると、ウェハＷから上部電極へ電子が放出され、約－７００ＶのＨＶ電圧を吸着電極２３に印加したときにウェハ電荷量が０になり、静電チャック２２の残留電荷がキャンセルされた状態となる。
以上、ＨＶ電圧Ｖをプラス又はマイナスに徐々に変えていくと電荷中和点に辿りつくことができる。かかるＨＶ電圧の制御によるウェハ電荷量の調整によって、ウェハＷの残留吸着を回避できる。なお、図４では、一例として、ウェハＷ及び上部電極間の空間の静電容量Ｃ０を１００［ｐＦ］とし、静電チャック２２の静電容量Ｃ１を１０［ｎＦ］とし、放電開始電圧Ｖｔｈを５００［Ｖ］に設定してシミュレーションを行った。
ＨＶ電圧Ｖをプラス又はマイナスにサイクリックに変えていく制御の一例を図５に示す。図５は、ＨＶ電圧Ｖをプラス又はマイナスに制御したときのウェハ電荷量の一例を示した図である。
（Ａ）では、ウェハ電荷量が０の状態からＨＶ電圧を正の方向に制御し、ＨＶ電圧を上昇させる。
（Ｂ）では、ウェハ電位が正の放電開始電圧Ｖｔｈに到達し放電が始まり、上部電極からウェハＷに負の電荷（電子）が供給され、ウェハ電荷量（ここでは負の電荷量）が増える。
（Ｃ）では、ＨＶ電圧Ｖを下げる。ＨＶ電圧Ｖを下げるとウェハ電位が下がるために、放電は起こらない。
（Ｄ）では、ウェハ電位が負の放電開始電圧－Ｖｔｈに到達し放電が始まり、ウェハＷから上部電極に負の電荷（電子）が放出される。
（Ｅ）では、ＨＶ電圧Ｖを上げる。ＨＶ電圧Ｖを上げるとウェハ電位が上がるために、放電は起こらない。
（Ｆ）では、ウェハ電位が正の放電開始電圧Ｖｔｈに到達し放電が始まり、上部電極からウェハＷに負の電荷（電子）が供給される。
［放電開始電圧］
次に、放電開始電圧Ｖｔｈについて、図６を参照しながら説明する。図６は、一実施形態に係る処理容器１０内の圧力に対する放電電圧の一例を示す図である。図６は、ＨＶ電圧の制御に使用する「放電開始電圧Ｖｔｈ」の適正値を事前に取得するための実験結果の一例を示す。図６の横軸は処理容器１０内の圧力であり、縦軸は放電電圧である。図６の実験結果から、実際に処理容器１０内にどの程度の流量のガスを供給し、処理容器１０内の圧力をどの程度に制御するとパッシェンの法則に基づき放電し易い、つまり、放電開始電圧Ｖｔｈを低くできるかについて推定できる。この実験結果によれば、２００～８００ｍＴｏｒｒの範囲で正側及び負側のいずれも放電電圧が低いことが分かった。つまり、処理容器１０内の圧力が２００～８００ｍＴｏｒｒの範囲内になるようにガスを供給することにより、放電開始電圧Ｖｔｈが低くなり、ウェハ電荷量の調整がし易くなることがわかった。
［除電シーケンス／脱離シーケンス］
本実施形態に係る除電方法は、以上に説明したＨＶ電圧の制御によるウェハ電荷量の調整する脱離シーケンスを含む。本実施形態に係る除電方法について、図７及び図８を参照して除電シーケンス及び脱離シーケンスの概略を説明する。図７は、一実施形態に係る除電シーケンス及び脱離シーケンスの一例を示すタイミングチャートである。図８は、一実施形態に係るウェハ処理後の除電シーケンス及び脱離シーケンスの実行サイクルの一例を示す図である。
図７に示すように、脱離シーケンスは、ウェハ処理後の除電シーケンスの後であって、ウェハＷを静電チャック２２から脱離させるためにプッシャーピン９０を上昇させる直前に実行される。図７に示すように、除電シーケンスでは、ＨＶ電圧をオフにしてウェハＷの静電チャック２２への静電吸着を解除する。除電シーケンスでは、ＨＶ電圧をオフした後に、不活性ガスを処理容器１０内に供給しながら、ウェハＷの処理時に印加したＨＶ電圧と正負が逆で大きさが同じＨＶ電圧を印加してもよい。
その後、脱離シーケンスが開始されると、処理容器１０内の圧力が２００～８００ｍＴｏｒｒの範囲で予め設定した値になるように、所定のガス（不活性ガス等）を処理容器１０内に供給する。これにより、ＨＶ電圧の制御における放電開始電圧Ｖｔｈを適正値にすることができる。
脱離シーケンスでは、除電シーケンス後にも静電チャック２２の表面の残留電荷によりウェハＷが正又は負に帯電していることで生じているウェハＷの残留吸着状態を、ＨＶ電圧を制御してウェハ電荷量を調整することで回避する。ＨＶ電圧をＶとすると、ウェハ電荷量の調整において制御するＨＶ電圧は、以下の（ｄ）式で示される。
ｑ＝Ｃ１Ｖ－（Ｃ０＋Ｃ１）Ｖｔｈ・・・（ｄ）
（ｄ）式から（ｅ）式が導かれる。
Figure 0007340953000001
図４に示したように、ウェハ電荷量の調整は、ウェハＷが負に帯電している場合、ＨＶ電圧を正の方向に制御すると電荷中和点Ｐに辿りつく。ウェハＷが正に帯電している場合、ＨＶ電圧を負の方向に制御すると電荷中和点Ｐに辿りつく。電荷中和点Ｐでは、静電チャック２２の表面の残留電荷をキャンセルし、ウェハ電荷量が０になっている状態である。ＨＶ電圧を電荷中和点Ｐに制御することにより、ウェハＷの電荷量を０にすることで、ウェハＷの脱離時にウェハＷが損傷することを回避できる。
なお、脱離シーケンスでは、ＨＶ電圧を電荷中和点Ｐに制御することに限られない。放電開始後にウェハＷの電荷量が０になる又は０に近づく電荷中和領域に達するまでＨＶ電圧の絶対値を徐々に印加してもよい。電荷中和領域は、電荷中和点Ｐの電圧に対して所定の範囲内であってもよい。
例えば、吸着電極２３とウェハＷの間の静電容量Ｃ１が１０［ｎＦ］の場合、ＨＶ電圧をターゲットとなる電荷中和点の電圧の±２５［Ｖ］以内を電荷中和領域にしてもよい。これによれば、ウェハＷを実際に吸着したときに、静電チャック２２の残留電荷量をウェハ電荷量の１［％］以内にすることができる。なお、図７の脱離シーケンスでは、ＨＶ電圧を徐々に電荷中和点Ｐに制御してもよい。
図８に示すように、基板処理装置１においてウェハＷを処理する処理サイクルでは、まず、ウェハＷを基板処理装置１に搬入する（ステップＳ１）。次に、電源３６からＨＶ電圧を吸着電極２３に印加し、ウェハＷを静電チャック２２に静電吸着させる（ステップＳ２）。次に、第１高周波電力及び第２高周波電力をステージ２０に印加し、ガス供給源５０から供給されたプロセスガスをプラズマ化させ、ウェハＷにエッチング等のプラズマ処理を行う（ステップＳ３）。
次に、プッシャーピン９０を上下動させてウェハＷを振動させ、そのときに吸着電極２３に流れる誘導電流ｉ３（ｔ）を測定し、誘導電流ｉ３（ｔ）からウェハＷの残留電荷量Ｑを算出し、残留電荷量Ｑから中和点に達するＨＶ電圧を算出する（ステップＳ４）。以下、残留電荷量Ｑから中和点に達するＨＶ電圧を「目標ＨＶ電圧」ともいう。誘導電流ｉ３（ｔ）の測定タイミングは、ウェハＷのプラズマ処理の終了後であって、除電シーケンスを実行する前であればよい。
前回のウェハ処理後にプッシャーピン９０を上昇させたときに発生したトルクの測定値が予め定められた第１の閾値Ｔｔｈ１以下の場合、通常の除電シーケンスを実行する（ステップＳ５）。一方、前回のウェハ処理後にプッシャーピン９０を上昇させたときに発生したトルクの測定値が第１の閾値Ｔｔｈ１よりも大きい場合、通常の除電シーケンスではウェハＷが破損する恐れがあると判定する。そして、この場合、本実施形態に係る除電シーケンス及び脱離シーケンスを実行する（ステップＳ６）。
ステップＳ５の通常の除電シーケンスは、ＨＶ電圧をオフにしてウェハＷの静電チャック２２への吸着を解除する。脱離シーケンスでは、不活性ガスを処理容器１０内に供給しながら、ウェハＷの処理時に印加したＨＶ電圧と正負が逆で大きさが同じＨＶ電圧を印加してもよい。ステップＳ６の本実施形態に係る除電シーケンス及び脱離シーケンスの詳細は、図９を参照して後述する。
次に、ステップＳ５又はステップＳ６の処理後、プッシャーピン９０を上昇させ、ウェハＷを脱離する（ステップＳ７）。このとき、プッシャーピン９０を上昇させるときに発生したトルクを測定する。制御部１００は、測定したトルクのログ情報を取得し、その最大値がどう変化するかをモニターし、ステップＳ５又はステップＳ６のいずれの処理を行うかについての次の判定処理に使用する。次に、ウェハＷを搬出し（ステップＳ８）、次のウェハＷを搬入する（ステップＳ１）。
以上の実行サイクルにより行われる、ウェハＷ毎に計測した誘導電流ｉ３（ｔ）を用いた除電シーケンス及び脱離シーケンス（ステップＳ６）について、図９を参照しながら更に詳しく説明する。図９の処理は主に制御部１００により制御される。
［除電方法（除電シーケンス及び脱離シーケンス）］
図９は、一実施形態に係る除電方法（除電シーケンス及び脱離シーケンス）を含むウェハ処理の一例を示すフローチャートである。本処理は、制御部１００のＣＰＵ１０５により制御される。本処理は、プッシャーピン９０を上昇させたときに発生したトルクの測定値が第１の閾値Ｔｔｈ１よりも大きい場合に開始される。ただし、これに限られず、ウェハの除電時にすべてのウェハＷに対して本処理を行ってもよい。この場合、全てのウェハについて、図８のステップＳ６が実行され、ステップＳ５は実行されない。
まず、ＣＰＵ１０５は、ウェハＷを基板処理装置１に搬入する（ステップＳ１１）。そして、ＣＰＵ１０５は、プッシャーピン９０を下降させ、電源３６から所定のＨＶ電圧を吸着電極２３に印加し（ＨＶオン）、ウェハＷを静電チャック２２に静電吸着させる（ステップＳ１１）。次に、ＣＰＵ１０５は、ガス供給源５０からプロセスガスを供給し、第１高周波電力及び第２高周波電力をステージ２０に印加し（ＲＦオン）、ガスを励起させてプラズマ着火させる（ステップＳ１２）。
次に、ＣＰＵ１０５は、ウェハＷにエッチング等のプラズマ処理を開始し（ステップＳ１３）、所定のプラズマ処理を行った後、プロセスを終了する（ステップＳ１４）。次に、ＣＰＵ１０５は、吸着電極２３への直流電圧ＨＶの印加を停止（ＨＶオフ）する（ステップＳ１５）。
次に、ＣＰＵ１０５は、プッシャーピン９０を０．５ｍｍ程度上下動させ、ウェハＷを振動させる（ステップＳ１６）。これにより、吸着電極に誘導電流ｉ３（ｔ）が発生する。次に、ＣＰＵ１０５は、誘導電流ｉ３（ｔ）を位相検波器８０に入力し、位相検波器８０から誘導電流Ｉ３を出力させる（ステップＳ１７）。
次に、ＣＰＵ１０５は、後述する（１７）式を用いて、誘導電流Ｉ３からウェハＷの残留電荷量Ｑを算出する（ステップＳ１８）。次に、ＣＰＵ１０５は、算出した残留電荷量Ｑから電荷中和点に到達するための目標ＨＶ電圧を算出する（ステップＳ１９）。
次に、ＣＰＵ１０５は、所定のガスを処理容器１０内に供給し、処理容器１０内の圧力を例えば２００ｍＴｏｒｒ～８００ｍＴｏｒｒの範囲内の予め設定した圧力に調整し、放電を発生させる（ステップＳ２０）。次に、ＣＰＵ１０５は、電荷中和領域に達する目標ＨＶ電圧を吸着電極２３に印加し、ウェハ電荷量を調整する（ステップＳ２１）。ただし、残留電荷量Ｑが負の場合、目標ＨＶ電圧になるまでＨＶ電圧を正の方向に徐々に上昇させてもよい。また、残留電荷量Ｑが正の場合、目標ＨＶ電圧になるまでＨＶ電圧を負の方向に徐々に下降させてもよい。これにより、ＨＶ電圧を制御することで、ウェハＷの残留電荷がキャンセルされる電荷中和点Ｐに辿りつくことができる。
次に、ＣＰＵ１０５は、プッシャーピン９０を上昇させ、ウェハＷを脱離させる（ステップＳ２２）。次に、ＣＰＵ１０５は、ウェハＷを処理容器１０から搬出し（ステップＳ２３）、本処理を終了する。
以上に説明したように、本実施形態に係る脱離シーケンスを含む除電方法によれば、ウェハ電荷量を０又は０に近づける電荷中和領域にＨＶ電圧を制御することで、静電チャック２２の残留電荷をキャンセルし、ウェハＷを破損せずに脱離させることができる。
［残留電荷量Ｑの測定方法］
最後に、残留電荷量Ｑの測定方法の一例について、図１０及び図１１を参照しながら説明する。図１０は、一実施形態に係るウェハの変位により発生する誘導電流の一例を示す図である。図１１は、一実施形態に係る残留電荷量の算出に用いる装置モデルの一例を示す図である。
ウェハＷへのプラズマ処理が行われた後、ウェハＷを搬出する際、静電チャック２２の表面の残留電荷の影響によりウェハＷには電荷が溜まっている。本実施形態では、この状態でプッシャーピン９０を上下動させる。プッシャーピン９０を上下動させるための信号（以下、「参照信号」という。）は、制御部１００により制御され、ピンドライバ８２に入力される。ピンドライバ８２が参照信号の入力に応じて駆動することにより、プッシャーピン９０が移動する。
後述されるように参照信号の振幅は、距離換算で１ｍｍ以下であればよく、距離換算で０．５ｍｍ以下であるとより好ましい。また、参照信号の周波数は、１Ｈｚ以上１０Ｈｚ以下であることが好ましい。
プッシャーピン９０を動かし、ウェハＷが変位すると誘導電流が流れる。図１０では、線Ｂはプッシャーピン９０の移動速度を示し、線Ａはプッシャーピン９０の移動に応じて流れる誘導電流を示す。プッシャーピン９０が移動速度０ｍｍ／ｓｅｃから５ｍｍ／ｓｅｃに変化し、ウェハＷを押し上げ始めると、ウェハＷの変位に応じた誘導電流が流れ始め、最大で約－１．０[μＡ]程度の誘導電流が流れる。このとき、マイナスの誘導電流が流れるか又はプラスの誘導電流が流れるかは、ウェハＷに溜まった電荷の正負による。
このとき、誘導電流はウェハＷに対向しているすべての電極に流れる。つまり、誘導電流は、吸着電極２３、上部電極、処理容器１０の内壁に流れる。図１０は、吸着電極２３に生ずる誘導電流を計測したものである。本実施形態では、吸着電極２３に接続する電流計４６を設け、電流計４６により誘導電流を測定する。
また、図１０の例では、プッシャーピン９０の移動距離は約０．５ｍｍである。つまり、プッシャーピン９０の上下動により、ウェハＷは約０．５ｍｍ程度変位する。図１１のモデルの左側は、ウェハＷがステージ２０に載置されている状態を示し、モデルの右側は、ウェハＷがプッシャーピン９０によりステージ２０から約０．５ｍｍ程度わずかに持ち上げられている状態を示す。ウェハＷは、完全に静電チャック２２から離れることはなく、一部は残留吸着によって静電チャック２２に吸着された状態で、プッシャーピン９０に押し上げられ、わずかに上昇する。
［位相検波法］
誘導電流とリーク電流とは位相が９０°ずれる。よって、位相検波器８０は、誘導電流の直流電流をリーク電流と分離して出力する。ケルビン法による金属電極の電位測定では、任意の電位の電極間（例えば、コンデンサのように両電極（双極）が直接電源とつながる）の系を対象にしている。これに対して、本実施形態に係る基板処理装置１では、ウェハＷは浮遊電極となっていて電位が特定できない状態にあり、電位測定の条件が吸着電極２３のみの単極になっている。よって、本実施形態に係る基板処理装置１では、吸着電極２３（単極）の電位を、ケルビン法を用いて測定することはできない。そこで、本実施形態では、ウェハＷと静電チャック２２の物理的構造から静電容量Ｃを計算し、ウェハＷの電位Ｖと残留電荷量Ｑを結びつける必要がある。
図１１の等価回路を使って説明すると、ケルビン法では、図１１のウェハＷ及び基材２４を内包した上部電極（ガスシャワーヘッド４０）と、吸着電極２３との両電極（双極）に適応され、両電極間の電圧を測定することが可能である。しかしながら、ケルビン法では、ウェハＷと吸着電極２３（単極）の状態は測定できない。
他方、本実施形態に係る計測方法では、ウェハＷと吸着電極２３の状態を直接測定することができる。ウェハＷの割れや飛び跳ねは、静電チャック２２表面の状態変化によるウェハＷの残留吸着を要因としている。このウェハＷの割れや飛び跳ねを防止する課題に対して、本実施形態に係る計測方法では、ウェハを静電チャック２２から脱離させる前にウェハＷの残留電荷量Ｑを算出し、算出した残留電荷量Ｑから目標ＨＶ電圧を算出する。
本実施形態では、位相検波器８０から出力された誘導電流の直流電流から残留電荷量Ｑを算出し、算出した残留電荷量Ｑから目標ＨＶ電圧を算出する。そして、脱離シーケンス時に目標ＨＶ電圧を印加することで、ウェハＷの割れ、ウェハＷの跳ねなどがない状態でウェハを静電チャック２２から脱離することができる。
［残留電荷量の計測方法］
次に、残留電荷量Ｑの算出方法について説明する。算出する残留電荷量Ｑは、図２に示したウェハ電荷量ｑと同一である。ウェハＷが帯電している場合、ウェハＷが動くと上部電極や吸着電極２３に誘導電流が流れる。吸着電極２３に流れる誘導電流は、ウェハの電荷量と、ウェハと接地電位の間の静電容量とで決まる。ウェハと接地電位の間の静電容量は、静電チャック２２の構造と処理容器１０の構造で決まる。よって、静電チャック２２の構造と処理容器１０の構造が定まれば、ウェハＷと接地電位の間の静電容量は計算により算出できる。したがって、ウェハＷの電荷量は、ウェハと接地電位の間の静電容量に応じた値を比例定数として、誘導電流に比例する。
図１１のモデルにおいて、ウェハＷが動くと吸着電極２３に誘導電流が流れる。その電流量は電流計４６により計測される。吸着電極２３の誘導電流ｉ３（ｔ）がウェハＷの残留電荷量Ｑに比例する式を求める。なお、以下の各式において各変数に使用する添え字が「１」の場合は上部電極に関する変数を示し、「２」の場合はウェハに関する変数を示し、「３」の場合は静電チャックに関する変数を示す。
まず、ウェハＷの上下動を時間の関数で記述すると、プッシャーピン９０によるウェハＷの持ち上げ距離ｈ２（ｔ）は、（１）式により算出される。
h2(t)=A0+A1sin(ωt-φ)・・・（１）
ここで、A1はピンを振動させたときの参照信号の空間次元での振幅（ピンの上下動の振幅）であり、A０は参照信号の振幅のオフセット（オフセット：振幅の中心値）であり、ωは角振動数である。
ウェハ及び上部電極間の距離ｈ１（ｔ）は、（２）式により算出される。
h1(t)=Hgap-Hwafer-h2(t)=B0-A0-A1sin(ωt-φ)・・・（２）
ここで、Hgapは上部電極表面と静電チャック表面との距離であり、Hwaferはウェハの厚さであり、B0はHgap-Hwaferで示される。
ウェハの残留電荷量Ｑが放電しない場合、電荷量は一定となる。よって、クーロンの法則によりウェハの残留電荷量Ｑは、（３）式にて表される。
Q=c(t)v(t)=const.・・・（３）
ここで、c(t)はウェハとグランドの間の静電容量であり、v(t)はウェハとグランドの間の電圧である。
電荷はウェハにのみ帯電しているので、ウェハとグランドの間の電圧ｖ（ｔ）は（４）式により算出される。
v(t)=v1(t)=v3(t) ・・・（４）
ここで、v1(t)はウェハ及び上部電極間の電圧であり、v3(t)はウェハと吸着電極の間の電圧である。
ウェハの残留電荷量Ｑは、上部電極側に誘導される電荷ｑ１（ｔ）と吸着電極側に誘導される電荷ｑ３（ｔ）の和となる。この関係を（５）式に示す。
Q=q1(t)+q3(t)=q2(t)・・・（５）
q2(t)は、ウェハの電荷を示す。
ウェハとグランドの間の静電容量c(t)は、（６）式により算出される。
c(t)=(c1(t)c2(t)+c2(t)C3+C3c1(t))/(c2(t)+C3)・・・（６）
c1(t)はウェハ及び上部電極間の静電容量であり、c2(t)はウェハと静電チャック表面の間の静電容量であり、C3は静電チャック表面と吸着電極との間の誘電層で満たされたギャップの静電容量である。
（３）式及び（６）式により、ウェハとグランドの間の電圧v(t)は（７）式により算出される。
v(t)=Q/c(t)=(c2(t)+C3)Q/(c1(t)c2(t)+c2(t)C3+C3c1(t))・・・（７）
（５）式と（７）式から（８）式が導かれる。
Q=q1(t)+q3(t)=v(t)(c1(t)c2(t)+c2(t)C3+C3c1(t))/(c2(t)+C3)・・・（８）
各部材間等の静電容量は（９）式～（１３）式で表される。
c1(t)=ε0×Swafer/h1(t)・・・（９）
c1(t)はウェハ及び上部電極間の静電容量であり、ε０は真空の比誘電率であり、Swaferはウェハ表面の面積であり、h1(t)はウェハ及び上部電極間の距離である。
c2(t)=ε0×Swafer/h2(t)・・・（１０）
c2(t)はウェハと静電チャック表面の間の静電容量であり、h2(t)はウェハと静電チャック表面の間の距離である。
C3=εESC×ε0×Swafer/hESC・・・（１１）
C3は静電チャック表面と吸着電極との間の誘電層で満たされたギャップの静電容量であり、εESCは静電チャックの材料の比誘電率であり、hESCは静電チャック表面と吸着電極との間の距離である。
c23(t)=εESC×ε0×Swafer/(εESC×h2(t)+hESC)・・・（１２）
c23(t)はウェハと吸着電極の間の静電容量であり、ｈ２（ｔ）はウェハの持ち上げ距離である。
c(t)=ε0×Swafer/h1(t)+εESC×ε0×Swafer/(εESC×h2(t)+hESC)・・・（１３）
c(t)はウェハとグランドの間の静電容量である。
（２）式、（７）式、（９）式、（１１）式を用いて、（８）式を展開すると、吸着電極側に誘導される電荷ｑ３（ｔ）を求める（１４）式が導かれる。
q3(t)=v(t)×(c1(t)c2(t)+c2(t)C3+C3c1(t))/(c2(t)+C3)-q1(t)
=v(t)×c2(t)C3/(c2(t)+C3)
=c2(t)C3Q/(c1(t)c2(t)+c2(t)C3+C3c1(t))
=Qh1(t)/(ε0×Swafer/C3+h1(t)+h2(t))
=Qh1(t)/(hESC/εESC+h1(t)+h2(t))
=Q(B0-A0-A1sin(ωt-φ))/(hESC/εESC+B0)
=Q(B0-A0)/(hESC/εESC+B0)-QA1×sin(ωt-φ)/(hESC/εESC+B0)
=Q0-A×sin(ωt-φ)・・・（１４）
ただし、Q0=Q(B0-A0)/(hESC/εESC+B0)、A=QA1/(hESC/εESC+B0)である。
（１４）式を用いて、吸着電極の誘導電流ｉ３（ｔ）は、電流の定義から吸着電極側に誘導される電荷ｑ３（ｔ）を微分する（１５）式により算出することができる。
i3(t)=dq3(t)/dt=d/dt(Q0-Asin(ωt-φ))=-Aωcos(ωt-φ)・・・（１５）
この結果、吸着電極の誘導電流Ｉ３は、（１６）式により算出される。
I3=Aω=QA1ω/(hESC/εESC+B0)・・・（１６）
吸着電極の誘導電流ｉ３（ｔ）が位相検波器８０に入力され、誘導電流Ｉ３が、位相検波器８０から出力されると、制御部１００は、位相検波器８０から誘導電流Ｉ３から式（１７）を用いてウェハＷの残留電荷量Ｑを算出する。
Q=[(hESC/εESC+B0)/A1ω]×I3・・・（１７）
以上の方法により残留電荷量Ｑを算出できる。
ただし、残留電荷量Ｑの計算方法は、これに限られず、他の方法を用いてもよい。また、残留電荷量Ｑを算出せずに、脱離シーケンスにおいて、ＣＰＵ１０５は、ＨＶ電圧の正負の制御方向をトライアンドエラーによる方法で決めてもよい。
例えば、ウェハ電荷量をモニターし、ＨＶ電圧の制御方向とモニター値との関係から、中和点が正の方向又は負の方向のいずれにあるかを判断してもよい。例えば、ＨＶ電圧を正の方向に制御したときにトルクが上昇し続けるのであれば、負の方向に制御し直すというように、トライアンドエラーによるＨＶ電圧の制御も可能である。
なお、図２（ｂ）に示す電流計４４はなくてもよい。ただし、電流計４４が上部電極とグランドとの間に配置されている場合、静電チャック２２の静電容量Ｃ１を測定するときに、電流計４４の測定値の傾きが静電容量Ｃ１に対応するため、電流計４４の測定値の傾きから静電容量Ｃ１をより正確に測定できる。静電容量Ｃ１が本実施形態に係る脱離シーケンスを含む除電方法の制御中に変化することはほぼ生じないが、まれに本制御中に静電容量Ｃ１が変わった場合にも、電流計４４の測定値から正確な静電容量Ｃ１を把握することができる。静電容量Ｃ１をより正確に測定することで、残留電荷量Ｑ等をより正確に計算できる。
以上に説明したように、本実施形態の除電方法及び本実施形態に係る基板処理装置１によれば、静電チャックの残留電荷に対する十分な除電を行うことができる。
今回開示された一実施形態に係る除電方法及び基板処理装置は、すべての点において例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で他の構成も取り得ることができ、また、矛盾しない範囲で組み合わせることができる。
例えば、ＨＶ電圧によるウェハ電荷量の調整では、ＤＣ放電を用いたが、これに限られず、高周波電力によりガスを励起させてプラズマ放電を発生させ、プラズマ放電を用いてウェハ電荷量の調整を行ってもよい。
本開示の基板処理装置は、Atomic Layer Deposition(ALD)装置、Capacitively Coupled Plasma(CCP),Inductively Coupled Plasma(ICP),Radial Line Slot Antenna(RLSA), Electron Cyclotron Resonance Plasma(ECR),Helicon Wave Plasma(HWP)のいずれのタイプの装置でも適用可能である。
また、基板処理装置の一例としてプラズマ処理装置を挙げて説明したが、基板処理装置は、基板に所定の処理（例えば、成膜処理、エッチング処理等）を施す装置であればよく、プラズマ処理装置に限定されるものではない。
１：基板処理装置
１０：処理容器
２０：ステージ（下部電極）
２２：静電チャック
２３：吸着電極
２４：静電チャックの基材
２５：エッジリング
３２：第１高周波電源
３４：第２高周波電源
３６：電源
３７：スイッチ
４０：ガスシャワーヘッド（上部電極）
４２：拡散室
５０：ガス供給源
６５：排気装置
８０：位相検波器
８１：電流アンプ
８２：ピンドライバ
９０：プッシャーピン
１００：制御部

Claims (18)

  1. 静電チャックに吸着された基板に対するプラズマ処理後に行われる除電方法であり、
    （ａ）前記基板の前記静電チャックへの吸着を解除した後、前記静電チャックに前記基板を載置したまま処理容器内にガスを導入する工程と、
    （ｂ）前記ガスによる放電が開始されるまで前記静電チャックの吸着電極に直流電圧を、その絶対値を上げながら印加する工程と、
    （ｃ）前記（ｂ）の後、前記基板の電荷量が０になる又は０に近づく電荷中和領域に達する前記直流電圧を印加する工程と、
    （ｄ）前記（ｃ）の後、前記基板を前記静電チャックから脱離させる工程と、
    を有する除電方法。
  2. （ｅ）前記基板の残留電荷量を算出する工程を有し、
    （ｆ）前記（ｅ）において算出した前記残留電荷量に基づき、前記（ｃ）において印加する前記直流電圧を算出する、
    請求項１に記載の除電方法。
  3. 算出した前記基板の残留電荷量が負の場合、前記直流電圧を正の方向に制御し、
    算出した前記基板の残留電荷量が正の場合、前記直流電圧を負の方向に制御する、
    請求項２に記載の除電方法。
  4. （ｇ）前記基板を処理した後、脱離時に前記基板を持ち上げるプッシャーピンのトルクを測定する工程と、
    （ｈ）前記（ｇ）で測定した前記プッシャーピンのトルクに基づき、前記除電方法の前記（ａ）から前記（ｄ）までを実行するか否かを判定する、
    請求項１～３のいずれか一項に記載の除電方法。
  5. 前記（ｅ）は、
    プッシャーピンを上下動させて前記基板を振動させ、これにより、前記吸着電極から又は前記吸着電極へ電流を流し、
    前記吸着電極から流れる前記電流の絶対値を測定し、
    前記電流の絶対値に基づき、前記残留電荷量を算出する、
    請求項２又は３のいずれか一項に記載の除電方法。
  6. 前記（ｃ）は、
    前記直流電圧の制御方向と前記基板の残留電荷量のモニター値との関係を推定するため前記残留電荷量をモニターし、
    前記関係に基づき、前記直流電圧を決定する、
    請求項１～５のいずれか一項に記載の除電方法。
  7. 前記ガスは、不活性ガスである、
    請求項１～６のいずれか一項に記載の除電方法。
  8. 前記（ａ）において、前記処理容器内の圧力が予め定められた２００ｍＴｏｒｒ以上８００ｍＴｏｒｒ以下の範囲になるように前記ガスが提供される、
    請求項１～７のいずれか一項に記載の除電方法。
  9. 処理容器内の静電チャックの上に基板を載置し、
    前記静電チャックに前記基板を保持し、吸着電極に第１の直流電圧を供給し、
    前記基板をプラズマ処理し、
    前記吸着電極に前記第１の直流電圧を供給することを停止し、
    前記基板を電荷中和し、前記基板の電荷中和は、
    （ａ）前記静電チャックに吸着された基板に対するプラズマ処理後に前記基板の前記静電チャックへの吸着を解除した後、前記静電チャックに前記基板を載置したまま、前記処理容器内にガスを導入する工程と、
    （ｂ）前記ガスによる放電が開始されるまで前記静電チャックの吸着電極に第２の直流電圧を、その絶対値を上げながら印加する工程と、
    （ｃ）前記（ｂ）の後、前記基板の電荷量が０になる又は０に近づく電荷中和領域に達する前記第２の直流電圧を印加する工程と、
    （ｄ）前記（ｃ）の後、前記基板を前記静電チャックから脱離させる工程と、含む、
    基板処理方法。
  10. 基板を処理する基板処理装置であって、
    処理容器と、
    前記処理容器内に配置された静電チャックと、
    制御部と、を備え、
    前記制御部は、
    （ａ）前記静電チャックに吸着された基板に対するプラズマ処理後に前記基板の前記静電チャックへの吸着を解除した後、前記静電チャックに前記基板を載置したまま、前記処理容器内にガスを導入する工程と、
    （ｂ）前記ガスによる放電が開始されるまで前記静電チャックの吸着電極に直流電圧を、その絶対値を上げながら印加する工程と、
    （ｃ）前記（ｂ）の後、前記基板の電荷量が０になる又は０に近づく電荷中和領域に達する前記直流電圧を印加する工程と、
    （ｄ）前記（ｃ）の後、前記基板を前記静電チャックから脱離させる工程と、を含む工程を制御する、
    基板処理装置。
  11. 前記制御部は、
    （ｅ）前記基板の残留電荷量を算出する工程を有し、
    （ｆ）前記（ｅ）において算出した前記残留電荷量に基づき、前記（ｃ）において印加する前記直流電圧を算出する、
    請求項１０に記載の基板処理装置。
  12. 前記基板を持ち上げるプッシャーピンと、
    前記プッシャーピンを上下動させるピンドライバと、を更に有し、
    前記（ｅ）は、
    （ｅ１）前記ピンドライバに参照信号を入力し、
    （ｅ２）前記ピンドライバを用いて前記プッシャーピンを上下動させて前記基板を振動させ、
    （ｅ３）前記基板を振動させることにより、前記吸着電極から又は前記吸着電極へ流れる電流の絶対値を測定し、
    （ｅ４）前記電流の絶対値に基づき、前記残留電荷量を算出する、
    請求項１１に記載の基板処理装置。
  13. 前記（ｅ２）において、前記プッシャーピンの振幅は、１ｍｍ以下である、
    請求項１２に記載の基板処理装置。
  14. 前記（ｅ２）において、前記プッシャーピンの移動時の周波数は、１Ｈｚ以上１０Ｈｚ以下である、
    請求項１２又は１３に記載の基板処理装置。
  15. 前記（ｅ２）において、前記プッシャーピンを移動時の速度は、０ｍｍ／ｓから５ｍｍ／ｓまでに変化する、
    請求項１２～１４のいずれか一項に記載の基板処理装置。
  16. 前記吸着電極に電気的に接続される電流計を有し、
    前記吸着電極から流れる電流は、前記電流計により測定される、
    請求項１２～１５のいずれか一項に記載の基板処理装置。
  17. 処理容器と、
    前記処理容器内に配置されたステージであって、下部電極及び静電チャックを含む前記ステージと、
    前記ステージに対向する上部電極と、
    制御部と、を備え、
    前記制御部は、
    （ａ）前記静電チャック上に基板を載置し、前記静電チャックに第１の直流電圧を印加する工程と、
    （ｂ）プロセスガスから生成したプラズマにより、前記基板をプラズマ処理する工程と、
    （ｃ）前記第１の直流電圧の印加を停止する工程と、
    （ｄ）前記基板をプラズマ処理した後、前記静電チャックから前記基板を脱離させる工程と、を含み、
    前記（ｄ）は、
    （ｄ１）前記静電チャックに前記基板を載置したまま、前記処理容器内にガスを導入する工程と、
    （ｄ２）前記ステージに第２の直流電圧又は高周波電力を供給し、前記基板と前記上部電極との間で放電を生じさせる工程と、を含む処理を実行するように構成される、基板処理装置。
  18. 前記（ｄ２）は、前記基板の電荷量が０になる又は０に近づく電荷中和領域に達するように、前記第２の直流電圧の絶対値又は前記高周波電力の大きさを調整することを含む、請求項１７に記載の基板処理装置。
JP2019086407A 2019-04-26 2019-04-26 除電方法、基板処理方法及び基板処理装置 Active JP7340953B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019086407A JP7340953B2 (ja) 2019-04-26 2019-04-26 除電方法、基板処理方法及び基板処理装置
TW109112622A TWI829915B (zh) 2019-04-26 2020-04-15 除電方法、基板處理方法及基板處理裝置
CN202010299562.6A CN111863691A (zh) 2019-04-26 2020-04-16 除电方法和基片处理装置
KR1020200046772A KR20200125467A (ko) 2019-04-26 2020-04-17 제전 방법, 기판 처리 방법 및 기판 처리 장치
US16/854,067 US11462431B2 (en) 2019-04-26 2020-04-21 Discharging method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019086407A JP7340953B2 (ja) 2019-04-26 2019-04-26 除電方法、基板処理方法及び基板処理装置

Publications (3)

Publication Number Publication Date
JP2020184551A JP2020184551A (ja) 2020-11-12
JP2020184551A5 JP2020184551A5 (ja) 2022-04-08
JP7340953B2 true JP7340953B2 (ja) 2023-09-08

Family

ID=72917285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019086407A Active JP7340953B2 (ja) 2019-04-26 2019-04-26 除電方法、基板処理方法及び基板処理装置

Country Status (5)

Country Link
US (1) US11462431B2 (ja)
JP (1) JP7340953B2 (ja)
KR (1) KR20200125467A (ja)
CN (1) CN111863691A (ja)
TW (1) TWI829915B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102604456B1 (ko) * 2021-09-24 2023-11-23 주식회사 기가레인 웨이퍼 디척킹 방법
KR20230075632A (ko) * 2021-11-23 2023-05-31 피에스케이 주식회사 지지 유닛, 그리고 이를 포함하는 기판 처리 장치
CN117174646B (zh) * 2023-11-03 2024-03-12 南通莱欧电子科技有限公司 一种半导体生产用静电消除设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007191A (ja) 1999-04-19 2001-01-12 Applied Materials Inc ヒステリシス放電サイクルを用いる静電チャックからの半導体ウエハ高速デチャック
JP2012212710A (ja) 2011-03-30 2012-11-01 Tokyo Electron Ltd 基板除去方法及び記憶媒体
JP2013149935A (ja) 2011-12-20 2013-08-01 Tokyo Electron Ltd 離脱制御方法及びプラズマ処理装置
JP2018107265A (ja) 2016-12-26 2018-07-05 東京エレクトロン株式会社 計測方法、除電方法及びプラズマ処理装置
JP2019046997A (ja) 2017-09-04 2019-03-22 東京エレクトロン株式会社 脱離制御方法及びプラズマ処理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872733B (zh) * 2009-04-24 2012-06-27 中微半导体设备(上海)有限公司 感测和移除被加工半导体工艺件的残余电荷的系统和方法
JP5566117B2 (ja) * 2009-05-27 2014-08-06 東京エレクトロン株式会社 静電吸着電極およびその製造方法、ならびに基板処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007191A (ja) 1999-04-19 2001-01-12 Applied Materials Inc ヒステリシス放電サイクルを用いる静電チャックからの半導体ウエハ高速デチャック
JP2012212710A (ja) 2011-03-30 2012-11-01 Tokyo Electron Ltd 基板除去方法及び記憶媒体
JP2013149935A (ja) 2011-12-20 2013-08-01 Tokyo Electron Ltd 離脱制御方法及びプラズマ処理装置
JP2018107265A (ja) 2016-12-26 2018-07-05 東京エレクトロン株式会社 計測方法、除電方法及びプラズマ処理装置
JP2019046997A (ja) 2017-09-04 2019-03-22 東京エレクトロン株式会社 脱離制御方法及びプラズマ処理装置

Also Published As

Publication number Publication date
US20200343124A1 (en) 2020-10-29
KR20200125467A (ko) 2020-11-04
TWI829915B (zh) 2024-01-21
CN111863691A (zh) 2020-10-30
TW202044479A (zh) 2020-12-01
JP2020184551A (ja) 2020-11-12
US11462431B2 (en) 2022-10-04

Similar Documents

Publication Publication Date Title
KR102458423B1 (ko) 계측 방법, 제전 방법 및 플라즈마 처리 장치
JP7340953B2 (ja) 除電方法、基板処理方法及び基板処理装置
US9466519B2 (en) De-chuck control method and control device for plasma processing apparatus
US8363378B2 (en) Method for optimized removal of wafer from electrostatic chuck
JP7138418B2 (ja) 脱離制御方法及びプラズマ処理装置
US20190066982A1 (en) Measuring device, measurement method, and plasma processing device
US20230238225A1 (en) Attracting method
JP7138497B2 (ja) 測定装置、測定方法及びプラズマ処理装置
JP7536540B2 (ja) プラズマ処理装置及びプラズマ処理方法
US11456199B2 (en) Measurement method and measuring jig
US11658012B2 (en) Control method and plasma processing apparatus
JP7527194B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP7519877B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP7489865B2 (ja) 基板処理方法及び基板処理装置
JP2019216215A (ja) 基板処理装置及び基板処理方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230829

R150 Certificate of patent or registration of utility model

Ref document number: 7340953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150