KR20200125467A - 제전 방법, 기판 처리 방법 및 기판 처리 장치 - Google Patents

제전 방법, 기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20200125467A
KR20200125467A KR1020200046772A KR20200046772A KR20200125467A KR 20200125467 A KR20200125467 A KR 20200125467A KR 1020200046772 A KR1020200046772 A KR 1020200046772A KR 20200046772 A KR20200046772 A KR 20200046772A KR 20200125467 A KR20200125467 A KR 20200125467A
Authority
KR
South Korea
Prior art keywords
substrate
wafer
voltage
charge
electrostatic chuck
Prior art date
Application number
KR1020200046772A
Other languages
English (en)
Inventor
토시유키 아라카네
테츠 즈나모토
요시노리 오사키
마사노리 사토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200125467A publication Critical patent/KR20200125467A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

기판의 잔류 흡착에 대한 충분한 제전을 행한다. 정전 척에 기판을 배치한 채로 처리 용기 내에 가스를 도입하는 공정과, 상기 가스에 의한 방전이 개시될 때까지 상기 정전 척의 흡착 전극에 직류 전압의 절대값을 높이면서 인가하는 공정과, 상기 가스에 의한 방전이 개시된 후에 상기 기판의 전하량이 0이 되는 또는 0에 근접하는 전하 중화 영역에 달하는 상기 직류 전압의 절대값을 인가하는 공정과, 상기 전하 중화 영역에 달할 때까지 상기 직류 전압의 절대값을 인가한 후, 상기 기판을 상기 정전 척으로부터 탈리시키는 공정을 가지는 제전 방법이 제공된다.

Description

제전 방법, 기판 처리 방법 및 기판 처리 장치 {CHARGE NEUTRALIZATION METHOD, SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS}
본 개시는 제전 방법 및 기판 처리 장치에 관한 것이다.
예를 들면, 특허 문헌 1은, 기판을 정전 척으로부터 탈리(脫離)시킬 때에, 기판의 이면에 공급하는 전열 가스의 압력 등의 모니터 결과로부터 정전 척 표면의 잔류 전하량의 크기와 양음의 극성을 구하여, 잔류 전하량과 동일한 크기로 양음이 반대인 전압을 척 전극에 인가하여, 기판을 탈리하는 방법을 제안한다.
일본특허공개공보 2013-149935호
그러나, 잔류 전하량을 산출하고, 산출한 잔류 전하량과 동일한 크기로 양음이 반대인 전압을 척 전극에 인가하는 제전 방법에서는, 정전 척의 잔류 전하에 의한 기판의 잔류 흡착에 대한 제전이 불충분한 경우가 있다.
본 개시는, 기판의 잔류 흡착에 대한 충분한 제전을 행할 수 있는 기술을 제공한다.
본 개시의 하나의 태양에 따르면, 정전 척에 기판을 배치한 채로 처리 용기 내에 가스를 도입하는 공정과, 상기 가스에 의한 방전이 개시될 때까지 상기 정전 척의 흡착 전극에 직류 전압의 절대값을 높이면서 인가하는 공정과, 상기 가스에 의한 방전이 개시된 후에 상기 기판의 전하량이 0이 되는 또는 0에 근접하는 전하 중화 영역에 달하는 상기 직류 전압의 절대값을 인가하는 공정과, 상기 전하 중화 영역에 달할 때까지 상기 직류 전압의 절대값을 인가한 후, 상기 기판을 상기 정전 척으로부터 탈리시키는 공정을 가지는 제전 방법이 제공된다.
하나의 측면에 따르면, 기판의 잔류 흡착에 대한 충분한 제전을 행할 수 있다.
도 1은 일실시 형태에 따른 기판 처리 장치의 일례를 나타내는 단면 모식도이다.
도 2는 일실시 형태에 따른 웨이퍼 및 상부 전극 간의 방전을 나타내는 모식도 및 등가 회로이다.
도 3은 일실시 형태에 따른 HV 전압의 제어와 웨이퍼 전하량의 조정의 일례를 나타내는 도이다.
도 4는 일실시 형태에 따른 잔류 전하량의 양음과 웨이퍼 전하량의 조정의 일례를 나타내는 도이다.
도 5는 일실시 형태에 따른 HV 전압의 제어와 웨이퍼 전하량의 일례를 나타내는 도이다.
도 6은 일실시 형태에 따른 방전 전압의 일례를 나타내는 도이다.
도 7은 일실시 형태에 따른 제전 및 탈리 시퀀스의 일례를 나타내는 타이밍 차트이다.
도 8은 일실시 형태에 따른 제전 및 탈리 시퀀스의 실행 사이클의 일례를 나타내는 도이다.
도 9는 일실시 형태에 따른 제전 시퀀스 및 탈리 시퀀스를 포함하는 웨이퍼 처리의 일례를 나타내는 순서도이다.
도 10은 일실시 형태에 따른 웨이퍼의 변위에 의해 발생하는 유도 전류의 일례를 나타내는 도이다.
도 11은 일실시 형태에 따른 잔류 전하량의 산출에 이용하는 장치 모델의 일례를 나타내는 도이다.
이하, 도면을 참조하여 본 개시를 실시하기 위한 형태에 대하여 설명한다. 각 도면에서 동일 구성 부분에는 동일 부호를 부여하여, 중복된 설명을 생략하는 경우가 있다.
[기판 처리 장치의 구성]
먼저, 기판 처리 장치(1)의 구성의 일례에 대하여, 도 1을 참조하여 설명한다. 도 1은 일실시 형태에 따른 기판 처리 장치(1)의 일례를 나타내는 단면 모식도이다. 본 실시 형태에 따른 기판 처리 장치(1)는 용량 결합형의 평행 평판 기판 처리 장치이며, 대략 원통 형상의 처리 용기(10)를 가지고 있다. 처리 용기(10)의 내면에는 알루마이트 처리(양극 산화 처리)가 실시되어 있다. 처리 용기(10)의 내부는 플라즈마에 의해 에칭 처리 또는 성막 처리 등의 플라즈마 처리가 행해지는 처리실로 되어 있다.
스테이지(20)는 기판의 일례인 웨이퍼(W)를 배치한다. 스테이지(20)는 예를 들면 알루미늄(Al) 또는 티탄(Ti), 탄화 규소(SiC) 등으로 형성되어 있다. 스테이지(20)는 하부 전극으로서도 기능한다.
스테이지(20)의 상측에는 웨이퍼(W)를 정전 흡착하기 위한 정전 척(22)이 마련되어 있다. 정전 척(22)은 유전체의 기재(24)의 사이에 흡착 전극(23)을 개재한 구조로 되어 있다. 흡착 전극(23)에는 스위치(37)를 개재하여 전원(36)이 접속되어 있다. 전원(36)으로부터 흡착 전극(23)에 직류 전압(이하, 'HV 전압'이라고도 함)이 인가되면, 쿨롱력에 의해 웨이퍼(W)가 정전 척(22)에 흡착된다.
정전 척(22)의 외주측의 상부에는, 웨이퍼(W)의 외연부를 둘러싸도록 원환 형상의 엣지 링(25)('포커스 링'이라고도 함)이 배치된다. 엣지 링(25)은 예를 들면 실리콘으로 형성되고, 플라즈마를 웨이퍼(W)의 표면을 향해 수속하여, 플라즈마 처리의 효율을 향상시키도록 기능한다.
스테이지(20)는 지지체(21)에 의해 지지되고, 이에 의해, 스테이지(20)는 처리 용기(10)의 저부에 유지된다. 지지체(21)의 내부에는 냉매 유로가 형성되어도 된다. 또한, 전열 가스를 웨이퍼(W)의 이면에 공급해도 된다. 냉매를 냉매 유로에 순환시켜, 전열 가스를 웨이퍼(W)의 이면에 공급함으로써, 웨이퍼(W)의 온도를 제어한다.
스테이지(20)에는, 제 1 고주파 전원(32)으로부터, 정해진 주파수의 플라즈마 생성용의 고주파 전력(HF)이 인가된다. 또한 스테이지(20)에는, 제 2 고주파 전원(34)으로부터, 플라즈마 생성용의 고주파 전력(HF)의 주파수보다 낮은 주파수의 바이어스 전압 발생용의 고주파 전력(LF)이 인가된다. 제 1 고주파 전원(32)은 제 1 정합기(33)를 개재하여 스테이지(20)에 전기적으로 접속된다. 제 2 고주파 전원(34)은 제 2 정합기(35)를 개재하여 스테이지(20)에 전기적으로 접속된다. 제 1 고주파 전원(32)은 예를 들면 100 MHz의 고주파 전력(HF)을 스테이지(20)에 인가한다. 제 2 고주파 전원(34)은 예를 들면 13.56 MHz의 고주파 전력(LF)을 스테이지(20)에 인가한다.
제 1 정합기(33)는 제 1 고주파 전원(32)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시킨다. 제 2 정합기(35)는 제 2 고주파 전원(34)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시킨다. 또한 본 실시 형태에서는, 제 1 고주파 전력을 스테이지(20)에 인가하지만, 가스 샤워 헤드(40)에 인가해도 된다.
가스 샤워 헤드(40)는, 그 외연부를 피복하는 실드 링(11)을 개재하여 처리 용기(10)의 천장부의 개구를 폐색하도록 장착되어 있다. 가스 샤워 헤드(40)는 접지되어 있다. 가스 샤워 헤드(40)는 실리콘에 의해 형성되어도 된다. 가스 샤워 헤드(40)는 스테이지(20)(하부 전극)에 대향하는 대향 전극(상부 전극)으로서도 기능한다.
가스 샤워 헤드(40)에는 가스를 도입하는 가스 도입구(41)가 형성되어 있다. 가스 샤워 헤드(40)의 내부에는 가스를 확산하기 위한 확산실(42)이 마련되어 있다. 가스 공급원(50)으로부터 출력된 가스는, 가스 도입구(41)를 거쳐 확산실(42)로 공급되고, 확산되어 다수의 가스 공급홀(43)로부터 처리 용기(10)의 내부로 도입된다.
처리 용기(10)의 저면에는 배기구(60)가 형성되어 있고, 배기구(60)에 접속된 배기 장치(65)에 의해 처리 용기(10) 내가 배기된다. 이에 의해, 처리 용기(10) 내를 정해진 진공도로 유지할 수 있다. 처리 용기(10)의 측벽에는 게이트 밸브(G)가 마련되어 있다. 게이트 밸브(G)는 처리 용기(10)로부터 웨이퍼(W)의 반입 및 반출을 행할 시에 개폐한다.
기판 처리 장치(1)에는 장치 전체의 동작을 제어하는 제어부(100)가 마련되어 있다. 제어부(100)는 CPU(Central Processing Unit)(105), ROM(Read Only Memory)(110)및 RAM(Random Access Memory)(115)을 가지고 있다. CPU(105)는 RAM(115) 등의 기억 영역에 저장된 레시피에 따라, 에칭 등의 원하는 처리를 실행한다. 레시피에는 프로세스 조건에 대한 장치의 제어 정보인 프로세스 시간, 압력(가스의 배기), 고주파 전력 및 전압, 각종 가스 유량, 처리 용기 내 온도(상부 전극 온도, 처리 용기의 측벽 온도, 웨이퍼(W) 온도, 정전 척 온도 등), 냉매의 온도 등이 기재되어 있다. 또한, 이들 프로그램 또는 처리 조건을 나타내는 레시피는 하드 디스크 또는 반도체 메모리에 기억되어도 된다. 또한, 레시피는 CD-ROM, DVD 등의 가반성의 컴퓨터에 의해 판독 가능한 기억 매체에 수용된 상태로 정해진 위치에 세트되어, 읽어내지도록 해도 된다.
웨이퍼의 반송 시에는 게이트 밸브(G)의 개폐가 제어된다. 웨이퍼(W)가 반입 출구(19)로부터 처리 용기(10)로 반입되면, 웨이퍼(W)는 암으로부터 푸셔 핀(90)으로 전달된다. 푸셔 핀(90)은 예를 들면 3 개 마련되고(도 1에는 2 개만 표시), 스테이지(20)를 관통하여, 웨이퍼(W)를 지지한다.
푸셔 핀(90)은 핀 드라이버(82)의 구동에 의해 상하 이동한다. 푸셔 핀(90)이 하강하여, 웨이퍼(W)가 스테이지(20)에 배치되면, 전원(36)으로부터 흡착 전극(23)에 HV 전압이 인가되어, 웨이퍼(W)가 정전 척(22)에 흡착되고, 유지된다.
가스 공급원(50)으로부터 처리 용기(10) 내로 처리 가스가 공급된다. 제 1 고주파 전원(32)으로부터 스테이지(20)에 제 1 고주파 전력이 인가되고, 제 2 고주파 전원(34)으로부터 스테이지(20)에 제 2 고주파 전력이 인가된다. 이에 의해, 웨이퍼(W)의 상방에 생성된 플라즈마의 작용과 이온의 인입에 의해 웨이퍼(W)에 정해진 플라즈마 처리가 실시된다.
플라즈마 처리 후, 전원(36)으로부터 흡착 전극(23)에 정해진 HV 전압이 인가되고, 웨이퍼(W)의 전하가 제전된다. 이에 의해, 웨이퍼(W)는, 정전 척(22)으로부터 탈리(脫離)되어, 게이트 밸브(G)로부터 처리 용기(10)의 외부로 반출된다. 다음의 웨이퍼(W)의 반입, 플라즈마 처리 및 반출도 마찬가지로 행해진다.
[웨이퍼 및 상부 전극 간의 방전]
웨이퍼(W) 및 상부 전극 간의 방전에 대하여, 도 2를 참조하여 설명한다. 도 2의 (a)는 웨이퍼(W) 및 상부 전극 간의 방전의 모식도를 나타내고, 도 2의 (b)는 웨이퍼(W) 및 상부 전극 간의 등가 회로를 나타낸다.
정전 척(22)의 표층이 플라즈마 등에 의해 변질되면, 정전 척(22)의 표면에는 서서히 잔류 전하가 축적되고, 이에 따라 웨이퍼(W)가 대전된다. 이에 의해, 웨이퍼(W)의 잔류 흡착(도 2의 (b)의 웨이퍼 전하량(q))이 발생하고, 웨이퍼(W)를 탈리할 시에 웨이퍼(W)의 잔류 전하에 대한 제전이 불충분한 경우에는, 푸셔 핀(90)에 의해 웨이퍼(W)에 깨짐 등의 손상을 일으킨다.
따라서 본 실시 형태에서는, 웨이퍼(W)의 제전 시퀀스와 함께, 웨이퍼(W)의 전하량(대전량)을 조정함으로써 정전 척(22)의 표면의 잔류 전하를 캔슬하는 처리(이하, '탈리 시퀀스'라고도 함)를 행한다. 이에 의해, 웨이퍼(W)를 정전 척으로부터 탈리시킬 때에 웨이퍼(W)에 손상을 일으키는 것을 회피한다.
구체적으로, 탈리 시퀀스에서는, 도 2의 (a)에 나타내는 바와 같이, 먼저, 웨이퍼(W) 및 상부 전극(가스 샤워 헤드(40)) 사이에 가스를 충전해 둔다. 가스를 충전시킨 상태에서 전원(36)으로부터 흡착 전극(23)에 HV 전압을 인가하면, 웨이퍼(W)에 전압이 걸린다. 상부 전극은 그라운드에 접속되어 있기 때문에, 웨이퍼에 전압을 걸면 웨이퍼와 상부 전극 사이에 전위차가 발생한다. 흡착 전극(23)에 인가하는 HV 전압을 높여가면, 파셴의 법칙에 따라, 처리 용기(10) 내의 압력에 의해 전위차가 정해진 임계치를 초과했을 때에 글로 방전이 발생한다. 이에 의해, 상부 전극으로부터 웨이퍼(W)를 향해 전자가 이동한다. 따라서, 글로 방전 개시 후에 HV 전압을 제어함으로써, 웨이퍼(W)에의 전하의 공급 및 웨이퍼(W)로부터의 전하의 방전 중 적어도 하나를 연속적으로 제어할 수 있다. 이에 의해, 웨이퍼(W)의 전하량을 조정함으로써 정전 척(22)의 표면의 잔류 전하를 캔슬할 수 있다.
도 2의 (b)의 등가 회로에 나타내는 바와 같이, 전원(36)으로부터 흡착 전극(23)에 인가하는 HV 전압을 V로 나타낸다. 웨이퍼(W)와 상부 전극(그라운드) 사이의 전위차를 웨이퍼 전위(V0)로 나타내고, 웨이퍼와 흡착 전극(23) 사이의 전위차를 V1으로 나타낸다.
또한, 웨이퍼 전하량을 q로 나타낸다. 정전 척(22)의 정전 용량을 C1으로 나타내고, 가스를 충전시킨 웨이퍼 및 상부 전극 사이의 공간의 정전 용량을 C0로 나타낸다. 또한, 웨이퍼(W) 및 상부 전극 사이의 방전 개시 전압을 Vth라 한다.
V = V0 ＋ V1 ··· (a)
q = C0V0 - C1V1 ··· (b)
(a)식 및 (b)식으로부터 (c)식이 도출된다.
V0 = (C1V - q) / (C0 ＋ C1) ··· (c)
(c)식으로부터, HV 전압의 V를 높이면, 웨이퍼 전위(V0)는 상승하고, HV 전압의 V를 낮추면, 웨이퍼 전위(V0)는 하강한다. 그러나, 웨이퍼 전위(V0)가 방전 개시 전압에 도달하면, 웨이퍼(W) 및 상부 전극 사이에 있어서 방전이 발생하여, 웨이퍼(W) 및 상부 전극 사이에서의 전자의 이동이 시작된다. 그 후에도 HV 전압을 높여가면, 전자가 상부 전극으로부터 웨이퍼(W)측으로 이동하여, 웨이퍼 전하량(q)이 증가한다. 이에 의해, 웨이퍼(W)에의 급전을 행할 수 있다.
[잔류 전하가 존재하지 않을 때의 웨이퍼 전하량의 조정]
정전 척(22)에 잔류 전하가 존재하지 않을 때의 웨이퍼 전하량의 조정에 대하여, 도 3을 참조하여 설명한다. 도 3은 일실시 형태에 따른 HV 전압의 제어와 웨이퍼 전하량의 조정의 일례를 나타내는 도이다. 도 3의 (a)는 전원(36)으로부터 공급되는 HV 전압에 대한 웨이퍼 전하량을 나타내고, 도 3의 (b)는 HV 전압에 대한 웨이퍼 전위를 나타낸다.
정전 척(22)에 잔류 전하가 존재하지 않을 때, 도 3의 (a)에 나타내는 웨이퍼 전하량이 '0'의 상태에서 도 3의 하측에 나타내는 (1)과 같이 HV 전압을 높여가면, 도 3의 (b)에 나타내는 바와 같이 웨이퍼 전위가 단조롭게 높아진다. 이 후, 도 3의 (2)에 나타내는 타이밍에 웨이퍼 전위가 방전 개시 전압에 도달하고, DC 방전이 개시되면 웨이퍼 전위의 상승은 정지된다. 이하에서는, 도 3의 (2)에 나타내는 방전 개시 전압을 Vth라 표기한다.
DC 방전이 발생하고, 웨이퍼 전위는 방전 개시 전압(Vth)으로 일정해져, HV 전압에 따라 웨이퍼에의 방전 또는 급전이 행해진다. 도 3의 (3)에 나타내는 바와 같이 HV 전압을 적당한 값으로 제어함으로써, 도 3의 (a)의 화살표로 나타내는 바와 같이 HV 전압에 따라 웨이퍼 전하량을 연속적으로 조정할 수 있다. 또한, 웨이퍼 전하량이 음의 값을 가질 때에도, 마찬가지로 HV 전압에 따라 웨이퍼 전하량을 연속적으로 조정할 수 있다.
[잔류 전하가 존재할 때의 웨이퍼 전하량의 조정]
이어서, 정전 척(22)에 잔류 전하가 존재할 때의 웨이퍼 전하량의 조정에 대하여, 도 4를 참조하여 설명한다. 도 4는 일실시 형태에 따른 웨이퍼의 대전(잔류 전하량)의 양음과 웨이퍼 전하량의 조정의 일례를 나타내는 도이다. 도 4의 (a) 및 (b)는 정전 척(22)에 존재하는 잔류 전하에 의해 웨이퍼(W)가 음으로 대전(-5μC)한 경우의 HV 전압에 대한 웨이퍼 전하량 및 웨이퍼 전위를 나타낸다. 도 4의 (c) 및 (d)는 정전 척(22)에 존재하는 잔류 전하에 의해 웨이퍼(W)가 양으로 대전(5μC)한 경우의 HV 전압에 대한 웨이퍼 전하량 및 웨이퍼 전위를 나타낸다.
웨이퍼(W)가 음으로 대전(-5μC)되어 있는 경우, 도 4의 (a)의 화살표에 나타내는 바와 같이, HV 전압을 글로 방전이 개시되는 방전 개시 전압(Vth)으로부터 양의 방향으로 제어하면 전하 중화점(P)에 도달한다. 본 명세서에서 '전하 중화점'이란, 웨이퍼 전하량이 0이 되는 점, 즉, HV 전압을 제어함으로써 웨이퍼에의 방전 및 급전 중 적어도 하나에 의해 웨이퍼 전하량을 조정하고, 정전 척(22)의 잔류 전하를 캔슬하는 점이다.
웨이퍼(W)에 잔류 흡착이 발생하는 경우, 정전 척(22)의 표면에 전하가 잔류하고 있는 상태이다. 그 결과, 정전 척(22) 상의 웨이퍼(W)는 정전 척(22)의 잔류 전하와 양음이 반대인 전하를 가지는 상태가 된다. 본 실시 형태에서는, HV 전압을 제어함으로써, 웨이퍼가 가지는 전하량이 0이 되도록 조정한다.
웨이퍼(W)의 잔류 전하량이 음인 경우, HV 전압을 양의 방향으로 제어한다. 예를 들면, 도 4의 (a)에서는, 웨이퍼(W)가 -5μC 대전되어 있기 때문에, HV 전압을 양의 방향으로 제어한다. 그러면, 상부 전극으로부터 웨이퍼(W)로 전자가 공급되어, 약 700 V의 HV 전압을 흡착 전극(23)에 인가했을 때에 웨이퍼 전하량이 0이 되어, 정전 척(22)의 잔류 전하가 캔슬된 상태가 된다.
반대로 웨이퍼(W)의 잔류 전하량이 양인 경우, HV 전압을 음의 방향으로 제어한다. 예를 들면, 도 4의 (c)에서는, 웨이퍼(W)가 5 μC 대전되어 있기 때문에, HV 전압을 음의 방향으로 제어한다. 그러면, 웨이퍼(W)로부터 상부 전극으로 전자가 방출되어, 약 -700 V의 HV 전압을 흡착 전극(23)에 인가했을 때에 웨이퍼 전하량이 0이 되어, 정전 척(22)의 잔류 전하가 캔슬된 상태가 된다.
이상, HV 전압(V)을 플러스 또는 마이너스로 서서히 바꾸어 가면 전하 중화점에 도달할 수 있다. 이러한 HV 전압의 제어에 의한 웨이퍼 전하량의 조정에 의해, 웨이퍼(W)의 잔류 흡착을 회피할 수 있다. 또한 도 4에서는, 일례로서, 웨이퍼(W) 및 상부 전극 사이의 공간의 정전 용량(C0)을 100[pF]로 하고, 정전 척(22)의 정전 용량(C1)을 10[nF]로 하고, 방전 개시 전압(Vth)을 500[V]로 설정하여 시뮬레이션을 행했다.
HV 전압(V)을 플러스 또는 마이너스로 사이클릭으로 바꾸어 가는 제어의 일례를 도 5에 나타낸다. 도 5는 HV 전압(V)을 플러스 또는 마이너스로 제어했을 때의 웨이퍼 전하량의 일례를 나타낸 도이다.
(A)에서는, 웨이퍼 전하량이 0의 상태에서 HV 전압을 양의 방향으로 제어하고, HV 전압을 상승시킨다.
(B)에서는, 웨이퍼 전위가 양의 방전 개시 전압(Vth)에 도달하여 방전이 시작되고, 상부 전극으로부터 웨이퍼(W)에 음의 전하(전자)가 공급되어, 웨이퍼 전하량(여기서는 음의 전하량)이 증가한다.
(C)에서는, HV 전압(V)을 낮춘다. HV 전압(V)을 낮추면 웨이퍼 전위가 낮아지기 때문에, 방전은 일어나지 않는다.
(D)에서는, 웨이퍼 전위가 음의 방전 개시 전압(-Vth)에 도달하여 방전이 시작되고, 웨이퍼(W)로부터 상부 전극에 음의 전하(전자)가 방출된다.
(E)에서는, HV 전압(V)을 높인다. HV 전압(V)을 높이면 웨이퍼 전위가 높아지기 때문에, 방전은 일어나지 않는다.
(F)에서는, 웨이퍼 전위가 양의 방전 개시 전압(Vth)에 도달하여 방전이 시작되어, 상부 전극으로부터 웨이퍼(W)에 음의 전하(전자)가 공급된다.
[방전 개시 전압]
이어서, 방전 개시 전압(Vth)에 대하여, 도 6을 참조하여 설명한다. 도 6은 일실시 형태에 따른 처리 용기(10) 내의 압력에 대한 방전 전압의 일례를 나타내는 도이다. 도 6은 HV 전압의 제어에 사용하는 '방전 개시 전압(Vth)'의 적정값을 사전에 취득하기 위한 실험 결과의 일례를 나타낸다. 도 6의 횡축은 처리 용기(10) 내의 압력이며, 종축은 방전 전압이다. 도 6의 실험 결과로부터, 실제로 처리 용기(10) 내에 어느 정도의 유량의 가스를 공급하고, 처리 용기(10) 내의 압력을 어느 정도로 제어하면 파셴의 법칙에 기초하여 방전하기 쉬운, 즉, 방전 개시 전압(Vth)을 낮게 할 수 있는지에 대하여 추정할 수 있다. 이 실험 결과에 따르면, 200 ~ 800 mTorr의 범위에서 양측 및 음측 모두 방전 전압이 낮은 것을 알 수 있었다. 즉, 처리 용기(10) 내의 압력이 200 ~ 800 mTorr의 범위 내가 되도록 가스를 공급함으로써, 방전 개시 전압(Vth)이 낮아져, 웨이퍼 전하량의 조정을 하기 쉬워지는 것을 알 수 있었다.
[제전 시퀀스 / 탈리 시퀀스]
본 실시 형태에 따른 제전 방법은, 이상으로 설명한 HV 전압의 제어에 의한 웨이퍼 전하량의 조정하는 탈리 시퀀스를 포함한다. 본 실시 형태에 따른 제전 방법에 대하여, 도 7 및 도 8을 참조하여 제전 시퀀스 및 탈리 시퀀스의 개략을 설명한다. 도 7은 일실시 형태에 따른 제전 시퀀스 및 탈리 시퀀스의 일례를 나타내는 타이밍 차트이다. 도 8은 일실시 형태에 따른 웨이퍼 처리 후의 제전 시퀀스 및 탈리 시퀀스의 실행 사이클의 일례를 나타내는 도이다.
도 7에 나타내는 바와 같이, 탈리 시퀀스는, 웨이퍼 처리 후의 제전 시퀀스의 후로서, 웨이퍼(W)를 정전 척(22)으로부터 탈리시키기 위하여 푸셔 핀(90)을 상승시키기 직전에 실행된다. 도 7에 나타내는 바와 같이, 제전 시퀀스에서는, HV 전압을 오프로 하여 웨이퍼(W)의 정전 척(22)에의 정전 흡착을 해제한다. 제전 시퀀스에서는, HV 전압을 오프한 후에, 불활성 가스를 처리 용기(10) 내로 공급하면서, 웨이퍼(W)의 처리 시에 인가한 HV 전압과 양음이 반대이고 크기가 동일한 HV 전압을 인가해도 된다.
이 후, 탈리 시퀀스가 개시되면, 처리 용기(10) 내의 압력이 200 ~ 800 mTorr의 범위에서 미리 설정한 값이 되도록, 정해진 가스(불활성 가스 등)를 처리 용기(10) 내로 공급한다. 이에 의해, HV 전압의 제어에 있어서의 방전 개시 전압(Vth)을 적정값으로 할 수 있다.
탈리 시퀀스에서는, 제전 시퀀스 후에도 정전 척(22)의 표면의 잔류 전하에 의해 웨이퍼(W)가 양 또는 음으로 대전하고 있음으로써 발생하고 있는 웨이퍼(W)의 잔류 흡착 상태를, HV 전압을 제어하여 웨이퍼 전하량을 조정함으로써 회피한다. HV 전압을 V라 하면, 웨이퍼 전하량의 조정에서 제어하는 HV 전압은, 이하의 (d)식으로 나타내진다.
q = C1V - (C0 ＋ C1) Vth ··· (d)
(d)식으로부터 (e)식이 도출된다.
[수 1]
Figure pat00001
도 4에 나타낸 바와 같이, 웨이퍼 전하량의 조정은, 웨이퍼(W)가 음으로 대전되어 있는 경우, HV 전압을 양의 방향으로 제어하면 전하 중화점(P)에 도달한다. 웨이퍼(W)가 양으로 대전되어 있는 경우, HV 전압을 음의 방향으로 제어하면 전하 중화점(P)에 도달한다. 전하 중화점(P)에서는, 정전 척(22)의 표면의 잔류 전하를 캔슬하여, 웨이퍼 전하량이 0이 되어 있는 상태이다. HV 전압을 전하 중화점(P)으로 제어하는 것에 의해, 웨이퍼(W)의 전하량을 0으로 함으로써, 웨이퍼(W)의 탈리 시에 웨이퍼(W)가 손상되는 것을 회피할 수 있다.
또한 탈리 시퀀스에서는, HV 전압을 전하 중화점(P)으로 제어하는 것에 한정되지 않는다. 방전 개시 후에 웨이퍼(W)의 전하량이 0이 되는 또는 0에 근접하는 전하 중화 영역에 달할 때까지 HV 전압의 절대값을 서서히 인가해도 된다. 전하 중화 영역은, 전하 중화점(P)의 전압에 대하여 정해진 범위 내여도 된다.
예를 들면, 흡착 전극(23)과 웨이퍼(W) 사이의 정전 용량(C1)이 10[nF]인 경우, HV 전압을 타겟이 되는 전하 중화점의 전압의 ±25[V] 이내를 전하 중화 영역으로 해도 된다. 이에 의하면, 웨이퍼(W)를 실제로 흡착했을 때에, 정전 척(22)의 잔류 전하량을 웨이퍼 전하량의 1[%] 이내로 할 수 있다. 또한 도 7의 탈리 시퀀스에서는, HV 전압을 서서히 전하 중화점(P)으로 제어해도 된다.
도 8에 나타내는 바와 같이, 기판 처리 장치(1)에서 웨이퍼(W)를 처리하는 처리 사이클에서는, 먼저, 웨이퍼(W)를 기판 처리 장치(1)로 반입한다(단계(S1)). 이어서, 전원(36)으로부터 HV 전압을 흡착 전극(23)에 인가하여, 웨이퍼(W)를 정전 척(22)에 정전 흡착시킨다(단계(S2)). 이어서, 제 1 고주파 전력 및 제 2 고주파 전력을 스테이지(20)에 인가하고, 가스 공급원(50)으로부터 공급된 프로세스 가스를 플라즈마화시켜, 웨이퍼(W)에 에칭 등의 플라즈마 처리를 행한다(단계(S3)).
이어서, 푸셔 핀(90)을 상하 이동시켜 웨이퍼(W)를 진동시키고, 그 때에 흡착 전극(23)에 흐르는 유도 전류(i3(t))를 측정하여, 유도 전류(i3(t))로부터 웨이퍼(W)의 잔류 전하량(Q)를 산출하고, 잔류 전하량(Q)으로부터 중화점에 달하는 HV 전압을 산출한다(단계(S4)). 이하, 잔류 전하량(Q)으로부터 중화점에 달하는 HV 전압을 '목표 HV 전압'이라고도 한다. 유도 전류(i3(t))의 측정 타이밍은, 웨이퍼(W)의 플라즈마 처리의 종료 후로서, 제전 시퀀스를 실행하기 전이면 된다.
전회의 웨이퍼 처리 후에 푸셔 핀(90)을 상승시켰을 때에 발생한 토크의 측정값이 미리 정해진 제 1 임계치(Tth1) 이하인 경우, 통상의 제전 시퀀스를 실행한다(단계(S5)). 한편, 전회의 웨이퍼 처리 후에 푸셔 핀(90)을 상승시켰을 때에 발생한 토크의 측정값이 제 1 임계치(Tth1)보다 큰 경우, 통상의 제전 시퀀스에서는 웨이퍼(W)가 파손될 우려가 있다고 판정한다. 그리고 이 경우, 본 실시 형태에 따른 제전 시퀀스 및 탈리 시퀀스를 실행한다(단계(S6)).
단계(S5)의 통상의 제전 시퀀스는, HV 전압을 오프로 하여 웨이퍼(W)의 정전 척(22)에의 흡착을 해제한다. 탈리 시퀀스에서는, 불활성 가스를 처리 용기(10) 내에 공급하면서, 웨이퍼(W)의 처리 시에 인가한 HV 전압과 양음이 반대이고 크기가 동일한 HV 전압을 인가해도 된다. 단계(S6)의 본 실시 형태에 따른 제전 시퀀스 및 탈리 시퀀스의 상세는, 도 9를 참조하여 후술한다.
이어서, 단계(S5) 또는 단계(S6)의 처리 후, 푸셔 핀(90)을 상승시켜, 웨이퍼(W)를 탈리한다(단계(S7)). 이 때, 푸셔 핀(90)을 상승시킬 때에 발생한 토크를 측정한다. 제어부(100)는 측정한 토크의 로그 정보를 취득하고, 그 최대값이 어떻게 변화하는지를 모니터하여, 단계(S5) 또는 단계(S6) 중 어느 처리를 행할지에 대한 다음의 판정 처리에 사용한다. 이어서, 웨이퍼(W)를 반출하고(단계(S8)), 다음의 웨이퍼(W)를 반입한다(단계(S1)).
이상의 실행 사이클에 의해 행해지는, 웨이퍼(W)마다 계측한 유도 전류(i3(t))를 이용한 제전 시퀀스 및 탈리 시퀀스(단계(S6))에 대하여, 도 9를 참조하여 더 상세하게 설명한다. 도 9의 처리는 주로 제어부(100)에 의해 제어된다.
[제전 방법(제전 시퀀스 및 탈리 시퀀스)]
도 9는 일실시 형태에 따른 제전 방법(제전 시퀀스 및 탈리 시퀀스)을 포함하는 웨이퍼 처리의 일례를 나타내는 순서도이다. 본 처리는 제어부(100)의 CPU(105)에 의해 제어된다. 본 처리는 푸셔 핀(90)을 상승시켰을 때에 발생한 토크의 측정값이 제 1 임계치(Tth1)보다 큰 경우에 개시된다. 단, 이에 한정되지 않고, 웨이퍼의 제전 시에 모든 웨이퍼(W)에 대하여 본 처리를 행해도 된다. 이 경우, 모든 웨이퍼에 대하여, 도 8의 단계(S6)가 실행되고, 단계(S5)는 실행되지 않는다.
우선, CPU(105)는 웨이퍼(W)를 기판 처리 장치(1)에 반입한다(단계(S11)). 그리고, CPU(105)는 푸셔 핀(90)을 하강시키고, 전원(36)으로부터 정해진 HV 전압을 흡착 전극(23)에 인가하여(HV 온), 웨이퍼(W)를 정전 척(22)에 정전 흡착시킨다(단계(S11)). 이어서, CPU(105)는 가스 공급원(50)으로부터 프로세스 가스를 공급하여, 제 1 고주파 전력 및 제 2 고주파 전력을 스테이지(20)에 인가하고(RF 온), 가스를 여기시켜 플라즈마 착화시킨다(단계(S12)).
이어서, CPU(105)는 웨이퍼(W)에 에칭 등의 플라즈마 처리를 개시하여(단계(S13)), 정해진 플라즈마 처리를 행한 후, 프로세스를 종료한다(단계(S14)). 이어서, CPU(105)는 흡착 전극(23)에의 직류 전압 HV의 인가를 정지(HV 오프)한다(단계(S15)).
이어서, CPU(105)는 푸셔 핀(90)을 0.5 mm 정도 상하 이동시켜, 웨이퍼(W)를 진동시킨다(단계(S16)). 이에 의해, 흡착 전극에 유도 전류(i3(t))가 발생한다. 이어서, CPU(105)는 유도 전류(i3(t))를 위상 검파기(80)에 입력하여, 위상 검파기(80)로부터 유도 전류(I3)를 출력시킨다(단계(S17)).
이어서, CPU(105)는 후술하는 (17)식을 이용하여, 유도 전류(I3)로부터 웨이퍼(W)의 잔류 전하량(Q)을 산출한다(단계(S18)). 이어서, CPU(105)는 산출한 잔류 전하량(Q)으로부터 전하 중화점에 도달하기 위한 목표 HV 전압을 산출한다(단계(S19)).
이어서, CPU(105)는 정해진 가스를 처리 용기(10) 내에 공급하고, 처리 용기(10) 내의 압력을 예를 들면 200 mTorr ~ 800 mTorr의 범위 내의 미리 설정한 압력으로 조정하여, 방전을 발생시킨다(단계(S20)). 이어서, CPU(105)는 전하 중화 영역에 달하는 목표 HV 전압을 흡착 전극(23)에 인가하여, 웨이퍼 전하량을 조정한다(단계(S21)). 단, 잔류 전하량(Q)이 음인 경우, 목표 HV 전압이 될 때까지 HV 전압을 양의 방향으로 서서히 상승시켜도 된다. 또한, 잔류 전하량(Q)이 양인 경우, 목표 HV 전압이 될 때까지 HV 전압을 음의 방향으로 서서히 하강시켜도 된다. 이에 의해, HV 전압을 제어함으로써, 웨이퍼(W)의 잔류 전하가 캔슬되는 전하 중화점(P)에 도달할 수 있다.
이어서, CPU(105)는 푸셔 핀(90)을 상승시켜, 웨이퍼(W)를 탈리시킨다(단계(S22)). 이어서, CPU(105)는 웨이퍼(W)를 처리 용기(10)으로부터 반출하고(단계(S2)3), 본 처리를 종료한다.
이상으로 설명한 바와 같이, 본 실시 형태에 따른 탈리 시퀀스를 포함하는 제전 방법에 의하면, 웨이퍼 전하량을 0 또는 0에 근접하는 전하 중화 영역으로 HV 전압을 제어함으로써, 정전 척(22)의 잔류 전하를 캔슬하여, 웨이퍼(W)를 파손하지 않고 탈리시킬 수 있다.
[잔류 전하량(Q)의 측정 방법]
마지막으로, 잔류 전하량(Q)의 측정 방법의 일례에 대하여, 도 10 및 도 11을 참조하여 설명한다. 도 10은 일실시 형태에 따른 웨이퍼의 변위에 의해 발생하는 유도 전류의 일례를 나타내는 도이다. 도 11은 일실시 형태에 따른 잔류 전하량의 산출에 이용하는 장치 모델의 일례를 나타내는 도이다.
웨이퍼(W)에 대한 플라즈마 처리가 행해진 후, 웨이퍼(W)를 반출할 시, 정전 척(22)의 표면의 잔류 전하의 영향에 의해 웨이퍼(W)에는 전하가 모여 있다. 본 실시 형태에서는, 이 상태로 푸셔 핀(90)을 상하 이동시킨다. 푸셔 핀(90)을 상하 이동시키기 위한 신호(이하, '참조 신호'라고 함)는 제어부(100)에 의해 제어되고, 핀 드라이버(82)에 입력된다. 핀 드라이버(82)가 참조 신호의 입력에 따라 구동함으로써, 푸셔 핀(90)이 이동한다.
후술되는 바와 같이 참조 신호의 진폭은, 거리 환산으로 1 mm 이하이면 되고, 거리 환산으로 0.5 mm 이하이면 보다 바람직하다. 또한, 참조 신호의 주파수는 1 Hz이상 10 Hz 이하인 것이 바람직하다.
푸셔 핀(90)을 움직여, 웨이퍼(W)가 변위하면 유도 전류가 흐른다. 도 10에서는, 선 B는 푸셔 핀(90)의 이동 속도를 나타내고, 선 A는 푸셔 핀(90)의 이동에 따라 흐르는 유도 전류를 나타낸다. 푸셔 핀(90)이 이동 속도 0 mm/sec에서 5 mm/sec로 변화하고, 웨이퍼(W)를 밀어올리기 시작하면, 웨이퍼(W)의 변위에 따른 유도 전류가 흐르기 시작하여, 최대 약 -1.0[μA] 정도의 유도 전류가 흐른다. 이 때, 마이너스의 유도 전류가 흐를지 또는 플러스의 유도 전류가 흐를지는, 웨이퍼(W)에 모인 전하의 양음에 따른다.
이 때, 유도 전류는 웨이퍼(W)에 대향하고 있는 모든 전극에 흐른다. 즉, 유도 전류는 흡착 전극(23), 상부 전극, 처리 용기(10)의 내벽에 흐른다. 도 10은 흡착 전극(23)에 발생하는 유도 전류를 계측한 것이다. 본 실시 형태에서는, 흡착 전극(23)에 접속하는 전류계(46)를 마련하여, 전류계(46)에 의해 유도 전류를 측정한다.
또한 도 10의 예에서는, 푸셔 핀(90)의 이동 거리는 약 0.5 mm이다. 즉, 푸셔 핀(90)의 상하 이동에 의해, 웨이퍼(W)는 약 0.5 mm 정도 변위한다. 도 11의 모델의 좌측은, 웨이퍼(W)가 스테이지(20)에 배치되어 있는 상태를 나타내고, 모델의 우측은, 웨이퍼(W)가 푸셔 핀(90)에 의해 스테이지(20)로부터 약 0.5 mm 정도 조금 들어올려져 있는 상태를 나타낸다. 웨이퍼(W)는 완전하게 정전 척(22)으로부터 멀어지지 않고, 일부는 잔류 흡착에 의해 정전 척(22)에 흡착된 상태에서, 푸셔 핀(90)으로 밀어올려져, 약간 상승한다.
[위상 검파법]
유도 전류와 리크 전류는 위상이 90˚ 어긋난다. 따라서, 위상 검파기(80)는 유도 전류의 직류 전류를 리크 전류와 분리하여 출력한다. 켈빈법에 따른 금속 전극의 전위 측정에서는, 임의의 전위의 전극 간(예를 들면, 콘덴서와 같이 양 전극(쌍극)이 직접 전원과 연결됨)의 계를 대상으로 하고 있다. 이에 대하여, 본 실시 형태에 따른 기판 처리 장치(1)에서는, 웨이퍼(W)는 부유 전극이 되어 있어, 전위를 특정할 수 없는 상태에 있으며, 전위 측정의 조건이 흡착 전극(23)만의 단극으로 되어 있다. 따라서 본 실시 형태에 따른 기판 처리 장치(1)에서는, 흡착 전극(23)(단극)의 전위를, 켈빈법을 이용하여 측정할 수 없다. 따라서 본 실시 형태에서는, 웨이퍼(W)와 정전 척(22)의 물리적 구조로부터 정전 용량(C)을 계산하여, 웨이퍼(W)의 전위(V)와 잔류 전하량(Q)을 연결할 필요가 있다.
도 11의 등가 회로를 사용하여 설명하면, 켈빈법에서는, 도 11의 웨이퍼(W) 및 기재(24)를 내포한 상부 전극(가스 샤워 헤드(40))과 흡착 전극(23)과의 양 전극(쌍극)에 적응되어, 양 전극 간의 전압을 측정하는 것이 가능하다. 그러나, 켈빈법에서는, 웨이퍼(W)와 흡착 전극(23)(단극)의 상태는 측정할 수 없다.
한편 본 실시 형태에 따른 계측 방법에서는, 웨이퍼(W)와 흡착 전극(23)의 상태를 직접 측정할 수 있다. 웨이퍼(W)의 깨짐 또는 튐은, 정전 척(22) 표면의 상태 변화에 따른 웨이퍼(W)의 잔류 흡착을 요인으로 하고 있다. 이 웨이퍼(W)의 깨짐 또는 튐을 방지하는 과제에 대하여, 본 실시 형태에 따른 계측 방법에서는, 웨이퍼를 정전 척(22)으로부터 탈리시키기 전에 웨이퍼(W)의 잔류 전하량(Q)을 산출하고, 산출한 잔류 전하량(Q)으로부터 목표 HV 전압을 산출한다.
본 실시 형태에서는, 위상 검파기(80)로부터 출력된 유도 전류의 직류 전류로부터 잔류 전하량(Q)을 산출하고, 산출한 잔류 전하량(Q)으로부터 목표 HV 전압을 산출한다. 그리고, 탈리 시퀀스 시에 목표 HV 전압을 인가함으로써, 웨이퍼(W)의 깨짐, 웨이퍼(W)의 튐 등이 없는 상태로 웨이퍼를 정전 척(22)으로부터 탈리할 수 있다.
[잔류 전하량의 계측 방법]
이어서, 잔류 전하량(Q)의 산출 방법에 대하여 설명한다. 산출하는 잔류 전하량(Q)은, 도 2에 나타낸 웨이퍼 전하량(q)과 동일하다. 웨이퍼(W)가 대전되어 있는 경우, 웨이퍼(W)가 움직이면 상부 전극 또는 흡착 전극(23)에 유도 전류가 흐른다. 흡착 전극(23)에 흐르는 유도 전류는, 웨이퍼의 전하량과 웨이퍼와 접지 전위 사이의 정전 용량으로 정해진다. 웨이퍼와 접지 전위 사이의 정전 용량은, 정전 척(22)의 구조와 처리 용기(10)의 구조로 정해진다. 따라서, 정전 척(22)의 구조와 처리 용기(10)의 구조가 정해지면, 웨이퍼(W)와 접지 전위 사이의 정전 용량은 계산에 의해 산출할 수 있다. 따라서, 웨이퍼(W)의 전하량은, 웨이퍼와 접지 전위 사이의 정전 용량에 따른 값을 비례 상수로서, 유도 전류에 비례한다.
도 11의 모델에 있어서, 웨이퍼(W)가 움직이면 흡착 전극(23)에 유도 전류가 흐른다. 그 전류량은 전류계(46)에 의해 계측된다. 흡착 전극(23)의 유도 전류(i3(t))가 웨이퍼(W)의 잔류 전하량(Q)에 비례하는 식을 구한다. 또한, 이하의 각 식에 있어서 각 변수에 사용하는 첨자가 '1'인 경우는 상부 전극에 관한 변수를 나타내고, '2인 경우는 웨이퍼에 관한 변수를 나타내고, '3'인 경우는 정전 척에 관한 변수를 나타낸다.
먼저, 웨이퍼(W)의 상하 이동을 시간의 함수로 기술하면, 푸셔 핀(90)에 의한 웨이퍼(W)의 들어올림 거리(h2(t))는, (1)식에 의해 산출된다.
h2(t) = A0 + A1sin(ωt - φ) ··· (1)
여기서, A1은 핀을 진동시켰을 때의 참조 신호의 공간 차원에서의 진폭(핀의 상하 이동의 진폭)이며, A0는 참조 신호의 진폭의 오프셋(오프셋：진폭의 중심값)이며, ω는 각진동수이다.
웨이퍼 및 상부 전극 간의 거리(h1(t))는, (2)식에 의해 산출된다.
h1(t) = Hgap - Hwafer - h2(t) = B0 - A0 - A1sin(ωt - φ) ··· (2)
여기서, Hgap는 상부 전극 표면과 정전 척 표면과의 거리이며, Hwafer는 웨이퍼의 두께이며, B0는 Hgap - Hwafer로 나타내진다.
웨이퍼의 잔류 전하량(Q)이 방전되지 않는 경우, 전하량은 일정해진다. 따라서, 쿨롱의 법칙에 따라 웨이퍼의 잔류 전하량(Q)은 (3)식으로 나타내진다.
Q = c(t)v(t) = const. ··· (3)
여기서, c(t)는 웨이퍼와 그라운드 사이의 정전 용량이며, v(t)는 웨이퍼와 그라운드 사이의 전압이다.
전하는 웨이퍼로만 대전되어 있으므로, 웨이퍼와 그라운드 사이의 전압(v(t))은(4)식에 의해 산출된다.
v(t) = v1(t) = v3(t) ··· (4)
여기서, v1(t)는 웨이퍼 및 상부 전극 간의 전압이며, v3(t)는 웨이퍼와 흡착 전극의 사이의 전압이다.
웨이퍼의 잔류 전하량(Q)은, 상부 전극측으로 유도되는 전하(q1(t))와 흡착 전극측으로 유도되는 전하(q3(t))의 합이 된다. 이 관계를 (5)식에 나타낸다.
Q = q1(t) + q3(t) = q2(t) ··· (5)
q2(t)는, 웨이퍼의 전하를 나타낸다.
웨이퍼와 그라운드 사이의 정전 용량(c(t))은, (6)식에 의해 산출된다.
c(t) = (c1(t)c2(t) + c2(t)C3 + C3c1(t)) / (c2(t) + C3) ··· (6)
c1(t)는 웨이퍼 및 상부 전극 사이의 정전 용량이며, c2(t)는 웨이퍼와 정전 척 표면 사이의 정전 용량이며, C3는 정전 척 표면과 흡착 전극 사이의 유전층으로 채워진 갭의 정전 용량이다.
(3)식 및 (6)식에 따라, 웨이퍼와 그라운드 사이의 전압(v(t))은 (7)식에 따라 산출된다.
v(t) = Q/c(t) = (c2(t) + C3)Q / (c1(t)c2(t) + c2(t)C3 + C3c1(t)) ··· (7)
(5)식과 (7)식으로부터 (8)식이 도출된다.
Q = q1(t) + q3(t) = v(t)(c1(t)c2(t) + c2(t)C3 + C3c1(t)) / (c2(t) + C3) ··· (8)
각 부재 간 등의 정전 용량은 (9)식 ~ (13)식으로 나타내진다.
c1(t) = ε0 × Swafer / h1(t) ··· (9)
c1(t)는 웨이퍼 및 상부 전극 사이의 정전 용량이며, ε0은 진공의 비유전률이며, Swafer는 웨이퍼 표면의 면적이며, h1(t)는 웨이퍼 및 상부 전극 간의 거리이다.
c2(t) = ε0 × Swafer / h2(t) ··· (10)
c2(t)는 웨이퍼와 정전 척 표면 사이의 정전 용량이며, h2(t)는 웨이퍼와 정전 척 표면 사이의 거리이다.
C3 = εESC × ε0 × Swafer / hESC ··· (11)
C3는 정전 척 표면과 흡착 전극 사이의 유전층으로 채워진 갭의 정전 용량이며, εESC는 정전 척의 재료의 비유전률이며, hESC는 정전 척 표면과 흡착 전극 사이의 거리이다.
c23(t) = εESC × ε0 × Swafer / (εESC × h2(t) + hESC) ··· (12)
c23(t)는 웨이퍼와 흡착 전극 사이의 정전 용량이며, h2(t)는 웨이퍼의 들어올림 거리이다.
c(t) = ε0 × Swafer / h1(t) + εESC × ε0 × Swafer / (εESC × h2(t) + hESC) ··· (13)
c(t)는 웨이퍼와 그라운드 사이의 정전 용량이다.
(2)식, (7)식, (9)식, (11)식을 이용하여, (8)식을 전개하면, 흡착 전극측으로 유도되는 전하(q3(t))를 구하는 (14)식이 도출된다.
q3(t) = v(t) × (c1(t)c2(t) + c2(t) C3 + C3c1(t)) / (c2(t) + C3) - q1(t)
= v(t) × c2(t)C3 / (c2(t) + C3)
= c2(t) C3Q / (c1(t) c2(t) + c2(t) C3 + C3c1(t))
= Qh1(t) / (ε0 × Swafer / C3 + h1(t) + h2(t))
= Qh1(t) / (hESC / εESC + h1(t) + h2(t))
= Q(B0 - A0 - A1sin(ωt-φ)) / (hESC / εESC + B0)
= Q(B0 - A0) / (hESC / εESC + B0) - QA1 × sin(ωt - φ) / (hESC / εESC + B0)
= Q0 - A × sin(ωt - φ) ··· (14)
단, Q0 = Q(B0 - A0) / (hESC / εESC + B0), A = QA1 / (hESC / εESC + B0)이다.
(14)식을 이용하여, 흡착 전극의 유도 전류(i3(t))는, 전류의 정의로부터 흡착 전극측으로 유도되는 전하(q3(t))를 미분하는 (15)식에 의해 산출할 수 있다.
i3(t) = dq3(t) / dt = d / dt(Q0 - Asin(ωt - φ)) = -Aωcos(ωt - φ) ··· (15)
그 결과, 흡착 전극의 유도 전류(I3)는, (16)식에 의해 산출된다.
I3 = Aω = QA1ω / (hESC / εESC + B0) ··· (16)
흡착 전극의 유도 전류(i3(t))가 위상 검파기(80)에 입력되고, 유도 전류(I3)가, 위상 검파기(80)로부터 출력되면, 제어부(100)는 위상 검파기(80)로부터 유도 전류(I3)로부터 식(17)을 이용하여 웨이퍼(W)의 잔류 전하량(Q)을 산출한다.
Q = [(hESC / εESC + B0) / A1ω] × I3 ··· (17)
이상의 방법에 의해 잔류 전하량(Q)을 산출할 수 있다.
단, 잔류 전하량(Q)의 계산 방법은 이에 한정되지 않고, 다른 방법을 이용해도 된다. 또한, 잔류 전하량(Q)을 산출하지 않고, 탈리 시퀀스에 있어서, CPU(105)는 HV 전압의 양음의 제어 방향을 트라이 앤드 에러에 의한 방법으로 정해도 된다.
예를 들면, 웨이퍼 전하량을 모니터하고, HV 전압의 제어 방향과 모니터값과의 관계로부터, 중화점이 양의 방향 또는 음의 방향 중 어느 일방인지를 판단해도 된다. 예를 들면, HV 전압을 양의 방향으로 제어했을 때에 토크가 계속 상승한다면, 음의 방향으로 다시 제어한다고 하는 것과 같이, 트라이 앤드 에러에 의한 HV 전압의 제어도 가능하다.
또한, 도 2의 (b)에 나타내는 전류계(44)는 없어도 된다. 단, 전류계(44)가 상부 전극과 그라운드 사이에 배치되어 있는 경우, 정전 척(22)의 정전 용량(C1)을 측정할 때에, 전류계(44)의 측정값의 기울기가 정전 용량(C1)에 대응하기 때문에, 전류계(44)의 측정값의 기울기로부터 정전 용량(C1)을 보다 정확하게 측정할 수 있다. 정전 용량(C1)이 본 실시 형태에 따른 탈리 시퀀스를 포함하는 제전 방법의 제어 중에 변화하는 것은 거의 발생하지 않지만, 드물게 본 제어 중에 정전 용량(C1)이 바뀌었을 경우에도, 전류계(44)의 측정값으로부터 정확한 정전 용량(C1)을 파악할 수 있다. 정전 용량(C1)을 보다 정확하게 측정함으로써, 잔류 전하량(Q) 등을 보다 정확하게 계산할 수 있다.
이상에 설명한 바와 같이, 본 실시 형태의 제전 방법 및 본 실시 형태에 따른 기판 처리 장치(1)에 의하면, 정전 척의 잔류 전하에 대한 충분한 제전을 행할 수 있다.
금회 개시된 일실시 형태에 따른 제전 방법 및 기판 처리 장치는, 모든 점에서 예시로 제한적인 것은 아니라고 생각되어야 한다. 상기의 실시 형태는 첨부한 청구의 범위 및 그 주지를 일탈하지 않고, 다양한 형태로 변형 및 개량이 가능하다. 상기 복수의 실시 형태에 기재된 사항은 모순되지 않는 범위에서 다른 구성도 취할 수 있고, 또한 모순되지 않는 범위에서 조합할 수 있다.
예를 들면, HV 전압에 의한 웨이퍼 전하량의 조정에서는 DC 방전을 이용했지만, 이에 한정되지 않고, 고주파 전력에 의해 가스를 여기시켜 플라즈마 방전을 발생시키고, 플라즈마 방전을 이용하여 웨이퍼 전하량의 조정을 행해도 된다.
본 개시된 기판 처리 장치는 Atomic Layer Deposition(ALD) 장치, Capacitively Coupled Plasma(CCP), Inductively Coupled Plasma(ICP), Radial Line Slot Antenna(RLSA), Ele ctron Cyclotron Resonance Plasma(ECR), Helicon Wave Plasma(HWP) 어느 타입의 장치에서도 적용 가능하다.
또한, 기판 처리 장치의 일례로서 플라즈마 처리 장치를 들어 설명했지만, 기판 처리 장치는 기판에 정해진 처리(예를 들면, 성막 처리, 에칭 처리 등)를 실시하는 장치이면 되며, 플라즈마 처리 장치에 한정되는 것은 아니다.

Claims (16)

  1. (a)정전 척에 기판을 배치한 채로 처리 용기 내에 가스를 도입하는 공정과,
    (b)상기 가스에 의한 방전이 개시될 때까지 상기 정전 척의 흡착 전극에 직류 전압의 절대값을 높이면서 인가하는 공정과,
    (c)상기 가스에 의한 방전이 개시된 후에 상기 기판의 전하량이 0이 되는 또는 0에 근접하는 전하 중화 영역에 달하는 상기 직류 전압의 절대값을 인가하는 공정과,
    (d)상기 전하 중화 영역에 달할 때까지 상기 직류 전압의 절대값을 인가한 후, 상기 기판을 상기 정전 척으로부터 탈리시키는 공정
    을 가지는 제전 방법.
  2. 제 1 항에 있어서,
    (e)상기 기판의 잔류 전하량을 산출하는 공정과,
    (f)산출한 상기 잔류 전하량에 기초하여, 상기 기판의 전하량이 상기 전하 중화 영역에 달하는 상기 직류 전압의 절대값을 산출하는 공정
    을 더 가지고,
    (c)에 있어서, (f)에서 산출한 상기 직류 전압의 절대값을 인가하는,
    제전 방법.
  3. 제 2 항에 있어서,
    산출한 상기 기판의 잔류 전하량이 음인 경우, 상기 직류 전압을 양의 방향으로 제어하고,
    산출한 상기 기판의 잔류 전하량이 양인 경우, 상기 직류 전압을 음의 방향으로 제어하는,
    제전 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    (g)상기 기판을 처리한 후의 탈리 시에 상기 기판을 들어올리는 푸셔 핀의 토크를 측정하는 공정과,
    (h)측정한 상기 푸셔 핀의 토크에 기초하여, 상기 제전 방법을 실행할지 여부를 판정하는 공정을 더 가지는, 제전 방법.
  5. 제 2 항에 있어서,
    (e)에 있어서, 상기 기판을 들어올리기 위한 푸셔 핀을 상하 방향으로 이동시킴으로써 상기 기판을 진동시키고, 이 때에 상기 흡착 전극에 흐르는 유도 전류에 기초하여 상기 잔류 전하량을 산출하는, 제전 방법.
  6. 제 1 항에 있어서,
    (c)에 있어서, 상기 기판의 전하량을 모니터하고, 상기 직류 전압의 제어 방향과 모니터값과의 관계로부터 상기 기판의 전하량이 0이 되거나 또는 0에 근접하는 전하 중화 영역에 달하도록 상기 직류 전압의 절대값을 인가하는, 제전 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 가스는 불활성 가스인, 제전 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    (a)에 있어서, 상기 처리 용기 내의 압력이 200 ~ 800 mTorr의 범위에서 미리 설정한 값이 되도록 상기 가스를 도입하는, 제전 방법.
  9. 기판을 정전 척에 배치하는 공정과,
    흡착 전극에 직류 전압을 인가하여, 상기 기판을 상기 정전 척에 흡착하는 공정과,
    상기 기판을 처리하는 공정과,
    상기 직류 전압의 인가를 정지하여 상기 기판의 상기 정전 척에의 흡착을 해제하는 공정과,
    제 1 항 내지 제 8 항 중 어느 한 항에 기재된 제전 방법을 실행하는 공정을 가지는, 기판 처리 방법.
  10. 처리 용기와,
    상기 처리 용기 내에 배치된 정전 척과,
    상기 처리 용기 내의 기판의 처리를 제어하는 제어부
    를 구비하고,
    상기 제어부는,
    (a)정전 척에 기판을 배치한 채로 처리 용기 내에 가스를 도입하는 공정과,
    (b)상기 가스에 의한 방전이 개시될 때까지 상기 정전 척의 흡착 전극에 직류 전압의 절대값을 높이면서 인가하는 공정과,
    (c)상기 가스에 의한 방전이 개시된 후에 상기 기판의 전하량이 0이 되는 또는 0에 근접하는 전하 중화 영역에 달하는 상기 직류 전압의 절대값을 인가하는 공정과,
    (d)상기 전하 중화 영역에 달할 때까지 상기 직류 전압의 절대값을 인가한 후, 상기 기판을 상기 정전 척으로부터 탈리시키는 공정
    을 포함하는 처리를 실행하는, 기판 처리 장치.
  11. 제 10 항에 있어서,
    상기 제어부는,
    (e)상기 기판의 잔류 전하량을 산출하는 공정과,
    (f)상기 산출한 상기 잔류 전하량에 기초하여, 상기 기판의 전하량이 상기 전하 중화 영역에 달하는 상기 직류 전압의 절대값을 산출하는 공정
    을 더 포함하는 처리를 실행하고,
    (c)에 있어서, (f)에서 산출한 상기 직류 전압의 절대값을 인가하는,
    기판 처리 장치.
  12. 제 11 항에 있어서,
    상기 기판을 들어올리기 위한 푸셔 핀과,
    상기 푸셔 핀을 상하 이동시키기 위한 핀 드라이버
    를 더 구비하고,
    상기 제어부는, (e)에 있어서,
    (e1)상기 푸셔 핀을 상하 이동시키기 위한 참조 신호를 핀 드라이버에 입력함으로써, 상기 푸셔 핀을 상하 방향으로 이동시키고, 이에 의해 상기 기판을 진동시키는 공정과,
    (e2)상기 기판의 진동에 의해 발생하는 유도 전류를 계측하는 공정과,
    (e3)상기 유도 전류로부터 상기 잔류 전하를 산출하는 공정
    을 포함하는 처리를 실행하는, 기판 처리 장치.
  13. 제 12 항에 있어서,
    상기 참조 신호의 진폭은 거리 환산으로 1 mm 이하인,
    기판 처리 장치.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 참조 신호의 주파수는 1 kHz 이상 10 kHz 이하인,
    기판 처리 장치.
  15. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 푸셔 핀의 이동 속도는 0 mm/s에서 5 mm/s로 변화하는,
    기판 처리 장치.
  16. 제 12 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 흡착 전극에 접속하는 전류계를 더 구비하고,
    상기 유도 전류는 상기 전류계에 의해 측정되는,
    기판 처리 장치.
KR1020200046772A 2019-04-26 2020-04-17 제전 방법, 기판 처리 방법 및 기판 처리 장치 KR20200125467A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019086407A JP7340953B2 (ja) 2019-04-26 2019-04-26 除電方法、基板処理方法及び基板処理装置
JPJP-P-2019-086407 2019-04-26

Publications (1)

Publication Number Publication Date
KR20200125467A true KR20200125467A (ko) 2020-11-04

Family

ID=72917285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200046772A KR20200125467A (ko) 2019-04-26 2020-04-17 제전 방법, 기판 처리 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (1) US11462431B2 (ko)
JP (1) JP7340953B2 (ko)
KR (1) KR20200125467A (ko)
CN (1) CN111863691A (ko)
TW (1) TWI829915B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023096023A1 (ko) * 2021-11-23 2023-06-01 피에스케이 주식회사 지지 유닛, 그리고 이를 포함하는 기판 처리 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102604456B1 (ko) * 2021-09-24 2023-11-23 주식회사 기가레인 웨이퍼 디척킹 방법
CN117174646B (zh) * 2023-11-03 2024-03-12 南通莱欧电子科技有限公司 一种半导体生产用静电消除设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149935A (ja) 2011-12-20 2013-08-01 Tokyo Electron Ltd 離脱制御方法及びプラズマ処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236555B1 (en) 1999-04-19 2001-05-22 Applied Materials, Inc. Method for rapidly dechucking a semiconductor wafer from an electrostatic chuck utilizing a hysteretic discharge cycle
CN101872733B (zh) * 2009-04-24 2012-06-27 中微半导体设备(上海)有限公司 感测和移除被加工半导体工艺件的残余电荷的系统和方法
JP5566117B2 (ja) * 2009-05-27 2014-08-06 東京エレクトロン株式会社 静電吸着電極およびその製造方法、ならびに基板処理装置
JP5923245B2 (ja) 2011-03-30 2016-05-24 東京エレクトロン株式会社 基板除去方法及び記憶媒体
JP6789099B2 (ja) 2016-12-26 2020-11-25 東京エレクトロン株式会社 計測方法、除電方法及びプラズマ処理装置
JP7138418B2 (ja) 2017-09-04 2022-09-16 東京エレクトロン株式会社 脱離制御方法及びプラズマ処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149935A (ja) 2011-12-20 2013-08-01 Tokyo Electron Ltd 離脱制御方法及びプラズマ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023096023A1 (ko) * 2021-11-23 2023-06-01 피에스케이 주식회사 지지 유닛, 그리고 이를 포함하는 기판 처리 장치

Also Published As

Publication number Publication date
US20200343124A1 (en) 2020-10-29
TW202044479A (zh) 2020-12-01
JP2020184551A (ja) 2020-11-12
TWI829915B (zh) 2024-01-21
US11462431B2 (en) 2022-10-04
CN111863691A (zh) 2020-10-30
JP7340953B2 (ja) 2023-09-08

Similar Documents

Publication Publication Date Title
KR102458423B1 (ko) 계측 방법, 제전 방법 및 플라즈마 처리 장치
US8426317B2 (en) Plasma processing apparatus and plasma processing method
JP4884047B2 (ja) プラズマ処理方法
KR20200125467A (ko) 제전 방법, 기판 처리 방법 및 기판 처리 장치
US10069443B2 (en) Dechuck control method and plasma processing apparatus
TWI721062B (zh) 電漿處理方法及電漿處理裝置
US10720313B2 (en) Measuring device, measurement method, and plasma processing device
CN109509694B (zh) 等离子体处理装置和等离子体处理方法
JP2020092036A (ja) 制御方法及びプラズマ処理装置
US20230238225A1 (en) Attracting method
JP7138497B2 (ja) 測定装置、測定方法及びプラズマ処理装置
US11456199B2 (en) Measurement method and measuring jig
US11658012B2 (en) Control method and plasma processing apparatus
JP2019216215A (ja) 基板処理装置及び基板処理方法
JP7489865B2 (ja) 基板処理方法及び基板処理装置
KR20220091388A (ko) 플라스마 처리 장치 및 플라스마 처리 방법
TW202042304A (zh) 處理方法及電漿處理裝置
CN114093740A (zh) 基板处理方法以及基板处理装置