JP5546270B2 - 高周波伝送線路 - Google Patents

高周波伝送線路 Download PDF

Info

Publication number
JP5546270B2
JP5546270B2 JP2010020696A JP2010020696A JP5546270B2 JP 5546270 B2 JP5546270 B2 JP 5546270B2 JP 2010020696 A JP2010020696 A JP 2010020696A JP 2010020696 A JP2010020696 A JP 2010020696A JP 5546270 B2 JP5546270 B2 JP 5546270B2
Authority
JP
Japan
Prior art keywords
conductor pattern
dielectric substrate
ground conductor
signal conductor
central region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010020696A
Other languages
English (en)
Other versions
JP2011160231A (ja
Inventor
幸宣 垂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010020696A priority Critical patent/JP5546270B2/ja
Publication of JP2011160231A publication Critical patent/JP2011160231A/ja
Application granted granted Critical
Publication of JP5546270B2 publication Critical patent/JP5546270B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、マイクロ波帯やミリ波帯などで用いる高周波伝送線路に関するものである。
マイクロ波帯やミリ波帯などで用いる高周波伝送線路として、例えば特許文献1では、マイクロマシン技術を適用した半導体プロセスによって入出力ストリップ導体線路の上下を中空空洞に形成し、入出力ストリップ導体線路をサスペンデッド線路構造とすることにより、線路の低損失化を図る構造例が提案されている。
特開2000−349544号公報
しかし、上記従来の技術では、マイクロマシン技術を適用するための開発期間や製造期間が長くなり、開発コストが増大する。つまり、コストダウンが困難である。また、導体パターンの両端が支持されただけの線路構造では、線路が変形する可能性があり、サスペンデッド線路部の特性インピーダンスが変化してしまう可能性がある。
本発明は、上記に鑑みてなされたものであり、サスペンデッド線路部の特性インピーダンスを安定的に保持でき、かつ特性インピーダンス制御の容易化が図れるサスペンデッド線路構造を有する高周波伝送線路を得ることを目的とする。
上述した目的を達成するために、本発明にかかる高周波伝送線路は、金属筐体と、内層グランド導体パターンを有する多層構成の第1の誘電体基板であって、表面に、一方の入出力ポートと他方の入出力ポートとの間を接続する信号導体パターンと、該信号導体パターンの幅方向両側に該信号導体パターンに沿って配置される2本の帯状表面グランド導体パターンとが形成され、前記金属筐体の線路配置面に接する裏面の少なくとも前記信号導体パターンに対応した領域に形成される裏面グランド導体パターンが、前記信号導体パターンの一部領域の直下に該一部領域に対応した大きさの開口を有して形成されているとともに、裏面側内部に、前記開口の周縁から前記表面に向かった所定高さ位置まで削除された空洞が形成され、前記2本の帯状表面グランド導体パターンと共にスルーホールにより前記裏面グランド導体パターンに接続される前記内層グランド導体パターンは、前記空洞の外周形状に合わせた開口を有して形成されている第1の誘電体基板と、前記第1の誘電体基板における前記信号導体パターンの一部領域の直上に配置される多層構成または単層構成の第2の誘電体基板であって、前記第1の誘電体基板の表面と対面する裏面全面に裏面グランド導体パターンが形成される第2の誘電体基板と、前記第1の誘電体基板における前記信号導体パターンの一部領域の直上において、前記2本の帯状表面グランド導体パターンと前記第2の誘電体基板の前記裏面グランド導体パターンとを接続するバンプ導体とを備えていることを特徴とする。
本発明によれば、信号導体パターンの一部領域は、下方に空洞が形成され、上方にバンプ導体による空洞が形成されので、サスペンデッド線路構造になる。このサスペンデッド線路部は、下方が第1の誘電体基板により支持されているので、線路に変形が生じることはなく、設定したサスペンデッド線路部の特性インピーダンスを安定的に保持することできる。また。サスペンデッド線路部の特性インピーダンスは、第1の誘電体基板の誘電率と、信号導体パターンの線路幅と、下部空洞の高さと、バンプ導体による上部空洞の高さとをパラメータとして定められるので、サスペンデッド線路部の特性インピーダンスを調節設定する制御は、下部空洞の高さ調節と、バンプ導体による上部空洞の高さ調節とにより比較的容易に行える。このように、本発明によれば、サスペンデッド線路部の特性インピーダンスを安定的に保持でき、かつ特性インピーダンス制御の容易化が図れるサスペンデッド線路構造を有する高周波伝送線路が得られるという効果を奏する。
図1は、本発明の実施の形態1による高周波伝送線路の外観構成を示す上面図である。 図2は、図1に示すA−A線断面図である。 図3は、図1に示すB−B線断面図である。 図4は、図1に示す第1の誘電体基板の表面および裏面を示す平面図である。 図5は、図1に示す第2の誘電体基板の表面および裏面を示す平面図である。 図6は、図1に示す高周波伝送線路の電磁界分布を説明する図である。 図7は、本発明の実施の形態2による高周波伝送線路の外観構成を示す上面図である。 図8は、図7に示すA−A線断面図である。 図9は、図7に示すB−B線断面図である。 図10は、本発明の実施の形態3として、バンプ導体による接続構造の一例を説明する図であり、(1)は第1の誘電体基板の表面図、(2)は第2の誘電体基板の裏面図である。 図11は、本発明の実施の形態4として、バンプ導体による接続構造の他の一例を説明する図であり、(1)は第1の誘電体基板の表面図、(2)(3)は第2の誘電体基板の表裏面図である。
以下に本発明にかかる高周波伝送線路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は、本発明の実施の形態1による高周波伝送線路の外観構成を示す上面図である。図2は、図1に示すA−A線断面図である。図3は、図1に示すB−B線断面図である。図4は、図1に示す第1の誘電体基板の表面および裏面を示す平面図である。図5は、図1に示す第2の誘電体基板の表面および裏面を示す平面図である。図6は、図1に示す高周波伝送線路の電磁界分布を説明する図である。
図1〜図5において、この実施の形態1による高周波伝送線路は、金属筐体1と、この金属筐体1の線路配置面に裏面を接して配置される第1の誘電体基板2と、この第1の誘電体基板2の表面上の所定位置にバンプ導体3を介して配置される第2の誘電体基板4とで構成される。なお、第1の誘電体基板2は、内層グランド導体パターン23を有する多層構成である。一方、第2の誘電体基板4は、図示例では、単層構成のものを示してあるが、多層構成であってもよい。
第1の誘電体基板2の表面には、信号導体パターン(ストリップ導体線路)21が、一方の入出力ポートと他方の入出力ポートとの間を接続して形成され、この信号導体パターン21の幅方向両側に、所定幅の帯状表面グランド導体パターン22a,22bが信号導体パターン21に沿って形成されている。信号導体パターン21の線路幅は、図4(1)に示す例では、中央部の所定長領域が両入出力ポート側領域よりも幅広になっている。
信号導体パターン21の一部領域(図4(1)に示す中央部の幅広所定長領域)の直下には、第1の誘電体基板2の表面側層を残して裏面までの間に空洞5が形成されている。この空洞5は、第1の誘電体基板2の裏面から表面に向かって所定高さ位置まで掘り込んで形成されている。具体的には、図4(2)に示すように、第1の誘電体基板2の裏面に形成される裏面グランド導体パターン24は、信号導体パターン21の図4(1)に示す中央部の幅広所定長領域の直下位置が、その幅広所定長領域に対応した長四角形状領域が開口6になっていて、空洞5は、この開口6の周縁形状に沿って表面に向かって所定高さ位置まで掘り込んで形成されている。内層グランド導体パターン23は、この空洞5の形成領域では、空洞5の外周形状(長四角形状)に合わせた開口を有している。なお、裏面グランド導体パターン24は、本実施の形態では、第1の誘電体基板2の裏面全面に形成される場合を示すが、これに限定されるものではなく、少なくと信号導体パターン21に対応した領域に形成されていればよい。
したがって、信号導体パターン21の地導体は、線路幅の狭い両入出力ポート側領域では、内層グランド導体パターン23になっているが、線路幅の広い中央部所定長領域(つまり空洞5の形成領域)では、金属筐体1になっている。
第1の誘電体基板2では、帯状表面グランド導体パターン22a,22bと内層グランド導体パターン23とが、共にスルーホール25により、裏面グランド導体パターン24および金属筐体1に接続されている。ここで、信号導体パターン21の線路幅の狭い両入出力ポート側領域から線路幅の広い中央部所定領域への動作モード変換部における反射を低減するため、グランド電流が内層グランド導体パターン23の開口端部から裏面グランド導体パターン24へ流れるよう、スルーホール25のうち空洞5付近のスルーホールは内層グランド導体パターン23の開口端近傍に配置されている。
次に、第2の誘電体基板4は、図5に示すように、第1の誘電体基板2の表面と対面する裏面全面に、裏面グランド導体パターン26が形成された片面基板であるが、信号導体パターン21の一部領域(図4(1)に示す中央部の幅広所定長領域)を覆う程度の大きさをしたものである。
この第2の誘電体基板4の裏面グランド導体パターン26が、信号導体パターン21の図4(1)に示す中央部の幅広所定長領域の上部を覆うように、バンプ導体3により第1の誘電体基板2の帯状表面グランド導体パターン22a,22bと接続され、この実施の形態1による高周波伝送線路が形成される。なお、バンプ導体3としては、この実施の形態では、半田バンプを用いているが、金属バンプでもよい。
この高周波伝送線路では、第1の誘電体基板2の表面に形成される信号導体パターン21は、中央部の所定長領域が、下方に空洞5が形成され、上方にバンプ導体3による空洞が形成されるので、サスペンデッド線路構造になっている。そして、信号導体パターン21の中央部所定長領域の両端から両入出力ポート側領域は、マイクロストリップ線路構造になっている。
すなわち、図6に示すように、信号導体パターン21の図4(1)に示す中央部の幅広所定長領域では、グランド電流は、第1の誘電体基板2の裏面グランド導体パターン24と、第2の誘電体基板4の裏面グランド導体パターン26とに流れるので、マイクロストリップ線路からサスペンデッド線路に変換される構造になっている。
このように、この実施の形態1によれば、ストリップ導体線路である信号導体パターンの一部領域をサスペンデッド線路構造としたので、信号導体パターンが形成される第1の誘電体基板内を貫く電気力線を低減でき、誘電体損を低減できる。また、実効誘電率を低減できるので、図4(1)に示す中央部の幅広所定長領域のように、線路幅を広くすることができ、導体損を低減できる。加えて、外部への電磁波放射を抑圧することができる。
ここで、サスペンデッド線路部(図4(1)に示す中央部の幅広所定長領域)は、下方が第1の誘電体基板2により支持されているので、線路に変形が生じることはなく、設定したサスペンデッド線路部の特性インピーダンスを安定的に保持することできる。また。サスペンデッド線路部の特性インピーダンスは、第1の誘電体基板2の誘電率と、信号導体パターン21の線路幅と、空洞5の高さと、バンプ導体3による上部空洞の高さとをパラメータとして定められるので、サスペンデッド線路部の特性インピーダンスを50Ωに調節設定する制御は、下方の空洞5の高さ調節と、バンプ導体3による上部空洞の高さ調節とにより比較的容易に行える。
また、第1および第2の誘電体基板とバンプ導体3とによるサスペンデッド線路構造としたので、第2の誘電体基板とバンプ導体3とに代えて金属筐体等で遮蔽して信号導体パターンの上部に空洞を形成する場合と比較して、伝送線路の高さの低減が図れる。特に、ミリ波帯で用いる場合に効果的である。
なお、本実施の形態では、第1の誘電体基板2内に内層グランド導体パターン23を付加した場合を示してあるが、内層グランド導体パターンを無くし地導体を全て裏面グランド導体パターン24および金属筐体1とする構成でもよい。そして、本実施の形態では、第1の誘電体基板2は、多層構成のものを使用しているが、単層構成であってもよい。
また、第1の誘電体基板2と第2の誘電体基板4は、同一材質であることが望ましい。そうすれば、熱膨張係数が同じであるので、環境温度の変化などによりバンプ導体3に作用する熱応力の低減が図れる。
実施の形態2.
図7は、本発明の実施の形態2による高周波伝送線路の外観構成を示す上面図である。図8は、図7に示すA−A線断面図である。図9は、図7に示すB−B線断面図である。なお、図7〜図9では、図1〜図3(実施の形態1)に示した構成要素と同一ないしは同等である要素には、同一の符号を付してある。ここでは、この実施の形態2に関わる部分を中心に説明する。
図7〜図9において、この実施の形態2による高周波伝送線路は、金属筐体10と、この金属筐体10の線路配置面に裏面を接して配置される第1の誘電体基板11と、この第1の誘電体基板11の表面上の所定位置にバンプ導体3を介して配置される第2の誘電体基板4とで構成される。なお、第1の誘電体基板11は、単層構成であるとしているが、実施の形態1と同様に、多層構成でもよい。
第1の誘電体基板11の表面には、実施の形態1と同様に、図4(1)に示した信号導体パターン(ストリップ導体線路)21と帯状表面グランド導体パターン22a,22bとが同様に形成されている。第1の誘電体基板11の裏面には、図4(2)に示した開口6を有する裏面グランド導体パターン24が形成されている。帯状表面グランド導体パターン22a,22bは、スルーホール25により裏面グランド導体パターン24に接続されている。
金属筐体10の線路配置面には、信号導体パターン21の図4(1)に示す中央部の幅広所定長領域の直下の領域に、金属筐体10の肉厚内所定深さの長四角形状をした凹部14が形成され、裏面グランド導体パターン24が有する開口6の直下は、凹部14による空洞15になっている。
したがって、この実施の形態2では、信号導体パターン21の地導体は、線路幅の狭い両入出力ポート側領域では、裏面グランド導体パターン24になっているが、線路幅の広い中央部所定長領域(つまり空洞15の形成領域)では、金属筐体10になっている。
この構成によっても、実施の形態1と同様の作用・効果が得られる。加えて、この実施の形態2では、金属筐体に凹部を形成するという比較的安価なプレス加工によって空洞を形成できるので、低コスト化が図れる。また、第1の誘電体基板は、単層構成を用いるので、実施の形態1よりも低コスト化が図れる。なお、第1の誘電体基板を多層構成とする場合は、内層グランド導体パターンに、裏面グランド導体パターンと同様の開口を形成すればよい。内層グランド導体パターンをスルーホールにより、裏面グランド導体パターンに接続することは言うまでもない。
次に、実施の形態1,2に示したサスペンデッド線路構造において、信号導体パターン21の上部に形成する空洞の高さは、バンプ導体3の高さで定められるが、バンプ導体3が半田バンプである場合、リフロー時に拡散するので、該上部空洞の高さを、予め定めた所望値に設定するのが困難になる場合がある。そこで、実施の形態3,4として、バンプ導体3が半田バンプである場合の、上部空洞の高さを制御する方法について説明する。
実施の形態3.
図10は、本発明の実施の形態3として、バンプ導体による接続構造の一例を説明する図であり、(1)は第1の誘電体基板の表面図、(2)は第2の誘電体基板の裏面図である。
バンプ導体3が半田バンプである場合、第1の誘電体基板2,11では、図10(1)に示すように、帯状表面グランド導体パターン22a,22bの、信号導体パターン21の線路幅の広い中央部所定長領域に対応する領域長範囲に在る各スルーホール25の周囲をレジスト28aで囲み、互いを分離しておく。同様に、第2の誘電体基板4では、図10(2)に示すように、裏面グランド導体パターン26において、帯状表面グランド導体パターン22a,22bに対応する領域において、レジスト28bを対応する形状に塗布しておく。
このようにレジスト28a,28b塗布による分離枠を形成した帯状表面グランド導体パターン22a,22bと裏面グランド導体パターン26とを半田バンプ3で接続する。そうすると、リフロー時に半田バンプ3の拡散を防止できるので、バンプの高さ制御を容易に行うことができる。
実施の形態4.
図11は、本発明の実施の形態4として、バンプ導体による接続構造の他の一例を説明する図であり、(1)は第1の誘電体基板の表面図、(2)(3)は第2の誘電体基板の表裏面図である。
用いる誘電体基板が、レジスト塗布による分離枠形成が困難なセラミック基板等である場合は、第1の誘電体基板2,11では、図11(1)に示すように、帯状表面グランド導体パターン22a,22bの、信号導体パターン21の線路幅の広い中央部所定長領域に対応する領域長範囲を、半田バンプ3が接触するスルーホール25毎に分離して形成しておく。同様に、第2の誘電体基板4の裏面では、図11(3)に示すように、裏面グランド導体パターン26を、全面パターンとするのではなく、帯状表面グランド導体パターン22a,22bに対応する裏面領域において、分離して形成しておく。この場合は、第2の誘電体基板4の表面全面を、表面グランド導体パターン27で被覆し、分離形成した裏面グランド導体パターン26をスルーホール28により表面グランド導体パターン27に接続して、分離形成した裏面グランド導体パターン26が同電位となるようにする。
このように分離形成した帯状表面グランド導体パターン22a,22bと裏面グランド導体パターン26とを半田バンプ3で接続する。そうすると、リフロー時に半田バンプ3の拡散を防止できるので、バンプの高さ制御を容易に行うことができる。
以上のように、本発明にかかる高周波伝送線路は、サスペンデッド線路部の特性インピーダンスを安定的に保持でき、特性インピーダンス制御の容易化が図れるサスペンデッド線路構造を有する高周波伝送線路として有用であり、特に、伝送路損失が問題となるマイクロ波帯やミリ波帯で用いるのに適している。
1,10 金属筐体
2,11 第1の誘電体基板
3 バンプ導体
4 第2の誘電体基板
5,15 空洞
6 開口
14 凹部
21 信号導体パターン
22a,22b 帯状表面グランド導体パターン
23 内層グランド導体パターン
24,26 裏面グランド導体パターン
25,28 スルーホール
27 表面グランド導体パターン

Claims (10)

  1. 金属筐体と、
    前記金属筐体の線路配置面に裏面が接して配置され、内層グランド導体パターンを有する多層構成の第1の誘電体基板であって、
    の入出力ポートと他方の入出力ポートとの間を接続する信号導体パターンであって、両端の入出力ポート側領域と、前記入出力ポート側領域より幅広である所定長の中央部領域とを有する信号導体パターンと、該信号導体パターンの幅方向両側に該信号導体パターンに沿って配置される2本の帯状表面グランド導体パターンとが表面に形成され、
    記信号導体パターンの中央部領域の直下に、前記中央部領域に対応した大きさの開口を有するように裏面グランド導体パターンが、裏面に形成され、
    裏面側内部に、前記開口の周縁から前記表面に向かった所定高さ位置まで前記開口の内側が削除された空洞が形成され、
    前記2本の帯状表面グランド導体パターンと共にスルーホールにより前記裏面グランド導体パターンに接続される前記内層グランド導体パターンは、前記空洞の外周形状に合わせた開口を有して形成されている第1の誘電体基板と、
    前記第1の誘電体基板における前記信号導体パターンの前記中央部領域の直上に配置され、前記中央部領域を覆う程度の大きさを有する多層構成または単層構成の第2の誘電体基板であって、前記第1の誘電体基板の表面と対面する裏面全面に裏面グランド導体パターンが形成される第2の誘電体基板と、
    記2本の帯状表面グランド導体パターンと前記第2の誘電体基板の前記裏面グランド導体パターンとを接続する複数のバンプ導体と
    を備え、前記信号導体パターンは、前記中央部領域をサスペンデッド線路構造とし、前記両端の入出力ポート側領域をマイクロストリップ線路構造とすることを特徴とする高周波伝送線路。
  2. 金属筐体と、
    前記金属筐体の線路配置面に裏面が接して配置される単層構成の第1の誘電体基板であって、
    の入出力ポートと他方の入出力ポートとの間を接続する信号導体パターンであって、両端の入出力ポート側領域と、前記入出力ポート側領域より幅広である所定長の中央部領域とを有する信号導体パターンと、該信号導体パターンの幅方向両側に該信号導体パターンに沿って配置される2本の帯状表面グランド導体パターンとが表面に形成され、
    記信号導体パターンの中央部領域の直下に、前記中央部領域に対応した大きさの開口を有するように裏面グランド導体パターンが、裏面に形成され、
    裏面側内部に、前記開口の周縁から前記表面に向かった所定高さ位置まで前記開口の内側が削除された空洞が形成され、前記2本の帯状表面グランド導体パターンは、スルーホールにより前記裏面グランド導体パターンに接続される第1の誘電体基板と、
    前記第1の誘電体基板における前記信号導体パターンの前記中央部領域の直上に配置され、前記中央部領域を覆う程度の大きさを有する多層構成または単層構成の第2の誘電体基板であって、前記第1の誘電体基板の表面と対面する裏面全面に裏面グランド導体パターンが形成される第2の誘電体基板と、
    記2本の帯状表面グランド導体パターンと前記第2の誘電体基板の前記裏面グランド導体パターンとを接続する複数のバンプ導体と
    を備え、前記信号導体パターンは、前記中央部領域をサスペンデッド線路構造とし、前記両端の入出力ポート側領域をマイクロストリップ線路構造とすることを特徴とする高周波伝送線路。
  3. 金属筐体と、
    前記金属筐体の線路配置面に裏面が接して配置され、内層グランド導体パターンを有する多層構成の第1の誘電体基板であって、
    の入出力ポートと他方の入出力ポートとの間を接続する信号導体パターンであって、両端の入出力ポート側領域と、前記入出力ポート側領域より幅広である所定長の中央部領域とを有する信号導体パターンと、該信号導体パターンの幅方向両側に該信号導体パターンに沿って配置される2本の帯状表面グランド導体パターンとが表面に形成され、
    記信号導体パターンの中央部領域の直下に、前記中央部領域に対応した大きさの開口を有するように裏面グランド導体パターンが、裏面に形成され、
    前記信号導体パターンの中央部領域の直下に、前記中央部領域に対応した大きさの開口を有するように前記内層グランド導体パターンが形成され、
    前記内層グランド導体パターンは、前記2本の帯状表面グランド導体パターンと共にスルーホールにより前記裏面グランド導体パターンに接続される第1の誘電体基板と、
    前記第1の誘電体基板における前記信号導体パターンの前記中央部領域の直上に配置され、前記中央部領域を覆う程度の大きさを有する多層構成または単層構成の第2の誘電体基板であって、前記第1の誘電体基板の表面と対面する裏面全面に裏面グランド導体パターンが形成される第2の誘電体基板と、
    記2本の帯状表面グランド導体パターンと前記第2の誘電体基板の前記裏面グランド導体パターンとを接続する複数のバンプ導体と
    を備え、
    前記金属筐体の線路配置面に、前記開口の形成領域に対応する位置において前記開口の周縁から前記金属筐体内部に向かった所定深さ位置まで前記開口の内側に対応する部分が削除された空洞となる凹部が形成され、
    前記信号導体パターンは、前記中央部領域をサスペンデッド線路構造とし、前記両端の入出力ポート側領域をマイクロストリップ線路構造とすることを特徴とする高周波伝送線路。
  4. 金属筐体と、
    前記金属筐体の線路配置面に裏面が接して配置される単層構成の第1の誘電体基板であって、
    の入出力ポートと他方の入出力ポートとの間を接続する信号導体パターンであって、両端の入出力ポート側領域と、前記入出力ポート側領域より幅広である所定長の中央部領域とを有する信号導体パターンと、該信号導体パターンの幅方向両側に該信号導体パターンに沿って配置される2本の帯状表面グランド導体パターンとが表面に形成され、
    記信号導体パターンの中央部領域の直下に、前記中央部領域に対応した大きさの開口を有するように裏面グランド導体パターンが、裏面に形成され、
    前記2本の帯状表面グランド導体パターンは、スルーホールにより前記裏面グランド導体パターンに接続される第1の誘電体基板と、
    前記第1の誘電体基板における前記信号導体パターンの前記中央部領域の直上に配置され、前記中央部領域を覆う程度の大きさを有する多層構成または単層構成の第2の誘電体基板であって、前記第1の誘電体基板の表面と対面する裏面全面に裏面グランド導体パターンが形成される第2の誘電体基板と、
    記2本の帯状表面グランド導体パターンと前記第2の誘電体基板の前記裏面グランド導体パターンとを接続する複数のバンプ導体と
    を備え、
    前記金属筐体の線路配置面に、前記開口の形成領域に対応する位置において前記開口の周縁から前記金属筐体内部に向かった所定深さ位置まで前記開口の内側に対応する部分が削除された空洞となる凹部が形成され、
    前記信号導体パターンは、前記中央部領域をサスペンデッド線路構造とし、前記両端の入出力ポート側領域をマイクロストリップ線路構造とすることを特徴とする高周波伝送線路。
  5. 前記バンプ導体は、半田バンプまたは金属バンプであることを特徴とする請求項1〜4のいずれか一つに記載の高周波伝送線路。
  6. 前記第1の誘電体基板は、前記2本の帯状表面グランド導体パターンの前記信号導体パターンの前記中央部領域に対応する領域に、前記バンプ導体の接続箇所毎に該接続箇所を囲んでレジストを塗布した分離枠が形成され、
    前記第2の誘電体基板は、前記裏面グランド導体パターンに、前記バンプ導体の接続箇所毎に該接続箇所を囲んでレジストを塗布した分離枠が形成されていることを特徴とする請求項1〜4のいずれか一つに記載の高周波伝送線路。
  7. 前記第1の誘電体基板は、前記2本の帯状表面グランド導体パターンが、前記信号導体パターンの前記中央部領域に対応する領域において、前記バンプ導体の接続箇所毎に分離して形成され、
    前記第2の誘電体基板は、表面に、全面を被覆する表面グランド導体パターンが形成され、前記裏面グランド導体パターンが、裏面全面ではなく、前記バンプ導体の接続箇所毎に分離して形成され、それぞれがスルーホールにより前記表面グランド導体パターンに接続されている
    ことを特徴とする請求項1〜4のいずれか一つに記載の高周波伝送線路。
  8. 前記第1の誘電体基板と前記第2の誘電体基板は、それぞれ同一の材質で形成されていることを特徴とする請求項1〜4のいずれか一つに記載の高周波伝送線路。
  9. 前記バンプ導体は、半田バンプであることを特徴とする請求項6または7に記載の高周波伝送線路。
  10. 前記第1の誘電体基板と前記第2の誘電体基板は、それぞれセラミック基板であることを特徴とする請求項7に記載の高周波伝送線路。
JP2010020696A 2010-02-01 2010-02-01 高周波伝送線路 Expired - Fee Related JP5546270B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010020696A JP5546270B2 (ja) 2010-02-01 2010-02-01 高周波伝送線路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010020696A JP5546270B2 (ja) 2010-02-01 2010-02-01 高周波伝送線路

Publications (2)

Publication Number Publication Date
JP2011160231A JP2011160231A (ja) 2011-08-18
JP5546270B2 true JP5546270B2 (ja) 2014-07-09

Family

ID=44591805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010020696A Expired - Fee Related JP5546270B2 (ja) 2010-02-01 2010-02-01 高周波伝送線路

Country Status (1)

Country Link
JP (1) JP5546270B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5477422B2 (ja) 2012-01-06 2014-04-23 株式会社村田製作所 高周波信号線路
WO2014157031A1 (ja) * 2013-03-26 2014-10-02 株式会社村田製作所 高周波伝送線路、および電子機器
JP2015103833A (ja) * 2013-11-21 2015-06-04 日本電信電話株式会社 マイクロストリップ線路
WO2021095642A1 (ja) 2019-11-15 2021-05-20 株式会社村田製作所 伝送線路、伝送線路の製造方法及び電子機器
CN219042063U (zh) * 2020-05-21 2023-05-16 株式会社村田制作所 信号传输线路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3410199B2 (ja) * 1994-02-24 2003-05-26 ソニー株式会社 接続部材の橋絡防止装置並びにこれを有する半導体集積回路及び実装基板
JP2001077608A (ja) * 1999-09-06 2001-03-23 Toyota Motor Corp 伝送線路
JP2007150526A (ja) * 2005-11-25 2007-06-14 Mitsubishi Electric Corp サスペンデット線路及び高周波パッケージ
JP4784586B2 (ja) * 2007-10-25 2011-10-05 パナソニック株式会社 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法

Also Published As

Publication number Publication date
JP2011160231A (ja) 2011-08-18

Similar Documents

Publication Publication Date Title
US11355829B2 (en) Vertical switched filter bank
JP4653005B2 (ja) 電子部品パッケージ
JP2910736B2 (ja) ストリップ線路−導波管変換器
JP5546270B2 (ja) 高周波伝送線路
JP7049500B2 (ja) 半導体素子実装用基板および半導体装置
EP3780259B1 (en) Transition structure and multilayer transition structure for millimeter wave
WO2011118544A1 (ja) 無線モジュール及びその製造方法
US8049578B1 (en) Air loaded stripline
US9301386B2 (en) Printed circuit board and method of manufacturing the same
JP2007150526A (ja) サスペンデット線路及び高周波パッケージ
US6667549B2 (en) Micro circuits with a sculpted ground plane
JP5581972B2 (ja) 電子部品、及び電子装置
JP5519328B2 (ja) 高周波用伝送線路基板
JPWO2020040072A1 (ja) 配線基板、パッケージおよびモジュール
JPH08139503A (ja) 高周波半導体装置用基板
JP2008035336A (ja) 高周波回路装置
JP4083142B2 (ja) 半導体装置
JP2009303076A (ja) 導波管の接続構造
JP4519102B2 (ja) 導波管接続構造とその製造方法
TWI608769B (zh) 柔性電路板及其製作方法
JP2001185915A (ja) マイクロストリップ線路構造
EP1820235B1 (en) A stripline arrangement and a method for production thereof
JP2004153795A (ja) 伝送路
WO2020004522A1 (ja) 高周波受動部品
WO2020004345A1 (ja) 高周波受動部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140513

R150 Certificate of patent or registration of utility model

Ref document number: 5546270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees