JP5537443B2 - Ｅｕｖマスク用ブランクの良否判定方法及びｅｕｖマスクの製造方法 - Google Patents

Ｅｕｖマスク用ブランクの良否判定方法及びｅｕｖマスクの製造方法 Download PDF

Info

Publication number
JP5537443B2
JP5537443B2 JP2011000100A JP2011000100A JP5537443B2 JP 5537443 B2 JP5537443 B2 JP 5537443B2 JP 2011000100 A JP2011000100 A JP 2011000100A JP 2011000100 A JP2011000100 A JP 2011000100A JP 5537443 B2 JP5537443 B2 JP 5537443B2
Authority
JP
Japan
Prior art keywords
blank
defect
integrated circuit
circuit device
euv mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011000100A
Other languages
English (en)
Other versions
JP2012142468A (ja
Inventor
健 小柴
英史 向井
靖郎 三吉
和典 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011000100A priority Critical patent/JP5537443B2/ja
Priority to TW100130567A priority patent/TWI450027B/zh
Priority to KR1020110090602A priority patent/KR101281398B1/ko
Priority to US13/237,790 priority patent/US8423926B2/en
Publication of JP2012142468A publication Critical patent/JP2012142468A/ja
Application granted granted Critical
Publication of JP5537443B2 publication Critical patent/JP5537443B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/66—Containers specially adapted for masks, mask blanks or pellicles; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/72—Repair or correction of mask defects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明の実施形態は、ＥＵＶ（extreme ultra violet：極端紫外線）マスク用ブランクの良否判定方法及びＥＵＶマスクの製造方法に関する。
トランジスタ等の半導体素子が多数設けられた集積回路装置を製造するためには、集積度を高めるために、パターンを微細化する技術が必要不可欠である。近年、パターンをより一層微細化するために、各種のリソグラフィ技術の開発が盛んに進められている。このようなリソグラフィ技術の一つとして、ＥＵＶ光を露光光として用いる露光技術がある。露光光として用いられるＥＵＶ光の波長は、約１３．５ｎｍと極めて短い。このため、ＥＵＶリソグラフィ技術は、サイズが５０ｎｍ以下の極めて微細なパターンを解像するリソグラフィ技術と位置付けられている。
このような波長のＥＵＶ光を透過させる材料は入手が困難であるため、ＥＵＶ露光装置の露光光学系は、透過光学系ではなく反射光学系である。また、ＥＵＶ露光用のＥＵＶマスクは、透過型マスクではなく反射型マスクである。そして、ＥＵＶマスクは、基板上に多層膜からなるＥＵＶ光の反射膜が設けられたブランクの上に、ＥＵＶ光を吸収する吸収膜を選択的に形成してマスクパターンを形成することにより、製造される。
このようなＥＵＶリソグラフィ技術においては、ＥＵＶマスク用のブランク自体が微細構造を持つ構造体である上に、ＥＵＶ光の波長が極めて短いため、ブランクに起因した欠陥が露光像中に出現する場合がある。従って、ＥＵＶリソグラフィの歩留まりを向上させるためには、マスクパターンを形成する前にブランクを検査し、欠陥の無いブランクのみを用いることが望ましい。しかしながら、ブランク中の欠陥を完全になくすことは困難であるため、欠陥の無いブランクのみを用いようとすると、ブランクの歩留まりが低くなり、ＥＵＶマスクの製造コストが増加してしまうという問題がある。
特開２００６−０８０４３７号公報
本発明の目的は、ＥＵＶマスクの製造コストを低減可能なＥＵＶマスク用ブランクの良否判定方法及びＥＵＶマスクの製造方法を提供することである。
実施形態に係るＥＵＶマスク用ブランクの良否判定方法は、ＥＵＶマスク用ブランク上にマスクパターンを形成して作製されるＥＵＶマスクを用いて集積回路装置を製造したと仮定し、前記ブランクに含まれる欠陥の情報及び前記マスクパターンのデザイン情報に基づいてシミュレーションを行うことにより、前記集積回路装置が不良品となるか否かを評価する工程を備える。そして、前記集積回路装置が不良品とならない場合に、前記ブランクを良品と判定する。
実施形態に係る良否判定方法の対象となるＥＵＶマスク用ブランクを例示する平面図である。 実施形態に係る良否判定方法の対象となるＥＵＶマスク用ブランクを例示する断面図である。 実施形態に係るＥＵＶマスク用ブランクの良否判定方法を例示するフローチャート図である。 （ａ）及び（ｂ）は、ブランクの位相欠陥が集積回路装置の良否に及ぼす影響を例示する図である。 （ａ）及び（ｂ）は、ブランクのパターン阻害欠陥が集積回路装置の良否に及ぼす影響を例示する図である。 （ａ）及び（ｂ）は、ブランクのパターン阻害欠陥が集積回路装置の良否に及ぼす影響を例示する図である。 リダンダンシー回路を持つ集積回路装置を例示する平面図である。 集積回路装置のリダンダンシー回路を例示する平面図である。 リダンダンシー回路による救済が可能か否かの判断方法を例示するフローチャート図である。 実施形態に係るＥＵＶマスクの製造方法を例示する工程断面図である。 実施形態によって製造されたＥＵＶマスクを例示する断面図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
本実施形態は、ＥＵＶマスク用ブランクの良否判定方法及びＥＵＶマスクの製造方法の実施形態である。
先ず、本実施形態に係るＥＵＶマスク用ブランクの良否判定方法において、判定の対象となるＥＵＶマスク用ブランクについて説明する。
図１は、本実施形態に係る良否判定方法の対象となるＥＵＶマスク用ブランクを例示する平面図であり、
図２は、本実施形態に係る良否判定方法の対象となるＥＵＶマスク用ブランクを例示する断面図である。
図１及び図２に示すように、本実施形態に係る良否判定方法の判定対象となるＥＵＶマスク用ブランク（以下、単に「ブランク」という）１００においては、石英基板１０１が設けられている。石英基板１０１の形状は略直方体の平板状である。石英基板１０１上には、多層膜１０２が設けられている。多層膜１０２においては、モリブデン（Ｍｏ）層１０３及びシリコン（Ｓｉ）層１０４が交互に数十層程度積層されている。多層膜１０２はＥＵＶ光の反射膜として機能する。なお、図２においては、図示の便宜上、モリブデン層１０３及びシリコン層１０４の積層数は、実際よりも少なく描かれている。
上方から見て、ブランク１００の形状は矩形であり、中央部には、マスクパターン形成領域１０６が設定されている。マスクパターン形成領域１０６は、ブランク１００を用いてＥＵＶマスクを製造する際に、多層膜１０２上にＥＵＶ光を吸収する吸収膜が選択的に設けられて、マスクパターン２１０（図１１参照）が形成される領域である。一方、ブランク１００の周辺部、すなわち、マスクパターン形成領域１０６を囲む枠状の領域は、周辺領域１０７となっている。周辺領域１０７におけるマスクパターン形成領域１０６を挟む２ヶ所の領域には、位置参照用マーク１０８が形成されている。後述するように、ブランク１００のマスクパターン形成領域１０６にマスクパターン２１０（図１１参照）が形成されることにより、ＥＵＶマスク２００（図１１参照）が製造される。また、このＥＵＶマスク２００を用いてＥＵＶ露光を行うことにより、記憶装置等の集積回路装置３００（図７参照）が製造される。本実施形態においては、集積回路装置３００はリダンダンシー回路を持つ装置であるものとする。
そして、ブランク１００には、欠陥が発生している可能性がある。図２においては、ブランク１００の欠陥１１０ａ、１１０ｂ及び１１０ｃを模式的に示している。
欠陥１１０ａにおいては、石英基板１０１と多層膜１０２との間にパーティクル１１１ａが介在している。これにより、多層膜１０２の下部に積層されたモリブデン層１０３及びシリコン層１０４のうち、パーティクル１１１ａの直上域及びその周辺に位置する部分が盛り上がっている。このため、多層膜１０２の下部におけるパーティクル１１１ａの直上域及びその周辺の部分は、多層膜１０２におけるその他の部分に対して、モリブデン層１０３及びシリコン層１０４の積層膜厚が変動している。但し、モリブデン層１０３及びシリコン層１０４の盛り上がりの程度は、多層膜１０２の上面１０２ａに近づくほど小さくなっており、上面１０２ａは実質的に盛り上がっていない。
欠陥１１０ｂにおいては、多層膜１０２の内部にパーティクル１１１ｂが存在している。これにより、多層膜１０２におけるパーティクル１１１ｂよりも上層の部分において、モリブデン層１０３及びシリコン層１０４が盛り上がっている。この盛り上がりの程度も、多層膜１０２の上面１０２ａに近づくほど小さくなっているが、上面１０２ａにおいても盛り上がりは完全には消滅しておらず、上面１０２ａにおけるパーティクル１１１ｂの直上域及びその周辺は、他の領域に対して盛り上がっている。この結果、多層膜１０２におけるパーティクル１１１ｂよりも上方の部分において、パーティクル１１１ｂの直上域及びその周辺の部分は、多層膜１０２におけるその他の部分に対して、局所的にＥＵＶ光の反射率が変化している。
欠陥１１０ｃにおいては、多層膜１０２の上面１０２ａにパーティクル１１１ｃが付着している。多層膜１０２におけるパーティクル１１１ｃの直下域においては、モリブデン層１０３及びシリコン層１０４の積層構造中に欠陥は存在しない。パーティクル１１１ａ、１１１ｂ及び１１１ｃは、例えば、多層膜１０２の成膜時に、雰囲気中に存在していたパーティクルが混入したものである。
欠陥１１０ａについては、多層膜１０２の上面１０２ａにはパーティクル１１１ａの形状を反映した盛り上がりが形成されていないため、多層膜１０２上にマスクパターンを形成する際の障害にはならない。このため、欠陥１１０ａはマスクパターンの欠陥（以下、「パターン欠陥」という）の原因となることはない。但し、欠陥１１０ａにおいては、モリブデン層１０３及びシリコン層１０４の膜厚が変動しているため、多層膜１０２にＥＵＶ光を照射したときの反射光において、欠陥１１０ａに相当する部分とその周辺の部分との間で、ＥＵＶ光の反射率の局所的変動に伴う位相差が生じてしまう。例えば、ＥＵＶ光の波長が１３．５ｎｍであり、ＥＵＶ光がマスクに入射するときの入射角が５．８度であるとすると、積層膜厚が約３．５ｎｍずれているだけで、πの位相差が発生してしまう。この結果、反射光における欠陥１１０ａに相当する部分の強度が著しく低下してしまい、暗部となってしまう。このような欠陥を「位相欠陥」という。
欠陥１１０ｂについては、多層膜１０２の上面１０２ａがパーティクル１１１ｂの形状を反映して盛り上がっているため、マスクパターンを形成する際に障害となる。すなわち、パターン欠陥の原因となりうる。以下、このように、マスクパターンを形成したときにパターン欠陥の原因となりうるようなブランク中の欠陥を、「パターン阻害欠陥」という。また、欠陥１１０ｂにおいては、積層膜厚が変動しているため、欠陥１１０ｂは位相欠陥でもある。
欠陥１１０ｃについては、積層膜厚は変動していないため、位相欠陥ではない。但し、多層膜１０２の上面１０２ａに付着したパーティクル１１１ｃがマスクパターンを形成する際の障害となるため、パターン欠陥の原因にはなりうる。従って、欠陥１１０ｃはパターン阻害欠陥である。
このように、ブランク１００には、一種類以上の欠陥が発生している可能性がある。このような欠陥は、ブランク１００を検査することにより、検出される。例えば、検査用の光をブランク１００に対して照射し、その反射光の強度を測定し、空間プロファイルを作成することにより、ブランク１００中の欠陥を検出することができる。例えば、検査用の光として可視光を用いた検査を行えば、多層膜１０２の上面１０２ａの凹凸を検出することができるため、パターン阻害欠陥を検出することができる。また、検査用の光としてＥＵＶ光（極端紫外線）以外の紫外線を用いた検査を行えば、パターン阻害欠陥及び一部の位相欠陥を検出することができる。更に、検査用の光としてＥＵＶ光を用いた検査を行えば、パターン阻害欠陥及び位相欠陥をほぼ確実に検出することができる。欠陥の検出結果は、そのブランク１００の「欠陥情報」となる。欠陥情報は、例えば、反射光の強度の空間プロファイル若しくは反射光の強度からバックグラウンドを除去したコントラストの空間プロファイル等の一次データ、又は、これらの一次データから各欠陥の位置及び大きさ等を算出した二次データである。これらのデータの座標は、位置参照用マーク１０８を基準として出力することができる。
次に、本実施形態に係るＥＵＶマスク用ブランクの良否判定方法について説明する。
本実施形態に係るＥＵＶマスク用ブランクの良否判定方法は、あるブランク１００が、「良品」であるか「不良品」であるかを判定する方法である。
図３は、本実施形態に係るＥＵＶマスク用ブランクの良否判定方法を例示するフローチャート図であり、
図４（ａ）及び（ｂ）は、ブランクの位相欠陥が集積回路装置の良否に及ぼす影響を例示する図であり、
図５（ａ）及び（ｂ）は、ブランクのパターン阻害欠陥が集積回路装置の良否に及ぼす影響を例示する図であり、
図６（ａ）及び（ｂ）は、ブランクのパターン阻害欠陥が集積回路装置の良否に及ぼす影響を例示する図であり、
図７は、リダンダンシー回路を持つ集積回路装置を例示する平面図であり、
図８は、集積回路装置のリダンダンシー回路を例示する平面図であり、
図９は、リダンダンシー回路による救済が可能か否かの判断方法を例示するフローチャート図である。
先ず、図３のステップＳ１に示すように、判定対象とするブランク１００についての欠陥情報を取得する。
次に、ステップＳ２に示すように、取得した欠陥情報を参照して、このブランク１００に欠陥が存在するか否かを確認する。そして、欠陥が存在しない場合は、ステップＳ９に進み、このブランク１００は「良品」であると判定する。一方、欠陥が存在する場合は、ステップＳ３に進み、欠陥についてのより詳細な評価を行う。
ステップＳ３においては、ブランク１００に含まれる欠陥の欠陥情報、及びこのブランク１００上に形成されるマスクパターンのデザイン情報に基づいて、この欠陥が「キラー欠陥」であるか否かを判断する。マスクパターンのデザイン情報とは、ブランク１００上に選択的に形成される吸収膜の形状についての情報であり、例えば、製造しようとする集積回路装置３００の配線のレイアウト及び寸法等に対応する情報である。また、キラー欠陥とは、このブランク１００上にマスクパターンを形成してＥＵＶマスクを作製し、このＥＵＶマスクを用いて集積回路装置を製造したときに、この集積回路装置がこの欠陥の存在に起因して不良品となるような欠陥をいう。
ブランク１００に存在する欠陥がキラー欠陥であるか否かは、例えば、マスクパターンのデザイン情報、ＥＵＶマスクの積層構造、及びＥＵＶ露光の露光条件に基づいて、ブランク１００の欠陥が、ＥＵＶマスクにＥＵＶ光を照射して得られた露光像に及ぼす影響をシミュレートすることによって判断可能である。ＥＵＶマスクの積層構造とは、図２に示すように、多層膜１０２を構成する各層の材料、厚さ及び積層数等をいう。ＥＵＶ露光の露光条件には、ＥＵＶマスクを形成する各材料の特性を示すパラメータ、露光光（ＥＵＶ光）の波長、照明条件、投影光学系の開口数（ＮＡ）、露光量、フォーカス、フレア量、ＥＵＶ光の入射角、及びレジスト材料の拡散係数等が含まれる。露光像とは、露光対象物、例えばレジスト膜において結像する投影像である。
図４（ａ）及び（ｂ）、図５（ａ）及び（ｂ）、並びに図６（ａ）及び（ｂ）は、それぞれ、図の左側から順に、欠陥を含むブランク１００と、このブランク１００上にマスクパターンを形成して作製されるＥＵＶマスク２００と、このＥＵＶマスク２００を用いて製造される集積回路装置３００を示している。また、各図の（ａ）は集積回路装置３００が不良品となる場合を示し、各図の（ｂ）は集積回路装置３００が良品となる場合を示している。
例えば、図４（ａ）及び（ｂ）に示すように、ブランク１００に位相欠陥１２１が存在する場合を考える。このとき、このブランク１００を用いて作製されたＥＵＶマスク２００においても、位相欠陥１２１が存在する。また、ＥＵＶマスク２００には、マスクパターン２１０が形成されている。マスクパターン２１０はＥＵＶ光を吸収する領域である。このＥＵＶマスク２００を用いてＥＵＶ露光を行い、集積回路装置３００を製造する。このとき、集積回路装置３００におけるマスクパターン２１０が転写された領域には、配線３０１が形成されるものとする。また、ＥＵＶマスク２００の位相欠陥１２１は、露光像においては暗部となり、配線３０１を広げるように作用する。
そして、図４（ａ）に示すように、ＥＵＶマスク２００の位相欠陥１２１に起因して、集積回路装置３００の配線３０１間の距離Ｌが許容値以下となる場合は、集積回路装置３００は不良品と判定される。この場合、ブランク１００の位相欠陥１２１はキラー欠陥である。なお、距離Ｌがゼロになると、配線３０１同士が短絡してしまう。この場合も集積回路装置３００は不良品と判定されるため、位相欠陥１２１はキラー欠陥である。
これに対して、図４（ｂ）に示すように、例えば、マスク２００において、位相欠陥１２１がマスクパターン２１０と重なっており、位相欠陥１２１に起因して配線３０１間の距離Ｌが許容値以下とならない場合は、集積回路装置３００は良品と判定される。この場合、ブランク１００の位相欠陥１２１はキラー欠陥ではない。
また、図５（ａ）及び（ｂ）に示すように、ブランク１００にパターン阻害欠陥１２２が存在する場合を考える。このとき、このブランク１００を用いて作製されたＥＵＶマスク２００においては、ブランク１００のパターン阻害欠陥１２２がマスクパターンの形成を阻害するため、パターン欠陥２２２が発生する。このパターン欠陥２２２は、ＥＵＶ光を遮断する不透明欠陥であるとする。
そして、図５（ａ）に示すように、集積回路装置３００において、ＥＵＶマスク２００のパターン欠陥２２２に起因して、配線３０１間の距離Ｌが許容値以下となる場合は、集積回路装置３００は不良品と判定される。この場合、ブランク１００のパターン阻害欠陥１２２はキラー欠陥である。なお、距離Ｌがゼロになる場合は、配線３０１同士が短絡し、集積回路装置３００は不良品と判定されるため、パターン阻害欠陥１２２はキラー欠陥である。
これに対して、図５（ｂ）に示すように、例えば、マスク２００において、パターン欠陥２２２がマスクパターン２１０と重なっており、パターン欠陥２２２に起因して配線３０１間の距離Ｌが許容値以下とならない場合は、集積回路装置３００は良品と判定される。この場合、ブランク１００のパターン阻害欠陥１２２はキラー欠陥ではない。
更に、図６（ａ）及び（ｂ）に示すように、ブランク１００にパターン阻害欠陥１２３が存在する場合を考える。このとき、このブランク１００を用いて作製されたＥＵＶマスク２００においては、ブランク１００のパターン阻害欠陥１２３がマスクパターンの形成を阻害するため、パターン欠陥２２３が発生する。このパターン欠陥２２３は、ＥＵＶ光を透過させる透明欠陥であるとする。
そして、図６（ａ）に示すように、集積回路装置３００において、ＥＵＶマスク２００のパターン欠陥２２３に起因して、配線３０１の幅Ｗが許容値以下となる場合は、集積回路装置３００は不良品と判定される。この場合、ブランク１００のパターン阻害欠陥１２３はキラー欠陥である。なお、幅Ｗがゼロになる場合は、配線３０１がオープンとなり、集積回路装置３００は不良品と判定されるため、パターン阻害欠陥１２３はキラー欠陥である。
これに対して、図６（ｂ）に示すように、例えば、マスク２００において、パターン欠陥２２３がマスクパターン２１０間の反射領域、すなわち、多層膜１０２が露出した領域と重なっており、パターン欠陥２２３に起因して配線３０１の幅Ｗが許容値以下とならない場合は、集積回路装置３００は良品と判定される。この場合、ブランク１００のパターン阻害欠陥１２３はキラー欠陥ではない。
このようにして、ステップＳ３においては、ブランク１００に発生している各欠陥がキラー欠陥であるか否かを判断する。そして、ステップＳ４に示すように、ブランク１００に存在する全ての欠陥がキラー欠陥ではなく、ブランク１００にキラー欠陥が存在しない場合、すなわち、ブランク１００の欠陥に起因して集積回路装置３００が不良品とならない場合には、ステップＳ９に進み、このブランク１００を「良品」と判定する。一方、ブランク１００の欠陥に起因して集積回路装置３００が不良品となる場合、すなわち、ブランク１００に１個以上のキラー欠陥が存在する場合は、ステップＳ５に進み、このブランク１００の救済の可能性を検討する。
ステップＳ５においては、ステップＳ４において集積回路装置３００が不良品となるとされたブランク１００について、ブランク１００に対するマスクパターンの形成位置をずらすことによって、このブランク１００の救済が可能か否かを検討する。具体的には、マスクパターンのデザイン情報に基づいて、マスクパターンの形成位置をずらすことにより、集積回路装置３００が良品となるか否かを判断する。
例えば、図４（ａ）、図５（ａ）又は図６（ａ）に示すブランク１００は、キラー欠陥を含むブランクである。上述の如く、このまま、このブランク１００を用いてＥＵＶマスク２００を作製し、このＥＵＶマスク２００を用いて集積回路装置３００を製造しても、この集積回路装置３００は不良品となる。しかしながら、ブランク１００に対するマスクパターンの形成位置をずらすことによって、作製されるＥＵＶマスク２００において、欠陥とマスクパターン２１０との相対的な位置関係が変化する。この結果、図４（ｂ）、図５（ｂ）又は図６（ｂ）に示すブランク１００のように、欠陥がキラー欠陥ではなくなり、製造される集積回路装置３００が良品となる可能性がある。
そして、ステップＳ６に示すように、ブランク１００に対するマスクパターンの形成位置をずらすことによって、集積回路装置３００が良品となる場合、すなわち、ブランク１００を救済することが可能である場合には、ステップＳ９に進み、このブランク１００を「良品」と判定する。一方、マスクパターンの形成位置をずらすことによっては集積回路装置３００が良品とならず、ブランク１００を救済できない場合には、ステップＳ７に進み、他の方法によるブランク１００の救済の可能性を更に検討する。
ステップＳ７においては、ステップＳ６においてマスクパターンの形成位置をずらすことによっては救済できないと判断されたブランク１００について、集積回路装置３００のリダンダンシー回路を用いることによる救済の可能性を検討する。以下、この検討の方法を、集積回路装置３００の具体例を挙げて詳細に説明する。
先ず、リダンダンシー回路を持つ集積回路装置３００の具体例について説明する。
図７に示すように、集積回路装置３００は、例えば半導体記憶装置である。集積回路装置３００においては、半導体基板３１０が設けられている。また、半導体基板３１０の上面に平行な方向であって、相互に直交する２方向として、ワード線方向及びビット線方向が設定されている。集積回路装置３００のビット線方向における一端部にはパッド領域３１１が設けられており、その隣には周辺回路領域３１２が設けられている。また、周辺回路領域３１２の更に隣には、複数のセンスアンプ領域３１３が設けられており、各センスアンプ領域３１３の更に隣には、メモリセル領域３１４が設けられている。すなわち、パッド領域３１１、周辺回路領域３１２、センスアンプ領域３１３及びメモリセル領域３１４は、ビット線方向に沿ってこの順に配列されている。更に、各メモリセル領域３１４のワード線方向両側には、ロウデコーダ領域３１５が設けられている。すなわち、メモリセル領域３１４及びロウデコーダ領域３１５は、ワード線方向に沿って配列されている。
このうち、メモリセル領域３１４は、基本ユニットとしてのメモリセルが複数個集積された領域であり、メモリセル間に互換性がある。このため、本来使用されるべきメモリセルの他に、リダンダンシー回路として、予備のメモリセルを設けておき、本来使用されるべきメモリセルに不具合が生じた場合には、予備のメモリセルに置き換えることができる。従って、メモリセル領域３１４は、リダンダンシー回路による救済が可能な領域である。以下、このようなリダンダンシー回路による救済が可能な領域を、「Ｒ／Ｄ領域」という。
具体的には、図８に示すように、メモリセル領域３１４には、本来使用されるべきメモリセル群３２１ａと、リダンダンシー回路としての予備のメモリセル群３２１ｂが設けられている。そして、メモリセル群３２１ａに属するメモリセルに欠陥３２０が発生した場合には、このメモリセルが属するメモリセル列３２２ａ全体を使用禁止とし、その替わりに、メモリセル群３２１ｂに設けられたメモリセル列３２２ｂを使用する。これにより、集積回路装置３００が救済される。
また、ロウデコーダ領域３１５も、互換性のある基本ユニットが複数個集積された領域であるため、リダンダンシー回路による救済が可能なＲ／Ｄ領域である。これに対して、パッド領域３１１、周辺回路領域３１２及びセンスアンプ領域３１３には、リダンダンシー回路が設けられておらず、従って、リダンダンシー回路による救済が不可能な領域である。すなわち、これらの領域はＲ／Ｄ領域ではない。
次に、このような集積回路装置３００について、リダンダンシー回路による救済が可能か否かの判断方法を説明する。
先ず、図７及び図９のステップＳ２１に示すように、集積回路装置３００において、ブランク１００の欠陥が転写される位置がＲ／Ｄ領域内にあるか否かを判断する。図７に示す例では、欠陥の位置がメモリセル領域３１４内又はロウデコーダ領域３１５内であるか、それ以外であるかを判断する。そして、ブランク１００の欠陥に由来する全ての欠陥がＲ／Ｄ領域内、すなわち、メモリセル領域３１４内又はロウデコーダ領域３１５内にあれば、ステップＳ２２に進む。一方、ブランク１００の欠陥に由来する欠陥が１つでもＲ／Ｄ領域外、例えば、周辺回路領域３１２内又はセンスアンプ領域３１３内におけるキラー欠陥であると判断されれば、ステップＳ２４に進み、集積回路装置３００はリダンダンシー回路による救済が不可能であると判断する。
ステップＳ２２においては、Ｒ／Ｄ領域内に転写される欠陥の数が、リダンダンシー回路によって救済可能な数以下であるか否かを判断する。リダンダンシー回路を持つ集積回路装置３００であっても、リダンダンシー回路によって救済可能な欠陥の数には上限がある。例えば、図８に示す例では、リダンダンシー回路であるメモリセル群３２１ｂに属するメモリセル列の数は有限であるため、リダンダンシー回路を適用することによって救済できる欠陥の数も有限である。但し、救済可能な欠陥数の上限は、メモリセル群３２１ｂの規模の他に、欠陥の配置にも依存する。そして、Ｒ／Ｄ領域内に転写される欠陥の数が、リダンダンシー回路によって救済可能な数以下である場合には、ステップＳ２３に進み、この集積回路装置３００は、リダンダンシー回路によって救済可能であると判断する。一方、Ｒ／Ｄ領域内に転写される欠陥の数が、リダンダンシー回路によって救済可能な数よりも多い場合には、ステップＳ２４に進み、この集積回路装置３００は、リダンダンシー回路による救済が不可能であると判断する。
このように、図３に示すステップＳ７においては、集積回路装置３００におけるブランク１００の欠陥が転写される位置がＲ／Ｄ領域内にあり、且つ、この欠陥の数が救済可能な数以下である場合に、集積回路装置３００は救済可能であると判断する。なお、集積回路装置３００における任意の位置がＲ／Ｄ領域であるか否かは、マスクパターンのデザイン情報から読み取ることができる。また、リダンダンシー回路によって救済可能な欠陥数も、マスクパターンのデザイン情報から読み取ることができる。
そして、図３のステップＳ８に示すように、リダンダンシー回路を用いることにより、集積回路装置３００が救済可能である場合は、ステップＳ９に進み、このブランク１００は「良品」であると判定する。一方、リダンダンシー回路を用いても、集積回路装置３００を救済できない場合は、ステップＳ１０に進み、このブランク１００は「不良品」であると判定する。
すなわち、本実施形態においては、ブランク１００に欠陥が存在し（ステップＳ２）、この欠陥がキラー欠陥であり（ステップＳ４）、マスクパターンの形成位置をずらすことによっては救済できず（ステップＳ６）、且つ、集積回路装置のリダンダンシー回路を用いても救済できない場合（ステップＳ８）に、このブランク１００を「不良品」と判定し（ステップＳ１０）、それ以外の場合は、「良品」と判定する（ステップＳ９）。このように製造される集積回路装置が不良品となるか否かを評価することで、ブランク１００の良否が判定される。
次に、本実施形態に係るＥＵＶマスクの製造方法について説明する。
図１０は、本実施形態に係るＥＵＶマスクの製造方法を例示する工程断面図であり、
図１１は、本実施形態によって製造されたＥＵＶマスクを例示する断面図である。
図１０に示すように、先ず、上述の本実施形態に係るＥＵＶマスク用ブランクの良否判定方法によって「良品」と判定されたブランク１００を用意する。次に、このブランク１００の多層膜１０２上の全面に、ＥＵＶ光を吸収する材料、例えば、タンタル（Ｔａ）を含む材料を堆積させて、吸収膜１５１を形成する。次に、吸収膜１５１上に電子ビームによって感光するレジスト膜１５２を形成する。次に、電子ビーム描画によってレジスト膜１５２を選択的に露光し、現像することにより、レジストパターンを形成する。次に、レジストパターンをマスクとして異方性エッチングを施すことにより、吸収膜１５１を選択的に除去する。その後、レジストパターンを除去する。
これにより、図１１に示すように、ブランク１００の多層膜１０２上に、例えばタンタルを含む材料からなるマスクパターン２１０が形成される。このようにして、ＥＵＶマスク２００が製造される。ＥＵＶマスク２００においては、石英基板１０１上に多層膜１０２が設けられたブランク１００上に、ＥＵＶ光を吸収する材料からなるマスクパターン２１０が形成されている。
次に、このＥＵＶマスク２００を用いた集積回路装置の製造方法について説明する。
先ず、ウェーハ（図示せず）上にレジスト膜（図示せず）を形成し、被加工材とする。このとき、レジスト膜はウェーハに接していてもよく、ウェーハ上に設けられた絶縁膜上に設けられていてもよく、ウェーハ上に設けられた導電膜上に設けられていてもよい。次に、この被加工材及びＥＵＶマスク２００をＥＵＶ露光機（図示せず）にセットする。そして、ＥＵＶ露光機のＥＵＶ光源にＥＵＶ光を出射させ、ＥＵＶマスク２００の上面におけるマスクパターン形成領域１０６（図１参照）を照射する。このとき、マスクパターン２１０に到達したＥＵＶ光はマスクパターン２１０によって吸収され、マスクパターン２１０の側方を通過して多層膜１０２に到達したＥＵＶ光は多層膜１０２によって反射される。これにより、ＥＵＶマスク２００に照射されたＥＵＶ光は選択的に反射され、ウェーハ上のレジスト膜に到達し、露光像を形成する。この結果、レジスト膜が局所的に感光される。
その後、被加工材をＥＵＶ露光機から取り出し、現像することにより、レジストパターンが形成される。次に、このレジストパターンをマスクとして、処理を施す。例えば、このレジストパターンをマスクとして不純物を選択的に注入し、ウェーハ中に不純物拡散層を形成する。又は、このレジストパターンをマスクとしてエッチングを施して、ウェーハ上に設けられた絶縁膜若しくは導電膜を選択的に除去し、コンタクトホール若しくは配線等を形成する。このようにして、集積回路装置３００が製造される。このとき、ブランク１００に含まれる欠陥の少なくとも一部はＥＵＶマスク２００の欠陥となるが、集積回路装置３００がブランク１００の欠陥に起因して不良品となることはない。
次に、本実施形態の効果について説明する。
本実施形態においては、図３のステップＳ２に示す工程において、欠陥の存在が確認されたブランクについて、ステップＳ３及びＳ４に示す工程において、この欠陥がキラー欠陥であるか否かを判断し、キラー欠陥でない場合は、ステップＳ９に示すように、このブランクを「良品」と判定している。また、ブランク中の欠陥がキラー欠陥である場合であっても、ステップＳ５及びＳ６に示す工程において、マスクパターンの形成位置をずらすことによって救済が可能であるか否かを判断し、救済が可能である場合には、このブランクを「良品」と判定している。更に、ステップＳ７及びＳ８に示す工程において、リダンダンシー回路を用いることによって集積回路装置の救済が可能であるか否かを判断し、救済が可能である場合には、このブランクを「良品」と判定している。なお、「良品」と判定されたブランクを用いてＥＵＶマスクを作製し、このＥＵＶマスクを用いて集積回路装置を製造した場合は、ブランク中の欠陥に起因して集積回路装置が不良品となることはない。
このように、本実施形態によれば、欠陥を含むブランクであっても、製造される集積回路装置が不良品となることを回避できれば、「良品」と判定しているため、ブランクの歩留まりを向上させることができる。この結果、ブランクの製造コストを低減することができ、従って、ＥＵＶマスクの製造コストを低減することができ、ひいては、集積回路装置の製造コストを低減することができる。
これに対して、仮に、ステップＳ２に示す工程において欠陥の存在が確認されたブランクを全て不良品と判定してしまうと、欠陥が１つもないブランクを製造することは困難であるため、ブランクの歩留まりが低下し、ブランク及びＥＵＶマスクの製造コストが増加してしまう。これにより、集積回路装置のコストも増加してしまう。
なお、本実施形態においては、ブランク中の欠陥に起因して集積回路装置が不良品となるか否かの評価を、ブランク中の欠陥が露光像に及ぼす影響をシミュレートすることによって行う例を示したが、本発明はこれに限定されない。例えば、この評価は、実験データに基づいて行ってもよい。例えば、予め、欠陥を含むブランクを用いてＥＵＶマスクを実際に作製し、このＥＵＶマスクにＥＵＶ光を照射して露光像を形成し、この露光像に及ぼす欠陥の影響を評価し、このような実験結果を蓄積しておく。そして、この蓄積された実験結果に基づいて、判定対象となるブランクに含まれる欠陥が露光像に及ぼす影響を推定し、集積回路装置が不良品となるか否かを判断してもよい。
また、本実施形態においては、図３のステップＳ５及びＳ６に示すマスクパターンの形成位置をずらすことによる救済の可能性の検討を、ステップＳ７及びＳ８に示すリダンダンシー回路を用いることによる救済の可能性の検討よりも先に行う例を示したが、本発明はこれに限定されず、これらの検討の順序は逆でもよい。また、これらの検討のうち一方のみを実施してもよい。更に、これらの検討に加えて、又はこれらの検討に代えて、他の手段による救済の可能性を検討し、救済が可能である場合には、ブランクを「良品」と判定してもよい。更にまた、マスクパターンの形成位置をずらすことによる救済の可能性の検討、及び、リダンダンシー回路を用いることによる救済の可能性の検討は、実施しなくてもよい。少なくとも、ステップＳ３及びＳ４に示すように、キラー欠陥の有無を判定し、キラー欠陥がない場合にはブランクを「良品」と判定し、キラー欠陥がある場合にはブランクを「不良品」と判定しても、欠陥を含むブランクを全て「不良品」と判定する場合と比較して、ブランクの歩留まりを向上させることができる。
以上説明した実施形態によれば、ＥＵＶマスクの製造コストを低減可能なＥＵＶマスク用ブランクの良否判定方法及びＥＵＶマスクの製造方法を実現することができる。
以上、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態及びその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
１００：ブランク、１０１：石英基板、１０２：多層膜、１０２ａ：上面、１０３：モリブデン層、１０４：シリコン層、１０６：マスクパターン形成領域、１０７：周辺領域、１０８：位置参照用マーク、１１０ａ、１１０ｂ、１１０ｃ：欠陥、１１１ａ、１１１ｂ、１１１ｃ:パーティクル、１２１：位相欠陥、１２２、１２３：パターン阻害欠陥、１５１：吸収膜、１５２：レジスト膜、２００：ＥＵＶマスク、２１０：マスクパターン、２２２、２２３：パターン欠陥、３００：集積回路装置、３０１：配線、３１０：半導体基板、３１１：パッド領域、３１２：周辺回路領域、３１３：センスアンプ領域、３１４：メモリセル領域、３１５：ロウデコーダ領域、３２０：欠陥、３２１ａ、３２１ｂ：メモリセル群、３２２ａ、３２２ｂ：メモリセル列、Ｌ：距離、Ｗ：幅

Claims (5)

  1. ＥＵＶマスク用ブランク上にマスクパターンを形成して作製されるＥＵＶマスクを用いて集積回路装置を製造したと仮定し、前記ブランクに含まれる欠陥の情報及び前記マスクパターンのデザイン情報に基づいてシミュレーションを行うことにより、前記集積回路装置が不良品となるか否かを評価する工程を備え、
    前記集積回路装置が不良品とならない場合に、前記ブランクを良品と判定することを特徴とするＥＵＶマスク用ブランクの良否判定方法。
  2. 前記評価する工程は、前記集積回路装置のリダンダンシー回路を用いることにより、前記集積回路装置を救済可能か否かを判断する工程を有し、
    前記集積回路装置が救済可能である場合に、前記ブランクを良品と判定することを特徴とする請求項１記載のＥＵＶマスク用ブランクの良否判定方法。
  3. 前記判断する工程は、
    前記集積回路装置における前記欠陥が転写される位置が、前記リダンダンシー回路によって救済可能な領域内にあるか否かを判断する工程と、
    前記領域内に転写される前記欠陥の数が、前記リダンダンシー回路によって救済可能な数以下であるか否かを判断する工程と、
    を有し、
    前記欠陥が転写される位置が前記領域内にあり、且つ、前記欠陥の数が前記救済可能な数以下である場合に、前記装置が救済可能であると判断することを特徴とする請求項２記載のＥＵＶマスク用ブランクの良否判定方法。
  4. 前記評価する工程は、前記ブランクに対する前記マスクパターンの形成位置をずらすことによって、前記集積回路装置が良品となるか否かを判断する工程を有し、
    前記形成位置をずらすことによって前記集積回路装置が良品となる場合に、前記ブランクを良品と判定することを特徴とする請求項１〜３のいずれか１つに記載のＥＵＶマスク用ブランクの良否判定方法。
  5. 請求項１〜４のいずれか１つに記載のＥＵＶマスク用ブランクの良否判定方法によって良品と判定されたＥＵＶマスク用ブランク上にマスクパターンを形成する工程を備えたことを特徴とするＥＵＶマスクの製造方法。
JP2011000100A 2011-01-04 2011-01-04 Ｅｕｖマスク用ブランクの良否判定方法及びｅｕｖマスクの製造方法 Active JP5537443B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011000100A JP5537443B2 (ja) 2011-01-04 2011-01-04 Ｅｕｖマスク用ブランクの良否判定方法及びｅｕｖマスクの製造方法
TW100130567A TWI450027B (zh) 2011-01-04 2011-08-25 Method for determining the method of determination of the substrate for the EUV mask and the manufacturing method of the EUV mask
KR1020110090602A KR101281398B1 (ko) 2011-01-04 2011-09-07 Ｅｕｖ 마스크용 블랭크의 불량 판정 방법 및 ｅｕｖ 마스크의 제조 방법
US13/237,790 US8423926B2 (en) 2011-01-04 2011-09-20 Acceptance determining method of blank for EUV mask and manufacturing method of EUV mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011000100A JP5537443B2 (ja) 2011-01-04 2011-01-04 Ｅｕｖマスク用ブランクの良否判定方法及びｅｕｖマスクの製造方法

Publications (2)

Publication Number Publication Date
JP2012142468A JP2012142468A (ja) 2012-07-26
JP5537443B2 true JP5537443B2 (ja) 2014-07-02

Family

ID=46381954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011000100A Active JP5537443B2 (ja) 2011-01-04 2011-01-04 Ｅｕｖマスク用ブランクの良否判定方法及びｅｕｖマスクの製造方法

Country Status (4)

Country Link
US (1) US8423926B2 (ja)
JP (1) JP5537443B2 (ja)
KR (1) KR101281398B1 (ja)
TW (1) TWI450027B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8785082B2 (en) * 2011-03-15 2014-07-22 Kla-Tencor Corporation Method and apparatus for inspecting a reflective lithographic mask blank and improving mask quality
US8726202B2 (en) * 2012-04-13 2014-05-13 International Business Machines Corporation Mitigation of mask defects by pattern shifting
JP6021444B2 (ja) * 2012-05-31 2016-11-09 株式会社東芝 荷電ビーム描画装置及び描画データ作成装置
FR2994605B1 (fr) * 2012-08-20 2014-08-22 Commissariat Energie Atomique Procede de fabrication de masques euv minimisant l'impact des defauts de substrat
US8884223B2 (en) * 2012-11-30 2014-11-11 Kla-Tencor Corporation Methods and apparatus for measurement of relative critical dimensions
JP6013930B2 (ja) * 2013-01-22 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TW201430336A (zh) * 2013-01-23 2014-08-01 Huang Tian Xing 缺陷檢測方法、裝置及系統
CN103646894B (zh) * 2013-11-29 2016-08-17 上海华力微电子有限公司 基于致命缺陷修正的缺陷扫描方法
JP6339807B2 (ja) * 2014-01-16 2018-06-06 株式会社ニューフレアテクノロジー 露光用マスクの製造方法、露光用マスクの製造システム、及び半導体装置の製造方法
US20190056651A1 (en) * 2017-08-21 2019-02-21 Globalfoundries Inc. Euv patterning using photomask substrate topography

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354404A (ja) * 1998-06-05 1999-12-24 Hitachi Ltd ブランクスおよび反射型マスクの検査方法および検査装置
JP2001033941A (ja) 1999-07-16 2001-02-09 Toshiba Corp パターン形成方法及び露光装置
JP2002100548A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体デバイスの歩留り予測システム、歩留り予測方法、半導体デバイスの設計方法
TWI229894B (en) * 2002-09-05 2005-03-21 Toshiba Corp Mask defect inspecting method, semiconductor device manufacturing method, mask defect inspecting apparatus, generating method of defect influence map, and computer program product
JP2004356330A (ja) * 2003-05-28 2004-12-16 Sony Corp マスクの製造方法、マスクブランクスの管理方法、マスクブランクスの管理プログラム、マスクブランクスの管理装置および半導体装置の製造方法
JP2006080437A (ja) 2004-09-13 2006-03-23 Intel Corp マスク・ブランクス検査方法及びマスク・ブランク検査ツール
JP4660358B2 (ja) * 2005-11-18 2011-03-30 大日本印刷株式会社 基板選択装置
JP2008129477A (ja) * 2006-11-24 2008-06-05 Toshiba Microelectronics Corp フォトマスク作成装置及びフォトマスク検査装置
DE102007028172B3 (de) 2007-06-20 2008-12-11 Advanced Mask Technology Center Gmbh & Co. Kg EUV-Maske und Verfahren zur Reparatur einer EUV-Maske
JP5039495B2 (ja) * 2007-10-04 2012-10-03 ルネサスエレクトロニクス株式会社 マスクブランク検査方法、反射型露光マスクの製造方法、反射型露光方法および半導体集積回路の製造方法
JP2010060904A (ja) * 2008-09-04 2010-03-18 Toshiba Corp フォトマスクの検査方法、半導体デバイスの検査方法及びパターン検査装置
JP5133967B2 (ja) 2009-11-16 2013-01-30 ルネサスエレクトロニクス株式会社 Ｅｕｖ露光方法
US9671685B2 (en) * 2009-12-31 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lithographic plane check for mask processing
JP5874407B2 (ja) * 2012-01-23 2016-03-02 大日本印刷株式会社 位相欠陥の影響を低減するｅｕｖ露光用反射型マスクの製造方法
JP2013229365A (ja) * 2012-04-24 2013-11-07 Toppan Printing Co Ltd 反射型マスクブランク、反射型マスクブランクの製造方法、反射型マスクおよび反射型マスクの製造方法
JP2013251441A (ja) * 2012-06-01 2013-12-12 Toshiba Corp マスクブランクスのシミュレーション情報の提供方法

Also Published As

Publication number Publication date
US20120174045A1 (en) 2012-07-05
KR101281398B1 (ko) 2013-07-02
JP2012142468A (ja) 2012-07-26
US8423926B2 (en) 2013-04-16
KR20120081921A (ko) 2012-07-20
TWI450027B (zh) 2014-08-21
TW201229656A (en) 2012-07-16

Similar Documents

Publication Publication Date Title
JP5537443B2 (ja) Ｅｕｖマスク用ブランクの良否判定方法及びｅｕｖマスクの製造方法
US9791771B2 (en) Photomask structure with an etch stop layer that enables repairs of detected defects therein and extreme ultraviolet(EUV) photolithograpy methods using the photomask structure
KR102532467B1 (ko) 극자외선 파장 범위용 마스크를 제조하는 방법, 마스크 및 장치
KR20090097790A (ko) 반사형 마스크 블랭크스, 반사형 마스크 및 반사형 마스크의 검사 방법 및 제조 방법
EP2693458B1 (en) Method for repairing mask for euv exposure, and mask for euv exposure
JP2010206177A (ja) 露光用マスク及びその製造方法並びに半導体装置の製造方法
JP2009290002A (ja) 半導体集積回路装置の製造方法
US9329472B2 (en) Method for manufacturing EUV masks minimizing the impact of substrate defects
US20230359135A1 (en) Overlay marks for reducing effect of bottom layer asymmetry
JP2013222811A (ja) Ｅｕｖマスクブランクス、マスクの製造方法、及びアライメント方法
US8377613B2 (en) Reflective photomask and method of fabricating the same
US9739723B1 (en) Methods of defect inspection for photomasks
JP5943306B2 (ja) 反射型マスクの製造方法およびマスクブランクの製造方法
JP2013026424A (ja) 半導体装置の製造方法
US9274411B2 (en) Reflection type blank masks, methods of fabricating the same, and methods of fabricating reflection type photo masks using the same
JP2014170935A (ja) 基板欠陥の影響を最小化する二重マスク・フォトリソグラフィー方法
JP2013093588A (ja) 反射型マスクの製造方法および半導体集積回路装置の製造方法
JP2018205458A (ja) Ｅｕｖブランク及びｅｕｖマスクの欠陥検査装置、欠陥検査方法、ｅｕｖマスクの製造方法
US10274821B2 (en) Mask and manufacturing method of mask
US8748065B2 (en) Reflection type blank masks, methods of fabricating the same, and methods of fabricating reflection type photo masks using the same
JP2017084837A (ja) 反射型フォトマスクブランクおよび反射型フォトマスクの製造方法ならびに反射型フォトマスク
JP2017053935A (ja) 反射型マスクの欠陥修正方法及び欠陥修正装置
JP2008060315A (ja) Ｅｕｖ露光用ステンシルマスク、ｅｕｖ露光装置、およびｅｕｖ露光方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140425

R151 Written notification of patent or utility model registration

Ref document number: 5537443

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350