JP2004356330A - マスクの製造方法、マスクブランクスの管理方法、マスクブランクスの管理プログラム、マスクブランクスの管理装置および半導体装置の製造方法 - Google Patents
マスクの製造方法、マスクブランクスの管理方法、マスクブランクスの管理プログラム、マスクブランクスの管理装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004356330A JP2004356330A JP2003151402A JP2003151402A JP2004356330A JP 2004356330 A JP2004356330 A JP 2004356330A JP 2003151402 A JP2003151402 A JP 2003151402A JP 2003151402 A JP2003151402 A JP 2003151402A JP 2004356330 A JP2004356330 A JP 2004356330A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- thin film
- defect
- pattern
- mask data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【課題】黒／白欠陥が存在するマスクブランクスを廃棄せずに利用することを可能にするマスクの製造方法と、これを可能にするマスクブランクスの管理方法、マスクブランクスの管理プログラムおよびマスクブランクスの管理装置、並びに上記マスクの製造方法を用いた半導体装置の製造方法を提供する。
【解決手段】マスクブランクスを準備し（ＳＴ１１）、マスクブランクスの薄膜に存在する欠陥の位置や大きさなどの分布を検査し（ＳＴ１２）、欠陥マップを作成する（ＳＴ１３）。次に、欠陥マップとマスクデータとろ論理和を演算処理して（ＳＴ１５）比較し、欠陥マップに沿った欠陥を有する薄膜がマスクデータに沿ったパターンに対して利用可能か判定する（ＳＴ１６）。薄膜がマスクデータに沿ったパターンに対して利用可能と判定された（Ｙ）場合には、薄膜に対して、マスクデータに沿ってパターンを形成しマスクを製造する（ＳＴ１７）。
【選択図】 図１
【解決手段】マスクブランクスを準備し（ＳＴ１１）、マスクブランクスの薄膜に存在する欠陥の位置や大きさなどの分布を検査し（ＳＴ１２）、欠陥マップを作成する（ＳＴ１３）。次に、欠陥マップとマスクデータとろ論理和を演算処理して（ＳＴ１５）比較し、欠陥マップに沿った欠陥を有する薄膜がマスクデータに沿ったパターンに対して利用可能か判定する（ＳＴ１６）。薄膜がマスクデータに沿ったパターンに対して利用可能と判定された（Ｙ）場合には、薄膜に対して、マスクデータに沿ってパターンを形成しマスクを製造する（ＳＴ１７）。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置製造のリソグラフィ工程で用いられるマスクの製造方法と、このマスクを形成するためのマスクブランクスの管理方法、マスクブランクスの管理プログラムおよびマスクブランクスの管理装置、並びに上記マスクの製造方法を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体デバイスの量産に用いられているフォトリソグラフィ用マスクのもとになる基板はブランクスと呼ばれている。
図９は、フォトリソグラフィ用のブランクスの模式断面図である。
まず、石英基板１１０上に、典型的には厚さ約１００ｎｍのクロム薄膜１１１がスパッタリング法での蒸着により形成されており、その上層にレジスト膜１１２が形成されている。
レジスト膜１１２として、ＺＥＰ７０００（日本ゼオン社製）に代表されるような非化学増幅レジストが用いられる場合は、クロム膜の上にレジストを塗布した状態（例えば、膜厚４００ｎｍ）でブランクスは出荷される。
【０００３】
最近では、電子線（ＥＢ）描画のスループットを向上させるために、化学増幅レジストを用いる場合が増えている。この場合、レジストの化学的安定性が非化学増幅レジストに比べて低下するので、一般にレジストはマスク製造現場で塗布される。その場合、ブランクスにはレジストが塗布されていない状態で出荷される。
【０００４】
マスク製造現場では、レジストが塗布されてない場合には塗布した後、ＥＢ描画装置（あるいは微細なパターニングが必要ないマスクの場合は、レーザー描画装置）を用いてレジストにデバイスパターンが形成され、続くエッチング工程によりクロム膜に転写される。
マスクが露光される時、このクロム膜が遮光膜となり、マスクパターンがウェハ上に転写される。
【０００５】
石英基板の寸法等の規格は、ＳＥＭＩスタンダードＳＥＭＩ Ｐ１−９２ （Ｓｐｅｃｉｆｉｃａｔｉｏｎ ｆｏｒ Ｈａｒｄ Ｓｕｒｆａｃｅ Ｐｈｏｔｏｍａｓｋ Ｓｕｂｓｔｒａｔｅｓ）に定義されており、きわめて厳密な品質管理・検査が規格されている。
また、クロム膜の品質も同様である。総じて、生産用フォトマスクのブランクス製造技術は充分確立され、完成の域にあると言える。
【０００６】
一方、フォトリソグラフィに続く次世代リソグラフィ（ＮＧＬ：ｎｅｘｔ ｇｅｎｅｒａｔｉｏｎ ｌｉｔｈｏｇｒａｐｈｙ ）として開発が進められている電子線（ＥＢ：ｅｌｅｃｔｒｏｎ ｂｅａｍ）リソグラフィでは、転写パターンがメンブレンの開口により形成されるステンシルマスクが用いられる。
図１０は、ステンシルマスク用のブランクスの模式断面図である。
基板１２０上に、エッチングストッパ機能を有する中間層１２１およびメンブレンになる薄膜１２２が形成された積層構造を有する。メンブレンに対応する部分の基板１２０は裏面からエッチングされ、薄膜１２２を露出させる凹部１２０ａが形成されている。
【０００７】
マスクの製造プロセスによっては、薄膜層や中間層がさらに複数の層で構成されているブランクス、基板の裏面にも薄膜層が形成されているブランクス、あるいは中間層が存在しないブランクスもあるが、基本的には図１０のようになっている。
また、ここでは簡単のためマスクが単一のメンブレンからなるように図示しているが、機械的剛性の低いメンブレン領域を補強するために、図１１（ａ）の斜視図に示すような格子状の梁で分割された多数の小画メンブレンから構成されるブランクスが知られている。
図１１（ａ）に示す多数の小画メンブレンから構成されるブランクスは、基板１００上に、エッチングストッパ機能を有する中間層１０１およびメンブレンになる薄膜１０２が形成された積層構造を有する。メンブレンに対応する部分の基板１００は裏面からエッチングされて格子状に区画された凹部１００ａが形成され、格子状の梁１００ｂが構成されている。薄膜１０２は梁１００ｂで区画された小領域がそれぞれパターンが形成されるパターン領域ＰＡとなる。薄膜１０２には周辺部においてアライメントマークＡＭ（図１１（ｂ）参照）が形成されている。
また、パターンが転写された後には、例えば、図１１（ｂ）の断面図に示すようにマスクパターンに沿った貫通孔Ｐが形成される。
上記のブランクスにおいて、例えば近接電子線転写リソグラフィ（ＰＥＬ：ｐｒｏｘｉｍｉｔｙ ｅｌｅｃｔｒｏｎ ｌｉｔｈｏｇｒａｐｈｙ）用のマスクについて特許文献１に開示されており、電子線転写リソグラフィ（ＥＰＬ：ｅｌｅｃｔｒｏｎ ｐｒｏｊｅｃｔｉｏｎ ｌｉｔｈｏｇｒａｐｈｙ ）用のマスクについて特許文献２に開示されている。
【０００８】
ブランクス製造方法としては、現在２通りの方法が用いられている。
一つは、直径４もしくは８インチのシリコンウェハに、必要に応じて中間層を形成した後、その上にメンブレンになる材料（例えば、単結晶／多結晶／アモルファスシリコン、窒化シリコン、シリコンカーバイド、ダイヤモンド、ダイヤモンドライクカーボン）をスパッタリング法あるいはＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ）法により成膜する方法であり、例えば、ダイヤモンド薄膜の形成方法に関して、特許文献３および特許文献４などに装置、材料、プロセスに関する詳細な記述がされている。成膜後、必要があればＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ ）法などにより膜の平坦化を行う（例えば、特許文献５参照）。
【０００９】
別の方法として、予め図１０に示すような積層構造が形成されたウェハを用いることができる。
最もよく利用されるのはＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）ウェハである。本来、ＳＯＩウェハは、高速で電力消費が少ないデバイスを作製するための技術として開発されたもので、ステンシルマスク製造を意図したものではない。しかしながら、その断面構造が、薄膜のシリコン層（ＳＯＩ層）／埋め込み酸化膜（ＢＯＸ：ｂｕｒｉｅｄ ｏｘｉｄｅ）層／シリコン基板という３層構造をしており、メンブレン領域に対応するＳＯＩ層の膜厚均一性や膜質が極めて高度に制御されているという利点がある。
さらに、一般に、酸化シリコンとシリコンのドライエッチングにおける選択比は１０００以上にもなるので、中間のＢＯＸ層が裏面エッチングの際のエッチング阻止層として機能する。
これらのことから、ＳＯＩ基板は、高度な成膜技術を必要とせずに高品質のステンシルマスクを製造することができる可能性のある材料である。
製造フローには様々なバリエーションがあり、例えば特許文献６などに記述されているが、裏面から基板をエッチングすることでメンブレンを形成し、そこに開口パターンを加工するという大まかなフローは共通している。
【００１０】
【特許文献１】
特開２００３−５９８１９号公報
【特許文献２】
米国特許５５２３５８０号明細書
【特許文献３】
特開２００１−７７０１６号公報
【特許文献４】
特開平１１−４０４９４号公報
【特許文献５】
特開平７−１３０６４６号公報
【特許文献６】
特開平１１−５４４０９号公報
【非特許文献１】
Ｍ．オカダら（Ｍ． Ｏｋａｄａ ｅｔ ａｌ．）、ジャーナル・オブ・バキューム・サイエンス・テクノロジー（Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ Ｔｅｃｈｎｏｌｏｇｙ）、１８，３２５４（２０００）
【００１１】
【発明が解決しようとする課題】
しかしながら、すでに確立しているフォトマスク用ブランクス製造技術と異なり、開発段階にある近接電子線転写リソグラフィ（ＰＥＬ：ｐｒｏｘｉｍｉｔｙ ｅｌｅｃｔｒｏｎ ｌｉｔｈｏｇｒａｐｈｙ）や電子線転写リソグラフィ（ＥＰＬ：ｅｌｅｃｔｒｏｎ ｐｒｏｊｅｃｔｉｏｎ ｌｉｔｈｏｇｒａｐｈｙ ）に用いられるステンシルマスク用ブランクスの製造技術には問題点があり、特許文献５にメンブレン材料の成膜工程での問題点が記述されてように、成膜工程で突起やピンホール等の欠陥が存在すると、後のパターン形成工程でパターン欠陥となる。
【００１２】
特に、ステンシルマスクのメンブレン膜厚（典型的には５００ｎｍ以上）は、通常の半導体装置製造工程で成膜される膜厚（典型的には１００〜２００ｎｍ以下）よりも厚いので、ＣＶＤ炉等の付着物が剥離して成膜時に混入したりすることが多い。あるいは、成膜前のウェハ前処理工程が不充分な場合には、汚染物や残留物が核となった成膜となり突起物が発生する。
このような異物や突起物のような余分なものがメンブレン上に存在すると、露光されても感光せずに常に未露光状態となるため、黒欠陥と呼ばれる欠陥となる。
【００１３】
一方、薄膜層が単結晶シリコンであるＳＯＩウェハにも欠陥が存在する。
一つは、ウェハをフッ酸（ＨＦ）溶液に浸漬することでピンホール状の欠陥が拡大され、走査電子顕微鏡（ＳＥＭ）で観察されやすくなることから、ＨＦ欠陥と呼ばれているものであり、もう一つは、Ｓｅｃｃｏエッチング液（５％Ｋ２ Ｃｒ２ Ｏ７ ：４９％ＨＦ＝１：２）と呼ばれている溶液に浸漬することで観察されるようになることからＳｅｃｃｏ欠陥と呼ばれているものである。
ＨＦ欠陥は、結晶中で析出した金属や酸素に起因するＣＯＰ（ｃｒｙｓｔａｌ ｏｒｉｇｉｎａｔｅｄ ｐｉｔ）やプロセス中の異物が原因となる。Ｓｅｃｃｏ欠陥は、結晶中の転移欠陥や表面研磨時のダメージが原因となる。
このようなＨＦ欠陥やＳｅｃｃｏ欠陥のような欠陥がメンブレンに存在すると、露光されなくても常にパターンが形成されてしまうようになるため、白欠陥と呼ばれる欠陥となる。
【００１４】
上記のように、ステンシルマスクのブランクスには黒欠陥と白欠陥の２種類の欠陥が発生する。
ステンシルマスク製造工程のブランクス検査において、許容できない黒／白欠陥が発見されると、そのブランクスは不良品として廃棄しなくてはならず、製造歩留が低下する。これにより、マスクのコストが増大してしまう。
しかしながら、ＣＶＤ成膜工程やＳＯＩウェハ製造工程での異物と欠陥を完全になくすことは不可能であり、また、それらを高度に制御しようとすると、ブランクス製造コストも増大してしまう。
【００１５】
本発明は上記の問題点に鑑みてなされたものであり、従って本発明は、黒／白欠陥が存在するマスクブランクスを廃棄せずに利用することを可能にするマスクの製造方法と、このマスクの製造方法を可能にするマスクブランクスの管理方法、マスクブランクスの管理プログラムおよびマスクブランクスの管理装置、並びに上記マスクの製造方法を用いた半導体装置の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記の目的を達成するため、本発明のマスクの製造方法は、基板の一方の面にパターン形成用の薄膜を有するマスクブランクスの前記薄膜に対して所定のマスクデータに沿ったパターンを形成して露光用マスクを製造する方法であって、前記マスクブランクスにおいて、前記薄膜に存在する欠陥の分布を検査し、欠陥マップを作成する工程と、前記欠陥マップと前記マスクデータとを比較する工程と、前記欠陥マップに沿った欠陥を有する前記薄膜が前記マスクデータに沿ったパターンに対して利用可能か判定する工程と、前記薄膜が前記マスクデータに沿ったパターンに対して利用可能と判定された場合に、前記薄膜に対して、前記マスクデータに沿ってパターンを形成する工程とを有する。
【００１７】
上記の本発明のマスクの製造方法は、マスクブランクスにおいて、薄膜に存在する欠陥の分布を検査し、欠陥マップを作成する。次に、欠陥マップとマスクデータとを比較し、欠陥マップに沿った欠陥を有する薄膜がマスクデータに沿ったパターンに対して利用可能か判定する。薄膜がマスクデータに沿ったパターンに対して利用可能と判定された場合には、薄膜に対して、マスクデータに沿ってパターンを形成する。
【００１８】
上記の目的を達成するため、本発明のマスクブランクスの管理方法は、基板の一方の面にパターン形成用の薄膜を有し、前記薄膜に対して所定のマスクデータに沿ったパターンを形成して露光用マスクを製造するためのマスクブランクスの管理方法であって、前記マスクブランクスにおいて、前記薄膜に存在する欠陥の分布を検査し、欠陥マップを作成する工程と、前記マスクブランクスを前記欠陥マップとともに保管する工程とを有する。
【００１９】
上記の本発明のマスクブランクスの管理方法は、マスクブランクスにおいて、薄膜に存在する欠陥の分布を検査し、欠陥マップを作成し、マスクブランクスを欠陥マップとともに保管する。
【００２０】
上記の目的を達成するため、本発明のマスクブランクスの管理プログラムは、基板の一方の面にパターン形成用の薄膜を有し、前記薄膜に対して所定のマスクデータに沿ったパターンを形成して露光用マスクを製造するためのマスクブランクスを管理するための処理をコンピュータに実行させるマスクブランクスの管理プログラムであって、前記薄膜に存在する欠陥の分布を検査して得た欠陥マップを読み込む手順と、前記マスクデータを読み込む手順と、前記欠陥マップとマスクデータの論理和を演算する手順と、前記演算の結果を出力する手順とを実行させる。
【００２１】
上記の本発明のマスクブランクスの管理プログラムは、薄膜に存在する欠陥の分布を検査して得た欠陥マップを読み込み、マスクデータを読み込み、読み込んだ欠陥マップとマスクデータの論理和を演算し、演算の結果を出力する手順を実行するように組み込まれたプログラムである。
【００２２】
上記の目的を達成するため、本発明のマスクブランクスの管理装置は、基板の一方の面にパターン形成用の薄膜を有し、前記薄膜に対して所定のマスクデータに沿ったパターンを形成して露光用マスクを製造するためのマスクブランクスを管理するマスクブランクスの管理装置であって、前記薄膜に存在する欠陥の分布を検査して得た欠陥マップを読み込む手順と、前記マスクデータを読み込む手順と、前記欠陥マップとマスクデータの論理和を演算する手順と、前記演算の結果を出力する手順とを実行させるマスクブランクスの管理プログラムを組み込み、実行するコンピュータを有する。
【００２３】
上記の本発明のマスクブランクスの管理装置は、上記の本発明のマスクブランクスの管理プログラムを組み込み、実行するコンピュータを有する。
【００２４】
上記の目的を達成するため、本発明の半導体装置の製造方法は、所定のマスクデータに沿っってパターンが形成されたマスクを介して、感光面に前記パターンを転写する工程を有する半導体装置の製造方法であって、基板の一方の面にパターン形成用の薄膜を有するマスクブランクスにおいて、前記薄膜に存在する欠陥の分布を検査し、欠陥マップを作成する工程と、前記欠陥マップと前記マスクデータとを比較する工程と、前記欠陥マップに沿った欠陥を有する前記薄膜が前記マスクデータに沿ったパターンに対して利用可能か判定する工程と、前記薄膜が前記マスクデータに沿ったパターンに対して利用可能と判定された場合に、前記薄膜に対して、前記マスクデータに沿ってパターンを形成する工程とを有するマスクの製造方法によりマスクを製造する工程と、前記マスクを介して露光を行い、前記マスクに形成されたパターンを感光面に転写する工程とを有する。
【００２５】
上記の本発明の半導体装置の製造方法は、基板の一方の面にパターン形成用の薄膜を有するマスクブランクスにおいて、薄膜に存在する欠陥の分布を検査し、欠陥マップを作成し、欠陥マップとマスクデータとを比較し、欠陥マップに沿った欠陥を有する薄膜がマスクデータに沿ったパターンに対して利用可能か判定し、利用可能と判定された場合に、薄膜に対してマスクデータに沿ってパターンを形成して、マスクを製造する。
次に、マスクを介して露光を行い、マスクに形成されたパターンを感光面に転写する。
【００２６】
【発明の実施の形態】
以下に、本実施形態に係る半導体装置製造のリソグラフィ工程で用いられるマスクの製造方法と、このマスクを形成するためのマスクブランクスの管理方法、マスクブランクスの管理プログラムおよびマスクブランクスの管理装置、並びに上記マスクの製造方法を用いた半導体装置の製造方法について、図面を参照して説明する。
【００２７】
本実施形態は、シリコン基板上に、エッチングストッパ機能を有する中間層である埋め込み酸化膜層（ＢＯＸ層）とメンブレンになるシリコン層（ＳＯＩ層）が積層して形成されたＳＯＩウェハをマスクブランクスとして、ＳＯＩ層に対して所定のマスクデータに沿ったパターンの荷電粒子線が透過する孔を形成して、ＥＰＬ用のステンシルマスクを製造する方法に関する。
【００２８】
図１は、本実施形態に係るマスクの製造方法を示す第１のフローチャートである。
まず、第１ステップＳＴ１１として、上記構成のＳＯＩウェハを形成する。ＳＯＩウェハの形成方法には種々の方法を用いることができ、例えば貼り合わせ法やイオン注入法などを用いることができる。
次に、第２ステップＳＴ１２として、ＳＯＩウェハであるマスクブランクスにおいて、黒欠陥や白欠陥などのＳＯＩ層に存在する欠陥の分布を検査する。ここで、分布とは位置、数（密度）および大きさなどである。検査としては、例えば透過型ＳＥＭをベースとする欠陥検査装置によりＨＦ欠陥やＳｅｃｃｏ欠陥の位置、数（密度）および大きさなどを検査する。また、ウェハ異物検査装置により、ウェハ表面の異物の位置、異物数および大きさを調べる。
【００２９】
次に、第３ステップＳＴ１３として、第２ステップＳＴ１２の検査の結果から欠陥マップを作成する。
一方で、第４ステップＳＴ１４として、形成しようとするステンシルマスクのマスクデータを準備する。
次に、第５ステップＳＴ１５として、例えば欠陥マップの欠陥データとマスクデータの論理和を演算処理し、欠陥マップとマスクデータとを比較する。欠陥マップの欠陥データとマスクデータとの論理和の演算については後述する。
次に、第６ステップＳＴ１６として、例えば上記の論理和の演算結果から、欠陥マップに沿った欠陥を有するＳＯＩ層がマスクデータに沿ったパターンに対して利用可能か否か判定する。この判定の基準については後述する。
次に、第６ステップＳＴ１６においてＳＯＩ層がマスクデータに沿ったパターンに対して利用可能（Ｙ）と判定された場合に、第７ステップＳＴ１７として、ＳＯＩ層に対して、マスクデータに沿ってパターンを形成し、所望のパターンのマスクを製造する。
【００３０】
図２は、上記の第６ステップＳＴ１６においてＳＯＩ層がマスクデータに沿ったパターンに対して利用不可能（Ｎ）と判定された場合の続きのステップを示す第２のフローチャートである。
ステップＳＴ１６において、ＳＯＩ層がマスクデータに沿ったパターンに対して利用不可能（Ｎ）と判定された場合には、第８ステップＳＴ１８として、欠陥の修正を行うことによって利用可能となるか否かを判定する。この判定の基準については後述する。
【００３１】
次に、第８ステップＳＴ１８において欠陥の修正を行うことによって利用可能（Ｙ）と判定された場合に、第９ステップＳＴ１９として、例えば非特許文献１（Ｍ． Ｏｋａｄａ ｅｔ ａｌ．， Ｊ． Ｖａｃ． Ｓｃｉ． Ｔｅｃｈｎｏｌ．１８ （２０００） ３２５４）に開示されている収束イオンビーム（ＦＩＢ）を用いた方法を採用して、欠陥の修正を行う。
次に、第１０ステップＳＴ２０として、上記第９ステップＳＴ１９において欠陥の修正を行った箇所について欠陥の有無あるいは欠陥の位置と大きさなどを調べる再検査を行い、検査によりＳＯＩ層がマスクデータに沿ったパターンに対して利用可能となったら、第１１ステップＳＴ２１として、ＳＯＩ層に対して、マスクデータに沿ってパターンを形成し、所望のパターンのマスクを製造する。
【００３２】
一方、第８ステップＳＴ１８において欠陥の修正を行っても利用不可能（Ｎ）になると判定されたとしても、廃棄処分とはしないで、第１２ステップＳＴ２２として、薄膜を有するマスクブランクスを欠陥マップとともに保管する。
保管しておくことで、別のパターンのマスクを製造する際に利用可能か否かを調べて、可能であればこれを用いることでマスクブランクスの無駄を減らすことができる。
以降は、マスクデータに沿ったパターンを形成するための新規なマスクブランクスを作製し、欠陥マップを作成する工程以降の工程を繰り返して行う。
【００３３】
特に、予め複数枚のＳＯＩ構造のマスクブランクスを準備し、マスクブランクスにおけるそれぞれのＳＯＩ層に存在する欠陥の分布を検査し、各マスクブランクスの薄膜の欠陥マップのライブラリーを作成しておくことも可能である。ここで、分布とは位置、数（密度）および大きさなどである。
図３は、複数枚のＳＯＩウェハに対する欠陥マップのライブラリーを作成する場合のマスクの製造方法を示す第３のフローチャートである。
まず、第１ステップＳＴ３１として、Ｎ個あるＳＯＩウェハからなるマスクブランクス（ｊ＝１，２．．．Ｎ）のストックにおいて、ＳＯＩ層に存在する欠陥の分布を検査し、各マスクブランクスのＳＯＩ層の欠陥マップのライブラリーを作成する。
一方で、第２ステップＳＴ３２として、形成しようとするステンシルマスクのマスクデータを準備する。ここで、複数のパターンのステンシルマスクを製造しようとしている場合（デバイスの種類・レイヤーを合わせてＭ個あるとする）には、各ステンシルマスクに対する複数のマスクデータ（ｋ＝１，２．．．Ｍ）を準備する。
【００３４】
次に、第３ステップＳＴ３３として、例えばＮ個の欠陥マップの欠陥データとＭ個のマスクデータの論理和を（ｊ，ｋ）の各組み合わせに対して演算処理し、欠陥マップとマスクデータとを比較する。
次に、第４ステップＳＴ３４として、例えば上記の論理和の演算結果から、ライブラリーの各欠陥マップに対応する複数枚のマスクブランクスの群の中に、形成しようとするステンシルマスクのマスクデータに沿ったパターンに対して利用可能なＳＯＩ層を有するマスクブランクスが存在するか判定する。
次に、第４ステップＳＴ３４において利用可能なＳＯＩ層を有するマスクブランクスが存在する（Ｙ）と判定された場合に、第５ステップＳＴ３５として、ＳＯＩ層に対して、マスクデータに沿ってパターンを形成し、所望のパターンのマスクを製造する。ここで、必要に応じて欠陥の修正と、修正箇所の欠陥の再検査を行い、利用可能となった後にＳＯＩ層に対してマスクデータに沿ってパターンを形成し、所望のパターンのマスクを製造することも可能である。
【００３５】
上記の第４ステップＳＴ３４において利用可能なＳＯＩ層を有するマスクブランクスが見いだされなかった（Ｎ）場合には、第６ステップＳＴ３６として、マスクデータに沿ったパターンを形成するための新規なマスクブランクスを作製する。以降は、欠陥マップを作成する工程以降の工程を繰り返して行うことができる。
また、別のパターンのマスクを製造する際には、上記の新たに作成した新規なマスクブランクスの欠陥マップをライブラリーに加えて以降の工程を行ってもよい。
【００３６】
上記のマスクの製造方法において、欠陥マップの欠陥データとマスクデータの論理和の演算処理は、例えば以下のように行う。
ここで、黒欠陥のマップデータをＤＢ、白欠陥のマップデータをＤＷ、製造しようとしているマスクのマスクデータをＭとする。
このときの問題とならない一般的な欠陥の論理条件式は次のようになる。
例えば、下記の各論理条件式がゼロとなる場合は欠陥マップに沿った欠陥を有するＳＯＩ層がマスクデータに沿ったパターンに対して利用可能と判定し、ゼロとならない場合には、利用不可能と判定する。
【００３７】
【数１】
ＤＢ∧Ｍ＝０ ・・・（１）
【００３８】
【数２】
ＤＷ∧（！Ｍ）＝０ ・・・（２）
【００３９】
ここで、記号∧は論理和（ＡＮＤ）、記号！は否定（ＮＯＴ）を表す。
【００４０】
また、黒欠陥および白欠陥の個々の判定の基準としては、例えば以下のように設定する。図４はこの基準を説明するための模式図である。
即ち、ステンシルマスクの孔となるパターン領域Ｐ１ ，Ｐ２ を想定した場合、パターンに全くかからない白欠陥Ｗ１ および一部かかっている白欠陥Ｗ２ は欠陥になる（ＮＧ）と判定し、パターンに完全に重なっている白欠陥Ｗ３ は欠陥にはならない（ＯＫ）と判定する。
また、パターンに全くかからない黒欠陥Ｂ１ は欠陥にはならない（ＯＫ）と判定し、パターンに一部かかっている黒欠陥Ｂ２ および完全に重なっている黒欠陥Ｂ３ は欠陥になる（ＮＧ）と判定する。
【００４１】
また、欠陥の修正を行うことによって利用可能となるか否かを判定するときの判定の基準については、以下のように設定する。
例えば約１００ｎｍ以下の白欠陥が１０個程度存在する場合、欠陥は数が少なくサイズも小さいので修正により利用可能になると判断される。
修正すべき箇所が多い、あるいはそのサイズが大きい場合、修正にかかる時間とコストを考えると、修正を実施するよりも、ブランクスを製造し直した方が好ましい。
修正により利用可能と判断する基準は、修正技術の進歩やマスクの製造にかけられる時間などに応じて各製造時に適宜変更することができる。
【００４２】
以下に、本実施形態に係るマスクの製造方法について、図面を参照して説明する。例えば、特許文献１（特開２００３−５９８１９号公報）や本願出願人による出願（特願２００１−３７０６００号）に詳しく述べられている方法を好ましく採用することができる。
まず、図５（ａ）に示すように、例えばシリコン基板１０上に、エッチングストッパ機能を有する中間層である埋め込み酸化膜（ＢＯＸ層）１１とメンブレンになるシリコン層（ＳＯＩ層）１２が積層して形成されたＳＯＩウェハを準備する。ＳＯＩウェハの表面全体は自然酸化膜１３で被覆されている。
上記の構成のＳＯＩウェハに、ホウ素（Ｂ）を注入することで、メンブレン層の内部応力を調整する。
【００４３】
次に、図５（ｂ）に示すように、例えばＳＯＩウェハの周辺部において、所定のパターンでＢＯＸ層１１に達するまでＳＯＩ層１２を除去し、アライメントマークＡＭを形成する。
【００４４】
次に、図５（ｃ）に示すように、シリコン基板の裏面上にレジスト膜（不図示）を成膜し、格子状のパターンに開口するように露光および現像し、ＲＩＥ（反応性イオンエッチング）などのエッチング処理を行って、例えば格子状に区画されたパターンでシリコン基板１０の裏面からＢＯＸ層１１に達する凹部１０ａを形成する。このとき、シリコン基板１０の格子状に残された部分が格子状の梁１０ｂとなり、ＳＯＩウェハの周辺部においては、シリコン基板１０が支持枠となる。
【００４５】
次に、図６（ａ）に示すように、レジスト膜（不図示）をアッシング処理などにより除去し、ＨＦ液によるウェットエッチングにより表面に露出した部分の酸化シリコンを除去する。即ち、自然酸化膜１３と、凹部１０ａ底部に露出したＢＯＸ膜１１を除去する。
以上で、シリコン基板１０上にＢＯＸ層１１およびＳＯＩ層１２が積層され、シリコン基板１０裏面側からＳＯＩ層が露出するまで格子状に区画された凹部が形成されてなるマスクブランクスが形成される。
【００４６】
次に、形成されたマスクブランクスにつき欠陥マップを作成し、形成しようとするマスクのマスクデータのマッチングをみて利用可能かどうか判断する。
利用可能である場合はそのまま、あるいは修正処理を加えることにより利用可能となる場合には修正処理を行って修正箇所の欠陥を確認した上で、次工程に進む。
【００４７】
次に、図６（ｂ）に示すように、ＳＯＩ層１２の上層にレジスト膜Ｒを成膜し、形成しようとするマスクのマスクデータに沿って、例えば電子線露光などにより露光し、現像してパターンＰを形成する。
【００４８】
次に、レジスト膜ＲをマスクとしてＲＩＥなどのドライエッチングを施し、ＳＯＩ層１２にパターンＰを転写する。
この後、レジスト膜Ｒをアッシング処理による除去して、図６（ｃ）に示す構成のマスクを製造することができる。
【００４９】
上記のように、本実施形態のマスクの製造方法においては、メンブレンに黒／白欠陥が検出されたマスクブランクスを捨ててしまわず、その種類、位置、数（密度）および大きさなどをマッピングしておく。
次に、マップ情報とマスクデータとを比較し、マスク製造に問題がなければ、そのままマスク製造工程に進む。
ここで利用不可能と判定されても、他に製造しようとしているマスクのマスクデータと比較する。
それでも利用可能なマスクが見つからない場合は、マップ情報と共にそのブランクスを保管しておき、新たなマスクを製造しようとするときに再び利用可能かどうかを確認する。
例えば、メンブレンのある箇所に直径１００ｎｍのピンホールが発見されても、その場所が一辺１０μｍのパッドパターン内に含まれるように存在するのならば、それは全く問題とならない。なぜなら、その領域は後の工程で大開口としてエッチングされるからである。
上記の本実施形態のマスクの製造方法によれば、黒／白欠陥が存在するマスクブランクスを廃棄せずに利用することが可能となる。
【００５０】
本実施形態に係るマスクブランクスの管理方法は、マスクブランクスにおいて、薄膜（ＳＯＩ層）に存在する欠陥の位置と大きさなどを検査し、欠陥マップを作成し、マスクブランクスを欠陥マップとともに保管する。
このように薄膜の欠陥マップとマスクブランクスを保管することにより、欠陥が存在しているために利用できないマスクブランクスを廃棄せず、利用することが可能となる。
【００５１】
上記の本発明のマスクブランクスの管理プログラムは、薄膜（ＳＯＩ層）に存在する欠陥の位置と大きさなどを検査して得た欠陥マップを読み込み、マスクデータを読み込み、読み込んだ欠陥マップとマスクデータの論理和を演算し、演算の結果を出力する手順を実行するように組み込まれたプログラムである。
このように、欠陥マップとマスクデータをそれぞれ読み込んで論理和を演算することで、そのマスクブランクスが利用可能か判定することができるようになり、黒／白欠陥が存在するマスクブランクスを廃棄せずに利用することが可能となる本実施形態のマスクの製造方法を実現できる。
【００５２】
上記の本発明のマスクブランクスの管理装置は、上記の本発明のマスクブランクスの管理プログラムを組み込み、実行するコンピュータを有する。
黒／白欠陥が存在するマスクブランクスを廃棄せずに利用することが可能となる本実施形態のマスクの製造方法を実現できる。
【００５３】
（実施例）
ここでは、本実施形態のマスクの製造方法を適用してＰＥＬマスクを製造した。
マスクブランクス製造用の基板として、貼り合わせ法により作製された市販の４インチＳＯＩウェハを用いた。ウェハ基板の厚みは３８１μｍ（マスクの平坦度を向上させるために両面研磨）、ＢＯＸ層の厚みは４００ｎｍ、ＳＯＩ層の厚みは６００ｎｍであり、ＳＯＩ層に１０１９／ｃｍ３ のホウ素（Ｂ）原子を注入することで、メンブレン層の内部応力を１０ＭＰａに調整した。
【００５４】
上記のＳＯＩウェハの品質を調べるため、透過型ＳＥＭ（日立社製Ｓ９２２０）をベースとする欠陥検査装置を用いて白欠陥を検出した。ＨＦ欠陥の密度が０．３個／ｃｍ２ 、Ｓｅｃｃｏ欠陥の密度が５×１０４ 個／ｃｍ２ であった。
一方、表面の異物数を調べるために、同じロットで製造された別のウェハに対して、ウェハ異物検査装置ＬＳ６７００（日立ＤＥＣＯ社製）により黒欠陥を検出した。０．１９μｍ以上の異物が２００個以下、０．８０μｍ以上の異物が３０個以下であることが分かった。
これらはウェハ全面での値なので、マスク領域（この場合、中心４０ｍｍ角）内で問題になる異物数はもっと少ない。
【００５５】
このＳＯＩウェハをＳＣ１洗浄した後、図５（ａ）〜（ｃ）および図６（ａ）に示す工程により、図７（ａ）に示す外観を有するマスクブランクスを形成した。
このマスクブランクスは、一辺が２Ｌの正方形のマスク領域を有し、マスク領域は一辺がＬの正方形Ａ〜Ｄに４分割され、それぞれが１相補マスクとなる。
図７（ｂ）は、図７（ａ）のマスク領域の中央部を拡大した図である。幅Ｌ１０ｂ の格子状の梁１０ｂにより、一辺がＬ１０ａ の小画メンブレン領域となる凹部１０ａが区画されている。
【００５６】
マスクブランクスを製造したところで、上記の実施形態に示すように、欠陥を検査して欠陥マップを作成した。
まず、ウェハ異物検査装置ＬＳ６７００（日立ＤＥＣＯ社製）を用いて黒欠陥の位置や大きさなどの分布を調べ、欠陥マップを作成した。
【００５７】
図８（ａ）は得られた欠陥マップを視覚的に示した図であり、黒欠陥の位置を点で示しているので、濃度の濃い部分において黒欠陥の密度が高くなっていることを示している。
また、図８（ｂ）は横軸に黒欠陥のサイズ（μｍ）を取り、縦軸に黒欠陥の個数Ｎを取ったグラフである。
【００５８】
次に、透過型ＳＥＭをベースとする欠陥検査装置を用いて白欠陥を検出した。この装置は、エネルギー５ｋｅＶの電子線をステンシルマスク上に走査させ、透過電子の像を電子光学系で結像し、ＴＤＩセンサーで検知するものであり、これにより、ＨＦ欠陥やＳｅｃｃｏ欠陥などのピンホールを検出し、そのマップデータも図８（ａ）および（ｂ）と同様に作成した。
【００５９】
次に、上記の実施形態に示したように、欠陥マップの欠陥データと本実施例で形成しようとしているマスクデータの上記の論理条件式による論理和の演算処理を行った。
ここで、各欠陥は存在しても問題ないと判断されればこのマスクブランクスを用いてマスク製造を行うことができるが、本実施例におけるマスクブランクスでは、１０個の白欠陥が上記の論理条件式を満たさないことが分かった。
ここで、これらの欠陥は、数が少ない上に、サイズも約１００ｎｍ以下と小さいことから、修正により利用可能になると判断した。
そこで、収束イオンビーム（ＦＩＢ）を用いた方法により修正を行った。
修正の後に、修正箇所について欠陥を再検査し、本実施例で形成しようとしているマスクデータに対して利用可能になったと判断された。
この後、このマスクブランクスのＳＯＩ層にパターンを転写して、デバイスパターンが配置されたステンシルマスクを製作した。
製作したマスクの欠陥検査の結果、このマスクは転写に使用可能であることが分かった。
【００６０】
本実施形態に係るマスクの製造方法によれば、以下の効果を享受することができる。
１．欠陥マップとマスクデータとのマッチングにより、ＰＥＬとＥＰＬに用いられるステンシルマスク用ブランクスの製造歩留が大幅に向上する。
２．製造歩留が向上することにより、マスクコストが安くなり、デバイス製造コストも下がる。
３．ブランクス製造技術に対する要求が緩和され、ブランクスが安くなる。
【００６１】
上記の本実施形態のマスクの製造方法を半導体装置の製造方法に適用することができる。
即ち、基板の一方の面にパターン形成用の薄膜を有するマスクブランクスにおいて、薄膜に存在する欠陥の位置や大きさなどの分布を検査し、欠陥マップを作成し、欠陥マップとマスクデータとを比較し、欠陥マップに沿った欠陥を有する薄膜がマスクデータに沿ったパターンに対して利用可能か判定し、利用可能と判定された場合に、薄膜に対してマスクデータに沿ってパターンを形成して、マスクを製造する。
次に、マスクを介して露光を行い、マスクに形成されたパターンを感光面に転写する。
以上で、本実施形態のマスクの製造方法を適用して、半導体装置を製造することができる。
【００６２】
本発明は、上記の実施形態に限定されない。
例えば、本実施形態においてはＰＥＬマスクに適用して説明しているが、ＥＰＬマスクに対しても適用可能である。さらに、各種論文および特許により公知となっているマスク製造プロセスを適用することにより、各ＮＧＬ用のマスクとすることができる。
また、本発明のマスクの製造方法やパターンの形成方法は、被露光ウェハにパターン露光する工程を有する半導体装置の製造方法において、パターン露光するためのマスクの製造方法やパターンの形成方法として適用できる。
その他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【００６３】
【発明の効果】
本発明のマスクの製造方法によれば、黒／白欠陥が存在するマスクブランクスを廃棄せずに利用することを可能にする。
【００６４】
本発明のマスクブランクスの管理方法によれば、黒／白欠陥が存在するマスクブランクスを廃棄せずに利用することを可能にする本発明のマスクの製造方法を実現することができる。
【００６５】
本発明のマスクブランクスの管理プログラムによれば、黒／白欠陥が存在するマスクブランクスを廃棄せずに利用することを可能にする本発明のマスクの製造方法を実現することができる。
【００６６】
本発明のマスクブランクスの管理装置によれば、黒／白欠陥が存在するマスクブランクスを廃棄せずに利用することを可能にする本発明のマスクの製造方法を実現することができる。
【００６７】
本発明の半導体装置の製造方法によれば、本発明のマスクの製造方法を適用して、半導体装置を製造することができる。
【図面の簡単な説明】
【図１】図１は、本発明の実施形態に係るマスクの製造方法を示す第１のフローチャートである。
【図２】図２は、図１の第６ステップの続きのステップを示す第２のフローチャートである。
【図３】図３は、本発明の実施形態に係る複数枚のＳＯＩウェハに対する欠陥マップのライブラリーを作成する場合のマスクの製造方法を示す第３のフローチャートである。
【図４】図４は黒欠陥および白欠陥の個々の判定の基準を説明するための模式図である。
【図５】図５（ａ）〜（ｃ）は本発明の実施形態に係るマスクの製造方法を示す断面図である。
【図６】図６（ａ）〜（ｃ）は本発明の実施形態に係るマスクの製造方法を示す断面図である。
【図７】図７（ａ）は実施例に係るマスクブランクスの外観を示す平面図であり、図７（ｂ）は、図７（ａ）のマスク領域の中央部を拡大した図である。
【図８】図８（ａ）は実施例に係る欠陥マップを視覚的に示した図であり、図８（ｂ）は横軸に黒欠陥のサイズ（μｍ）と取り、縦軸に黒欠陥の個数Ｎを取ったグラフである。
【図９】図９は従来例に係るフォトリソグラフィ用のブランクスの模式断面図である。
【図１０】図１０は従来例に係るステンシルマスク用のブランクスの模式断面図である。
【図１１】図１１（ａ）は従来例に係る格子状の梁で分割された多数の小画メンブレンから構成されるブランクスの斜視図であり、図１１（ｂ）このブランクスから形成したマスクの断面図である。
【符号の説明】
１０…シリコン基板、１０ａ…凹部、１０ｂ…梁、１１…ＢＯＸ層、１２…ＳＯＩ層、１３…自然酸化膜、１００…基板、１００ａ…凹部、１００ｂ…梁、１０１…中間層、１０２…薄膜、１１０…石英基板、１１１…クロム薄膜、１１２…レジスト膜、１２０…基板、１２０ａ…凹部、１２１…中間層、１２２…薄膜、ＡＭ…アライメントマーク、ＰＡ…パターン領域、ＳＴ１１〜ＳＴ２２，ＳＴ３１〜ＳＴ３６…ステップ、Ｐ，Ｐ１ ，Ｐ２ …パターン、Ｗ１ ，Ｗ２ ，Ｗ３ …白欠陥、Ｂ１ ，Ｂ２ ，Ｂ３ …黒欠陥。
【発明の属する技術分野】
本発明は、半導体装置製造のリソグラフィ工程で用いられるマスクの製造方法と、このマスクを形成するためのマスクブランクスの管理方法、マスクブランクスの管理プログラムおよびマスクブランクスの管理装置、並びに上記マスクの製造方法を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体デバイスの量産に用いられているフォトリソグラフィ用マスクのもとになる基板はブランクスと呼ばれている。
図９は、フォトリソグラフィ用のブランクスの模式断面図である。
まず、石英基板１１０上に、典型的には厚さ約１００ｎｍのクロム薄膜１１１がスパッタリング法での蒸着により形成されており、その上層にレジスト膜１１２が形成されている。
レジスト膜１１２として、ＺＥＰ７０００（日本ゼオン社製）に代表されるような非化学増幅レジストが用いられる場合は、クロム膜の上にレジストを塗布した状態（例えば、膜厚４００ｎｍ）でブランクスは出荷される。
【０００３】
最近では、電子線（ＥＢ）描画のスループットを向上させるために、化学増幅レジストを用いる場合が増えている。この場合、レジストの化学的安定性が非化学増幅レジストに比べて低下するので、一般にレジストはマスク製造現場で塗布される。その場合、ブランクスにはレジストが塗布されていない状態で出荷される。
【０００４】
マスク製造現場では、レジストが塗布されてない場合には塗布した後、ＥＢ描画装置（あるいは微細なパターニングが必要ないマスクの場合は、レーザー描画装置）を用いてレジストにデバイスパターンが形成され、続くエッチング工程によりクロム膜に転写される。
マスクが露光される時、このクロム膜が遮光膜となり、マスクパターンがウェハ上に転写される。
【０００５】
石英基板の寸法等の規格は、ＳＥＭＩスタンダードＳＥＭＩ Ｐ１−９２ （Ｓｐｅｃｉｆｉｃａｔｉｏｎ ｆｏｒ Ｈａｒｄ Ｓｕｒｆａｃｅ Ｐｈｏｔｏｍａｓｋ Ｓｕｂｓｔｒａｔｅｓ）に定義されており、きわめて厳密な品質管理・検査が規格されている。
また、クロム膜の品質も同様である。総じて、生産用フォトマスクのブランクス製造技術は充分確立され、完成の域にあると言える。
【０００６】
一方、フォトリソグラフィに続く次世代リソグラフィ（ＮＧＬ：ｎｅｘｔ ｇｅｎｅｒａｔｉｏｎ ｌｉｔｈｏｇｒａｐｈｙ ）として開発が進められている電子線（ＥＢ：ｅｌｅｃｔｒｏｎ ｂｅａｍ）リソグラフィでは、転写パターンがメンブレンの開口により形成されるステンシルマスクが用いられる。
図１０は、ステンシルマスク用のブランクスの模式断面図である。
基板１２０上に、エッチングストッパ機能を有する中間層１２１およびメンブレンになる薄膜１２２が形成された積層構造を有する。メンブレンに対応する部分の基板１２０は裏面からエッチングされ、薄膜１２２を露出させる凹部１２０ａが形成されている。
【０００７】
マスクの製造プロセスによっては、薄膜層や中間層がさらに複数の層で構成されているブランクス、基板の裏面にも薄膜層が形成されているブランクス、あるいは中間層が存在しないブランクスもあるが、基本的には図１０のようになっている。
また、ここでは簡単のためマスクが単一のメンブレンからなるように図示しているが、機械的剛性の低いメンブレン領域を補強するために、図１１（ａ）の斜視図に示すような格子状の梁で分割された多数の小画メンブレンから構成されるブランクスが知られている。
図１１（ａ）に示す多数の小画メンブレンから構成されるブランクスは、基板１００上に、エッチングストッパ機能を有する中間層１０１およびメンブレンになる薄膜１０２が形成された積層構造を有する。メンブレンに対応する部分の基板１００は裏面からエッチングされて格子状に区画された凹部１００ａが形成され、格子状の梁１００ｂが構成されている。薄膜１０２は梁１００ｂで区画された小領域がそれぞれパターンが形成されるパターン領域ＰＡとなる。薄膜１０２には周辺部においてアライメントマークＡＭ（図１１（ｂ）参照）が形成されている。
また、パターンが転写された後には、例えば、図１１（ｂ）の断面図に示すようにマスクパターンに沿った貫通孔Ｐが形成される。
上記のブランクスにおいて、例えば近接電子線転写リソグラフィ（ＰＥＬ：ｐｒｏｘｉｍｉｔｙ ｅｌｅｃｔｒｏｎ ｌｉｔｈｏｇｒａｐｈｙ）用のマスクについて特許文献１に開示されており、電子線転写リソグラフィ（ＥＰＬ：ｅｌｅｃｔｒｏｎ ｐｒｏｊｅｃｔｉｏｎ ｌｉｔｈｏｇｒａｐｈｙ ）用のマスクについて特許文献２に開示されている。
【０００８】
ブランクス製造方法としては、現在２通りの方法が用いられている。
一つは、直径４もしくは８インチのシリコンウェハに、必要に応じて中間層を形成した後、その上にメンブレンになる材料（例えば、単結晶／多結晶／アモルファスシリコン、窒化シリコン、シリコンカーバイド、ダイヤモンド、ダイヤモンドライクカーボン）をスパッタリング法あるいはＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ）法により成膜する方法であり、例えば、ダイヤモンド薄膜の形成方法に関して、特許文献３および特許文献４などに装置、材料、プロセスに関する詳細な記述がされている。成膜後、必要があればＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ ）法などにより膜の平坦化を行う（例えば、特許文献５参照）。
【０００９】
別の方法として、予め図１０に示すような積層構造が形成されたウェハを用いることができる。
最もよく利用されるのはＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）ウェハである。本来、ＳＯＩウェハは、高速で電力消費が少ないデバイスを作製するための技術として開発されたもので、ステンシルマスク製造を意図したものではない。しかしながら、その断面構造が、薄膜のシリコン層（ＳＯＩ層）／埋め込み酸化膜（ＢＯＸ：ｂｕｒｉｅｄ ｏｘｉｄｅ）層／シリコン基板という３層構造をしており、メンブレン領域に対応するＳＯＩ層の膜厚均一性や膜質が極めて高度に制御されているという利点がある。
さらに、一般に、酸化シリコンとシリコンのドライエッチングにおける選択比は１０００以上にもなるので、中間のＢＯＸ層が裏面エッチングの際のエッチング阻止層として機能する。
これらのことから、ＳＯＩ基板は、高度な成膜技術を必要とせずに高品質のステンシルマスクを製造することができる可能性のある材料である。
製造フローには様々なバリエーションがあり、例えば特許文献６などに記述されているが、裏面から基板をエッチングすることでメンブレンを形成し、そこに開口パターンを加工するという大まかなフローは共通している。
【００１０】
【特許文献１】
特開２００３−５９８１９号公報
【特許文献２】
米国特許５５２３５８０号明細書
【特許文献３】
特開２００１−７７０１６号公報
【特許文献４】
特開平１１−４０４９４号公報
【特許文献５】
特開平７−１３０６４６号公報
【特許文献６】
特開平１１−５４４０９号公報
【非特許文献１】
Ｍ．オカダら（Ｍ． Ｏｋａｄａ ｅｔ ａｌ．）、ジャーナル・オブ・バキューム・サイエンス・テクノロジー（Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ Ｔｅｃｈｎｏｌｏｇｙ）、１８，３２５４（２０００）
【００１１】
【発明が解決しようとする課題】
しかしながら、すでに確立しているフォトマスク用ブランクス製造技術と異なり、開発段階にある近接電子線転写リソグラフィ（ＰＥＬ：ｐｒｏｘｉｍｉｔｙ ｅｌｅｃｔｒｏｎ ｌｉｔｈｏｇｒａｐｈｙ）や電子線転写リソグラフィ（ＥＰＬ：ｅｌｅｃｔｒｏｎ ｐｒｏｊｅｃｔｉｏｎ ｌｉｔｈｏｇｒａｐｈｙ ）に用いられるステンシルマスク用ブランクスの製造技術には問題点があり、特許文献５にメンブレン材料の成膜工程での問題点が記述されてように、成膜工程で突起やピンホール等の欠陥が存在すると、後のパターン形成工程でパターン欠陥となる。
【００１２】
特に、ステンシルマスクのメンブレン膜厚（典型的には５００ｎｍ以上）は、通常の半導体装置製造工程で成膜される膜厚（典型的には１００〜２００ｎｍ以下）よりも厚いので、ＣＶＤ炉等の付着物が剥離して成膜時に混入したりすることが多い。あるいは、成膜前のウェハ前処理工程が不充分な場合には、汚染物や残留物が核となった成膜となり突起物が発生する。
このような異物や突起物のような余分なものがメンブレン上に存在すると、露光されても感光せずに常に未露光状態となるため、黒欠陥と呼ばれる欠陥となる。
【００１３】
一方、薄膜層が単結晶シリコンであるＳＯＩウェハにも欠陥が存在する。
一つは、ウェハをフッ酸（ＨＦ）溶液に浸漬することでピンホール状の欠陥が拡大され、走査電子顕微鏡（ＳＥＭ）で観察されやすくなることから、ＨＦ欠陥と呼ばれているものであり、もう一つは、Ｓｅｃｃｏエッチング液（５％Ｋ２ Ｃｒ２ Ｏ７ ：４９％ＨＦ＝１：２）と呼ばれている溶液に浸漬することで観察されるようになることからＳｅｃｃｏ欠陥と呼ばれているものである。
ＨＦ欠陥は、結晶中で析出した金属や酸素に起因するＣＯＰ（ｃｒｙｓｔａｌ ｏｒｉｇｉｎａｔｅｄ ｐｉｔ）やプロセス中の異物が原因となる。Ｓｅｃｃｏ欠陥は、結晶中の転移欠陥や表面研磨時のダメージが原因となる。
このようなＨＦ欠陥やＳｅｃｃｏ欠陥のような欠陥がメンブレンに存在すると、露光されなくても常にパターンが形成されてしまうようになるため、白欠陥と呼ばれる欠陥となる。
【００１４】
上記のように、ステンシルマスクのブランクスには黒欠陥と白欠陥の２種類の欠陥が発生する。
ステンシルマスク製造工程のブランクス検査において、許容できない黒／白欠陥が発見されると、そのブランクスは不良品として廃棄しなくてはならず、製造歩留が低下する。これにより、マスクのコストが増大してしまう。
しかしながら、ＣＶＤ成膜工程やＳＯＩウェハ製造工程での異物と欠陥を完全になくすことは不可能であり、また、それらを高度に制御しようとすると、ブランクス製造コストも増大してしまう。
【００１５】
本発明は上記の問題点に鑑みてなされたものであり、従って本発明は、黒／白欠陥が存在するマスクブランクスを廃棄せずに利用することを可能にするマスクの製造方法と、このマスクの製造方法を可能にするマスクブランクスの管理方法、マスクブランクスの管理プログラムおよびマスクブランクスの管理装置、並びに上記マスクの製造方法を用いた半導体装置の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記の目的を達成するため、本発明のマスクの製造方法は、基板の一方の面にパターン形成用の薄膜を有するマスクブランクスの前記薄膜に対して所定のマスクデータに沿ったパターンを形成して露光用マスクを製造する方法であって、前記マスクブランクスにおいて、前記薄膜に存在する欠陥の分布を検査し、欠陥マップを作成する工程と、前記欠陥マップと前記マスクデータとを比較する工程と、前記欠陥マップに沿った欠陥を有する前記薄膜が前記マスクデータに沿ったパターンに対して利用可能か判定する工程と、前記薄膜が前記マスクデータに沿ったパターンに対して利用可能と判定された場合に、前記薄膜に対して、前記マスクデータに沿ってパターンを形成する工程とを有する。
【００１７】
上記の本発明のマスクの製造方法は、マスクブランクスにおいて、薄膜に存在する欠陥の分布を検査し、欠陥マップを作成する。次に、欠陥マップとマスクデータとを比較し、欠陥マップに沿った欠陥を有する薄膜がマスクデータに沿ったパターンに対して利用可能か判定する。薄膜がマスクデータに沿ったパターンに対して利用可能と判定された場合には、薄膜に対して、マスクデータに沿ってパターンを形成する。
【００１８】
上記の目的を達成するため、本発明のマスクブランクスの管理方法は、基板の一方の面にパターン形成用の薄膜を有し、前記薄膜に対して所定のマスクデータに沿ったパターンを形成して露光用マスクを製造するためのマスクブランクスの管理方法であって、前記マスクブランクスにおいて、前記薄膜に存在する欠陥の分布を検査し、欠陥マップを作成する工程と、前記マスクブランクスを前記欠陥マップとともに保管する工程とを有する。
【００１９】
上記の本発明のマスクブランクスの管理方法は、マスクブランクスにおいて、薄膜に存在する欠陥の分布を検査し、欠陥マップを作成し、マスクブランクスを欠陥マップとともに保管する。
【００２０】
上記の目的を達成するため、本発明のマスクブランクスの管理プログラムは、基板の一方の面にパターン形成用の薄膜を有し、前記薄膜に対して所定のマスクデータに沿ったパターンを形成して露光用マスクを製造するためのマスクブランクスを管理するための処理をコンピュータに実行させるマスクブランクスの管理プログラムであって、前記薄膜に存在する欠陥の分布を検査して得た欠陥マップを読み込む手順と、前記マスクデータを読み込む手順と、前記欠陥マップとマスクデータの論理和を演算する手順と、前記演算の結果を出力する手順とを実行させる。
【００２１】
上記の本発明のマスクブランクスの管理プログラムは、薄膜に存在する欠陥の分布を検査して得た欠陥マップを読み込み、マスクデータを読み込み、読み込んだ欠陥マップとマスクデータの論理和を演算し、演算の結果を出力する手順を実行するように組み込まれたプログラムである。
【００２２】
上記の目的を達成するため、本発明のマスクブランクスの管理装置は、基板の一方の面にパターン形成用の薄膜を有し、前記薄膜に対して所定のマスクデータに沿ったパターンを形成して露光用マスクを製造するためのマスクブランクスを管理するマスクブランクスの管理装置であって、前記薄膜に存在する欠陥の分布を検査して得た欠陥マップを読み込む手順と、前記マスクデータを読み込む手順と、前記欠陥マップとマスクデータの論理和を演算する手順と、前記演算の結果を出力する手順とを実行させるマスクブランクスの管理プログラムを組み込み、実行するコンピュータを有する。
【００２３】
上記の本発明のマスクブランクスの管理装置は、上記の本発明のマスクブランクスの管理プログラムを組み込み、実行するコンピュータを有する。
【００２４】
上記の目的を達成するため、本発明の半導体装置の製造方法は、所定のマスクデータに沿っってパターンが形成されたマスクを介して、感光面に前記パターンを転写する工程を有する半導体装置の製造方法であって、基板の一方の面にパターン形成用の薄膜を有するマスクブランクスにおいて、前記薄膜に存在する欠陥の分布を検査し、欠陥マップを作成する工程と、前記欠陥マップと前記マスクデータとを比較する工程と、前記欠陥マップに沿った欠陥を有する前記薄膜が前記マスクデータに沿ったパターンに対して利用可能か判定する工程と、前記薄膜が前記マスクデータに沿ったパターンに対して利用可能と判定された場合に、前記薄膜に対して、前記マスクデータに沿ってパターンを形成する工程とを有するマスクの製造方法によりマスクを製造する工程と、前記マスクを介して露光を行い、前記マスクに形成されたパターンを感光面に転写する工程とを有する。
【００２５】
上記の本発明の半導体装置の製造方法は、基板の一方の面にパターン形成用の薄膜を有するマスクブランクスにおいて、薄膜に存在する欠陥の分布を検査し、欠陥マップを作成し、欠陥マップとマスクデータとを比較し、欠陥マップに沿った欠陥を有する薄膜がマスクデータに沿ったパターンに対して利用可能か判定し、利用可能と判定された場合に、薄膜に対してマスクデータに沿ってパターンを形成して、マスクを製造する。
次に、マスクを介して露光を行い、マスクに形成されたパターンを感光面に転写する。
【００２６】
【発明の実施の形態】
以下に、本実施形態に係る半導体装置製造のリソグラフィ工程で用いられるマスクの製造方法と、このマスクを形成するためのマスクブランクスの管理方法、マスクブランクスの管理プログラムおよびマスクブランクスの管理装置、並びに上記マスクの製造方法を用いた半導体装置の製造方法について、図面を参照して説明する。
【００２７】
本実施形態は、シリコン基板上に、エッチングストッパ機能を有する中間層である埋め込み酸化膜層（ＢＯＸ層）とメンブレンになるシリコン層（ＳＯＩ層）が積層して形成されたＳＯＩウェハをマスクブランクスとして、ＳＯＩ層に対して所定のマスクデータに沿ったパターンの荷電粒子線が透過する孔を形成して、ＥＰＬ用のステンシルマスクを製造する方法に関する。
【００２８】
図１は、本実施形態に係るマスクの製造方法を示す第１のフローチャートである。
まず、第１ステップＳＴ１１として、上記構成のＳＯＩウェハを形成する。ＳＯＩウェハの形成方法には種々の方法を用いることができ、例えば貼り合わせ法やイオン注入法などを用いることができる。
次に、第２ステップＳＴ１２として、ＳＯＩウェハであるマスクブランクスにおいて、黒欠陥や白欠陥などのＳＯＩ層に存在する欠陥の分布を検査する。ここで、分布とは位置、数（密度）および大きさなどである。検査としては、例えば透過型ＳＥＭをベースとする欠陥検査装置によりＨＦ欠陥やＳｅｃｃｏ欠陥の位置、数（密度）および大きさなどを検査する。また、ウェハ異物検査装置により、ウェハ表面の異物の位置、異物数および大きさを調べる。
【００２９】
次に、第３ステップＳＴ１３として、第２ステップＳＴ１２の検査の結果から欠陥マップを作成する。
一方で、第４ステップＳＴ１４として、形成しようとするステンシルマスクのマスクデータを準備する。
次に、第５ステップＳＴ１５として、例えば欠陥マップの欠陥データとマスクデータの論理和を演算処理し、欠陥マップとマスクデータとを比較する。欠陥マップの欠陥データとマスクデータとの論理和の演算については後述する。
次に、第６ステップＳＴ１６として、例えば上記の論理和の演算結果から、欠陥マップに沿った欠陥を有するＳＯＩ層がマスクデータに沿ったパターンに対して利用可能か否か判定する。この判定の基準については後述する。
次に、第６ステップＳＴ１６においてＳＯＩ層がマスクデータに沿ったパターンに対して利用可能（Ｙ）と判定された場合に、第７ステップＳＴ１７として、ＳＯＩ層に対して、マスクデータに沿ってパターンを形成し、所望のパターンのマスクを製造する。
【００３０】
図２は、上記の第６ステップＳＴ１６においてＳＯＩ層がマスクデータに沿ったパターンに対して利用不可能（Ｎ）と判定された場合の続きのステップを示す第２のフローチャートである。
ステップＳＴ１６において、ＳＯＩ層がマスクデータに沿ったパターンに対して利用不可能（Ｎ）と判定された場合には、第８ステップＳＴ１８として、欠陥の修正を行うことによって利用可能となるか否かを判定する。この判定の基準については後述する。
【００３１】
次に、第８ステップＳＴ１８において欠陥の修正を行うことによって利用可能（Ｙ）と判定された場合に、第９ステップＳＴ１９として、例えば非特許文献１（Ｍ． Ｏｋａｄａ ｅｔ ａｌ．， Ｊ． Ｖａｃ． Ｓｃｉ． Ｔｅｃｈｎｏｌ．１８ （２０００） ３２５４）に開示されている収束イオンビーム（ＦＩＢ）を用いた方法を採用して、欠陥の修正を行う。
次に、第１０ステップＳＴ２０として、上記第９ステップＳＴ１９において欠陥の修正を行った箇所について欠陥の有無あるいは欠陥の位置と大きさなどを調べる再検査を行い、検査によりＳＯＩ層がマスクデータに沿ったパターンに対して利用可能となったら、第１１ステップＳＴ２１として、ＳＯＩ層に対して、マスクデータに沿ってパターンを形成し、所望のパターンのマスクを製造する。
【００３２】
一方、第８ステップＳＴ１８において欠陥の修正を行っても利用不可能（Ｎ）になると判定されたとしても、廃棄処分とはしないで、第１２ステップＳＴ２２として、薄膜を有するマスクブランクスを欠陥マップとともに保管する。
保管しておくことで、別のパターンのマスクを製造する際に利用可能か否かを調べて、可能であればこれを用いることでマスクブランクスの無駄を減らすことができる。
以降は、マスクデータに沿ったパターンを形成するための新規なマスクブランクスを作製し、欠陥マップを作成する工程以降の工程を繰り返して行う。
【００３３】
特に、予め複数枚のＳＯＩ構造のマスクブランクスを準備し、マスクブランクスにおけるそれぞれのＳＯＩ層に存在する欠陥の分布を検査し、各マスクブランクスの薄膜の欠陥マップのライブラリーを作成しておくことも可能である。ここで、分布とは位置、数（密度）および大きさなどである。
図３は、複数枚のＳＯＩウェハに対する欠陥マップのライブラリーを作成する場合のマスクの製造方法を示す第３のフローチャートである。
まず、第１ステップＳＴ３１として、Ｎ個あるＳＯＩウェハからなるマスクブランクス（ｊ＝１，２．．．Ｎ）のストックにおいて、ＳＯＩ層に存在する欠陥の分布を検査し、各マスクブランクスのＳＯＩ層の欠陥マップのライブラリーを作成する。
一方で、第２ステップＳＴ３２として、形成しようとするステンシルマスクのマスクデータを準備する。ここで、複数のパターンのステンシルマスクを製造しようとしている場合（デバイスの種類・レイヤーを合わせてＭ個あるとする）には、各ステンシルマスクに対する複数のマスクデータ（ｋ＝１，２．．．Ｍ）を準備する。
【００３４】
次に、第３ステップＳＴ３３として、例えばＮ個の欠陥マップの欠陥データとＭ個のマスクデータの論理和を（ｊ，ｋ）の各組み合わせに対して演算処理し、欠陥マップとマスクデータとを比較する。
次に、第４ステップＳＴ３４として、例えば上記の論理和の演算結果から、ライブラリーの各欠陥マップに対応する複数枚のマスクブランクスの群の中に、形成しようとするステンシルマスクのマスクデータに沿ったパターンに対して利用可能なＳＯＩ層を有するマスクブランクスが存在するか判定する。
次に、第４ステップＳＴ３４において利用可能なＳＯＩ層を有するマスクブランクスが存在する（Ｙ）と判定された場合に、第５ステップＳＴ３５として、ＳＯＩ層に対して、マスクデータに沿ってパターンを形成し、所望のパターンのマスクを製造する。ここで、必要に応じて欠陥の修正と、修正箇所の欠陥の再検査を行い、利用可能となった後にＳＯＩ層に対してマスクデータに沿ってパターンを形成し、所望のパターンのマスクを製造することも可能である。
【００３５】
上記の第４ステップＳＴ３４において利用可能なＳＯＩ層を有するマスクブランクスが見いだされなかった（Ｎ）場合には、第６ステップＳＴ３６として、マスクデータに沿ったパターンを形成するための新規なマスクブランクスを作製する。以降は、欠陥マップを作成する工程以降の工程を繰り返して行うことができる。
また、別のパターンのマスクを製造する際には、上記の新たに作成した新規なマスクブランクスの欠陥マップをライブラリーに加えて以降の工程を行ってもよい。
【００３６】
上記のマスクの製造方法において、欠陥マップの欠陥データとマスクデータの論理和の演算処理は、例えば以下のように行う。
ここで、黒欠陥のマップデータをＤＢ、白欠陥のマップデータをＤＷ、製造しようとしているマスクのマスクデータをＭとする。
このときの問題とならない一般的な欠陥の論理条件式は次のようになる。
例えば、下記の各論理条件式がゼロとなる場合は欠陥マップに沿った欠陥を有するＳＯＩ層がマスクデータに沿ったパターンに対して利用可能と判定し、ゼロとならない場合には、利用不可能と判定する。
【００３７】
【数１】
ＤＢ∧Ｍ＝０ ・・・（１）
【００３８】
【数２】
ＤＷ∧（！Ｍ）＝０ ・・・（２）
【００３９】
ここで、記号∧は論理和（ＡＮＤ）、記号！は否定（ＮＯＴ）を表す。
【００４０】
また、黒欠陥および白欠陥の個々の判定の基準としては、例えば以下のように設定する。図４はこの基準を説明するための模式図である。
即ち、ステンシルマスクの孔となるパターン領域Ｐ１ ，Ｐ２ を想定した場合、パターンに全くかからない白欠陥Ｗ１ および一部かかっている白欠陥Ｗ２ は欠陥になる（ＮＧ）と判定し、パターンに完全に重なっている白欠陥Ｗ３ は欠陥にはならない（ＯＫ）と判定する。
また、パターンに全くかからない黒欠陥Ｂ１ は欠陥にはならない（ＯＫ）と判定し、パターンに一部かかっている黒欠陥Ｂ２ および完全に重なっている黒欠陥Ｂ３ は欠陥になる（ＮＧ）と判定する。
【００４１】
また、欠陥の修正を行うことによって利用可能となるか否かを判定するときの判定の基準については、以下のように設定する。
例えば約１００ｎｍ以下の白欠陥が１０個程度存在する場合、欠陥は数が少なくサイズも小さいので修正により利用可能になると判断される。
修正すべき箇所が多い、あるいはそのサイズが大きい場合、修正にかかる時間とコストを考えると、修正を実施するよりも、ブランクスを製造し直した方が好ましい。
修正により利用可能と判断する基準は、修正技術の進歩やマスクの製造にかけられる時間などに応じて各製造時に適宜変更することができる。
【００４２】
以下に、本実施形態に係るマスクの製造方法について、図面を参照して説明する。例えば、特許文献１（特開２００３−５９８１９号公報）や本願出願人による出願（特願２００１−３７０６００号）に詳しく述べられている方法を好ましく採用することができる。
まず、図５（ａ）に示すように、例えばシリコン基板１０上に、エッチングストッパ機能を有する中間層である埋め込み酸化膜（ＢＯＸ層）１１とメンブレンになるシリコン層（ＳＯＩ層）１２が積層して形成されたＳＯＩウェハを準備する。ＳＯＩウェハの表面全体は自然酸化膜１３で被覆されている。
上記の構成のＳＯＩウェハに、ホウ素（Ｂ）を注入することで、メンブレン層の内部応力を調整する。
【００４３】
次に、図５（ｂ）に示すように、例えばＳＯＩウェハの周辺部において、所定のパターンでＢＯＸ層１１に達するまでＳＯＩ層１２を除去し、アライメントマークＡＭを形成する。
【００４４】
次に、図５（ｃ）に示すように、シリコン基板の裏面上にレジスト膜（不図示）を成膜し、格子状のパターンに開口するように露光および現像し、ＲＩＥ（反応性イオンエッチング）などのエッチング処理を行って、例えば格子状に区画されたパターンでシリコン基板１０の裏面からＢＯＸ層１１に達する凹部１０ａを形成する。このとき、シリコン基板１０の格子状に残された部分が格子状の梁１０ｂとなり、ＳＯＩウェハの周辺部においては、シリコン基板１０が支持枠となる。
【００４５】
次に、図６（ａ）に示すように、レジスト膜（不図示）をアッシング処理などにより除去し、ＨＦ液によるウェットエッチングにより表面に露出した部分の酸化シリコンを除去する。即ち、自然酸化膜１３と、凹部１０ａ底部に露出したＢＯＸ膜１１を除去する。
以上で、シリコン基板１０上にＢＯＸ層１１およびＳＯＩ層１２が積層され、シリコン基板１０裏面側からＳＯＩ層が露出するまで格子状に区画された凹部が形成されてなるマスクブランクスが形成される。
【００４６】
次に、形成されたマスクブランクスにつき欠陥マップを作成し、形成しようとするマスクのマスクデータのマッチングをみて利用可能かどうか判断する。
利用可能である場合はそのまま、あるいは修正処理を加えることにより利用可能となる場合には修正処理を行って修正箇所の欠陥を確認した上で、次工程に進む。
【００４７】
次に、図６（ｂ）に示すように、ＳＯＩ層１２の上層にレジスト膜Ｒを成膜し、形成しようとするマスクのマスクデータに沿って、例えば電子線露光などにより露光し、現像してパターンＰを形成する。
【００４８】
次に、レジスト膜ＲをマスクとしてＲＩＥなどのドライエッチングを施し、ＳＯＩ層１２にパターンＰを転写する。
この後、レジスト膜Ｒをアッシング処理による除去して、図６（ｃ）に示す構成のマスクを製造することができる。
【００４９】
上記のように、本実施形態のマスクの製造方法においては、メンブレンに黒／白欠陥が検出されたマスクブランクスを捨ててしまわず、その種類、位置、数（密度）および大きさなどをマッピングしておく。
次に、マップ情報とマスクデータとを比較し、マスク製造に問題がなければ、そのままマスク製造工程に進む。
ここで利用不可能と判定されても、他に製造しようとしているマスクのマスクデータと比較する。
それでも利用可能なマスクが見つからない場合は、マップ情報と共にそのブランクスを保管しておき、新たなマスクを製造しようとするときに再び利用可能かどうかを確認する。
例えば、メンブレンのある箇所に直径１００ｎｍのピンホールが発見されても、その場所が一辺１０μｍのパッドパターン内に含まれるように存在するのならば、それは全く問題とならない。なぜなら、その領域は後の工程で大開口としてエッチングされるからである。
上記の本実施形態のマスクの製造方法によれば、黒／白欠陥が存在するマスクブランクスを廃棄せずに利用することが可能となる。
【００５０】
本実施形態に係るマスクブランクスの管理方法は、マスクブランクスにおいて、薄膜（ＳＯＩ層）に存在する欠陥の位置と大きさなどを検査し、欠陥マップを作成し、マスクブランクスを欠陥マップとともに保管する。
このように薄膜の欠陥マップとマスクブランクスを保管することにより、欠陥が存在しているために利用できないマスクブランクスを廃棄せず、利用することが可能となる。
【００５１】
上記の本発明のマスクブランクスの管理プログラムは、薄膜（ＳＯＩ層）に存在する欠陥の位置と大きさなどを検査して得た欠陥マップを読み込み、マスクデータを読み込み、読み込んだ欠陥マップとマスクデータの論理和を演算し、演算の結果を出力する手順を実行するように組み込まれたプログラムである。
このように、欠陥マップとマスクデータをそれぞれ読み込んで論理和を演算することで、そのマスクブランクスが利用可能か判定することができるようになり、黒／白欠陥が存在するマスクブランクスを廃棄せずに利用することが可能となる本実施形態のマスクの製造方法を実現できる。
【００５２】
上記の本発明のマスクブランクスの管理装置は、上記の本発明のマスクブランクスの管理プログラムを組み込み、実行するコンピュータを有する。
黒／白欠陥が存在するマスクブランクスを廃棄せずに利用することが可能となる本実施形態のマスクの製造方法を実現できる。
【００５３】
（実施例）
ここでは、本実施形態のマスクの製造方法を適用してＰＥＬマスクを製造した。
マスクブランクス製造用の基板として、貼り合わせ法により作製された市販の４インチＳＯＩウェハを用いた。ウェハ基板の厚みは３８１μｍ（マスクの平坦度を向上させるために両面研磨）、ＢＯＸ層の厚みは４００ｎｍ、ＳＯＩ層の厚みは６００ｎｍであり、ＳＯＩ層に１０１９／ｃｍ３ のホウ素（Ｂ）原子を注入することで、メンブレン層の内部応力を１０ＭＰａに調整した。
【００５４】
上記のＳＯＩウェハの品質を調べるため、透過型ＳＥＭ（日立社製Ｓ９２２０）をベースとする欠陥検査装置を用いて白欠陥を検出した。ＨＦ欠陥の密度が０．３個／ｃｍ２ 、Ｓｅｃｃｏ欠陥の密度が５×１０４ 個／ｃｍ２ であった。
一方、表面の異物数を調べるために、同じロットで製造された別のウェハに対して、ウェハ異物検査装置ＬＳ６７００（日立ＤＥＣＯ社製）により黒欠陥を検出した。０．１９μｍ以上の異物が２００個以下、０．８０μｍ以上の異物が３０個以下であることが分かった。
これらはウェハ全面での値なので、マスク領域（この場合、中心４０ｍｍ角）内で問題になる異物数はもっと少ない。
【００５５】
このＳＯＩウェハをＳＣ１洗浄した後、図５（ａ）〜（ｃ）および図６（ａ）に示す工程により、図７（ａ）に示す外観を有するマスクブランクスを形成した。
このマスクブランクスは、一辺が２Ｌの正方形のマスク領域を有し、マスク領域は一辺がＬの正方形Ａ〜Ｄに４分割され、それぞれが１相補マスクとなる。
図７（ｂ）は、図７（ａ）のマスク領域の中央部を拡大した図である。幅Ｌ１０ｂ の格子状の梁１０ｂにより、一辺がＬ１０ａ の小画メンブレン領域となる凹部１０ａが区画されている。
【００５６】
マスクブランクスを製造したところで、上記の実施形態に示すように、欠陥を検査して欠陥マップを作成した。
まず、ウェハ異物検査装置ＬＳ６７００（日立ＤＥＣＯ社製）を用いて黒欠陥の位置や大きさなどの分布を調べ、欠陥マップを作成した。
【００５７】
図８（ａ）は得られた欠陥マップを視覚的に示した図であり、黒欠陥の位置を点で示しているので、濃度の濃い部分において黒欠陥の密度が高くなっていることを示している。
また、図８（ｂ）は横軸に黒欠陥のサイズ（μｍ）を取り、縦軸に黒欠陥の個数Ｎを取ったグラフである。
【００５８】
次に、透過型ＳＥＭをベースとする欠陥検査装置を用いて白欠陥を検出した。この装置は、エネルギー５ｋｅＶの電子線をステンシルマスク上に走査させ、透過電子の像を電子光学系で結像し、ＴＤＩセンサーで検知するものであり、これにより、ＨＦ欠陥やＳｅｃｃｏ欠陥などのピンホールを検出し、そのマップデータも図８（ａ）および（ｂ）と同様に作成した。
【００５９】
次に、上記の実施形態に示したように、欠陥マップの欠陥データと本実施例で形成しようとしているマスクデータの上記の論理条件式による論理和の演算処理を行った。
ここで、各欠陥は存在しても問題ないと判断されればこのマスクブランクスを用いてマスク製造を行うことができるが、本実施例におけるマスクブランクスでは、１０個の白欠陥が上記の論理条件式を満たさないことが分かった。
ここで、これらの欠陥は、数が少ない上に、サイズも約１００ｎｍ以下と小さいことから、修正により利用可能になると判断した。
そこで、収束イオンビーム（ＦＩＢ）を用いた方法により修正を行った。
修正の後に、修正箇所について欠陥を再検査し、本実施例で形成しようとしているマスクデータに対して利用可能になったと判断された。
この後、このマスクブランクスのＳＯＩ層にパターンを転写して、デバイスパターンが配置されたステンシルマスクを製作した。
製作したマスクの欠陥検査の結果、このマスクは転写に使用可能であることが分かった。
【００６０】
本実施形態に係るマスクの製造方法によれば、以下の効果を享受することができる。
１．欠陥マップとマスクデータとのマッチングにより、ＰＥＬとＥＰＬに用いられるステンシルマスク用ブランクスの製造歩留が大幅に向上する。
２．製造歩留が向上することにより、マスクコストが安くなり、デバイス製造コストも下がる。
３．ブランクス製造技術に対する要求が緩和され、ブランクスが安くなる。
【００６１】
上記の本実施形態のマスクの製造方法を半導体装置の製造方法に適用することができる。
即ち、基板の一方の面にパターン形成用の薄膜を有するマスクブランクスにおいて、薄膜に存在する欠陥の位置や大きさなどの分布を検査し、欠陥マップを作成し、欠陥マップとマスクデータとを比較し、欠陥マップに沿った欠陥を有する薄膜がマスクデータに沿ったパターンに対して利用可能か判定し、利用可能と判定された場合に、薄膜に対してマスクデータに沿ってパターンを形成して、マスクを製造する。
次に、マスクを介して露光を行い、マスクに形成されたパターンを感光面に転写する。
以上で、本実施形態のマスクの製造方法を適用して、半導体装置を製造することができる。
【００６２】
本発明は、上記の実施形態に限定されない。
例えば、本実施形態においてはＰＥＬマスクに適用して説明しているが、ＥＰＬマスクに対しても適用可能である。さらに、各種論文および特許により公知となっているマスク製造プロセスを適用することにより、各ＮＧＬ用のマスクとすることができる。
また、本発明のマスクの製造方法やパターンの形成方法は、被露光ウェハにパターン露光する工程を有する半導体装置の製造方法において、パターン露光するためのマスクの製造方法やパターンの形成方法として適用できる。
その他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【００６３】
【発明の効果】
本発明のマスクの製造方法によれば、黒／白欠陥が存在するマスクブランクスを廃棄せずに利用することを可能にする。
【００６４】
本発明のマスクブランクスの管理方法によれば、黒／白欠陥が存在するマスクブランクスを廃棄せずに利用することを可能にする本発明のマスクの製造方法を実現することができる。
【００６５】
本発明のマスクブランクスの管理プログラムによれば、黒／白欠陥が存在するマスクブランクスを廃棄せずに利用することを可能にする本発明のマスクの製造方法を実現することができる。
【００６６】
本発明のマスクブランクスの管理装置によれば、黒／白欠陥が存在するマスクブランクスを廃棄せずに利用することを可能にする本発明のマスクの製造方法を実現することができる。
【００６７】
本発明の半導体装置の製造方法によれば、本発明のマスクの製造方法を適用して、半導体装置を製造することができる。
【図面の簡単な説明】
【図１】図１は、本発明の実施形態に係るマスクの製造方法を示す第１のフローチャートである。
【図２】図２は、図１の第６ステップの続きのステップを示す第２のフローチャートである。
【図３】図３は、本発明の実施形態に係る複数枚のＳＯＩウェハに対する欠陥マップのライブラリーを作成する場合のマスクの製造方法を示す第３のフローチャートである。
【図４】図４は黒欠陥および白欠陥の個々の判定の基準を説明するための模式図である。
【図５】図５（ａ）〜（ｃ）は本発明の実施形態に係るマスクの製造方法を示す断面図である。
【図６】図６（ａ）〜（ｃ）は本発明の実施形態に係るマスクの製造方法を示す断面図である。
【図７】図７（ａ）は実施例に係るマスクブランクスの外観を示す平面図であり、図７（ｂ）は、図７（ａ）のマスク領域の中央部を拡大した図である。
【図８】図８（ａ）は実施例に係る欠陥マップを視覚的に示した図であり、図８（ｂ）は横軸に黒欠陥のサイズ（μｍ）と取り、縦軸に黒欠陥の個数Ｎを取ったグラフである。
【図９】図９は従来例に係るフォトリソグラフィ用のブランクスの模式断面図である。
【図１０】図１０は従来例に係るステンシルマスク用のブランクスの模式断面図である。
【図１１】図１１（ａ）は従来例に係る格子状の梁で分割された多数の小画メンブレンから構成されるブランクスの斜視図であり、図１１（ｂ）このブランクスから形成したマスクの断面図である。
【符号の説明】
１０…シリコン基板、１０ａ…凹部、１０ｂ…梁、１１…ＢＯＸ層、１２…ＳＯＩ層、１３…自然酸化膜、１００…基板、１００ａ…凹部、１００ｂ…梁、１０１…中間層、１０２…薄膜、１１０…石英基板、１１１…クロム薄膜、１１２…レジスト膜、１２０…基板、１２０ａ…凹部、１２１…中間層、１２２…薄膜、ＡＭ…アライメントマーク、ＰＡ…パターン領域、ＳＴ１１〜ＳＴ２２，ＳＴ３１〜ＳＴ３６…ステップ、Ｐ，Ｐ１ ，Ｐ２ …パターン、Ｗ１ ，Ｗ２ ，Ｗ３ …白欠陥、Ｂ１ ，Ｂ２ ，Ｂ３ …黒欠陥。
Claims (11)
- 基板の一方の面にパターン形成用の薄膜を有するマスクブランクスの前記薄膜に対して所定のマスクデータに沿ったパターンを形成して露光用マスクを製造する方法であって、
前記マスクブランクスにおいて、前記薄膜に存在する欠陥の分布を検査し、欠陥マップを作成する工程と、
前記欠陥マップと前記マスクデータとを比較する工程と、
前記欠陥マップに沿った欠陥を有する前記薄膜が前記マスクデータに沿ったパターンに対して利用可能か判定する工程と、
前記薄膜が前記マスクデータに沿ったパターンに対して利用可能と判定された場合に、前記薄膜に対して、前記マスクデータに沿ってパターンを形成する工程と
を有するマスクの製造方法。 - 前記薄膜が前記マスクデータに沿ったパターンに対して利用不可能と判定された場合に、前記欠陥の修正を行うことによって利用可能となるか判定する工程をさらに有し、
前記欠陥の修正を行うことによって利用可能となると判定された場合に、前記欠陥の修正を行う工程と、前記修正を行った薄膜に対して、前記マスクデータに沿ってパターンを形成する工程とをさらに有する
請求項１に記載のマスクの製造方法。 - 前記薄膜が前記マスクデータに沿ったパターンに対して利用不可能と判定された場合に、前記欠陥の修正を行うことによって利用可能となるか判定する工程をさらに有し、
前記欠陥の修正を行っても利用不可能となると判定された場合に、前記薄膜を有するマスクブランクスを前記欠陥マップとともに保管する工程をさらに有し、
マスクデータに沿ったパターンを形成するための新規なマスクブランクスを作製し、前記欠陥マップを作成する工程以降の工程を繰り返して行う
請求項１に記載のマスクの製造方法。 - 前記マスクデータに沿って前記薄膜にパターンを形成する工程においては、前記パターンとして前記薄膜に荷電粒子線が透過する孔を形成し、
前記マスクとして、荷電粒子線露光用のステンシルマスクを製造する
請求項１に記載のマスクの製造方法。 - 前記欠陥マップと前記マスクデータとを比較する工程においては、前記欠陥マップの欠陥データと前記マスクデータの論理和を演算処理し、
前記欠陥マップに沿った欠陥を有する前記薄膜が前記マスクデータに沿ったパターンに対して利用可能か判定する工程においては、前記論理和の演算結果から判定する
請求項１に記載のマスクの製造方法。 - 前記欠陥マップを作成する工程においては、複数枚のマスクブランクスにおいて、前記薄膜に存在する欠陥の分布を検査し、各マスクブランクスの薄膜の欠陥マップのライブラリーを作成し、
前記欠陥マップと前記マスクデータとを比較する工程においては、前記ライブラリーの各欠陥マップと前記マスクデータとを比較し、
前記欠陥マップに沿った欠陥を有する前記薄膜が前記マスクデータに沿ったパターンに対して利用可能か判定する工程においては、前記ライブラリーの各欠陥マップに対応する前記複数枚のマスクブランクスの中に、前記マスクデータに沿ったパターンに対して利用可能な薄膜を有するマスクブランクスが存在するか判定し、
前記薄膜に対して、前記マスクデータに沿ってパターンを形成する工程においては、前記マスクデータに沿ったパターンに対して利用可能と判定されたマスクブランクスの薄膜に対して前記マスクデータに沿ってパターンを形成する
請求項１に記載のマスクの製造方法。 - 前記ライブラリーの中から前記マスクデータに沿ったパターンに対して利用可能な薄膜を有するマスクブランクスが存在するか判定する工程において、利用可能な薄膜を有するマスクブランクスが見いだされなかった場合、マスクデータに沿ったパターンを形成するための新規なマスクブランクスを作製し、前記欠陥マップを作成する工程以降の工程を繰り返して行う
請求項６に記載のマスクの製造方法。 - 基板の一方の面にパターン形成用の薄膜を有し、前記薄膜に対して所定のマスクデータに沿ったパターンを形成して露光用マスクを製造するためのマスクブランクスの管理方法であって、
前記マスクブランクスにおいて、前記薄膜に存在する欠陥の分布を検査し、欠陥マップを作成する工程と、
前記マスクブランクスを前記欠陥マップとともに保管する工程と
を有するマスクブランクスの管理方法。 - 基板の一方の面にパターン形成用の薄膜を有し、前記薄膜に対して所定のマスクデータに沿ったパターンを形成して露光用マスクを製造するためのマスクブランクスを管理するための処理をコンピュータに実行させるマスクブランクスの管理プログラムであって、
前記薄膜に存在する欠陥の分布を検査して得た欠陥マップを読み込む手順と、
前記マスクデータを読み込む手順と、
前記欠陥マップとマスクデータの論理和を演算する手順と、
前記演算の結果を出力する手順とを実行させる
マスクブランクスの管理プログラム。 - 基板の一方の面にパターン形成用の薄膜を有し、前記薄膜に対して所定のマスクデータに沿ったパターンを形成して露光用マスクを製造するためのマスクブランクスを管理するマスクブランクスの管理装置であって、
前記薄膜に存在する欠陥の分布を検査して得た欠陥マップを読み込む手順と、
前記マスクデータを読み込む手順と、
前記欠陥マップとマスクデータの論理和を演算する手順と、
前記演算の結果を出力する手順とを実行させる
マスクブランクスの管理プログラムを組み込み、実行するコンピュータを有する
マスクブランクスの管理装置。 - 所定のマスクデータに沿っってパターンが形成されたマスクを介して、感光面に前記パターンを転写する工程を有する半導体装置の製造方法であって、
基板の一方の面にパターン形成用の薄膜を有するマスクブランクスにおいて、前記薄膜に存在する欠陥の分布を検査し、欠陥マップを作成する工程と、前記欠陥マップと前記マスクデータとを比較する工程と、前記欠陥マップに沿った欠陥を有する前記薄膜が前記マスクデータに沿ったパターンに対して利用可能か判定する工程と、前記薄膜が前記マスクデータに沿ったパターンに対して利用可能と判定された場合に、前記薄膜に対して、前記マスクデータに沿ってパターンを形成する工程とを有するマスクの製造方法によりマスクを製造する工程と、
前記マスクを介して露光を行い、前記マスクに形成されたパターンを感光面に転写する工程と
を有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003151402A JP2004356330A (ja) | 2003-05-28 | 2003-05-28 | マスクの製造方法、マスクブランクスの管理方法、マスクブランクスの管理プログラム、マスクブランクスの管理装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003151402A JP2004356330A (ja) | 2003-05-28 | 2003-05-28 | マスクの製造方法、マスクブランクスの管理方法、マスクブランクスの管理プログラム、マスクブランクスの管理装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004356330A true JP2004356330A (ja) | 2004-12-16 |
Family
ID=34046937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003151402A Pending JP2004356330A (ja) | 2003-05-28 | 2003-05-28 | マスクの製造方法、マスクブランクスの管理方法、マスクブランクスの管理プログラム、マスクブランクスの管理装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004356330A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006084786A (ja) * | 2004-09-16 | 2006-03-30 | Hoya Corp | マスクブランク提供システム、マスクブランク提供方法、マスクブランク用透明基板の製造方法、マスクブランクの製造方法及びマスクの製造方法 |
| JP2007121413A (ja) * | 2005-10-25 | 2007-05-17 | Toshiba Corp | フォトマスク用基板の選別方法、フォトマスク作製方法及び半導体装置製造方法 |
| JP2010122711A (ja) * | 2010-03-08 | 2010-06-03 | Hoya Corp | マスクブランクの製造方法及びマスクの製造方法 |
| JP2012142468A (ja) * | 2011-01-04 | 2012-07-26 | Toshiba Corp | Ｅｕｖマスク用ブランクの良否判定方法及びｅｕｖマスクの製造方法 |
| JP2013251389A (ja) * | 2012-05-31 | 2013-12-12 | Toshiba Corp | 荷電ビーム描画装置及び描画データ作成装置 |
| JP2016126302A (ja) * | 2015-01-08 | 2016-07-11 | 株式会社ニューフレアテクノロジー | 検査装置および検査方法 |
| JP2022553639A (ja) * | 2019-10-10 | 2022-12-26 | ケーエルエー コーポレイション | 極端紫外線パターンマスクの印刷可能な欠陥を減少させるためのシステムと方法 |
| KR102678961B1 (ko) | 2019-10-10 | 2024-06-26 | 케이엘에이 코포레이션 | 극자외선 패턴 마스크 상의 인쇄가능한 결함을 감소시키기 위한 시스템 및 방법 |
-
2003
- 2003-05-28 JP JP2003151402A patent/JP2004356330A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006084786A (ja) * | 2004-09-16 | 2006-03-30 | Hoya Corp | マスクブランク提供システム、マスクブランク提供方法、マスクブランク用透明基板の製造方法、マスクブランクの製造方法及びマスクの製造方法 |
| JP4520263B2 (ja) * | 2004-09-16 | 2010-08-04 | Ｈｏｙａ株式会社 | マスクブランク提供システム、マスクブランク提供方法、マスクブランク用透明基板の製造方法、マスクブランクの製造方法及びマスクの製造方法 |
| JP2007121413A (ja) * | 2005-10-25 | 2007-05-17 | Toshiba Corp | フォトマスク用基板の選別方法、フォトマスク作製方法及び半導体装置製造方法 |
| JP4675745B2 (ja) * | 2005-10-25 | 2011-04-27 | 株式会社東芝 | フォトマスク用基板の選別方法、フォトマスク作製方法及び半導体装置製造方法 |
| JP2010122711A (ja) * | 2010-03-08 | 2010-06-03 | Hoya Corp | マスクブランクの製造方法及びマスクの製造方法 |
| JP4520537B2 (ja) * | 2010-03-08 | 2010-08-04 | Ｈｏｙａ株式会社 | マスクブランクの製造方法及びマスクの製造方法 |
| JP2012142468A (ja) * | 2011-01-04 | 2012-07-26 | Toshiba Corp | Ｅｕｖマスク用ブランクの良否判定方法及びｅｕｖマスクの製造方法 |
| JP2013251389A (ja) * | 2012-05-31 | 2013-12-12 | Toshiba Corp | 荷電ビーム描画装置及び描画データ作成装置 |
| JP2016126302A (ja) * | 2015-01-08 | 2016-07-11 | 株式会社ニューフレアテクノロジー | 検査装置および検査方法 |
| US10504219B2 (en) | 2015-01-08 | 2019-12-10 | Nuflare Technology, Inc. | Inspection apparatus and inspection method |
| JP2022553639A (ja) * | 2019-10-10 | 2022-12-26 | ケーエルエー コーポレイション | 極端紫外線パターンマスクの印刷可能な欠陥を減少させるためのシステムと方法 |
| JP7412548B2 (ja) | 2019-10-10 | 2024-01-12 | ケーエルエー コーポレイション | 極端紫外線パターンマスクの印刷可能な欠陥を減少させるためのシステムと方法 |
| KR102678961B1 (ko) | 2019-10-10 | 2024-06-26 | 케이엘에이 코포레이션 | 극자외선 패턴 마스크 상의 인쇄가능한 결함을 감소시키기 위한 시스템 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6641959B2 (en) | Absorberless phase-shifting mask for EUV | |
| US8148036B2 (en) | Photomask blank and photomask | |
| JP4046012B2 (ja) | マスク歪データの生成方法、露光方法および半導体装置の製造方法 | |
| CN100367454C (zh) | 使用直接写入方式的晶圆修复方法及系统 | |
| US20030184721A1 (en) | Mask substrate and its manufacturing method | |
| US7629088B2 (en) | Mask defect repairing method and semiconductor device manufacturing method | |
| US5876881A (en) | Manufacturing method for mask for charged-particle-beam transfer or mask for x-ray transfer | |
| US6197455B1 (en) | Lithographic mask repair using a scanning tunneling microscope | |
| US6696371B2 (en) | Method for fabricating positionally exact surface-wide membrane masks | |
| JP2004356330A (ja) | マスクの製造方法、マスクブランクスの管理方法、マスクブランクスの管理プログラム、マスクブランクスの管理装置および半導体装置の製造方法 | |
| WO2005124293A1 (en) | Method of forming a semiconductor layer using a photomask reticle having multiple versions of the same mask pattern with different biases | |
| TWI227370B (en) | Mask and inspection method thereof, method for fabricating semiconductor devices | |
| JP2001312045A (ja) | マスクの形成方法 | |
| JP3732118B2 (ja) | 開口部用フォトマスクの不透明欠陥修理方法 | |
| JP2007258650A (ja) | 転写マスクブランク及び転写マスク並びにパターン露光方法 | |
| US7396617B2 (en) | Photomask reticle having multiple versions of the same mask pattern with different biases | |
| TWI225574B (en) | Photomask structure and method of reducing lens aberration and pattern displacement | |
| JPH0961990A (ja) | 位相シフト・マスクおよびその製造方法ならびにこれを用いた露光方法 | |
| JP2014216609A (ja) | 反射型マスクブランク及びその製造方法並びに反射型マスク | |
| JP2000075469A (ja) | フォトマスクの作製方法 | |
| JP2011096838A (ja) | 反射型マスクおよびその製造方法ならびにマスクパターン検査方法 | |
| Sano et al. | Masks for Electron Beam Projection Lithography | |
| JP2003318093A (ja) | マスクの製造方法および半導体装置の製造方法 | |
| JP2003142439A (ja) | ウェハの研磨方法及びマスク | |
| JPH1090873A (ja) | 位相シフトマスクの製造方法 |