JP5532983B2

JP5532983B2 - 検出回路とそれを用いた半導体装置

Info

Publication number: JP5532983B2
Application number: JP2010023029A
Authority: JP
Inventors: 和也山本; 智之浅田; 美代宮下
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2010-02-04
Filing date: 2010-02-04
Publication date: 2014-06-25
Anticipated expiration: 2030-02-04
Also published as: CN102193063B; JP2011166199A; CN102193063A; KR20110090751A; US8558549B2; KR101216562B1; US20110187349A1

Description

本発明は、携帯端末などの送信フロントエンド部におけるアンテナ端子の負荷変動の程度を検出する回路、すなわちアンテナ端における反射振幅・位相を検出する検出回路とそれを用いた半導体装置に関する。

無線端末の送信フロントエンド部では送信電力レベルなどのモニタに方向性結合器が用いられることが一般的である。方向性結合器は例えば送信電力増幅器とアンテナの間に挿入される。このような構成の場合、方向性結合器は増幅器の出力レベル（出力電力）をモニタする。

図２１を参照して周知の送信フロントエンド部について説明する。送信フロントエンド部である半導体装置５００はＧａＡｓ系電力増幅器（ＰＡ：Ｐｏｗｅｒ−Ａｍｐｌｉｆｉｅｒ）５０８、方向性結合器、ＲＦ−ＩＣ（送信変調信号を生成するＩＣ）５１０、アンテナ５０６を備える。方向性結合器は主線路５０２と結合線路５０４を備える。主線路５０２は＃ＩＮで表される入力端子と、＃ＯＵＴで表される出力端子を備える。そして結合線路５０４は＃Ｃ１で表され出力電圧をモニタする結合端子と、＃Ｃ２で表されるアイソレーション端子を備える。

特開平０７−２０２５２５号公報特開平０６−３００８０３号公報特開２００６−３３３０２３号公報特開平１０−３４１１１７号公報特開２００６−３１９５０８号公報

図２２にはアンテナ端の負荷インピーダンスの変化がＡ〜Ｄの４点で表されている。そして、図２３は、アンテナ端の負荷変動時のＲＦ特性変動例を示したものである。これは、アンテナ端における負荷変動を模擬するために，チューナーを用いてＶＳＷＲ＝６:１の状態で位相を変化させながら、電力増幅器５０８のＲＦ特性を実測した例である。この例では、ある特定の出力電力（例えば２７ｄＢｍ≒０．５Ｗ）における電力増幅器５０８の電力利得、最終段Ｔｒの動作電流Ｉｃ２、歪特性としてＡＣＬＲ(隣接チャネル漏洩電力：Ａｄｊａｃｅｎｔ−Ｃｈａｎｎｅｌ−Ｐｏｗｅｒ−Ｌｅａｋａｇｅ)をプロットしている。

図２３に示すように、Ａ点の位相でＡＣＬＲが最悪値となる。そして、Ａ点と１８０°異なるＢ点でもそれに近い状態となっている。この際、最終段Ｔｒの動作電流Ｉｃ２はＡ点で最小値、Ｂ点で最大値となっている。利得に関してはA点で利得整合に近い状態(利得が高く、動作電流が少ない状態)、Ｂ点で出力電力整合(最大出力は高いが、利得が低く、動作電流が多い状態)に近い状態となっている。

この例のように、アンテナ端の負荷変動時に歪特性が劣化する場合がある。特に、歪特性を重視するＣＤＭＡ用の電力増幅器では歪特性の劣化を抑制する必要がある。そこで、方向性結合器の代わりにアイソレータ(電力をＩＮからＯＵＴ方向にだけ伝達し、逆方向の伝達を阻止する素子)を用いたり、電力増幅器をＢａｌａｎｃｅｄ構成にしたりして、負荷変動時の歪特性の劣化を抑制することがある。この場合、フロントエンド部の製造コストが増大する問題があった。

本発明は、上述のような課題を解決するためになされたもので、安価かつ容易に歪特性の劣化を抑制できる検出回路とそれを用いた半導体装置を提供することを目的とする。

本願の発明にかかる検出回路は、電力増幅器とアンテナの間に配置された方向性結合器の結合線路両端の信号を用いて、該電力増幅器の歪特性劣化を検出する回路であって、該結合線路の結合端子の電力を移相および減衰する移相・減衰器と、該移相・減衰器からの出力電力と、該結合線路のアイソレーション端子の電力の差分を出力する手段と、該差分をＤＣ信号に変換する検波回路と、該ＤＣ信号の電圧レベルが所定値よりも高いかを判定する比較回路とを備える。そして、該移相・減衰器は、該電力増幅器の歪特性が劣化する該アンテナ端の負荷状態において、該移相・減衰器が出力する信号の位相が該アイソレーション端子の信号の位相と１８０°の位相差になるように該結合端子の電力を移相することを特徴とする。

本願の発明にかかる半導体装置は、電力増幅器とアンテナの間に配置された方向性結合器の結合線路両端の信号を用いて、該電力増幅器の歪特性劣化を検出する回路であって、該結合線路の結合端子の電力を移相および減衰する移相・減衰器と、該移相・減衰器からの出力電力と、該結合線路のアイソレーション端子の電力の差分を出力する手段と、該差分をＤＣ信号に変換する検波回路と、該ＤＣ信号の電圧レベルが所定値よりも高い場合に出力を行う比較回路とを有し、該移相・減衰器は、該電力増幅器の歪特性が劣化する該アンテナ端の負荷状態において、該移相・減衰器が出力する信号の位相が該アイソレーション端子の信号の位相と１８０°の位相差になるように該結合端子の電力を移相することを特徴とする検出回路を備える。さらに、該比較手段の出力により該歪特性劣化を抑制するように該電力増幅器の負荷インピーダンスを変化させる手段とを備えたことを特徴とする。

本発明によれば、安価かつ容易に歪特性の劣化を抑制できる。

実施形態１の検出回路を説明する回路図である。検波回路の構成を説明する回路図である。比較的急峻かつ線形な検波特性を説明する図である。比較回路の出力を説明する図である。急峻でない検波特性について説明する図である。移相器の構成を説明する図である。実施形態２の検出回路を説明する回路図である。差動増幅器毎に検波回路と比較回路を備える構成を説明する回路図である。実施形態３の検出回路を説明する回路図である。中点タップを有するバランを使用した検出回路を説明する回路図である。２重バランを使用した検出回路を説明する回路図である。実施形態４の検出回路を説明する回路図である。実施形態５の検出回路を説明する回路図である。スイッチを用いて使用する結合線路を切り替える検出回路を説明する回路図である。実施形態６の半導体装置を説明する回路図である。出力整合回路の構成を説明する回路図である。検出回路の使用による負荷線の改善を説明する図である。実施形態２の検出回路を使用した半導体装置を説明する回路図である。出力整合回路の構成を説明する回路図である。検出回路の使用による負荷線の改善を説明する図である。周知の半導体装置について説明する図である。アンテナ端の負荷インピーダンスの変化を説明する図である。歪特性の劣化について説明する図である。

実施の形態１
本実施形態は図１〜図６を参照して説明する。なお、同一又は対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。他の実施形態でも同様である。

図１は本実施形態の検出回路の回路図である。検出回路１０はアンテナ２８端の負荷の反射振幅・位相を検出する回路である。検出回路１０は結合線路１４の結合端子１５、アイソレーション端子１７の電力を用いて反射振幅・位相を検出する。検出回路１０は結合線路１４に接続される回路であるから方向性結合器１９やアンテナ２８は含まない。

検出回路１０の構成について説明する。結合線路１４の両端には抵抗１６、１８がそれぞれシャント接続される。移相・減衰器２０は結合端子１５と接続される。移相・減衰器２０は結合端子１５の電力を移相および減衰する。移相・減衰器２０からの出力と、アイソレーション端子１７は差動増幅器２２と接続される。差動増幅器２２は差動信号を単相信号に変換する部分である。差動増幅器２２の出力は結合容量Ｃｃ１を介して検波回路２４に接続される。検波回路２４は、カレントミラー型であり、ＲＦ信号をＤＣ信号に変換する回路である。検波回路の回路構成を図２に記載する。検波回路２４の後段には比較回路２６が接続される。比較回路２６は、検波回路の出力Ｖｄｅｔと参照電圧Ｖｒｅｆを比較してＶｏ１、Ｖｏ２の出力を行う回路である。

移相・減衰器２０は、電力増幅器の歪特性が劣化するアンテナ端の負荷状態において、移相・減衰器２０が出力する信号の位相がアイソレーション端子１７の信号の位相と１８０°の位相差になるように結合端子１５の電力を移相する。これと合わせて、移相・減衰器２０は両者の位相差が１８０°のときには両者の信号振幅が等しくなるように結合端子１５の電力を減衰させる。移相・減衰器２０の移相器は、集中定数の移相器や遅延線路（単なる長い配線）等で構成可能である。また、移相・減衰器２０の減衰器には、単なる直列抵抗やπ型／Ｔ型の抵抗減衰器が適用可能である。なお、歪特性が劣化するアンテナ端の負荷状態とは、たとえば図２３のＡ点、Ｂ点で表される状態である。

検出回路１０の動作について説明する。アンテナ２８端で反射が存在する場合、反射電力Ｐｒはアイソレーション端子１７（＃Ｃ２）より出力される。一方、反射電力Ｐｒの元になった送信信号は結合端子１５（＃Ｃ１）から出力される。結合端子１５とアイソレーション端子１７の方向性はおおよそ１０−２ｄＢを仮定する。アイソレーション端子１７より出力された反射電力Ｐｒは差動増幅器２２へ入力される。一方、結合端子１５より出力された送信信号は移相・減衰器２０にて移相・減衰された後差動増幅器２２へ入力される。

両端子の信号が、それらの差分を出力する手段である差動増幅器２２に入力されると、その振幅が等しく、位相差が１８０°の時、最大の電圧振幅が出力される。差動増幅器２２の出力は結合容量Ｃｃ１を介して検波回路２４に入力される。検波回路２４ではＲＦ信号がＤＣ信号に変換される。そして検波回路２４の出力がある特定の参照電圧レベルＶｒｅｆを超えると、比較回路２６において、正相、逆相信号Ｖｏ１、Ｖｏ２が出力される。

このように、本実施形態の検出回路１０を用いることで、最も歪特性の悪くなる特定の反射振幅位相を検出できる。そして、比較回路２６の出力を用いれば、歪特性の劣化を抑制するように電力増幅器の負荷インピーダンスを変化させることができる。その結果、通常の電力増幅器の場合でも負荷変動時の歪特性の劣化を抑制できる。よって安価に歪特性の劣化を抑制できる。また、本発明の趣旨から外れるが、例えばバランス型電力増幅器と本実施形態の検出回路を併用した場合には、バランス型電力増幅器の負荷変動時の歪特性の劣化抑制効果をさらに高めることができる。

本実施形態の検出回路１０は構成も原理も非常に簡易である。そのため、電力増幅器でしばしば用いられるＧａＡｓ−ＨＢＴやＧａＡｓ−ＢｉＦＥＴプロセス(ｎチャネルＦＥＴやｎｐｎ−Ｔｒしかないプロセス)でも製造可能である。よって検出回路１０を電力増幅器に容易に内蔵することができる。

本実施形態では、移相・減衰器２０は、移相量、減衰量が固定であることを前提とした
がこれに限定されない。たとえば移相・減衰器２０の移相器は図６に示す構成でも良い。
図６における矢印の先に記載される回路は可変容量キャパシタの構成例である。図６に示
す移相器は可変抵抗Ｒ１、インダクタＬ１Ｌ２、可変容量Ｃ１Ｃ２を備える。そして矢印
の先に記載されるように可変容量Ｃ１Ｃ２は、固定容量Ｃ１ａＣ１ｂ、抵抗Ｒ１ａ、ダイ
オードＤ１、で構成される。制御電圧Ｖｃを０Ｖから正電圧にすることで、Ｄ１の逆方向
容量が変化し、可変容量を実現できる。可変抵抗Ｒ１の回路構成はたとえば、後述する図
１６破線内のＦＥＴ、Ｆ１と抵抗Ｒ１ａ、Ｒ２ａ及び制御電圧Ｖｃである。このように、
移相・減衰器２０の移相量、減衰器の減衰量を可変化することで、反射振幅・位相の検出
を可変化できる。よって電力増幅器のプリント基板への実装後でも検出位相・振幅を調整
できる。

ＧａＡｓ系素子で本実施形態の検出回路１０を実現する際には、検波回路２４が急峻なＤＣ反転特性を有することが好ましい。図３のような比較的急峻かつ線形な検波特性（Ｖ／ｄＢが線形）の方が図５の従来検波回路の場合より、比較回路２６のＤＣ利得が低くても図３のような急峻なＤＣ反転特性を得やすい。

実施の形態２
本実施形態の検出回路は、二つの負荷状態（電力増幅器の歪特性が劣化するものに限る）の反射振幅・位相を検出可能としたものである。本実施形態は図７、８を参照して説明する。

図７は本実施形態の検出回路を説明する回路図である。移相・減衰器は第一移相・減衰器５０と第二移相・減衰器５２を備える。第一移相・減衰器５０と第二移相・減衰器５２はともに、実施形態１の移相・減衰器２０のように結合端子１５の電力を移相・減衰する点で一致する。しかしながら、第一移相・減衰器５０は例えば図２３のＡ点で表される状態における結合端子１５の信号を、アイソレーション端子１７の信号に対して１８０°の位相差となるように移相する。そして第二移相・減衰器５２は例えば図２３のＢ点で表される状態における結合端子１５の信号を、アイソレーション端子１７の信号に対して１８０°の位相差となるように移相する。

第一移相・減衰器５０の出力とアイソレーション端子１７の信号は第一差動増幅器５４に入力される。第二移相・減衰器５２の出力とアイソレーション端子１７の信号は第二差動増幅器５６に入力される。そして、第一差動増幅器５４の出力と第二差動増幅器５６の出力はそれぞれ容量Ｃｃ１、Ｃｃ２を介して検波回路２４に入力する。検波回路２４とその後段の比較回路２６の構成、動作は実施形態１で述べたとおりである。

このように本実施形態の検出回路は移相・減衰器を２系統備え、それぞれに対応した差動増幅器を備える。そして、Ａ点の負荷状態の場合には第一移相・減衰器５０の移相、減衰により歪特性の劣化が検出可能となる。さらに、Ｂ点の負荷状態の場合には第二移相・減衰器５２の移相、減衰により歪特性の劣化が検出可能となる。よって本実施形態の検出回路によれば、二つの歪特性を劣化させる負荷状態の反射振幅・位相を検出できる。ゆえに歪特性の劣化の抑制機能を高めることができる。

さらに、差動増幅器５４と差動増幅器５６の出力はそれぞれ容量Ｃｃ１、容量Ｃｃ２を介して検波回路２４にｗｉｒｅｄ−ＯＲで接続されている。よって検波回路を２系統設けることなく、構成の簡便化・回路の小型化ができる。またこのｗｉｒｅｄ−ＯＲにより、Ａ点、Ｂ点近傍以外では、検波回路への入力電力は相殺されるので検出特性が急峻になる。その他の効果は、実施形態１と同じである。

本実施形態では検波回路２４および比較回路２６を一つとしたが本発明はこれに限定されない。図８に記載のとおり２系統の移相・減衰器および差動増幅器に対応した検波回路１８０、１８２および比較回路１８４、１８６を備えてもよい。

実施の形態３
本実施形態の検出回路は、信号のダイナミックレンジを拡大しやすい検出回路に関するものである。本実施形態は図９、１０、１１を参照して説明する。

図９は本実施形態の検出回路を説明する回路図である。実施形態１との相違点は、差動増幅器の代わりにバラン７０(平衡-不平衡変換器)及び並列キャパシタＣｒ１及び単相増幅器７２を用いている点である。このような構成により信号のダイナミックレンジを拡大しやすくなる。なぜなら、バラン７０を用いることで差動増幅器の入力飽和による弊害を緩和できるからである。単相増幅器７２は検波回路２４への入力電力レベルを考慮し、必要に応じて設ける。バラン７０は、結合端子１５（＃Ｃ１）とアイソレーション端子１７（＃Ｃ２）のアイソレーションを劣化させる。これを防止するために容量Ｃｒ１を装荷し、所望信号帯域でバラン７０の＃Ｃ１−＃Ｃ２間インピーダンスを高インピーダンスにする。これにより、バラン７０の使用による結合線路１４の動作への影響を回避できる。その他の検出動作及び効果は、実施形態１と同じである。

図１０は本実施形態の検出回路の変形例を説明する図である。図９の構成との違いは、中点タップを有する構成のバラン８０を設け、容量Ｃｒ１、Ｃｒ２を可変容量化していることである。中点タップを設けることでバランに接地電位ができるので、たとえば図６中矢印先にある可変容量を設けやすくなる。

図１０におけるＣｒ１、Ｃｒ２の可変化と、移相・減衰器の容量可変化を併用することで、バランを用いた検出回路の検出周波数範囲を広帯域化できる。その他の検出動作及び効果は、実施形態１と同じである。

図１１は本実施形態の検出回路の変形例を説明する図である。図９の構成との違いは、移相・減衰器を２系統備える点および２重バランを備える点である。詳細には第一移相・減衰器９４と第二移相・減衰器９６を備え、それぞれの出力は２重バラン９０へ出力される。移相・減衰器を２系統設けるのは、実施形態２で述べたようにＡ点、Ｂ点それぞれにおける歪特性の劣化検出を可能とするためである。よって第一移相・減衰器９４と第二移相・減衰器９６は異なる歪特性を検出できるように移相と振幅が調整される。

検波回路２４は、単相増幅器９２を介して２重バラン９０と接続されており、検波回路を２系統設けることを回避できる。よって構成の簡便化および回路の小型化が可能である。またこれにより、A点、B点近傍以外では、検波回路２４への入力電力は相殺されるので、検出特性が急峻になる。その他の効果に関しては、実施形態１と同じである。

実施の形態４
本実施形態の検出回路は、複数の結合線路から信号を取得する検出回路に関するものである。本実施形態は図１２を参照して説明する。

図１２は本実施形態の検出回路を説明する回路図である。図１２の検出回路は実施形態２の構成と類似するが、２つの結合線路の信号を用いている点が相違する。より詳細には、第一結合線路１００の結合端子１０１の信号は第一移相・減衰器１０４で移相、減衰されて第一差動増幅器１０８への入力となる。また第一結合線路のアイソレーション端子１０３の信号も第一差動増幅器１０８への入力となる。他方、第二結合線路１０２の結合端子１０５の信号は第二移相・減衰器１０６で移相、減衰されて第二差動増幅器１１０への入力となる。また第二結合線路１０２のアイソレーション端子１０７の信号も第二差動増幅器１１０への入力となる。

このように構成すると、第一移相・減衰器１０４と第二移相・減衰器１０６を個別に設計できるため、設計が容易になる。すなわち、一つの結合線路に２系統の移相・減衰器を設けると設計が複雑化するが、本実施形態の検出回路はそれを回避できる。その他の効果については実施形態２と同じである。

実施の形態５
本実施形態の検出回路は、結合線路の切り替え機能を有する検出回路に関するものである。本実施形態は図１３、１４を参照して説明する。

図１３は本実施形態の検出回路を説明する回路図である。図１３の検出回路は実施形態２の構成と類似するが、結合線路の電気長の切り替えを行う点が相違する。図１３に記載されるように、結合線路は第一結合線路１２０と第二結合線路１２２を備える。

第一結合線路１２０の両端に結合端子１２１（＃Ｃ１）と第一アイソレーション端子１２３（＃Ｃ２´）が配置される。第一アイソレーション端子１２３は第一スイッチ１２８（Ｆａ）を介して第一移相・減衰器５４および第二移相・減衰器５６に接続される。他方、第一結合線路１２０と第二結合線路１２２を一つの結合線路と見たときのアイソレーション端子は第二アイソレーション端子１２５（＃Ｃ２）である。第二アイソレーション端子１２５は第二スイッチ１３０（Ｆｂ）を介して第一移相・減衰器５４および第二移相・減衰器５６と接続される。このように第一スイッチ１２８と第二スイッチ１３０を備えて、結合線路の電気長を切り替え可能としたことが本実施形態の検出回路の特徴である。

すなわち、第一スイッチ１２８をオン状態、第二スイッチ１３０をオフ状態としたときは第一結合線路１２０を利用した検出回路が形成される。他方、第一スイッチ１２８をオフ状態、第二スイッチ１３０をオン状態としたときは第一結合線路１２０および第二結合線路１２２を利用した検出回路が形成される。よって、移相・減衰器を可変化しておくことで、方向性結合器の結合量をほぼ一定に保ちながら、異なる２つの周波数で動作可能な検出回路を実現できる。また、結合量が２つの帯域でほぼ同程度であれば、減衰器の特性はほぼ一定のまま移相量の変化だけで２周波数帯の動作が可能になる。その結果、減衰器の調整が不要になり、回路を簡素化(小型化)できる。その他の効果に関しては、実施形態２と同じである。

図１４は本実施形態の検出回路の変形例を説明する図である。図１４の検出回路は機能的には図１３の検出回路と同等であるが、異なる２つの結合線路を利用する点が図１３の場合と相違する。図１４に記載の通り第一結合線路１５０の結合端子１５１（＃Ｃ１）は第一スイッチ１５４を介して第一移相・減衰器５０、第二移相・減衰器５２と接続される。第一結合線路１５０のアイソレーション端子１５３（＃Ｃ２）は第三スイッチ１５８を介して第一差動増幅器５４、第二差動増幅器５６と接続される。他方、第二結合線路１５２の結合端子１５５（＃Ｃ３）は第二スイッチ１５６を介して第一移相・減衰器５０、第二移相・減衰器５２と接続される。第二結合線路１５２のアイソレーション端子１５７（＃Ｃ４）は第四スイッチ１６０を介して第一差動増幅器５４、第二差動増幅器５６と接続される。

このような構成でも、結合量が２つの帯域でほぼ同程度であれば、減衰器の特性はほぼ一定のまま移相量の変化だけで２周波数帯の動作が可能になる。その結果、減衰器の調整が不要になり、回路を簡素化(小型化)できる。

実施の形態６
本実施形態の半導体装置は、携帯端末などの送信フロントエンド部に上述の検出回路を搭載したものである。つまり、上述の検出回路を電力増幅器の負荷制御に適用したものである。本実施形態は図１５、１６を参照して説明する。

図１５は本実施形態の半導体装置の回路図である。本実施形態の半導体装置は電力増幅器２０２を備える。電力増幅器２０２はバランス型電力増幅器ではない。電力増幅器２０２の後段には出力整合回路２００を備える。出力整合回路２００の詳細な構成は図１６に記載されている。出力整合回路２００の後段には方向性結合器１９を備える。方向性結合器１９の後段にはアンテナ２８を備える。

さらに、図１５において破線で囲まれた検出回路１０が結合線路１４に接続される。検出回路１０のＶｏ１は出力整合回路２００のＶｃと接続されている。ここで、図１６に記載されるように出力整合回路２００のＶｃは、可変容量３００を制御するスイッチＦ１のゲートと接続されている。そして、Ｖｏ１が図４に記載するようにＨｉｇｈとなったときには可変容量３００の容量が増大する。

ここで、負荷線について図１７を参照して説明する。Ａ点に相当する状態では負荷線は、５０Ω時の負荷線（Ｘ）に対して、歪特性が劣化し負荷線（Ｙ）のようになっている。ところが、本実施形態の構成によれば、Ａ点に相当する状態ではＶｏ１がＨＩｇｈとなり、出力整合回路２００の可変容量３００の容量が増大する。そのため、この負荷線は図１７における負荷線（Ｙ）のようにならず負荷線（Ｘ）を維持できる。よってＡ点における歪特性の劣化を回避できる。本実施形態ではこのように、比較回路２６の出力を用いて電力増幅器の負荷インピーダンスを変化させる。その結果、通常の電力増幅器を用いた場合であっても負荷変動時の歪特性劣化を抑制できる。

このように、本実施形態の半導体装置は検出回路の比較回路の出力により歪特性劣化を抑制するように電力増幅器の負荷インピーダンスを変化させる。本実施形態では検出回路として実施形態１で説明した検出回路１０を用いたが、検出回路１０に代えてここまでの実施形態で説明した全ての検出回路が利用可能である。その場合上述した各効果を享受できる。

図１８、１９、２０を参照してそのような変形例について説明する。図１８に記載された半導体装置は検出回路として図７に記載の検出回路を用いたものである。図７に記載の検出回路は歪特性を劣化させる負荷状態を２点（Ａ点、Ｂ点）検出するものである。

図１８に記載の半導体装置は入力整合回路４０２に接続されたバランス型電力増幅器４０４、４０６を備える。バランス型電力増幅器４０４、４０６の後段には出力整合回路４００が接続される。出力整合回路４００の詳細な構成は図１９に記載されている。出力整合回路４００の後段には方向性結合器１９を備える。方向性結合器１９の後段にはアンテナ２８を備える。

さらに、図１８において破線で囲まれた検出回路が結合線路１４に接続される。検出回路のＶｏ１、Ｖｏ２は出力整合回路４００のＶｃ１、Ｖｃ２とそれぞれ接続されている。ここで、図１９に記載されるように出力整合回路４００のＶｃ１は、可変容量Ｃ１を制御するスイッチのゲートと接続されている。また、出力整合回路４００のＶｃ２は、可変容量Ｃ４を制御するスイッチのゲートと接続されている。図１９で可変容量Ｃ１、Ｃ４は簡略化して記載されているが、これらは前述の可変容量３００と同じ構成である。そして、Ｖｏ１が図４に記載するようにＨｉｇｈとなったときには可変容量Ｃ１の容量が増大し、Ｖｏ２がＨｉｇｈとなったときには可変容量Ｃ４の容量が増大する。

ここで、負荷線について図２０を参照して説明する。Ａ点及びＢ点に相当する状態では負荷線は、５０Ω時の負荷線(X)に対して、一方の電力増幅器が負荷線(Y)、他方の電力増幅器が負荷線(Z)となる。ところが図１８、１９に記載の半導体装置によれば出力整合回路４００の定数Ｃ１、Ｃ４を負荷線(Y)の方は大きく、負荷線(Z)の方は小さくできる。これは、Ｖｃ１又はＶｃ２が相補的にＨｉｇｈ又はＬｏｗとなるため実現できるものである。その結果、A点及びB点の歪特性を改善でき、バランス型電力増幅器の負荷変動特性をさらに改善できる。

以上説明したように、本発明にかかる負荷変動時の反射振幅位相を検出する検出回路は、方向性結合器の結合線路の信号位相振幅を調整する移相・減衰器を備える。また、ＲＦ信号電力レベルを検出する検波回路、レベルを判定する比較回路を備える。また、検出回路の信号を利用する半導体装置は、電力増幅器の負荷変動時の歪特性劣化を抑制するように電力増幅器の負荷インピーダンスを変化させる手段を備える。

この回路構成により、本発明にかかる検出回路は、負荷変動時に歪特性が最悪値となる負荷の反射振幅・位相を検出できる。また検出して判定した信号を用いて、電力増幅器の負荷インピーダンスを変化させることができる。その結果、通常の電力増幅器を用いた場合でも負荷変動時の歪特性の劣化を抑制できる。つまり、歪特性が劣化する特定の負荷状態において効率的に歪特性劣化の抑制を行うことができる。さらに、本発明の検出回路をバランス電力増幅器に適用した場合、バランス電力増幅器の負荷変動時の歪特性の劣化抑制効果をさらに高めることができる。そして、本発明に係る回路は、原理が簡易であるため、電力増幅器でしばしば用いられるＧａＡｓ−ＨＢＴやＧａＡｓ−ＢｉＦＥＴプロセス(ｎチャネルＦＥＴやｎｐｎ−Ｔｒしかないプロセス)でも実現可能であるため、電力増幅器に容易に内蔵することができる。

１０検出回路、１２主線路、１４結合線路、１５結合端子、１７アイソレーション端子、１９方向性結合器、２０移相・減衰器、２２差動増幅器、２４検波回路、２６比較回路、２８アンテナ、７０バラン、２００出力整合回路、２０２電力増幅器

Claims

電力増幅器とアンテナの間に配置された方向性結合器の結合線路両端の信号を用いて、前記電力増幅器の歪特性劣化を検出する回路であって、
前記結合線路の結合端子の信号を移相および減衰する移相・減衰器と、
前記移相・減衰器からの出力信号と、前記結合線路のアイソレーション端子の信号の差分を出力する手段と、
前記差分をＤＣ信号に変換する検波回路と、
前記ＤＣ信号の電圧レベルが所定値よりも高いかを判定する比較回路とを備え、
前記移相・減衰器は、前記電力増幅器の歪特性が劣化する前記アンテナ端の負荷状態において、前記移相・減衰器が出力する信号の位相が前記アイソレーション端子の信号の位相と１８０°の位相差になるように前記結合端子の信号を移相することを特徴とする検出回路。
前記差分を出力する手段は差動増幅器であることを特徴とする請求項１に記載の検出回路。
前記移相・減衰器は移相量可変であり、減衰量可変であることを特徴とする請求項１に記載の検出回路。
前記移相・減衰器は、第一移相・減衰器、第二移相・減衰器を備え、
前記差分を出力する手段は、第一差分出力手段と第二差分出力手段を備え、
前記第一移相・減衰器の出力信号は前記第一差分出力手段に入力され、
前記第二移相・減衰器の出力信号は前記第二差分出力手段に入力され、
前記第一移相・減衰器が前記アイソレーション端子の信号と１８０°の位相差となるように移相する信号は、前記第二移相・減衰器が前記アイソレーション端子の信号と１８０°の位相差となるように移相する信号と異なることを特徴とする請求項１に記載の検出回路。
前記差分を出力する手段はバランであることを特徴とする請求項１に記載の検出回路。
前記差分を出力する手段はバランおよび前記バランの後段に接続された単相増幅器であることを特徴とする請求項１に記載の検出回路。
前記バランは前記移相・減衰器側の中点で接地され、
前記バランの前記移相・減衰器側には可変容量が並列接続されたことを特徴とする請求項５に記載の検出回路。
前記第一差分出力手段と前記第二差分出力手段は２重バランであることを特徴とする請求項４に記載の検出回路。
前記結合線路は第一結合線路と第二結合線路を備え、
前記第一移相・減衰器は前記第一結合線路の結合端子と接続され
前記第二移相・減衰器は前記第二結合線路の結合端子と接続され、
前記第一差分出力手段と前記第一結合線路のアイソレーション端子が接続され、
前記第二差分出力手段と前記第二結合端子のアイソレーション端子が接続されたことを特徴とする請求項４に記載の検出回路。
前記アイソレーション端子は、前記結合線路の中間に接続された第一アイソレーション端子と、前記結合線路の端部に接続された第二アイソレーション端子とを有し、
前記第一アイソレーション端子には第一スイッチを介して前記第一差分出力手段および前記第二差分出力手段が接続され、
前記第二アイソレーション端子には第二スイッチを介して前記第一差分出力手段および前記第二差分出力手段が接続されたことを特徴とする請求項４に記載の検出回路。
電力増幅器とアンテナの間に配置された方向性結合器の結合線路両端の信号を用いて、前記電力増幅器の歪特性劣化を検出する回路であって、前記結合線路の結合端子の信号を移相および減衰する移相・減衰器と、前記移相・減衰器からの出力信号と、前記結合線路のアイソレーション端子の信号の差分を出力する手段と、前記差分をＤＣ信号に変換する検波回路と、前記ＤＣ信号の電圧レベルが所定値よりも高い場合に出力を行う比較回路とを備え、前記移相・減衰器は、前記電力増幅器の歪特性が劣化する前記アンテナ端の負荷状態において、前記移相・減衰器が出力する信号の位相が前記アイソレーション端子の信号の位相と１８０°の位相差になるように前記結合端子の信号を移相することを特徴とする検出回路と、
前記比較手段の出力により前記歪特性劣化を抑制するように前記電力増幅器の負荷インピーダンスを変化させる手段とを備えたことを特徴とする半導体装置。