JP5520720B2 - 通信装置および構成管理方法 - Google Patents

Description

本発明は、通信装置のハードウェア回路に対する構成管理情報を管理する技術に関する。

一般的な通信装置は、通信装置本来の通信動作（ユーザーフレームのルーティングなど）を行う回路が搭載された複数のＩＦ（インターフェース）盤と、通信装置全体の動作を監視および制御すると共に制御端末との間で制御情報を送受信する監視制御盤（ＣＰＵ盤とも呼ばれる）とを有している。そして、ＩＦ盤やＣＰＵ盤に搭載されたハードウェア回路は動作設定のためのレジスタを持っており、これらのレジスタの設定（構成管理情報）を管理する必要がある。このために、従来の通信装置では、ハードウェア回路に設定されている構成管理情報を制御端末側に吸い上げてＢＵファイル（バックアップファイル）として管理している。そして、通信装置の交換，ＩＦ盤やＣＰＵ盤の入れ替えなどを行った場合には、オペレータが制御端末側に吸い上げておいたＢＵファイルを通信装置側にリストアして、通信装置を前と同じ状態に容易に設定できるようになっている。或いは、設定変更を行うなど場合は、オペレータが新たなＢＵファイルを作成して、制御端末から通信装置に新たな構成管理情報を送信するようになっている。

特に、バックアップしたＢＵファイルを通信装置にリストアする場合、先ずＢＵファイルが保存されている制御端末のハードディスクドライブからＢＵファイルを選択し、選択したＢＵファイルを通信装置へ転送する。そして、通信装置内部でファイルイメージのＢＵファイルからＩＦ盤やＣＰＵ盤のハードウェア回路のレジスタに設定可能なメモリマップイメージのバイナリデータに展開して、各ハードウェア回路のレジスタに書き込むようになっている。

このような構成管理情報を通信装置にダウンロードして更新する技術が開示されている（例えば、特許文献１参照）。

特願平０６−００６７９６号公報

ところが、従来の通信装置は、制御端末から受信したＢＵファイルをバイナリファイルに展開する際に展開ミスが生じたり、展開後のデータをＥＥＰＲＯＭなどのメモリに記憶する際にノイズやメモリの経年変化などにより、展開後のデータがＢＵファイルの構成管理情報とは異なる場合がある。

そこで、従来は展開されたバイナリデータを再び制御端末側に読み出し、オペレータが設定値を１つずつ確認したり、展開されたバイナリデータを再びＢＵファイルに戻して制御端末側に転送し、制御端末側で保持しているＢＵファイルと比較して誤りがあるか否かを確認していた。

或いは、正常に動作しているか否かによって構成管理情報が誤っていないかを確認する方法が用いられていた。

このように、従来は、制御端末から通信装置にリストアした情報が正常に復元されているか否かの確認を行うために多大な手間と時間が必要であった。

上記課題に鑑み、本発明の目的は、通信装置のＩＦ盤やＣＰＵ盤の入れ替え、設定変更などを行った場合に、構成管理情報が正常に設定されているか否かを容易に確認できる通信装置および構成管理方法を提供することである。

請求項１に係る発明は、外部の制御端末から読み書き可能で、自装置の構成管理情報をテキストデータで記憶する第１記憶手段と、自装置のハードウェア回路のレジスタに設定される設定値をバイナリデータで記憶する第２記憶手段と、前記第１記憶手段のテキストデータをバイナリデータに展開して前記第２記憶手段に記憶する展開処理と、前記第２記憶手段に記憶されるバイナリデータを前記ハードウェア回路のレジスタに設定する設定処理と、テキストデータとバイナリデータとを比較して差分データを前記第１記憶手段に記憶する比較処理とを実行する制御手段とを有する。

そして、前記通信装置は、異なるハードウェア回路を有する第１回路基盤と複数の第２回路基盤とで構成され、前記第１回路基盤は、前記第１記憶手段と、前記第２記憶手段と、前記制御手段とを有し、前記第２回路基盤は、前記第２記憶手段から転送されるバイナリデータが記憶される第３記憶手段と、前記第３記憶手段に記憶されているバイナリデータが設定される前記第２回路基盤のハードウェア回路のレジスタとを有し、前記制御手段は、前記第２回路基盤のハードウェア回路のレジスタまたは前記第３記憶手段のいずれかに記憶されているバイナリデータと、前記第２記憶手段のバイナリデータとを比較して差分データを前記第１記憶手段に記憶する比較処理を実行することを特徴とする。

請求項２に係る発明は、請求項１に記載の通信装置において、前記制御手段は、前記第１回路基盤が交換されたことを検出する検出処理を更に実行し、前記第１回路基盤が交換されたことを検知した場合、前記第２回路基盤の前記第３記憶手段に記憶されているバイナリデータを前記第２記憶手段に転送する転送処理と、前記第２記憶手段に転送されたバイナリデータを前記第１回路基盤のハードウェア回路のレジスタに設定する設定処理と、前記第１回路基盤のハードウェア回路のレジスタまたは前記第２記憶手段のいずれかに記憶されるバイナリデータと前記第３記憶手段に記憶されているバイナリデータとを比較して差分データを前記第１記憶手段に記憶する比較処理とを実行することを特徴とする。

請求項３に係る発明は、請求項１に記載の通信装置において、前記制御手段は、前記第２回路基盤が交換されたことを検出する検出処理を更に実行し、前記第２回路基盤が交換されたことを検知した場合、前記第１回路基盤の前記第２記憶手段に記憶されているバイナリデータを前記第２回路基盤の前記第３記憶手段に転送する転送処理と、前記第３記憶手段に転送されたバイナリデータを前記第２回路基盤のハードウェア回路のレジスタに設定する設定処理と、前記第２回路基盤のハードウェア回路のレジスタまたは前記第３記憶手段のいずれかに記憶されるバイナリデータと前記第２記憶手段に記憶されているバイナリデータとを比較して差分データを前記第１記憶手段に記憶する比較処理とを実行することを特徴とする。

請求項４に係る発明は、請求項１から３のいずれか一項に記載の通信装置において、前記制御手段は、前記比較処理の比較結果が不一致の場合に前記制御端末に不一致であることを示す情報を通知する通知処理を実行することを特徴とする。

請求項５に係る発明は、外部の制御端末から読み書き可能で、自装置の構成管理情報をテキストデータで記憶する第１記憶手段と、自装置のハードウェア回路のレジスタに設定される設定値をバイナリデータで記憶する第２記憶手段とを有する通信装置の構成管理情報を管理する構成管理方法において、前記第１記憶手段のテキストデータをバイナリデータに展開して前記第２記憶手段に記憶する展開手順と、前記第２記憶手段に記憶されるバイナリデータを前記ハードウェア回路のレジスタに設定する設定手順と、テキストデータとバイナリデータとを比較して差分データを前記第１記憶手段に記憶する比較手順とを有する。

そして、前記通信装置が異なるハードウェア回路を有する第１回路基盤と複数の第２回路基盤とで構成され、前記第１回路基盤は、前記第１記憶手段と、前記第２記憶手段とを有し、前記第２回路基盤は、前記第２記憶手段から転送されるバイナリデータが記憶される第３記憶手段とを有し、前記第３記憶手段に記憶されているバイナリデータが前記第２回路基盤のハードウェア回路のレジスタに設定される場合に、前記比較手順は、前記第２回路基盤のハードウェア回路のレジスタまたは前記第３記憶手段のいずれかに記憶されているバイナリデータと、前記第２記憶手段に記憶されているバイナリデータとを比較して差分データを前記第１記憶手段に記憶することを特徴とする。

請求項６に係る発明は、請求項９に記載の通信装置の構成管理方法において、前記第１回路基盤が交換されたことを検出する検出手順と、前記第１回路基盤が交換されたことを検知した場合、前記第２回路基盤の前記第３記憶手段に記憶されているバイナリデータを前記第２記憶手段に転送する転送手順と、前記第２記憶手段に転送されたバイナリデータを前記第１回路基盤のハードウェア回路のレジスタに設定する設定手順とを更に設け、前記比較手順は、前記第１回路基盤のハードウェア回路のレジスタまたは前記第２記憶手段のいずれかに記憶されるバイナリデータと、前記第３記憶手段に記憶されているバイナリデータとを比較して差分データを前記第１記憶手段に記憶することを特徴とする。

請求項７に係る発明は、請求項５に記載の通信装置の構成管理方法において、前記第２回路基盤が交換されたことを検出する検出手順と、前記第２回路基盤が交換されたことを検知した場合、前記第１回路基盤の前記第２記憶手段のバイナリデータを前記第３記憶手段に転送する転送手順と、前記第３記憶手段に転送されたバイナリデータを前記第２回路基盤のハードウェア回路のレジスタに設定する設定手順とを更に設け、前記比較手順は、前記第２回路基盤のハードウェア回路のレジスタまたは前記第３記憶手段のいずれかに記憶されるバイナリデータと、前記第２記憶手段のバイナリデータとを比較して差分データを前記第１記憶手段に記憶することを特徴とする。

請求項８に係る発明は、請求項５から７のいずれか一項に記載の通信装置の構成管理方法において、前記比較手順の比較結果が不一致の場合に前記制御端末に不一致であることを示す情報を通知する通知手順を更に設けたことを特徴とする。

本発明に係る通信装置および構成管理方法は、通信装置のＩＦ盤やＣＰＵ盤の入れ替え、設定変更などを行った場合に、構成管理情報が正常に設定されているか否かを容易に確認することができる。

通信装置１０１の構成を示すブロック図である。 ＢＵファイルダウンロード時の処理を示すフローチャートである。 ＣＰＵ盤２０１交換時の処理を示すフローチャートである。 ＩＦ盤２０２交換時の処理を示すフローチャートである。 ＢＵファイルリストア時のデータの流れを示す説明図である。 ＣＰＵ盤２０１のレジスタ設定時のデータの流れを示す説明図である。 ＩＦ盤２０２のレジスタ設定時のデータの流れを示す説明図である。 ＩＦ盤２０２のレジスタ設定時のデータの流れを示す説明図である。 ＣＰＵ盤２０１交換時のデータの流れを示す説明図である。 ＣＰＵ盤２０１交換時のデータの流れを示す説明図である。

以下、本発明に係る「通信装置および構成管理方法」の実施形態について詳しく説明する。

図１は、通信装置１０１の構成を示すブロック図である。図１において、通信装置１０１は制御端末１０２に接続されている。管理者は制御端末１０２を操作して通信装置１０１の保守管理を行う。特に本実施形態では、通信装置１０１の構成管理情報を制御端末１０２側にバックアップしておき、制御端末１０２に保持されている構成管理情報を通信装置１０１にリストアする。

ここで、構成管理情報は、通信装置１０１のハードウェア回路のレジスタ値やソフトウェア動作に必要なパラメータなどの情報で、制御端末１０２にバックアップしておくことからＢＵ（バックアップ）ファイルとも呼ばれている。尚、本実施形態では、ＢＵファイルは、ファイルイメージのテキストデータであるものとし、通信装置１０１側で各ハードウェア回路に対応するメモリマップイメージのバイナリデータに展開するものとする。ここで、ファイルイメージのテキストデータとは、ファイル名や作成日時などのヘッダ情報が付加され、どの構成管理情報がどのような設定内容になっているかを容易に判読可能なデータである。また、メモリマップイメージのバイナリデータとは、例えばハードウェア回路に搭載されているＩＣチップのレジスタなどがメモリのアドレスマップのように割り当てられ、アドレスに対応させて設定値（バイナリ値）が記憶されているデータである。例えば、アドレス（００ｈ（ｈは１６進数を示す））にデータ（ＦＦｈ）が記憶されているだけなので、どの構成管理情報がどのような設定内容になっているかは容易に判読できない。

通信装置１０１は、ＣＰＵ盤（監視制御盤）２０１と、複数のＩＦ盤（インターフェース盤）２０２とを有する。尚、本実施形態の特徴を説明するのに必要な基盤のみ図１に記載してあるが、ＦＡＮ盤など他の機能の基盤が搭載されていても構わない。

制御端末１０２は、通信装置１０１の構成管理情報を記憶する設定データＤＢ（データベース）１１１と、キーボードを含む本体１１２と、モニタ１１３とで構成される。

通信装置１０１において、ＣＰＵ盤２０１は、通信装置１０１に搭載されている基盤の動作を制御する。また、ＣＰＵ盤２０１は制御端末１０２に接続され、制御端末１０２との間でＢＵファイルのダウンロードやアップロードが行われる。尚、制御端末１０２側から見た場合、ダウンロードはバックアップに対応し、アップロードはリストアに対応する。

ＩＦ盤２０２は、通信装置１０１が本来の通信装置として機能する基盤で、例えば通信装置１０１がルーターである場合はユーザーデータフレームを宛先に応じてルーティングする。尚、通信装置１０１には、同様の機能を有する複数のＩＦ盤２０２が搭載されている。図１の例では、１からｎ個のＩＦ盤２０２のうちＩＦ盤２０２（１），２０２（２）および２０２（ｎ）が描かれている。ここで、複数のＩＦ盤２０２を個別に指す場合はＩＦ盤２０２の末尾に（１）から（ｎ）の符号を付加して、ＩＦ盤２０２（１）から２０２（ｎ）のように記載するが、複数のＩＦ盤２０２全体を指す場合は単純にＩＦ盤２０２と称する。

［ＣＰＵ盤２０１］
次に、図１に示したＣＰＵ盤２０１の構成について詳しく説明する。ＣＰＵ盤２０１は、端末通信ＩＦ（インターフェース）２５１と、制御部２５２と、処理バッファ２５３と、設定データ記憶部２５４と、ハードウェア回路２５５と、入出力部２５６とを有している。尚、図１に示したＣＰＵ盤２０１は、本実施形態の特徴を説明するのに必要なブロックのみ記載し、例えばＩＦ盤２０２の通信動作などを制御するためのブロックは省略してある。

端末通信ＩＦ２５１は、制御端末１０２に接続するためのインターフェースである。例えば、シリアルインターフェースであっても構わないし、ネットワークなどのインターフェースであっても構わない。いずれの場合でも、制御端末１０２との間でファイルや制御コマンドを送受信できればよい。尚、本実施形態では、端末通信ＩＦ２５１は、ＴＥＬＮＥＴなどのプロトコルを利用して、制御端末１０２のキーボードから入力される制御コマンド（ＣＬＩコマンドなど）を受信したり、ＦＴＰなどのプロトコルを使用してＢＵファイルのダウンロードやアップロードを行ったり、後で説明する差分ファイルの送信を行う。或いは、障害発生時の警報を送信する。尚、端末通信ＩＦ２５１は、制御端末１０２を接続するための物理的な通信インターフェースを提供するだけで、送信データや受信データは、制御部２５２から入出力される。

制御部２５２は、ＣＰＵなどで構成され、予め内部に記憶されたプログラムに従って動作し、ＣＰＵ盤２０１全体の動作だけでなく、通信装置１０１全体の動作も制御する。特に本実施形態では、ＢＵファイルのバックアップやリストアなどを行うので、ＢＵファイル処理部と称しても構わない。尚、制御部２５２の処理については後で詳しく説明する。

処理バッファ２５３は、例えば揮発性のＲＡＭなどで構成される。処理バッファ２５３は、例えば制御端末１０２との間で送受信するＢＵファイル２８１や、後で説明する差分ファイル２８２を一時的に保持する。尚、処理バッファ２５３は、各請求項の第１記憶手段に相当する。

設定データ記憶部２５４は、例えば不揮発性のＥＥＰＲＯＭなどで構成される。設定データ記憶部２５４には、各ハードウェア回路に設定可能なメモリマップイメージのバイナリデータが記憶される。このバイナリデータは、処理バッファ２５３に保持されているＢＵファイル２８１を制御部２５２が展開したものである。尚、このバイナリデータは、正常時は処理バッファ２５３に保持されているＢＵファイル２８１に対応したデータが記憶されるが、展開時のエラーや設定データ記憶部２５４の書き込みエラーなどによってデータの一部が誤って記憶される恐れがある。本実施形態に係る通信装置１０１および構成管理方法では、このような誤りを容易に検出できるようになっている。ここで、設定データ記憶部２５４の書き込みエラーは、例えばノイズなどの影響だけでなく、ＥＥＰＲＯＭの経年変化や寿命などによって生じる場合がある。尚、設定データ記憶部２５４は、各請求項の第２記憶手段に相当する。

ハードウェア回路２５５は、ＣＰＵ盤２０１内のハードウェア回路である。図１ではわかり易いように１つのブロックとしてまとめてあるが、実際には端末通信ＩＦ２５１から設定データ記憶部２５４などＣＰＵ盤２０１内の全てのハードウェア回路に対応する。さらに、図１では、ハードウェア回路２５５は、構成管理情報に基づいて設定されるレジスタなどをまとめてレジスタ２６１として描いてある。従って、レジスタ２６１のブロックは複数のＩＣチップのレジスタを含めて表記されており、例えばＩＣチップＡのレジスタとＩＣチップＢのレジスタとが含まれる。

入出力部２５６は、各ＩＦ盤２０２とＣＰＵ盤２０１との間で制御コマンドやデータの入出力を行うための物理的なインターフェースである。例えば、制御部２５２は入出力部２５６を介してＩＦ盤２０２にバイナリデータを出力したり（書き込み（ＷＲ））、逆にＩＦ盤２０２に保持されているバイナリデータを入力する（読み出し（ＲＤ））。

［制御部２５２］
次に、制御部２５２の処理について詳しく説明する。制御部２５２は、本実施形態に必要な処理ブロックとして、端末通信処理部２７１と、バイナリ展開処理部２７２と、レジスタＲ／Ｗ処理部２７３と、比較差分処理部２７４とを有する。さらに、図１に示すように、交換時処理部２７５を設けても構わない。

端末通信処理部２７１は、端末通信ＩＦ２５１を介して制御端末１０２との間でファイルや制御コマンドを送受信する処理を行う。例えば、処理バッファ２５３に記憶されているＢＵファイル２８１や差分ファイル２８２を制御端末１０２に送信したり、制御端末１０２から受信するＢＵファイルをＢＵファイル２８１として処理バッファ２５３に記憶する。尚、送受信処理は、ＴＥＬＮＥＴやＦＴＰなどのプロトコルを使用する。或いは、端末通信ＩＦ２５１を介して制御端末１０２にシリアルインターフェースで直接接続して、専用のプロトコルでファイルや制御コマンドを送受信してもよい。

バイナリ展開処理部２７２は、処理バッファ２５３に保持されているファイルイメージのテキストデータのＢＵファイル２８１を各ハードウェア回路に設定可能なメモリマップイメージのバイナリデータに展開して設定データ記憶部２５４に記憶する。例えば、ファイルイメージのＢＵファイルは、ファイル名，作成日時，バージョン番号などのヘッダ情報が付加されており、さらに構成管理情報もＩＣチップ毎や機能毎に分けて格納されている。

例えば、ファイルイメージとメモリマップイメージの各例を以下に示す。
−−−−−−（ファイルイメージの例）−−−−−−−
ファイル名：ＸＹＺ
作成日時：２０１０年１月１日 １２時１２分１２秒
バージョン番号：Ｖｅｒ ２．１
ＣＰＵ盤ＩＣチップＡ：機能１２３＝オン
ＣＰＵ盤ＩＣチップＡ：機能４５６＝オフ
・
・
ＣＰＵ盤ＩＣチップＢ：機能２４６＝有り
ＩＦ盤ＩＣチップＣ：機能３５７＝無し
ＩＦ盤ＩＣチップＤ：機能７８９＝オン
ＩＦ盤ＩＣチップＥ：機能１３５＝オフ
−−−−−−−−−−−−−−−−−−−−−−−−−
これに対して、メモリマップイメージの場合は以下のようになる。
−−−−−−（メモリマップイメージの例）−−−−−−−−
アドレス データ
００００ｈ ３４ｈ
０００１ｈ ＦＦｈ
０００２ｈ Ａ５ｈ
０００３ｈ ＤＥｈ
・
・
−−−−−−−−−−−−−−−−−−−−−−−−−
このように、ファイルイメージの場合は、制御端末１０２のモニタ１１３に表示して管理者が容易に設定内容を確認できるが、メモリマップイメージの場合はどのアドレスがどのＩＣチップのどのレジスタに対応するものであるかを直ぐに判別できないし、設定内容もデータだけで判別するのは難しい。

レジスタＲ／Ｗ処理部２７３は、設定データ記憶部２５４に展開されたメモリマップイメージのバイナリデータを各ハードウェア回路のレジスタに書き込んだり、逆に各ハードウェア回路のレジスタ値を読み出す処理を実行する。例えば、レジスタＲ／Ｗ処理部２７３は、ＣＰＵ盤２０１のハードウェア回路２５５のレジスタ２６１に設定データ記憶部２５４のデータを書き込む。或いは、ＣＰＵ盤２０１のハードウェア回路２５５のレジスタ２６１に書き込まれたレジスタ値を読み出す。

尚、レジスタＲ／Ｗ処理部２７３は、ハードウェア回路２５５のレジスタ２６１の機能などを判別する必要はなく、単にハードウェア回路２５５のレジスタ２６１に対応するアドレスのデータを設定データ記憶部２５４から読み出して書き込むだけである。

また、レジスタＲ／Ｗ処理部２７３は、入出力部２５６を介して接続されているＩＦ盤２０２のメモリ２５８（請求項の第３記憶手段に相当）やＩＦ盤２０２のハードウェア回路２５９のレジスタ２６０に対して、設定データ記憶部２５４のデータを書き込む。或いは、レジスタＲ／Ｗ処理部２７３は、入出力部２５６を介して、ＩＦ盤２０２のハードウェア回路２５９のレジスタ２６０に書き込まれたレジスタ値を読み出す。

尚、レジスタＲ／Ｗ処理部２７３は、ハードウェア回路２５９のレジスタ２６０の機能などを判別する必要はなく、単にハードウェア回路２５９のレジスタ２６０に対応するアドレスのデータを設定データ記憶部２５４から読み出して書き込むだけである。

比較差分処理部２７４は、先に説明した第１記憶手段（処理バッファ２５３）に記憶されているＢＵファイル２８１と、第２記憶手段（設定データ記憶部２５４）のバイナリデータと、ハードウェア回路２５５のレジスタ２６１に書き込まれたレジスタ値とのいずれかを比較して、その差分データを差分ファイル２８２として処理バッファ２５３に記憶する。さらに、第２記憶手段（設定データ記憶部２５４）のバイナリデータと、ＩＦ盤２０２のハードウェア回路２５９のレジスタ２６０に書き込まれたレジスタ値と、第３記憶手段（メモリ２５８）のバイナリデータとのいずれかを比較して、これらの差分データを差分ファイル２８２として第１記憶手段（処理バッファ２５３）に記憶する。

ここで、比較差分処理部２７４は、第１記憶手段（処理バッファ２５３）に記憶されているファイルイメージのＢＵファイル２８１と、その他のメモリマップイメージのバイナリデータとを比較する場合、ファイルイメージをメモリマップイメージに変換して比較しても構わないし、メモリマップイメージをファイルイメージに変換して比較しても構わない。また、差分ファイル２８２は、比較した２つのデータの異なっている部分のデータが格納されたファイルであるが、メモリマップイメージで比較した場合でも先に説明したファイルイメージのように直読可能なフォーマットに変換して、第１記憶手段（処理バッファ２５３）に記憶するものとする。
−−−−−−（差分ファイルの例）−−−−−−−−−
ファイル名：差分Ｘ
作成日時：２０１０年１月２日 １０時１０分１０秒
比較元：ＣＰＵ盤ＩＣチップＡ：機能１２３＝オン
比較先：ＣＰＵ盤ＩＣチップＡ：機能１２３＝オフ
・
・
比較元：ＩＦ盤ＩＣチップＣ：機能３５７＝無し
比較先：ＩＦ盤ＩＣチップＣ：機能３５７＝有り
−−−−−−−−−−−−−−−−−−−−−−−−−
このように、差分ファイルは、比較元と比較先のデータが異なる部分のみ抽出する。例えば、比較元が第２記憶手段（設定データ記憶部２５４）のバイナリデータ、比較先がハードウェア回路２５５のレジスタ２６１に書き込まれたレジスタ値とした場合、ＣＰＵ盤ＩＣチップＡ：機能１２３と、ＩＦ盤ＩＣチップＣ：機能３５７が誤っていることがわかる。

管理者は、制御端末１０２を操作して、差分ファイル２８２を通信装置１０１から読み出してモニタ１１３に表示することにより、構成管理情報の設定誤りを知ることができる。これにより、管理者は、再度、展開指示やリストアなどを行うことができ、設定誤りをなくすことができる。尚、設定誤りが無い場合は、上記の差分ファイルのデータが無い場合である。この場合は、差分ファイル自体を生成しないようにしても構わないし、生成した差分ファイルに誤り無しの情報を付加するようにしても構わない。

或いは、比較差分処理部２７４は、誤りの有無または誤りがあった場合にこれらの比較結果を警報情報として制御端末１０２に送信するようにしても構わない。

交換時処理部２７５は、保守者がＣＰＵ盤２０１または各ＩＦ盤２０２を交換した時に、基盤が交換されたことを自動的に検出し、交換されていない基盤（ＣＰＵ盤２０１または各ＩＦ盤２０２）に記憶されている構成管理情報のバイナリデータを交換された基盤に転送して前と同じ状態に設定する処理を行う。例えば、ＣＰＵ盤２０１が交換された場合は、複数のＩＦ盤２０２のいずれかの第３記憶手段（メモリ２５８）に記憶されているバイナリデータを新たなＣＰＵ盤２０１の第２記憶手段（設定データ記憶部２５４）に転送し、ハードウェア回路２５５のレジスタ２６１に設定する。これにより、新たなＣＰＵ基盤２０１は前の基盤と同じ設定にすることができる。逆に、複数のＩＦ盤２０２のいずれかが交換された場合は、ＣＰＵ盤２０１の第２記憶手段（設定データ記憶部２５４）に記憶されているバイナリデータを新たなＩＦ盤２０２の第３記憶手段（メモリ２５８）に転送し、ハードウェア回路２５９のレジスタ２６０に設定する。これにより、新たなＩＦ盤２０２は前の基盤と同じ設定にすることができる。

［ＩＦ盤２０２］
次に、ＩＦ盤２０２について説明する。ＩＦ盤２０２は、ＣＰＵ盤２０１との間でファイルや制御コマンドを入出力するための入出力制御部２５７と、メモリ２５８と、ハードウェア回路２５９とを有する。

入出力制御部２５７は、ＣＰＵ盤２０１との間で制御コマンドやデータの入出力を行い、例えばメモリ２５８に記憶されたデータをハードウェア回路２５９のレジスタ２６０に書き込んだり、逆にハードウェア回路２５９のレジスタ２６０に書き込まれたレジスタ値を読み出してメモリ２５８に記憶する。或いは、入出力制御部２５７は、ハードウェア回路２５９のレジスタ２６０に書き込まれたレジスタ値やメモリ２５８に記憶されたデータを読み出してＣＰＵ盤２０１側に出力する。

メモリ２５８は、例えば不揮発性のＥＥＰＲＯＭなどで構成される。メモリ２５８には、ＣＰＵ盤２０１側から出力された各ハードウェア回路に設定可能なメモリマップイメージのバイナリデータが記憶される。尚、このバイナリデータは、設定データ記憶部２５４に記憶されたデータを同じものが記憶されるようになっているが、ＣＰＵ盤２０１からＩＦ盤２０２への転送時のエラーやメモリ２５８への書き込みエラーなどによってデータの一部が誤って記憶される恐れがある。本実施形態に係る通信装置１０１および構成管理方法では、このような誤りを検出できるようになっている。ここで、メモリ２５８の書き込みエラーは、先に説明した設定データ記憶部２５４と同様に、例えばノイズなどの影響だけでなく、ＥＥＰＲＯＭの経年変化や寿命などによって生じる場合がある。尚、メモリ２５８は、各請求項の第３記憶手段に相当する。

ハードウェア回路２５９は、ＩＦ盤２０２内のハードウェア回路である。図１ではわかり易いように、ＣＰＵ盤２０１のハードウェア回路２５５と同様に１つのブロックとしてまとめてあるが、実際にはユーザーデータフレームをルーティングする回路などＩＦ盤２０２内の全てのハードウェア回路に対応する。さらに、図１では、ハードウェア回路２５９は、構成管理情報に基づいて設定されるレジスタなどをまとめてレジスタ２６０として描いてある。従って、レジスタ２６０のブロックは複数のＩＣチップのレジスタを含めて表記されており、例えばＩＣチップＡのレジスタとＩＣチップＢのレジスタとが含まれる。

尚、図１では、ＩＦ盤２０２（１）の構成のみ描かれているが、ＩＦ盤２０２（２），２０２（ｎ）も同じ構成である。

［ＢＵファイルのダウンロード処理］
次に、ＢＵファイルを制御端末１０２から通信装置１０１にダウンロードする処理（リストア時の処理）について、図２のフローチャートを用いて説明する。

（ステップＳ１０１）ＢＵファイルのダウンロード処理を開始する。

（ステップＳ１０２）管理者が制御端末１０２のキーボードを操作して、通信装置１０１にダウンロード（リストア）する処理の開始コマンドを実行する。尚、リストアするＢＵファイルは、設定データＤＢ１１１の中から既に選択されているものとする。

（ステップＳ１０３）制御端末１０２の本体１１２は、設定データＤＢ１１１から選択されたＢＵファイルを読み出して通信装置１０１に送信する。尚、ＦＴＰプロトコルを利用する場合は、予め通信装置１０１側にログインしているものとする。この場合は、通信装置１０１の制御部２５２の端末通信処理部２７１がＦＴＰサーバの機能を提供し、処理バッファ２５３に対してＦＴＰプロトコルを利用して、制御端末１０２側からファイルをｇｅｔ／ｐｕｔできるものとする。

（ステップＳ１０４）制御部２５２は、制御端末１０２から受信したＢＵファイルを処理バッファ２５３（第１記憶手段）に取り込み、新たなＢＵファイル２８１として記憶する。尚、この処理は、制御部２５２の端末通信処理部２７１が実行する。

（ステップＳ１０５）制御部２５２は、処理バッファ２５３（第１記憶手段）に新たに取り込んだＢＵファイル２８１をメモリマップイメージのバイナリデータに展開する処理を開始する。尚、この処理は、制御部２５２のバイナリ展開処理部２７２が実行する。

（ステップＳ１０６）制御部２５２は、ステップＳ１０５で展開されたメモリマップイメージのバイナリデータを設定データ記憶部２５４（第２記憶手段）に記憶する。尚、この処理は、制御部２５２のバイナリ展開処理部２７２が実行する。

（ステップＳ１０７）制御部２５２は、処理バッファ２５３（第１記憶手段）と設定データ記憶部２５４（第２記憶手段）のデータを比較し、差分データをテキストファイル化（先に説明したファイルイメージ化）して処理バッファ２５３（第１記憶手段）に記憶する。尚、この処理は、制御部２５２の比較差分処理２７４が実行する。

ここで、制御部２５２は、差分データから比較対象ファイルが一致しているか否かを判別できるので、不一致の場合に制御端末１０２側にアラーム通知するようにしても構わない。また、不一致の場合は、ステップＳ１１１に進んで処理を終了するようにしても構わないし、ステップＳ１０５からステップＳ１０７までの処理を複数回実行するようにしても構わない。これは一時的なノイズやメモリの不具合などが原因の場合に、上記の処理を複数回実行することによって正常に展開されることが期待できるからである。

（ステップＳ１０８）制御部２５２は、通信装置１０１を自動的にリセットする。或いは、ＣＰＵ盤２０１のみを自動的にリセットしてもよい。尚、リセットによって、
（ステップＳ１０９）制御部２５２は、設定データ記憶部２５４（第２記憶手段）に記憶されたメモリマップイメージのバイナリデータをＣＰＵ盤２０１のハードウェア回路２５５のレジスタ２６１に設定する。また、制御部２５２は、設定データ記憶部２５４（第２記憶手段）に記憶されたメモリマップイメージのバイナリデータをＩＦ盤２０２のメモリ２５８（第３記憶手段）に書き込む（ダウンロード）。さらに、制御部２５２は、入出力制御部２５７を介してメモリ２５８（第３記憶手段）に記憶されたメモリマップイメージのバイナリデータをＩＦ盤２０２のハードウェア回路２５９のレジスタ２６０に設定する。

（ステップＳ１１０）制御部２５２は、設定データ記憶部２５４（第２記憶手段）のデータと、ＣＰＵ盤２０１のハードウェア回路２５５のレジスタ２６１またはＩＦ盤２０２のハードウェア回路２５９のレジスタ２６０とを比較し、差分データをテキストファイル化（先に説明したファイルイメージ化）して処理バッファ２５３（第１記憶手段）に記憶する。尚、この処理は、制御部２５２の比較差分処理２７４が実行する。

（ステップＳ１１１）ＢＵファイルのダウンロード処理を終了する。

ここで、制御部２５２は、ステップＳ１１０において、差分データから比較対象ファイルが一致しているか否かを判別できるので、ステップＳ１０７と同様に、不一致の場合に制御端末１０２側にアラーム通知するようにしても構わない。また、不一致の場合は、ステップＳ１０８に進んで処理を終了するようにしても構わないし、ステップＳ１０９からＳ１１０までの処理を複数回実行するようにしても構わない。これは一時的なノイズやメモリの不具合などが原因の場合に、複数回実行することによって正常に展開されることが期待できるからである。

尚、上記のようにアラーム通知を行わない場合でも、オペレータは制御端末１０２から第１記憶手段に相当する処理バッファ２５３から差分ファイル２８２を読み出すことにより、容易に正常に設定されたか否かを知ることができる。ここで、正常に設定された場合は、差分ファイルが生成されないか、或いは比較差分処理２７４が差分ファイルを生成する際に、「エラー無し」などの記載をしても構わない。

このように、本実施形態に係る通信装置１０１および構成管理方法は、通信装置１０１のＣＰＵ盤２０１やＩＦ盤２０２の入れ替え、或いは設定変更などにより、構成管理情報をリストアした場合に、通信装置１０１のハードウェア回路やメモリなどにリストアした構成管理情報が正常に設定されているか否かを容易に確認することができる。

［ＣＰＵ盤２０１交換時の処理］
次に、通信装置１０１のＣＰＵ盤２０１を交換する場合の処理について、図３のフローチャートを用いて説明する。

（ステップＳ２０１）ＣＰＵ盤２０１の交換時の処理を開始する。具体的には、保守者によって交換された新たなＣＰＵ盤２０１の電源が投入されると、制御部２５２の交換時処理部２７５は、新たなＣＰＵ盤２０１は交換されたことを自動的に検知して交換時の処理を開始する。尚、新たなＣＰＵ盤２０１と交換前の古いＣＰＵ盤２０１は、ここでは同じ機能の基盤なので、便宜上、同符号の２０１を使用するが基盤自体は異なる基盤である。また、交換されたことを自動的に検知する方法は、例えば内部の不揮発性のメモリにフラグを設けておき、始めて通電されたときにこのフラグを立てることで判別できる。この場合、例えばフラグが立っていれば過去に使用されたことを示し、フラグが立っていなければ新たに搭載されたことを示す。

（ステップＳ２０２）制御部２５２は、ＩＦ盤２０２のメモリ２５８（第３記憶手段）に記憶されたメモリマップイメージのバイナリデータをＣＰＵ盤２０１の設定データ記憶部２５４（第２記憶手段）にアップロード後、ＣＰＵ盤２０１のハードウェア回路２５５のレジスタ２６１に設定する。

（ステップＳ２０３）制御部２５２は、設定データ記憶部２５４（第２記憶手段）のデータと、ＣＰＵ盤２０１のハードウェア回路２５５のレジスタ２６１のデータとを比較し、差分データをテキストファイル化（先に説明したファイルイメージ化）して処理バッファ２５３（第１記憶手段）に記憶する。尚、この処理は、制御部２５２の比較差分処理２７４が実行する。

（ステップＳ２０４）ＣＰＵ盤２０１の交換時の処理を終了する。

ここで、制御部２５２は、ステップＳ２０３において、差分データから比較対象ファイルが一致しているか否かを判別できるので、ステップＳ１０７およびＳ１１１と同様に、不一致の場合に制御端末１０２側にアラーム通知するようにしても構わない。

尚、上記のようにアラーム通知を行わない場合でも、オペレータは制御端末１０２から第１記憶手段に相当する処理バッファ２５３から差分ファイル２８２を読み出すことにより、容易に正常に設定されたか否かを知ることができる。ここで、正常に設定された場合は、差分ファイルが生成されないか、或いは比較差分処理２７４が差分ファイルを生成する際に、「エラー無し」などの記載をしても構わない。

また、上記の説明では、複数のＩＦ盤２０２のどのメモリ２５８からバイナリデータをアップロードするのかは明記しなかったが、例えば図１において、複数のＩＦ盤２０２の中で（１）から（ｎ）までの番号の小さいＩＦ盤（例えばＩＦ盤２０２（１））のメモリ２５８からバイナリデータをアップロードするように予め決めておいてもよい。さらに、ＩＦ盤２０２（１）からアップロードしたバイナリデータに対して、ステップＳ２０３の比較結果が一致していない場合は、次のＩＦ盤２０２（２）からバイナリデータをアップロードするようにしてもよい。これにより、例えば特定のＩＦ盤に固有のノイズによってアップロード時にエラーが発生するような場合の問題を解決することができる。

このように、本実施形態に係る通信装置１０１および構成管理方法は、通信装置１０１のＣＰＵ盤２０１の取り替えを行った場合でも、通信装置１０１のハードウェア回路やメモリなどにリストアした構成管理情報が正常に新たなＣＰＵ盤２０１に設定されているか否かを容易に確認することができる。

［ＩＦ盤２０２交換時の処理］
次に、通信装置１０１のＩＦ盤２０２を交換する場合の処理について、図４のフローチャートを用いて説明する。

（ステップＳ３０１）ＩＦ盤２０２の交換時の処理を開始する。具体的には、保守者によって交換された新たなＩＦ盤２０２の電源が投入されると、ＣＰＵ盤２０１の制御部２５２の交換時処理部２７５は、古いＩＦ盤２０２が新たなＩＦ盤２０２に交換されたことを自動的に検知して交換時の処理を開始する。尚、新たなＩＦ盤２０２と交換前の古いＩＦ盤２０２は、ここでは同じ機能の基盤なので、便宜上、同符号の２０２を使用するが基盤自体は異なる基盤である。また、交換されたことを自動的に検知する方法は、先のＣＰＵ盤２０１の交換時と同様に、例えばＣＰＵ盤２０１の内部の不揮発性のメモリにＩＦ盤２０２の識別番号（シリアル番号や製造番号など）を記憶しておき、始めて通電されたときに新たなＩＦ盤２０２の識別番号を読み取って内部の不揮発性メモリに記憶されている識別番号と比較することで判別できる。この場合、各ＩＦ盤２０２の識別番号は例えばメモリ２５８の予め決めた領域に製造時などに記憶されているものとする。

（ステップＳ３０２）制御部２５２は、ＣＰＵ盤２０１の設定データ記憶部２５４（第２記憶手段）に記憶されたメモリマップイメージのバイナリデータをＩＦ盤２０２のメモリ２５８（第３記憶手段）にダウンロード後、ＩＦ盤２０２のハードウェア回路２５９のレジスタ２６０に設定する。尚、交換されたＩＦ盤２０２が複数ある場合は、同様の処理を繰り返す。

（ステップＳ３０３）制御部２５２は、設定データ記憶部２５４（第２記憶手段）のデータと、ＩＦ盤２０２のハードウェア回路２５９のレジスタ２６０のデータとを比較し、差分データをテキストファイル化（先に説明したファイルイメージ化）して処理バッファ２５３（第１記憶手段）に記憶する。尚、この処理は、制御部２５２の比較差分処理２７４が実行する。

（ステップＳ３０４）ＩＦ盤２０２の交換時の処理を終了する。

ここで、制御部２５２は、ステップＳ３０３において、差分データから比較対象ファイルが一致しているか否かを判別できるので、ステップＳ１０７，Ｓ１１１およびＳ２０３と同様に、不一致の場合に制御端末１０２側にアラーム通知するようにしても構わない。

尚、上記のようにアラーム通知を行わない場合でも、オペレータは制御端末１０２から第１記憶手段に相当する処理バッファ２５３から差分ファイル２８２を読み出すことにより、容易に正常に設定されたか否かを知ることができる。ここで、正常に設定された場合は、差分ファイルが生成されないか、或いは比較差分処理２７４が差分ファイルを生成する際に、「エラー無し」などの記載をしても構わない。

このように、本実施形態に係る通信装置１０１および構成管理方法は、通信装置１０１のＩＦ盤２０２の取り替えを行った場合でも、通信装置１０１のハードウェア回路やメモリなどにリストアした構成管理情報が正常に新たなＩＦ盤２０２に設定されているか否かを容易に確認することができる。

［ＢＵファイル，バイナリデータおよび差分データの流れについて］
次に、上記の実施形態で説明した通信装置１０１および構成管理方法におけるＢＵファイル，バイナリデータおよび差分データの流れについて詳しく説明する。尚、以下の説明においては、請求項と記載要件との対比を行い易いように、処理バッファ２５３は第１記憶手段２５３、設定データ記憶部２５４は第２記憶手段２５４、メモリ２５８は第３記憶手段２５８とそれぞれ称する。
（ａ）ＢＵファイル展開時
図５（ａ）および図５（ｂ）は、制御端末１０２から通信装置１０１のＣＰＵ盤２０１へＢＵファイルをリストアするときのＢＵファイル，バイナリデータおよび差分データの流れをそれぞれ示している。

図５（ａ）において、以下の手順で処理される。
（１）制御端末１０２からＣＰＵ盤２０１の第１記憶手段２５３にＢＵファイルが転送される。
（２）第１記憶手段２５３のＢＵファイルは、バイナリ展開処理部２７２によってメモリマップイメージのバイナリデータに展開され、第２記憶手段２５４に記憶される。
（３）比較差分処理部２７４は、第１記憶手段２５３のＢＵファイルと、第２記憶手段２５４のバイナリデータとを比較し、差分データを第１記憶手段２５３に記憶する。尚、比較差分処理部２７４は、比較する際に、第１記憶手段２５３のＢＵファイルをメモリマップイメージのバイナリデータに展開するか、或いは第２記憶手段２５４のバイナリデータをファイルイメージのテキストデータに変換して比較するものとする。
（４）制御端末１０２からＣＰＵ盤２０１の第１記憶手段２５３に記憶されている差分データを読み取る。

このようにして、制御端末１０２を操作している管理者は、通信装置１０１にリストアしたＢＵファイルが正常にバイナリデータに展開されて第２記憶手段２５４に記憶されているか否かを知ることができる。

ここで、図５（ｂ）は、比較差分処理部２７４が第１記憶手段２５３のＢＵファイルと第２記憶手段２５４のバイナリデータとを比較した際に、誤りがあったことを制御端末１０２側にアラーム通知する場合の処理の流れを追加した図である。この部分以外は、図５（ａ）と全く同じである。
（ｂ）ＣＰＵ盤２０１のハードウェア回路２５５のレジスタ２６１に設定時
図６（ａ）および図６（ｂ）は、第２記憶手段２５４に展開されたバイナリデータをＣＰＵ盤２０１のハードウェア回路２５５のレジスタ２６１に設定する時の様子を示している。

図６（ａ）において、以下の手順で処理される。
（１）レジスタＲ／Ｗ処理部２７３は、第２記憶手段２５４に展開されたバイナリデータを読み出して、ＣＰＵ盤２０１のハードウェア回路２５５のレジスタ２６１に設定する。
（２）比較差分処理部２７４は、第２記憶手段２５４のバイナリデータとハードウェア回路２５５のレジスタ２６１のデータとを比較し、差分データを第１記憶手段２５３に記憶する。
（３）制御端末１０２からＣＰＵ盤２０１の第１記憶手段２５３に記憶されている差分データを読み取る。

このようにして、制御端末１０２を操作している管理者は、通信装置１０１の内部で展開され第２記憶手段２５４に記憶されているバイナリデータが正常にハードウェア回路２５５のレジスタ２６１に設定されたか否かを知ることができる。

ここで、図６（ｂ）は、先の図５（ｂ）と同様に、比較差分処理部２７４の比較結果に誤りがあった場合に制御端末１０２側にアラーム通知する場合の処理の流れを追加した図である。この部分以外は、図６（ａ）と全く同じである。
（ｃ）ＩＦ盤２０２のハードウェア回路２５９のレジスタ２６０に設定時またはＩＦ盤２０２の交換時
図７（ａ）および図７（ｂ）は、ＩＦ盤２０２の交換時など、第２記憶手段２５４に展開されたバイナリデータをＩＦ盤２０２のハードウェア回路２５９のレジスタ２６０に設定する時の様子を示している。

図７（ａ）において、以下の手順で処理される。
（１）レジスタＲ／Ｗ処理部２７３は、第２記憶手段２５４に展開されたバイナリデータを読み出して、ＩＦ盤２０２の第３記憶手段２５７に転送する。そして、第３記憶手段２５７に記憶されたバイナリデータをＩＦ盤２０２のハードウェア回路２５９のレジスタ２６０に設定する。
（２）比較差分処理部２７４は、第２記憶手段２５４のバイナリデータとＩＦ盤２０２のハードウェア回路２５９のレジスタ２６０のデータとを比較し、差分データを第１記憶手段２５３に記憶する。
（３）制御端末１０２からＣＰＵ盤２０１の第１記憶手段２５３に記憶されている差分データを読み取る。

このようにして、制御端末１０２を操作している管理者は、第２記憶手段２５４に記憶されているバイナリデータが正常にＩＦ盤２０２のハードウェア回路２５９のレジスタ２６０に設定されたか否かを知ることができる。

ここで、図７（ｂ）は、先の図５（ｂ）および図６（ｂ）と同様に、比較差分処理部２７４の比較結果に誤りがあった場合に制御端末１０２側にアラーム通知する場合の処理の流れを追加した図である。この部分以外は、図７（ａ）と全く同じである。

尚、図８（ａ）に示すように、第３記憶手段２５７に記憶されたバイナリデータをハードウェア回路２５９のレジスタ２６０に設定する前の段階で、比較差分処理部２７４は、第２記憶手段２５４と第３記憶手段２５７のそれぞれのバイナリデータを比較しても構わない。

或いは、図８（ｂ）に示すように、第２記憶手段２５４のバイナリデータの代わりに、比較差分処理部２７４は、第１記憶手段２５３のＢＵファイルと、第３記憶手段２５７のバイナリデータとを比較しても構わない。この場合、比較差分処理部２７４は、比較する際に、第１記憶手段２５３のＢＵファイルをメモリマップイメージのバイナリデータに展開するか、或いは第３記憶手段２５７のバイナリデータをファイルイメージのテキストデータに変換して比較するものとする。
（ｄ）ＣＰＵ盤２０１の交換時
図９（ａ）および図９（ｂ）は、ＣＰＵ盤２０１の交換時など、ＩＦ盤２０２の第３記憶手段２５７に記憶されているバイナリデータをＣＰＵ盤２０１の第２記憶手段２５４およびハードウェア回路２５５のレジスタ２６１に設定する時の様子を示している。

図９（ａ）において、以下の手順で処理される。
（１）レジスタＲ／Ｗ処理部２７３は、ＩＦ盤２０２の第３記憶手段２５７に記憶されているバイナリデータをＣＰＵ盤２０１の第２記憶手段２５４に転送する。
（２）比較差分処理部２７４は、第２記憶手段２５４と第３記憶手段２５７のそれぞれのバイナリデータを比較し、差分データを第１記憶手段２５３に記憶する。
（３）制御端末１０２からＣＰＵ盤２０１の第１記憶手段２５３に記憶されている差分データを読み取る。

このようにして、制御端末１０２を操作している管理者は、第３記憶手段２５７に記憶されているバイナリデータが正常にＣＰＵ盤２０１の第２記憶手段２５４に転送されたか否かを知ることができる。

ここで、図９（ｂ）は、ＣＰＵ盤２０１の第２記憶手段２５４に転送されたバイナリデータをＣＰＵ盤２０１のハードウェア回路２５５のレジスタ２６１に設定する処理の流れを示している。

図９（ｂ）において、以下の手順で処理される。
（１）レジスタＲ／Ｗ処理部２７３は、第２記憶手段２５４に転送されたバイナリデータを読み出して、ＣＰＵ盤２０１のハードウェア回路２５５のレジスタ２６１に設定する。
（２）比較差分処理部２７４は、ＩＦ盤２０２の第３記憶手段２５７のバイナリデータとハードウェア回路２５５のレジスタ２６１のデータとを比較し、差分データを第１記憶手段２５３に記憶する。
（３）制御端末１０２からＣＰＵ盤２０１の第１記憶手段２５３に記憶されている差分データを読み取る。

このようにして、制御端末１０２を操作している管理者は、ＩＦ盤２０２の第３記憶手段２５７に記憶されているバイナリデータが正常にハードウェア回路２５５のレジスタ２６１に設定されたか否かを知ることができる。

ここで、図１０（ａ）および図１０（ｂ）は、それぞれ図９（ａ）および図９（ｂ）に対応する図で、先の図５（ｂ），図６（ｂ）および図７（ｂ）と同様に、比較差分処理部２７４の比較結果に誤りがあった場合に制御端末１０２側にアラーム通知する場合の処理の流れを追加した図である。

このように、本実施形態に係る通信装置１０１および構成管理方法は、通信装置１０１のＣＰＵ盤２０１やＩＦ盤２０２の入れ替え、設定変更などを行った場合に、構成管理情報が正常に設定されているか否かを容易に確認することができる。

以上、本発明に係る通信装置および構成管理方法について、実施例を挙げて説明してきたが、その精神またはその主要な特徴から逸脱することなく他の多様な形で実施することができる。そのため、上述した実施例はあらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明は、特許請求の範囲によって示されるものであって、本発明は明細書本文にはなんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内である。

１００・・・構成管理装置
１０１・・・通信装置
１０２・・・制御端末
１１１・・・設定データＤＢ（データベース）
１１２・・・本体
１１３・・・モニタ
２０１・・・ＣＰＵ盤（監視制御盤）
２０２・・・ＩＦ盤（インターフェース盤）
２５１・・・端末通信ＩＦ（インターフェース）
２５２・・・制御部
２５３・・・処理バッファ
２５４・・・設定データ記憶部
２５５・・・ハードウェア回路
２５６・・・入出力部
２５７・・・入出力制御部
２５８・・・メモリ
２５９・・・ハードウェア回路
２６０・・・レジスタ
２６１・・・レジスタ
２７１・・・端末通信処理部
２７２・・・バイナリ展開処理部
２７３・・・レジスタＲ／Ｗ処理部
２７４・・・比較差分処理部
２８１・・・ＢＵファイル
２８２・・・差分ファイル

Claims (8)

1. 外部の制御端末から読み書き可能で、自装置の構成管理情報をテキストデータで記憶する第１記憶手段と、
   自装置のハードウェア回路のレジスタに設定される設定値をバイナリデータで記憶する第２記憶手段と、
   前記第１記憶手段のテキストデータをバイナリデータに展開して前記第２記憶手段に記憶する展開処理と、前記第２記憶手段に記憶されるバイナリデータを前記ハードウェア回路のレジスタに設定する設定処理と、テキストデータとバイナリデータとを比較して差分データを前記第１記憶手段に記憶する比較処理とを実行する制御手段と
   を有する通信装置において、
   前記通信装置は、異なるハードウェア回路を備える第１回路基盤と複数の第２回路基盤とで構成され、
   前記第１回路基盤は、前記第１記憶手段と、前記第２記憶手段と、前記制御手段とを有し、
   前記第２回路基盤は、
   前記第２記憶手段から転送されるバイナリデータが記憶される第３記憶手段と、
   前記第３記憶手段に記憶されているバイナリデータが設定される前記第２回路基盤のハードウェア回路のレジスタと
   を有し、
   前記制御手段は、前記第２回路基盤のハードウェア回路のレジスタまたは前記第３記憶手段のいずれかに記憶されているバイナリデータと、前記第２記憶手段のバイナリデータとを比較して差分データを前記第１記憶手段に記憶する比較処理を実行する
   ことを特徴とする通信装置。
2. 請求項１に記載の通信装置において、
   前記制御手段は、前記第１回路基盤が交換されたことを検出する検出処理を更に実行し、前記第１回路基盤が交換されたことを検知した場合、前記第２回路基盤の前記第３記憶手段に記憶されているバイナリデータを前記第２記憶手段に転送する転送処理と、前記第２記憶手段に転送されたバイナリデータを前記第１回路基盤のハードウェア回路のレジスタに設定する設定処理と、前記第１回路基盤のハードウェア回路のレジスタまたは前記第２記憶手段のいずれかに記憶されるバイナリデータと前記第３記憶手段に記憶されているバイナリデータとを比較して差分データを前記第１記憶手段に記憶する比較処理とを実行する
   ことを特徴とする通信装置。
3. 請求項１に記載の通信装置において、
   前記制御手段は、前記第２回路基盤が交換されたことを検出する検出処理を更に実行し、前記第２回路基盤が交換されたことを検知した場合、前記第１回路基盤の前記第２記憶手段に記憶されているバイナリデータを前記第２回路基盤の前記第３記憶手段に転送する転送処理と、前記第３記憶手段に転送されたバイナリデータを前記第２回路基盤のハードウェア回路のレジスタに設定する設定処理と、前記第２回路基盤のハードウェア回路のレジスタまたは前記第３記憶手段のいずれかに記憶されるバイナリデータと前記第２記憶手段に記憶されているバイナリデータとを比較して差分データを前記第１記憶手段に記憶する比較処理とを実行する
   ことを特徴とする通信装置。
4. 請求項１から３のいずれか一項に記載の通信装置において、
   前記制御手段は、前記比較処理の比較結果が不一致の場合に前記制御端末に不一致であることを示す情報を通知する通知処理を実行する
   ことを特徴とする通信装置。
5. 外部の制御端末から読み書き可能で、自装置の構成管理情報をテキストデータで記憶する第１記憶手段と、自装置のハードウェア回路のレジスタに設定される設定値をバイナリデータで記憶する第２記憶手段とを有する通信装置の構成管理情報を管理する構成管理方法において、
   前記第１記憶手段のテキストデータをバイナリデータに展開して前記第２記憶手段に記憶する展開手順と、
   前記第２記憶手段に記憶されるバイナリデータを前記ハードウェア回路のレジスタに設定する設定手順と、
   テキストデータとバイナリデータとを比較して差分データを前記第１記憶手段に記憶する比較手順と
   を有し、
   前記通信装置が異なるハードウェア回路を有する第１回路基盤と複数の第２回路基盤とで構成され、前記第１回路基盤は、前記第１記憶手段と、前記第２記憶手段とを有し、前記第２回路基盤は、前記第２記憶手段から転送されるバイナリデータが記憶される第３記憶手段とを有し、前記第３記憶手段に記憶されているバイナリデータが前記第２回路基盤のハードウェア回路のレジスタに設定される場合に、
   前記比較手順は、前記第２回路基盤のハードウェア回路のレジスタまたは前記第３記憶手段のいずれかに記憶されているバイナリデータと、前記第２記憶手段のバイナリデータとを比較して差分データを前記第１記憶手段に記憶する
   ことを特徴とする通信装置の構成管理方法。
6. 請求項５に記載の通信装置の構成管理方法において、
   前記第１回路基盤が交換されたことを検出する検出手順と、
   前記第１回路基盤が交換されたことを検知した場合、前記第２回路基盤の前記第３記憶手段のバイナリデータを前記第２記憶手段に転送する転送手順と、
   前記第２記憶手段に転送されたバイナリデータを前記第１回路基盤のハードウェア回路のレジスタに設定する設定手順と
   を更に設け、
   前記比較手順は、前記第１回路基盤のハードウェア回路のレジスタまたは前記第２記憶手段のいずれかに記憶されるバイナリデータと、前記第３記憶手段のバイナリデータとを比較して差分データを前記第１記憶手段に記憶する
   ことを特徴とする通信装置の構成管理方法。
7. 請求項５に記載の通信装置の構成管理方法において、
   前記第２回路基盤が交換されたことを検出する検出手順と、
   前記第２回路基盤が交換されたことを検知した場合、前記第１回路基盤の前記第２記憶手段のバイナリデータを前記第３記憶手段に転送する転送手順と、
   前記第３記憶手段に転送されたバイナリデータを前記第２回路基盤のハードウェア回路のレジスタに設定する設定手順と
   を更に設け、
   前記比較手順は、前記第２回路基盤のハードウェア回路のレジスタまたは前記第３記憶手段のいずれかに記憶されるバイナリデータと、前記第２記憶手段のバイナリデータとを比較して差分データを前記第１記憶手段に記憶する
   ことを特徴とする通信装置の構成管理方法。
8. 請求項５から７のいずれか一項に記載の通信装置の構成管理方法において、
   前記比較手順の比較結果が不一致の場合に前記制御端末に不一致であることを示す情報を通知する通知手順を更に設けた
   ことを特徴とする通信装置の構成管理方法。

Images