JP5520696B2 - パワー半導体モジュールの製造方法、及び接続装置を備えるパワー半導体モジュール - Google Patents

パワー半導体モジュールの製造方法、及び接続装置を備えるパワー半導体モジュール Download PDF

Info

Publication number
JP5520696B2
JP5520696B2 JP2010125775A JP2010125775A JP5520696B2 JP 5520696 B2 JP5520696 B2 JP 5520696B2 JP 2010125775 A JP2010125775 A JP 2010125775A JP 2010125775 A JP2010125775 A JP 2010125775A JP 5520696 B2 JP5520696 B2 JP 5520696B2
Authority
JP
Japan
Prior art keywords
power semiconductor
load terminal
terminal element
foil
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010125775A
Other languages
English (en)
Other versions
JP2010287887A (ja
Inventor
ベッケダール ペーター
クネーベル マルクス
シュトックマイアー トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Publication of JP2010287887A publication Critical patent/JP2010287887A/ja
Application granted granted Critical
Publication of JP5520696B2 publication Critical patent/JP5520696B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Inverter Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Description

本発明は、パワー半導体モジュールの製造方法、及び接続装置を備えるパワー半導体モジュールに関し、接続装置は、少なくとも２つの導電層の間にそれぞれ配設された絶縁層を有する前記導電層から構成されたフォイル結合体として形成される。
特許文献１は、原則として、基板と、回路に応じて基板の上に配設された半導体コンポーネントとを備え、接続装置を備えるパワー半導体モジュールを開示している。接続装置は、２つの導電層の間に配設された絶縁層を有する前記導電層から構成されたフォイル結合体から成り、この場合、負荷端子の少なくとも１つの導電層が本質的に構造化され、このように導体パスを形成する。前記導電層は、縁領域それ自体に、外部の導線に可逆的に接続するための負荷電流を搬送する接触装置を形成する。このため、接触装置は、ハウジング内に支持部を有するばね要素又は接触装置に直接作用するロックねじを有する。
しかし、これらの構成の欠点は、外部接続部のこれらの実施形態が、それらの電流搬送能力に関し限定されていることである。さらに、ロックねじによるこれらの構成では、接続部の実施形態において限定された機械的安定性しか許容されないことである。
ＤＥ１０２００６０２７４８２Ａ１
本発明の目的は、パワー半導体モジュールを製造するための方法及び接続装置を備える付属のパワー半導体モジュールを提供することであり、このモジュールは、標準化された製造工程に適応可能であり、機械的に安定した負荷端子要素を有し、またＩＥＣ６１２８７に従う空気及び沿面距離（Luft- und Kriechstrecken、空間距離及び表面漏れ距離）に関する要件を満たす。
この目的は、請求項１に記載した方法及び請求項５に記載したパワー半導体モジュールに従って解決され、特別な構成はそれぞれの従属請求項に記載されている。
パワー半導体モジュールを製造するための本発明に従う方法の基礎及び同様にパワー半導体モジュールそれ自体は、冷却装置に配設できかつ当該冷却装置から電気的に絶縁される基板から出発する。前記基板は、パワー半導体モジュールの内部に面する側面に、複数の導体パスと、この導体パスに配設されたパワー半導体コンポーネントとを有する。前記パワー半導体コンポーネントは、互いに接続されるか、あるいは接続装置によって回路に応じて基板の導体パスに接続される。
次に、前記接続装置は、第１の導電性の構造化された金属フォイルと、電気絶縁フォイルと、第２の導電性の構造化された金属フォイルとを備える連続層から形成される。この場合、それぞれの構造化により、それぞれの金属フォイルから第１及び第２の導体パスが形成され、導体パスは、それらの部分で、回路に応じた上述の接続を形成する。
さらに、本発明に従うパワー半導体モジュールは、パワー半導体モジュールの通常の負荷電位の外部接続部用の複数の負荷端子要素を有する。同様に、パワー半導体モジュールは、例えば制御電位及び／又はセンサ電位の外部接続部用の補助端子要素を有する。これらの外部接続は、接続装置の第２の導体パスの補助接触パッドによって形成される。
この種類のパワー半導体モジュールを製造するための本発明に従う方法は、次の本質的なステップ、すなわち、
・基板と接続装置とを設けるステップであって、前記縁部まで又はその近くに延在する第２のフォイルの第２の導体パスに関し、電気的安全性のために空気及び沿面距離に適合する程度に十分な距離が存在するように、接続装置の絶縁フォイルが基板からフォイルの縁部に向かう方向にすべての第１の導体パスを越えて突出するように、接続装置が有利に形成されるステップと、
・同時に又は順次に第１の導体パスのそれぞれの第１の接触領域を、パワー半導体コンポーネントの少なくとも１つの第２の接触領域と、負荷端子要素の少なくとも１つの第３の接触領域とに接着接続するステップであって、このステップは、１つの工程ステップで上述のすべての接続を形成する圧力焼結工程によって行うことができることが好ましく、同様に、各々が設けられた所定の曲げ箇所を有する平坦な直線状の金属体として負荷端子要素を形成することが有利であり得るステップと、
・接続装置の少なくとも１つのパワー半導体コンポーネントと負荷端子要素とから構成された結合体を配設して、パワー半導体モジュールのハウジングを形成するステップと、を含むことを特徴とする。この場合、負荷端子要素を有する接触領域が配置される接続装置のそれぞれの部分が、配置してハウジングを形成する間に、基板によって画定された平面に対し直角に位置することになる場合、有利である。このため、接続装置は、この配置の前に曲げ領域内に曲げられる。
配置してハウジングを形成した後に、少なくとも１つの第２の導体パスを有する絶縁フォイルがハウジングを越えて突出する場合、さらに有利である。同様に、接続装置と共に配置されて、パワー半導体モジュールのハウジングを形成する前に、負荷端子要素が所定の曲げ箇所で曲げられる場合、有利である。このように、接続装置に接続するための負荷端子要素の接触領域は、第１の脚部の外面に位置することになる。負荷端子要素の第２の脚部がねじ貫通部用の凹部を有し、前記第２の脚部が基板に対し平行に配置される場合、さらに有利である。
図１〜図５と関連する例示的な実施形態に基づき、本発明についてより詳細に説明する。
パワー半導体モジュールを製造するための本発明に従う方法のステップを示す図である。 本発明に従うパワー半導体モジュールの基本的な構成を示す図である。 パワー半導体モジュールの本発明に従う第２の構成を示す図である。 本発明に従う第２のパワー半導体モジュールの３次元図である。 本発明に従うパワー半導体モジュールの第２の構成の変形を示す図である。
図１は、パワー半導体モジュールを製造するための本発明に従う方法のステップを示している。図１には、絶縁材料体（１２）と、この材料体に配設されたパワー半導体コンポーネント（１４）と、同様に負荷端子要素（５０）とを備える基板（１０）が示されている。この場合、負荷端子要素（５０）は、負荷端子要素（５０）の角状構造をその後に形成するための所定の曲げ箇所（５４）を有する平坦な金属成形体として形成される。
パワー半導体コンポーネント（２０）及びなお平坦な負荷端子要素（５０）は、接続装置（４０）によって互いに導電結合される。前記接続装置（４０）は、第１の導電性の構造化された金属フォイル（４２）の連続層と、電気絶縁フォイル（４４）と、第２の導電性の構造化された金属フォイル（４６）とを有する。この場合、それぞれの構造化により、それぞれの金属フォイルから第１及び第２の導体パスが形成される。接続装置（４０）の第１の導体パス（４２）の付設の第１の接触領域（４２０）に対する、パワー半導体コンポーネントのそれぞれの第３の接触領域（２００）及び負荷端子要素（５０）の第２の接触領域（５００）の導電性の接続は、加圧焼結接続によって形成される。同様に、曲げ領域（４８、図２も参照）が示されており、この領域でハウジングとの配設の前に接続装置が曲げられる。
本発明に従って、接続装置（４０）の絶縁フォイル（４４）は、第１の導体パス（４２）から、この縁部まで又はその近くに延在する第２の導体パス（４６）に、電気的安全性のために空気及び沿面距離に適合する程度に十分な距離が存在するように、基板（１０）からフォイル（４４）の縁部に向かう方向にすべての第１の導体パス（４２）を越えて突出する。
図２は、本発明に従うパワー半導体モジュールの基本構成を示しており、このパワー半導体モジュールは本発明に従って製造される。図には、原則としてパワー半導体モジュールの用途から様々な構成で知られているような絶縁基板（１０）が示されている。前記基板は、パワー半導体モジュールの内部に面する基板の表面に複数の接続パス（１４、図１参照）を有する。パワー半導体コンポーネント（２０）は、前記接続パス（１４）に配設され、はんだ又は焼結接続によって接続パスに接着接続されることが好ましい。
接続装置（４０、図１参照）は、パワー半導体コンポーネント（２０）の回路に応じた内部接続をさらに形成するために用いられ、前記接続装置は、その部分について、第１の導電性の構造化された金属フォイル（４２）を備える連続層と、電気絶縁フォイル（４４）と、第２の導電性の構造化された金属フォイル（４６）とから成る。必要に応じて、この連続層は、交互に継続させることができる。第１及び第２の金属フォイルのそれぞれの構造化により、各々の場合に互いに電気的に絶縁される第１及び第２の導体パスが形成される。
前記導体パス（４２、４６）は、パワー半導体モジュール（２０）内の内部の回路に応じた接続のために用いられるのみでなく、外部端子要素の一部を形成する。このため、接続装置（４０）は、基板表面に対し平行に配置されない少なくとも１つの領域を有する。この領域は、基板表面によって形成された平面に対し直角に位置することが好ましく、第１の導体パス（４２）に、負荷端子要素（５０）の第２の接触領域（５００）に接続するための第１の接触領域（４２０）を有し、その内の一方のみが示されている。
前記負荷端子要素（５０）は、角状の金属成形部品から成り、接触領域（５００）を形成する前記負荷端子要素（５０）の第１の脚部の外面は、接続装置（４０）の第１の導体パス（４２）の第１の接触領域（４２０）に配置され、その第２の脚部は、ねじ貫通部（５６）用の凹部（５２）を有する。前記第２の脚部は、基板（１０）に対し平行に配置される。負荷端子要素（５０）に付設された第１の導体パス（４２）は、基板（１０）の反対側にある負荷端子要素（５０）の第２の脚部の当該表面によって形成された平面まで延在し、この場合、必要な空気及び沿面距離（７０）に適合する限り、小さな許容範囲は無害である。
接続装置（４０）の絶縁フォイル（４４）、同様に第２の導体パス（４６）は前記平面を越えて突出し、この場合、第２の導体パス（４６）は負荷電位を搬送せず、むしろ制御及び／又はセンサ電位を搬送する。前記平面を越えるこの延在部は、負荷電位と制御電位との間のパワー半導体モジュールの電気的な安全性を保証するために必要な空気及び沿面距離（７０）が絶縁フォイルによって形成されるように形成される。
パワー半導体モジュールのハウジング（３０）が、同様に概略的に示され、この場合、ハウジングは基板（１０）を完全に囲み、ねじ接続部（５６、５８）による外部接触接続が許容されるように負荷端子要素（５０）を囲む。本発明に従って、絶縁フォイル（４４）及び第２の導体パス（４６）は、外部の補助端子要素をハウジング（３０）に形成するためにハウジング（３０）から突出する。
図３は、パワー半導体モジュールの本発明に従う第２の構成を示している。パワー半導体モジュールは、２つの本質的な構成部品、すなわち、ハウジング（３０）と、パワー半導体コンポーネント（２０）、接続装置（４０）及び負荷端子要素（５０）を有する基板（１０）とから再び形成される。このため、第１の製造ステップでは、前記第２の構成部品は、例えば、図１に従う方法ステップによって形成される。一般に、これは、はんだ接続及び／又は加圧焼結接続によって行われることが好ましい。この場合、接続装置（４０）は、第１のステップでパワー半導体コンポーネント（２０）に接続され、パワー半導体コンポーネント（２０）と基板（１０）との間の接続、及び同時に負荷端子要素（５０）と接続装置（４０）との間の接続は、次のステップで形成される。代わりに、異なる技術によることを含めて、すべての個々の接続部の任意の所望の順次の形成が可能である。
第２の構成部品の配設の前に、負荷端子要素（５０）が所定の曲げ箇所（５４、図１参照）に沿ってさらに角状の形状にされ、次に、構成部品がハウジング（３０）と接合される。本発明に従って、接続装置（４０）の一部分、すなわち絶縁フォイル（４４）及び第２の導体パス（４６）の一部分は、ハウジング（３０）から突出する。そこでは、接続装置（４０）の端部は、単極又は多極のプラグ接触用の補助接触パッド（４６０）を形成し、プラグは、外部のプリント回路基板（６０）のプラグコネクタ（６２）に配置することができる。接続装置（４０）の可撓性により、いわば自動的に引張力の遮断が達成され、その結果、確実なプラグ接続が保証される。ハウジング（３０）の外側の接続装置（４０）の曲折経路を追加して設けることができるであろう。制御信号及び／又はセンサ信号を接続するためのプラグコネクタ（６２）は、ドライバ回路を有する外部のプリント回路基板に配置することが有利であり、プリント回路基板は、その部分のために、パワー半導体モジュールのハウジング（３０）から離間してかつ基板（１０）に対し平行に配置することができる。
図４は、本発明に従う第２のパワー半導体モジュールの３次元図を示している。図３に関して記載した第１及び第２の導体パス（４２、４６）の経路は、この場合、再び明瞭に理解することができる。
図５は、本発明に従うパワー半導体モジュールの第２の構成の変形を示している。この変形は、接続装置（４０）の１８０°のオフセットの結果、第２の導体パス（４６）の補助接触パッド（４６０）が、ハウジングから突出する接続装置（４０）の当該部分の側面（ハウジング（３０）の反対側）に位置することになる点で異なる。この結果、接続装置の上方に配置された外部のプリント回路基板（６０）への電気接続は、プリント回路基板（６０）を介して第２の導体パス（４６）への接続部に対し圧力（６４）が加えられることによって簡単に可能である。このため、ハウジング（３２）は、この圧力導入のための支持部を形成する。
さらに、ハウジング（３０）は、ここでは、パワー半導体モジュールの製造中に少なくとも負荷端子要素（５０）が射出成形法によって囲まれるまで形成されない。したがって、予成形のハウジングを省略することができる。
１０ 基板
１２ 絶縁材料体
１４ パワー半導体コンポーネント
２０ パワー半導体コンポーネント
３０ ハウジング
３２ ハウジング
４０ 接続装置
４２ 第１の導体パス
４４ 電気絶縁フォイル
４６ 第２の導体パス
４８ 曲げ領域
５０ 負荷端子要素
５２ 凹部
５４ 所定の曲げ箇所
５６ ねじ貫通部
５８ ねじ接続部
６０ 外部のプリント回路基板
６２ プラグコネクタ
６４ 圧力
７０ 空気及び沿面距離
２００ 第３の接触領域
４２０ 第１の接触領域
４６０ 補助接触パッド
５００ 第２の接触領域

Claims (8)

  1. 基板（１０）と、接続装置（４０）と、複数の負荷端子要素（５０）とを備えるパワー半導体モジュールを製造するための方法であって、少なくとも１つのパワー半導体コンポーネント（２０）が、基板（１０）の導体パス（１４）上に配設され、かつ回路に応じて接続装置（４０）を用いて少なくとも１つの負荷端子要素（５０）に接続され、接続装置（４０）が、外部のプリント回路基板（６０）に接続することができる補助接触パッド（４６０）を有する方法において、次の本質的な製造ステップ、すなわち、
    ・基板（１０）、並びに第１の導電性の構造化された金属フォイル（４２）と電気絶縁フォイル（４４）と第２の導電性の構造化された金属フォイル（４６）とを備える連続層から少なくとも形成された接続装置（４０）を設けるステップであって、それぞれの構造化により、前記それぞれの金属フォイルから第１及び第２の導体パスを形成するステップと、
    ・同時に又は順次に前記第１の導体パス（４２）のそれぞれの第１の接触領域（４２０）を、パワー半導体コンポーネント（２０）の少なくとも１つの第２の接触領域（２００）と、負荷端子要素（５０）の少なくとも１つの第３の接触領域（５００）とに接着接続するステップと、
    ・接続装置（４０）の少なくとも１つのパワー半導体コンポーネント（２０）と負荷端子要素（５０）とから構成された結合体を配設して、前記パワー半導体モジュールのハウジング（３０）を形成するステップと、
    を有することを特徴とする方法。
  2. 負荷端子要素（２０）を有する接触領域（２００、４２０）が配置される接続装置（４０）のそれぞれの部分が、配置してハウジング（３０）を形成する間に、基板（１０）によって画定された平面に対し直角に位置することになり、このために、接続装置（４０）が予め曲げ領域（４８）内に曲げられる、請求項１に記載の方法。
  3. 接続装置（４０）の絶縁フォイル（４４）が、前記絶縁フォイルの縁部まで又はその近くに延在する前記第２のフォイルの第２の導体パス（４６）に関し、電気的安全性のために空気及び沿面距離に適合するのに十分な距離（７０）が存在するように、前記基板から絶縁フォイル（４４）の縁部に向かう方向に、すべての前記第１の導体パスを越えて突出し、配置してハウジング（３０）を形成した後に、少なくとも１つの第２の導体パス（４６）を有する絶縁フォイル（４４）が前記ハウジングを越えて突出する、請求項１又は２に記載の方法。
  4. 少なくとも１つの負荷端子要素（５０）が角状の金属成形部品として形成され、接続装置（４０）に接続するための負荷端子要素（５０）の接触領域（５００）が第１の脚部の外面に配置され、負荷端子要素（５０）の第２の脚部がねじ貫通部（５６）用の凹部（５２）を有し、前記第２の脚部が基板（１０）に対し平行に配置され、前記角状の形状が基板に配置する前に形成される、請求項１に記載の方法。
  5. 基板（１０）と、接続装置（４０）と、複数の負荷端子要素（５０）とを備えるパワー半導体モジュールであって、少なくとも１つのパワー半導体コンポーネント（２０）が、基板（１０）の導体パス（１４）上に配設され、かつ回路に応じて接続装置（４０）を用いて少なくとも１つの負荷端子要素（５０）に接続され、前記接続装置（４０）が、第１の導電性の構造化された金属フォイル（４２）を備える連続層と、電気絶縁フォイル（４４）と、第２の導電性の構造化された金属フォイル（４６）とから構成され、それぞれの構造化により、前記それぞれの金属フォイルから第１及び第２の導体パスを形成し、少なくとも１つの第１の導体パス（４２）が、負荷端子要素（５０）に接着接続される接触領域（４２０）を有し、接続装置（４０）が、外部のプリント回路基板（６０）に接続することができる補助接触パッド（４６０）を有する、パワー半導体モジュール。
  6. 負荷端子要素（５０）への接触領域（４２０）が配置される接続装置（４０）の部分が、基板（１０）によって画定された平面に対し直角に位置する、請求項５に記載のパワー半導体モジュール。
  7. 前記接続装置の絶縁フォイル（４４）が、前記絶縁フォイルの縁部まで延在する前記第２のフォイルの第２の導体パス（４６）に関し、電気的安全性のために空気及び沿面距離に適合するのに十分な距離（７０）が存在するように、基板（１０）からフォイル（４４）の縁部に向かう方向に、すべての第１の導体パス（４２）を越えて突出し、少なくとも１つの第２の導体パス（４６）を有する絶縁フォイル（４４）の前記部分がハウジング（３０）を越えて突出する、請求項６に記載のパワー半導体モジュール。
  8. 少なくとも１つの負荷端子要素（５０）が角状の金属成形部品として形成され、接続装置（４０）に接続するための負荷端子要素（５０）の接触領域（５００）が第１の脚部の外面に配置され、負荷端子要素（５０）の第２の脚部がねじ貫通部（５６）用の凹部（５２）を有し、前記第２の脚部が基板（１０）に対し平行に配置される、請求項５に記載のパワー半導体モジュール。
JP2010125775A 2009-06-09 2010-06-01 パワー半導体モジュールの製造方法、及び接続装置を備えるパワー半導体モジュール Active JP5520696B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009024385A DE102009024385B4 (de) 2009-06-09 2009-06-09 Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul mit einer Verbindungseinrichtung
DE102009024385.2 2009-06-09

Publications (2)

Publication Number Publication Date
JP2010287887A JP2010287887A (ja) 2010-12-24
JP5520696B2 true JP5520696B2 (ja) 2014-06-11

Family

ID=42378054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010125775A Active JP5520696B2 (ja) 2009-06-09 2010-06-01 パワー半導体モジュールの製造方法、及び接続装置を備えるパワー半導体モジュール

Country Status (6)

Country Link
US (1) US8283784B2 (ja)
EP (1) EP2264761A3 (ja)
JP (1) JP5520696B2 (ja)
KR (1) KR101672548B1 (ja)
CN (1) CN101924044B (ja)
DE (1) DE102009024385B4 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5434857B2 (ja) * 2010-09-15 2014-03-05 株式会社デンソー 半導体モジュール
DE102010063387A1 (de) 2010-12-17 2012-06-21 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit mindestens zwei Teilmoduln
JP5842489B2 (ja) * 2011-09-14 2016-01-13 三菱電機株式会社 半導体装置
DE102013200526B4 (de) * 2013-01-16 2019-11-21 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
JP6138181B2 (ja) 2014-04-15 2017-05-31 キヤノン株式会社 画像形成装置に用いられる樹脂成形品及びカートリッジ、並びに画像形成装置に用いられる可動部材の製造方法及びカートリッジの製造方法
DE102016113152B4 (de) * 2016-07-18 2019-12-19 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung und Leistungshalbleitermodul hiermit

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093995A (ja) * 2000-09-20 2002-03-29 Unisia Jecs Corp 半導体装置
DE10237561C1 (de) * 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
DE10309302B4 (de) * 2003-03-04 2007-09-27 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Sensorbauteil
JP3898156B2 (ja) * 2003-06-02 2007-03-28 三菱電機株式会社 半導体パワーモジュール
JP4282417B2 (ja) 2003-09-12 2009-06-24 ソニーケミカル＆インフォメーションデバイス株式会社 接続構造体
DE10355925B4 (de) * 2003-11-29 2006-07-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren seiner Herstellung
JP4265394B2 (ja) * 2003-12-17 2009-05-20 株式会社日立製作所 電力変換装置
DE102005024900B4 (de) * 2004-06-08 2012-08-16 Fuji Electric Co., Ltd. Leistungsmodul
DE102005039278A1 (de) * 2005-08-19 2007-02-22 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Leitungselement
US7995356B2 (en) * 2005-08-26 2011-08-09 Siemens Aktiengesellschaft Power semiconductor module comprising load connection elements applied to circuit carriers
DE102005047567B3 (de) * 2005-10-05 2007-03-29 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
DE102005049687B4 (de) * 2005-10-14 2008-09-25 Infineon Technologies Ag Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102006013078B4 (de) * 2006-03-22 2008-01-03 Semikron Elektronik Gmbh & Co. Kg Kompaktes Leistungshalbleitermodul mit Verbindungseinrichtung
DE102006027482B3 (de) * 2006-06-14 2007-08-16 Semikron Elektronik Gmbh & Co. Kg Gehauste Halbleiterschaltungsanordnung mit Kontakteinrichtung
US9373563B2 (en) * 2007-07-20 2016-06-21 Infineon Technologies Ag Semiconductor assembly having a housing
JP5192194B2 (ja) 2007-07-26 2013-05-08 デクセリアルズ株式会社 接着フィルム
DE102007054710B3 (de) * 2007-11-16 2009-07-09 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Halbleiterbaugruppe
DE102008017454B4 (de) * 2008-04-05 2010-02-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit hermetisch dichter Schaltungsanordnung und Herstellungsverfahren hierzu
DE102009017733B4 (de) * 2009-04-11 2011-12-08 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einer Verbindungseinrichtung und mit als Kontaktfeder ausgebildeten internen Anschlusselementen

Also Published As

Publication number Publication date
JP2010287887A (ja) 2010-12-24
DE102009024385A1 (de) 2010-12-16
CN101924044A (zh) 2010-12-22
US20110001244A1 (en) 2011-01-06
EP2264761A2 (de) 2010-12-22
CN101924044B (zh) 2014-07-30
KR101672548B1 (ko) 2016-11-16
EP2264761A3 (de) 2016-07-13
KR20100132467A (ko) 2010-12-17
DE102009024385B4 (de) 2011-03-17
US8283784B2 (en) 2012-10-09

Similar Documents

Publication Publication Date Title
JP5520696B2 (ja) パワー半導体モジュールの製造方法、及び接続装置を備えるパワー半導体モジュール
JP4264375B2 (ja) パワー半導体モジュール
CN101364679B (zh) 电连接组件
JP4258432B2 (ja) 基板接合部材ならびにそれを用いた三次元接続構造体
JP5156355B2 (ja) 接触バネを有するパワー半導体モジュール
CN101577262A (zh) 功率半导体模块系统
KR20070104194A (ko) 센서 장치
JP2007258711A (ja) 結合装置を有するコンパクトなパワー半導体モジュール
CN102903681B (zh) 在功率半导体模块中的衬底的柔性连接
JP2011528176A (ja) 電子ユニットとその製造方法
CN101996968A (zh) 带电路载体和负载连接件的功率半导体模块及其制造方法
JP4848252B2 (ja) 端子要素を備えたパワー半導体モジュール
CN104023465A (zh) 电子部件和电子控制单元
JP5649321B2 (ja) 接続装置を有し且つ接触ばねとして形成されている内部端子要素を有するパワー半導体モジュール
US10653020B2 (en) Electronic module and method for producing an electronic module
CN102446866A (zh) 带有基础模块和连接模块的功率半导体模块
KR20050011714A (ko) 휨저항성 기부판을 갖는 전력 반도체 모듈
JP2008166275A (ja) 電気的なコネクタストリップ
WO2018088141A1 (ja) 半導体モジュール
JP2013541852A (ja) 積層セラミック部品及び積層セラミック部品の製造方法
JP2010199514A (ja) 回路構成体
JP2008147432A (ja) 電子回路装置及び電力変換装置及び電子回路装置の製造方法
JP2007134572A (ja) パワーモジュール
JP2011120446A (ja) 電気接続箱
JP2016178717A (ja) 電子制御装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140407

R150 Certificate of patent or registration of utility model

Ref document number: 5520696

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250