CN101924044A - 制造大功率半导体模块的方法和大功率半导体模块 - Google Patents

制造大功率半导体模块的方法和大功率半导体模块 Download PDF

Info

Publication number
CN101924044A
CN101924044A CN2010102026296A CN201010202629A CN101924044A CN 101924044 A CN101924044 A CN 101924044A CN 2010102026296 A CN2010102026296 A CN 2010102026296A CN 201010202629 A CN201010202629 A CN 201010202629A CN 101924044 A CN101924044 A CN 101924044A
Authority
CN
China
Prior art keywords
power semiconductor
jockey
semiconductor module
load connector
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102026296A
Other languages
English (en)
Other versions
CN101924044B (zh
Inventor
彼得·贝克达尔
马库斯·克内贝尔
汤姆斯·施托克迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Publication of CN101924044A publication Critical patent/CN101924044A/zh
Application granted granted Critical
Publication of CN101924044B publication Critical patent/CN101924044B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种制造大功率半导体模块的方法和大功率半导体模块，该大功率半导体模块具有衬底、连接装置和负载连接件，大功率半导体构件设置在衬底的导体带上并借助连接装置与负载连接件连接。此外，大功率半导体模块具有可与外部的印制电路板连接的辅助接触连接面。在这里，主要的制造步骤是，将第一导体带的各第一接触面与大功率半导体构件的至少一个第二接触面和负载连接件的至少一个第三接触面同时或者顺次进行材料配合的连接；随后将由至少一个大功率半导体构件、连接装置和负载连接件组成的复合体设置成大功率半导体模块的壳体。所述大功率半导体模块适合于统一的制造工艺，具有机械稳定的负载连接件并满足依据IEC 61287关于空气隙和爬电距离的要求。

Description

制造大功率半导体模块的方法和大功率半导体模块
技术领域
本发明涉及一种用于制造大功率半导体模块的方法和具有连接装置的大功率半导体模块，所述连接装置构成为箔复合体，该箔复合体由至少两个导电层连同布置于其间的各一个绝缘层组成。
背景技术
由DE 10 2006 027 482 A1原则上公开了一种大功率半导体模块，该大功率半导体模块具有衬底和适于电路地设置在衬底上的大功率半导体构件以及具有连接装置。该连接装置由箔复合体组成，箔复合体由两个导电层连同设置于其间的绝缘层组成，其中，至少一个导电层，即负载连接部的那个导电层本身进行结构化并因此构成导体带。该导电层在边缘区域内本身构成有引导负载电流的接触装置，用于与外部馈线可逆连接。为此接触装置要么在壳体内具有带反支承的弹簧件，要么具有直接作用于接触装置的紧固螺钉。
但这种构造方案的缺点是，外部连接的这种构成方案限制了其载流能力。此外，具有紧固螺钉的这种构成在构成连接时仅允许受限的机械稳定性。
发明内容
本发明基于如下任务，即，提供一种用于制造大功率半导体模块的方法和一种具有连接装置的所属大功率半导体模块，所述大功率半导体模块适合于统一的制造工艺，具有机械稳定的负载连接件并满足依据IEC 61287关于空气隙和爬电距离的要求。
该任务通过依据权利要求1所述的方法和依据权利要求5所述的大功率半导体模块得以实现，其中，特殊的构造方案在各自的从属权利要求中提及。
依据本发明用于制造大功率半导体模块的方法及大功率半导体模块自身的基础从一种可设置在冷却装置上的并对该冷却装置电绝缘的衬底出发。该衬底在其朝向大功率半导体模块内部的侧上具有大量导体带和设置在该导体带上的大功率半导体构件。这些大功率半导体构件相互连接或者也与衬底的导体带借助连接装置适于电路地连接。
该连接装置又由具有结构化的第一导电金属箔、电绝缘箔和结构化的第二导电金属箔的层序列构成。在这种情况下，各自的结构化部形成由各金属箔构成的第一导体带和第二导体带，这些导体带从它们方面构成上述适于电路的连接。
此外，依据本发明的大功率半导体模块具有大量负载连接件，用于大功率半导体模块的常用负载电位的外部连接。该大功率半导体模块同样具有用于例如控制电位和/或者传感器电位的外部连接的辅助连接件。这些外部连接借助连接装置的第二导体带的辅助接触连接面构成。
用于制造这种大功率半导体模块的依据本发明的方法的特征在于下列主要步骤：
·提供衬底和连接装置；具有优点的是连接装置以如下方式构成，连接装置的绝缘箔在从衬底向箔的边缘的方向上以如下方式超出所有第一导体带，即，到伸展直至该边缘或者接近该边缘的第二箔的第二导体带保持足够的间距，以遵守针对电安全性的空气隙和爬电距离；
·将第一导体带的各第一接触面与大功率半导体构件的至少一个第二接触面和负载连接件的至少一个第三接触面同时或者顺次材料配合地连接；这一点优选可以借助压力烧结工艺来进行，压力烧结工艺将所提到的所有连接在一个工艺步骤中构成；同样可以具有优点地将负载连接件构成为带有各一个所设置的预设弯曲部位的平坦的直的金属成型体；
·将由至少一个大功率半导体构件、连接装置和负载连接件组成的复合体设置成大功率半导体模块的壳体；在这种情况下具有优点的是，连接装置的上面设置有与负载连接件的接触面的各区段在设置成壳体时垂直地处于由衬底限定的平面上。对此，在设置之前，将连接装置在一弯曲区域内弯曲。
此外具有优点的是，在设置成壳体后，绝缘箔连同具有至少一个第二导体带超出壳体。同样具有优点的是，负载连接件在与连接装置共同设置成大功率半导体模块的壳体之前在预设弯曲部位处弯曲。因此用于与连接装置连接的负载连接件的接触面处于第一臂的外侧上。此外具有优点的是，负载连接件的第二臂具有用于螺钉穿通部的凹部并且该第二臂平行于衬底地设置。
附图说明
借助结合图1至5的实施例对本发明进行详细说明。
图1示出大功率半导体模块的依据本发明制造方法的步骤。
图2示出依据本发明的大功率半导体模块的基本构造方案。
图3示出大功率半导体模块的依据本发明的第二构造方案。
图4示出具有依据本发明的第二大功率半导体模块的立体图。
图5示出依据本发明的大功率半导体模块的第二构造方案的变动方案。
具体实施方式
图1示出大功率半导体模块依据本发明制造方法的步骤。所示为带有绝缘材料体12的衬底10和设置在其上的大功率半导体构件14以及负载连接件50。负载连接件50在这里构成为平坦的金属成型体，该金属成型体具有用于稍后构成负载连接件50的角状造型的预设弯曲部位54。
大功率半导体构件20和尚为平坦的负载连接件50借助连接装置40相互导电连接。该连接装置40具有结构化的第一导电金属箔42、电绝缘箔44和结构化的第二导电金属箔46的层序列。在这种情况下，各结构化部形成由各金属箔构成的第一导体带和第二导体带。大功率半导体构件的各第三接触面200或负载连接件50的第二接触面500与连接装置40的第一导体带42的所分配的第一接触面420的导电连接借助压力烧结连接来构成。同样示出弯曲区域48(亦参见图2)，在该弯曲区域48处，在利用壳体设置之前将连接装置弯曲。
依据本发明，连接装置40的绝缘箔44在从衬底10向箔44的边缘的方向上以如下方式超出所有第一导体带42，即，从第一导体带42到第二导体带46保持足够的间距，第二导体带46伸展直至该边缘或者接近该边缘，以遵守针对电安全性的空气隙和爬电距离。
图2示出依据本发明的和依据本发明制造的大功率半导体模块的基本构造方案。示出的是绝缘衬底10，正如其以不同的构造方案原则上由大功率半导体模块中的应用公知的那样。该衬底在其朝向大功率半导体模块内部的表面上具有大量的连接带14(参见图1)。大功率半导体构件20设置在这些连接带14上并且优选材料配合地借助钎焊连接或者烧结连接与该连接带连接。
连接装置40(参见图1)用于大功率半导体构件20适于电路的内部连接的其他构成方案，连接装置40从它那方面由结构化的第一导电金属箔42、电绝缘箔44和结构化的第二导电金属箔46的层序列组成。如果必要，该层序列可以交替延续。第一金属箔和第二金属箔的各结构化部构成各自彼此电绝缘的第一导体带和第二导体带。
这些导体带42、46不仅用于大功率半导体模块20内部适于电路的内部连接，而且也构成外部连接件的部分。为此，连接装置40具有至少一个不平行于衬底表面设置的区域。该区域优选垂直地处于通过衬底表面形成的平面上并在第一导体带42上具有用于与仅示出其中一个的负载连接件50的第二接触面500连接的第一接触面420。
该负载连接件50由角状金属成型件组成，该金属成型件的第一臂利用其形成接触面500的外侧设置在连接装置40的第一导体带42的第一接触面420上并且金属成型件的第二臂具有用于螺钉穿通部56的凹部52。该第二臂平行于衬底10地设置。朝向负载连接件50的第一导体带42一直延伸到通过负载连接件50的第二臂的背向衬底10的表面形成的平面上，其中，只要遵守必要的空气隙和爬电距离70，在这里小公差是没有损害的。
连接装置40的绝缘箔44以及第二导体带46超出该平面，其中，第二导体带46在这里未引导负载电位，而是引导控制电位和/或者传感器电位。超出所述平面的这种延伸这样构成，即，通过绝缘箔构成用于保证负载电位与控制电位之间大功率半导体模块电安全性所需的空气隙和爬电距离70。
同样示意示出大功率半导体模块的壳体30，其中，该壳体30以如下方式完全地围绕衬底10和负载连接件50，即，借助螺钉连接件56、58产生外部触点接通。依据本发明，绝缘箔44和第二导体带46从壳体30伸出，以便在那里构成外部的辅助连接件。
图3示出大功率半导体模块的依据本发明的第二构造方案。该大功率半导体模块又由两个主要部件组成，即，壳体30和衬底10，衬底10带有大功率半导体构件20、连接装置40以及负载连接件50。为此，在制造的第一步骤中，该第二部件例如借助图1的方法步骤构成。这通常优选通过钎焊连接和/或者压力烧结连接来进行。在这种情况下，在第一步骤中将连接装置40与大功率半导体构件20连接并且在下个步骤中在大功率半导体构件20与衬底10之间构成连接并且同时在负载连接件50与连接装置40之间构成连接。作为选择，所有各个连接也可以借助不同的技术以任意次序构成。
在设置第二部件之前，将负载连接件50沿预设弯曲部位54(参见图1)变成弯曲形状并随后将该部件与壳体30结合在一起。依据本发明，连接装置40的一部分，即绝缘箔44和第二导体带46的一部分从壳体30伸出。连接装置40的末端在那里构成用于单极或者多级插接件的辅助接触连接面46，该插接件可以设置在外部的印制电路板60的插接器62内。连接装置40的柔韧性几乎自主地形成拉力中断，由此保证可靠的插接连接。附加地，连接装置40的回形分布可以设置在壳体30的外部。用于连接控制信号和/或者传感器信号的插接器62具有优点地设置在具有驱动电路的外部的印制电路板上，该外部的印制电路板从它那方面可与大功率半导体模块的壳体30保持间距并平行于其衬底10地设置。
图4示出依据本发明的第二大功率半导体模块的立体图。在这里，再次可以清楚地看出图3中所介绍的第一导体带42和第二导体带46的分布。
图5示出依据本发明的大功率半导体模块第二构造方案的变动方案。该方案的区别在于，第二导体带46的辅助接触连接面460通过连接装置40的180°弯曲而置于连接装置40的从该壳体30中伸出的区段的背向壳体30的侧上。由此，可以简单地实现与设置于第二导体带之上的外部印制电路板60的电连接，方法是：通过印制电路板60向连至第二导体带46的连接部施加压力64。为此，壳体32构成用于压力导入的支承。
此外，在这里壳体30在制造大功率半导体模块时才构成，方法是：借助注塑法至少包围负载连接件50。因此，可以不用预加工的壳体。

Claims (8)

1.用于制造大功率半导体模块的方法，所述大功率半导体模块具有衬底(10)、连接装置(40)和大量负载连接件(50)，其中，至少一个大功率半导体构件(20)设置在所述衬底(10)的导体带(14)上并适于电路地借助所述连接装置(40)与至少一个负载连接件(50)连接，并且其中，所述连接装置(40)具有能与外部的印制电路板(60)连接的辅助接触连接面(460)，其特征在于如下主要制造步骤：
·提供衬底(10)和连接装置(40)，所述连接装置(40)至少由具有结构化的第一导电金属箔(42)、电绝缘箔(44)和结构化的第二导电金属箔(46)的层序列形成，其中，各结构化部形成由各金属箔构成的第一导体带和第二导体带；
·将所述第一导体带(42)的各第一接触面(420)与大功率半导体构件(20)的至少一个第二接触面(200)和负载连接件(50)的至少一个第三接触面(500)同时或者顺次进行材料配合的连接；
·将由至少一个大功率半导体构件(20)、连接装置(40)和负载连接件(50)组成的复合体设置成所述大功率半导体模块的壳体(30)。
2.按权利要求1所述的方法，其中，所述连接装置(40)的上面设置有与所述负载连接件(20)的所述接触面(200、420)的各区段在设置成所述壳体(30)时垂直地置于通过所述衬底(10)限定的平面上并且为此事先将所述连接装置(40)在弯曲区域(48)内弯曲。
3.按权利要求1和2所述的方法，其中，所述连接装置(40)的所述绝缘箔(44)在从所述衬底向所述箔(44)的边缘的方向上以如下方式超出所有第一导体带，即，到伸展直至所述边缘或者接近所述边缘的第二箔的第二导体带(46)保持足够的间距(70)，以遵守针对电安全性的空气隙和爬电距离，并且其中，在设置成所述壳体(30)后，所述绝缘箔(44)连同至少一个第二导体带(46)超出所述壳体。
4.按权利要求1所述的方法，其中，至少一个负载连接件(50)构成为角状金属成型件，所述角状金属成型件的用于与所述连接装置(40)连接的接触面(500)设置在第一臂的外侧上，并且所述角状金属成型件的第二臂具有用于螺钉穿通部(56)的凹部(52)，并且所述第二臂平行于所述衬底(10)地设置，以及角形在设置在所述衬底内之前构成。
5.大功率半导体模块，具有衬底(10)、连接装置(40)和大量负载连接件(50)，其中，至少一个大功率半导体构件(20)设置在所述衬底(10)的导体带(14)上并且适于电路地借助由具有导电的且结构化的第一金属箔(42)、电绝缘箔(44)和导电的且结构化的第二金属箔(46)的层序列组成的连接装置(40)与至少一个负载连接件(50)连接，其中，各结构化部形成各金属箔构成的第一导体带和第二导体带，其中，至少一个第一导体带(42)具有接触面(420)，其与负载连接件(50)材料配合地连接，并且其中，所述连接装置(40)具有能与外部的印制电路板(60)连接的辅助接触连接面(460)。
6.按权利要求5所述的大功率半导体模块，其中，所述连接装置(40)的上面设置有与所述负载连接件(50)的接触面(420)的区段垂直地置于通过所述衬底(10)限定的所述平面上。
7.按权利要求6所述的大功率半导体模块，其中，所述连接装置的所述绝缘箔(44)在从所述衬底(10)向所述箔(44)的边缘的方向上以如下方式超出所有第一导体带(42)，即，到伸展直至所述边缘的所述第二箔的第二导体带(46)保持足够的间距(70)，以遵守针对电安全性的空气隙和爬电距离，并且其中，所述绝缘箔(44)的该部分连同至少一个第二导体带(46)超出所述壳体(30)。
8.按权利要求5所述的大功率半导体模块，其中，至少一个负载连接件(50)构成为角状金属成型件，所述金属成型件的用于与所述连接装置(40)连接的接触面(500)设置在第一臂的外侧上，并且所述金属成型件的第二臂具有用于螺钉穿通部(56)的凹部(52)，并且所述第二臂平行于所述衬底(10)地设置。
CN201010202629.6A 2009-06-09 2010-06-09 制造大功率半导体模块的方法和大功率半导体模块 Active CN101924044B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009024385.2 2009-06-09
DE102009024385A DE102009024385B4 (de) 2009-06-09 2009-06-09 Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul mit einer Verbindungseinrichtung

Publications (2)

Publication Number Publication Date
CN101924044A true CN101924044A (zh) 2010-12-22
CN101924044B CN101924044B (zh) 2014-07-30

Family

ID=42378054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010202629.6A Active CN101924044B (zh) 2009-06-09 2010-06-09 制造大功率半导体模块的方法和大功率半导体模块

Country Status (6)

Country Link
US (1) US8283784B2 (zh)
EP (1) EP2264761A3 (zh)
JP (1) JP5520696B2 (zh)
KR (1) KR101672548B1 (zh)
CN (1) CN101924044B (zh)
DE (1) DE102009024385B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928408A (zh) * 2013-01-16 2014-07-16 赛米控电子股份有限公司 功率半导体模块和用于制造功率半导体模块的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5434857B2 (ja) * 2010-09-15 2014-03-05 株式会社デンソー 半導体モジュール
DE102010063387A1 (de) 2010-12-17 2012-06-21 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit mindestens zwei Teilmoduln
JP5842489B2 (ja) * 2011-09-14 2016-01-13 三菱電機株式会社 半導体装置
JP6138181B2 (ja) 2014-04-15 2017-05-31 キヤノン株式会社 画像形成装置に用いられる樹脂成形品及びカートリッジ、並びに画像形成装置に用いられる可動部材の製造方法及びカートリッジの製造方法
DE102016113152B4 (de) 2016-07-18 2019-12-19 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung und Leistungshalbleitermodul hiermit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047172A (zh) * 2006-03-22 2007-10-03 塞米克朗电子有限及两合公司 具有连接装置的紧凑型功率半导体模块
EP1898466A2 (de) * 2006-06-14 2008-03-12 Semikron Elektronik GmbH & Co. KG Patentabteilung Gehauste Halbleiterschaltungsanordnung mit Kontakteinrichtung

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093995A (ja) * 2000-09-20 2002-03-29 Unisia Jecs Corp 半導体装置
DE10237561C1 (de) * 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
DE10309302B4 (de) * 2003-03-04 2007-09-27 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Sensorbauteil
JP3898156B2 (ja) * 2003-06-02 2007-03-28 三菱電機株式会社 半導体パワーモジュール
JP4282417B2 (ja) 2003-09-12 2009-06-24 ソニーケミカル＆インフォメーションデバイス株式会社 接続構造体
DE10355925B4 (de) * 2003-11-29 2006-07-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren seiner Herstellung
JP4265394B2 (ja) * 2003-12-17 2009-05-20 株式会社日立製作所 電力変換装置
DE102005024900B4 (de) * 2004-06-08 2012-08-16 Fuji Electric Co., Ltd. Leistungsmodul
DE102005039278A1 (de) * 2005-08-19 2007-02-22 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Leitungselement
DE112005003653B4 (de) * 2005-08-26 2013-05-16 Siemens Aktiengesellschaft Leistungshalbleitermodul mit auf Schaltungsträger aufgebrachten Lastanschlusselementen und Anschlussklemmelementen
DE102005047567B3 (de) * 2005-10-05 2007-03-29 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
DE102005049687B4 (de) * 2005-10-14 2008-09-25 Infineon Technologies Ag Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
US9373563B2 (en) * 2007-07-20 2016-06-21 Infineon Technologies Ag Semiconductor assembly having a housing
JP5192194B2 (ja) 2007-07-26 2013-05-08 デクセリアルズ株式会社 接着フィルム
DE102007054710B3 (de) * 2007-11-16 2009-07-09 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Halbleiterbaugruppe
DE102008017454B4 (de) * 2008-04-05 2010-02-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit hermetisch dichter Schaltungsanordnung und Herstellungsverfahren hierzu
DE102009017733B4 (de) * 2009-04-11 2011-12-08 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einer Verbindungseinrichtung und mit als Kontaktfeder ausgebildeten internen Anschlusselementen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047172A (zh) * 2006-03-22 2007-10-03 塞米克朗电子有限及两合公司 具有连接装置的紧凑型功率半导体模块
EP1898466A2 (de) * 2006-06-14 2008-03-12 Semikron Elektronik GmbH & Co. KG Patentabteilung Gehauste Halbleiterschaltungsanordnung mit Kontakteinrichtung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928408A (zh) * 2013-01-16 2014-07-16 赛米控电子股份有限公司 功率半导体模块和用于制造功率半导体模块的方法

Also Published As

Publication number Publication date
KR101672548B1 (ko) 2016-11-16
CN101924044B (zh) 2014-07-30
EP2264761A2 (de) 2010-12-22
JP2010287887A (ja) 2010-12-24
DE102009024385B4 (de) 2011-03-17
JP5520696B2 (ja) 2014-06-11
DE102009024385A1 (de) 2010-12-16
EP2264761A3 (de) 2016-07-13
KR20100132467A (ko) 2010-12-17
US8283784B2 (en) 2012-10-09
US20110001244A1 (en) 2011-01-06

Similar Documents

Publication Publication Date Title
CN101924044B (zh) 制造大功率半导体模块的方法和大功率半导体模块
CN101364679B (zh) 电连接组件
CN102238806A (zh) 电路板模组
CN101330164A (zh) 电子设备
CN205081202U (zh) 传输线路及扁平电缆
TW201233318A (en) Structure and method for reducing EM radiation, and electric object and manufacture method thereof
CN101493986A (zh) 用于连接传输信号和电能的两个功能元件的插接装置
CN102790043A (zh) 功率半导体
ATE550767T1 (de) Elektrische verbindung und elektrische komponente
SG169925A1 (en) Junction box
CN102017332A (zh) 借助中间电路板的阳型多点连接器连接装置
CN102446866A (zh) 带有基础模块和连接模块的功率半导体模块
JP2014524155A (ja) 結線を簡素化した光電池モジュール
CN201112601Y (zh) 接地垫片及电源连接器
CN100470961C (zh) 一种pcb用短接结构
CN206893859U (zh) 同轴电缆连接器组件
CN204191015U (zh) 树脂多层基板
WO2009033676A3 (de) Anschlussmodul, stromsammelmodul und daraus gebildete baugruppe für einen vorsammler einer photovoltaikanlage
CN103441408A (zh) 汽车音响连接器母座的制造方法
CN104064715B (zh) 一种锂电池组的输出结构
CN100511677C (zh) 接触装置
CN201797060U (zh) 过渡接线排
CN206236772U (zh) 传输线路构件
CN108029188A (zh) 电路结构体及其制造方法
CN102412455A (zh) 电连接器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant