JP5497193B2 - ナノワイヤ絶縁構造および形成方法 - Google Patents

ナノワイヤ絶縁構造および形成方法 Download PDF

Info

Publication number
JP5497193B2
JP5497193B2 JP2012543109A JP2012543109A JP5497193B2 JP 5497193 B2 JP5497193 B2 JP 5497193B2 JP 2012543109 A JP2012543109 A JP 2012543109A JP 2012543109 A JP2012543109 A JP 2012543109A JP 5497193 B2 JP5497193 B2 JP 5497193B2
Authority
JP
Japan
Prior art keywords
dielectric
nanowire
forming
germanium
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012543109A
Other languages
English (en)
Other versions
JP2013513249A (ja
Inventor
シャー、ウデイ
チュ−カン、ベンジャミン
ジン、ビーン−イー
ピラリセティ、ラヴィ
ラドサヴィジェヴィック、マルコ
ラチマディ、ウィリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2013513249A publication Critical patent/JP2013513249A/ja
Application granted granted Critical
Publication of JP5497193B2 publication Critical patent/JP5497193B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Silicon Compounds (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

マイクロプロセッサのようなマイクロ電子集積回路（ＩＣ）は、何億個ものトランジスタを含む。ＩＣの速度は、主にこれらトランジスタの性能に依存する。したがって、本産業分野では、非平面トランジスタ及びこれらトランジスタにおける高移動度キャリアのような特徴を有する構造を開発してきた。
本開示の特徴は、本明細書の結論部分に特に指摘され、明確に特許請求される。以下に記載される本開示のその他の特徴は、添付の図面と共に、以下の説明及び添付の特許請求の範囲から、明らかとなるであろう。添付の図面は、本開示に係る数個の実施形態のみを描いており、本発明の範囲を限定していると見なされるべきでないことは明らかである。添付の図面を使用することにより、具体的且つ詳細に本開示が説明され、本開示の利点が明らかとなるであろう。
マスクパターンを有するシリコン含有基板の側断面図である。 フィンを形成するべくエッチングを実行した後の図１に示したシリコン含有基板の側断面図である。 マスクを取り除いた後の図２に示した構造の側断面図である。 図３の構造の斜視断面図である。 第１誘電体層を堆積した後の図３及び図４に示した構造の側断面図である。 第１誘電体層を平坦化した後の図５に示した構造の側断面図である。 フィン部分を露出させるべく第１誘電体層を後退させた後の図６の構造を示した側断面図である。 露出したフィン部分を被覆するシリコンゲルマニウム合金の被覆を形成した後の図７に示した構造の側断面図である。 ゲルマニウムナノワイヤを形成した後の図８の構造の側断面図である。 第２誘電体層を堆積した後の図９の構造の側断面図である。 第２誘電体層を平坦化した後の図１０の構造の側断面図である。 第１誘電体層に窪みチャネルを形成するべく第２誘電体層を除去した後の図１１の構造の側断面図である。 保護層の堆積の後の図１２の構造の側断面図である。 充填材となる誘電体層を堆積した後の図１３の構造の側断面図である。 充填材となる誘電体層を平坦化した後の図１４の構造の側断面図である。 窪みチャネル内には充填材となる誘電体層を残すと同時に、充填材となる誘電体層の他の部分を取り除いた後の図１５の構造の側断面図である。 図１６の構造の斜視断面図である。 高移動度デバイスとして複数のゲルマニウムナノワイヤを有するトランジスタゲートの斜視断面図である。 ゲルマニウムナノワイヤを製造する工程のフロー図である。
以下の詳細な説明では、添付の図面を参照して、特許請求される特徴が実施されてもよい特定の実施形態が例示される。これらの実施形態は、当業者が特徴を実施可能なように十分詳細に記載される。様々な実施形態は互いに異なっているが、必ずしも相互に排他的であるとは限らないことは理解されるべきである。例えば、ある実施形態に関して本明細書に記載される特定の特徴、構造又は特性は、特許請求される特徴の範囲及び精神から逸脱することなく、その他の実施形態内に実装されてもよい。また、開示される実施形態内における個々の要素の位置又は配置は、特許請求される特徴の範囲及び精神から逸脱することなく、変更可能であることは明らかである。したがって、以下の詳細な説明は、発明を限定すると解されるべきではなく、特徴の範囲は、適切に解釈される添付の特許請求の範囲、及び、添付の特許請求の範囲に付与される均等物の全範囲によってのみ規定される。複数の図面において、同一の又は同様な要素又は機能には、同様な参照番号が付与されており、また、図面に描かれている要素は、必ずしも同じ縮尺で描かれておらず、本開示のコンテキストにおける要素を容易に理解できるように、個々の要素が拡大又は縮小されている場合がある。
本明細書の実施形態は、マイクロ電子デバイスの製造に関する。少なくとも１つの実施形態において、本願の特徴は、絶縁されたナノワイヤの形成に関し、ナノワイヤに隣接する絶縁構造は、マイクロ電子構造をその上面に形成するために、実質的に平坦な表面となっている。
マイクロプロセッサ、メモリデバイス、用途特定ＩＣのようなマイクロ電子デバイスは、トランジスタ、抵抗器及びキャパシタのような様々な電気部品によって構成され、これら電気部品は、回路内又はマイクロ電子デバイスウェハ上の回路を形成するべく配線で接続されている。マイクロ電子デバイス産業においては、これら電気部品のサイズを小さくする努力を続けており、高速で安価なマイクロ電子デバイスを提供している。しかしながら、このように電気部品のサイズが小さくなると、マイクロ電子デバイスの寄生容量、オフ状態のリーク、消費電力及びその他の性能特性に関して問題が生じる場合がある。
トランジスタ、特に、金属酸化膜半導体電界効果トランジスタの製造では、ＳＯＩ（semiconductor-on-insulator）基板の利用、選択的エピタキシーによって堆積される、せり上げソースドレインの形成、原子層成長による高誘電率ゲートの形成、メタルゲートの製造、歪みトランジスタチャネルの製造、及び、低誘電率層間絶縁層の堆積のような、様々な技術革新を通じて、性能及び信頼性の向上が図られてきた。
トランジスタのサイズが小さくなるということは、トランジスタのチャネル長が短くなることであると、当業者であれば理解できる。一般的に、チャネル長が小さくなると、典型的にはゲート遅延が小さくなることから、デバイス速度が向上する。しかしながら、チャネル長が短くなると、その副作用として、閾値電圧のロールオフによりオフ状態でのリーク電流が増加し、これは、短チャネル効果とも称される。
この負の副作用は、高いキャリア移動度を有するチャネルを形成することにより、最小限に抑えることができる。キャリア移動度とは、一般的に、外部から単位電界が印加された時に半導体材料中を移動するキャリアの速度を表す尺度である。トランジスタにおいて、キャリア移動度は、反転層におけるデバイスチャネルを通過した又は横切って流れるキャリア（例えば、電子及び正孔）の速度を表す尺度である。トランジスタのキャリア移動度の性能を更に改善するためには、シリコン単独を使用して提供できる移動度よりも高い移動度を有する構造及び材料を採用する必要がある。したがって、高移動度ナノワイヤのような特徴的な構造を、チャネルとして機能させるべく形成している。トランジスタのチャネルとしてナノワイヤを採用すると、低消費電力、高い集積度及び高速応答速度を有するトランジスタを製造できる傾向がある。
ナノワイヤは、複数の好適な材料から形成することができる。特に、集積回路の製造で広く使用される技術及び機械を使用して、ゲルマニウムを好適にナノワイヤへと形成することができることがわかっている。ゲルマニウムナノワイヤは、ロジック、メモリ及び小型量子輸送デバイスを形成するべく、トランジスタにおけるゲートによって変調された高い移動度のトランジスタチャネルとして、組み込むことができる。デバイスの小型化が進むに従い、高い移動度を有するゲルマニウムナノワイヤデバイスは、シリコンの場合と比較して、短チャネル効果をより良好に抑制できると考えられる。
本開示の特徴の実施形態が、図１から１９に示されている。図１には、パターニングされたマスク１０４を有する基板１０２が示されている（図１９のブロック２０２及び２０４参照）。基板１０２は、単結晶シリコンウェハ又はそのウェハ、又は、高シリコン含有の基板等のシリコン含有基板であってもよい。パターニングされたマスク１０４は、当技術分野で知られた様々なリソグラフィー技術によって、基板１０２の第１面１０６上にパターニングされたフォトレジスト材料であってもよく、実質的に平行な線のアレイ状にパターニングされていてもよい。
図２及び図１９のブロック２０６に示すように、凹部１０８を形成するべく、基板１０２が異方的にエッチングされてもよい。パターニングされたマスク１０４が、エッチングされるのを防ぎ、それによりフィン１１２が形成される。各フィン１１２は、上面１１４及び対向する２つの側面１１６を有し、また、高さ１２２及び幅１２４を有する。一実施形態において、フィンの幅１２４は、２ｎｍから５５ｎｍの間であってもよく、フィンの高さ１２２は、約３ｎｍから１８０ｎｍの間である。また、フィン１１２はそれぞれ、互いに１４ｎｍから５６０ｎｍ（図示せず）の距離分、（中心線から中心線の間）間隔を空けて設けられてもよい。シリコン含有基板１０２のエッチングは、これに限定されないが、硝酸／フッ酸水溶液を含むウェットエッチング、これに限定されないが、六フッ化硫黄ガス、ジクロロジフルオロメタンガス等を使用するプラズマエッチングを含むドライエッチングによって行われてもよい。
図３、及び、図１９のブロック２０８に示すように、パターニングされたマスク１０４が除去される。パターニングされたマスク１０４の除去は、これに限定されないが、化学的ストリッピング及びアッシング（フッ素又は酸素におけるプラズマ）を含む周知の技術によって行われてもよい。図４は、図３の構造の斜視図であり、フィン１１２の形状の理解を助けると共に、各フィン１１２の長さ１２６を示している。フィンの長さ１２６は、約５μｍから２５μｍの間であってもよい。
パターニングされたマスク１０４が除去された後、図５、及び、図１９のブロック２１０に示すように、酸化シリコンのような第１誘電体層１２８が、凹部１０８及びフィン１１２上に形成されてもよい。第１誘電体層１２８は、凹部を完全に充填するように堆積されてもよく、完全に被覆することを確かにするべく、余分な量が堆積されてもよい。第１誘電体層１２８は、これに限定されないが、化学気相成長、原子層成長、物理気相成長等を含む当技術分野で周知の技術により、堆積されてもよい。
図６及び図１９のブロック２１２に示すように、第１誘電体層１２８を平坦化してもよい。平坦化することにより、次に行われる段階において、均一に及び平坦なエッチングがなされるようにする。一実施形態において、第１誘電体層１２８は、各フィン１１２の上面１１４と実質的に平面を成すように平坦化され、凹部１０８（図１参照）内の第１誘電体層１２８は、実質的に、フィン１１２の高さ１２２と同じ高さにされる。平坦化は、これに限定されるわけではないが、化学機械研磨／平坦化（ＣＭＰ）及びウェット又はドライエッチングを含む当技術分野でよく知られた技術を使用して行われてもよい。
図７及び図１９のブロック２１４に示すように、第１面１３０を形成し、フィンの上面１１４に隣接するフィンの側面１１６の少なくとも一部を露出させるべく、第１誘電体層１２８を後退させ（例えば、フィンの上面１１４よりも低く形成される）てもよい。第１誘電体層１２８を後退させる工程は、当技術分野でよく知られたエッチング技術を使用して達成してもよい。ここで使用されるエッチング技術では、シリコン又はシリコンゲルマニウムに対して選択的に行われる必要があり、後退させるエッチングで、フィン１１２が損傷を受けないようにする。一実施形態において、後退させる段階は、希釈されたフッ酸溶液を使用したエッチングにより行われてもよい。
第１誘電体層１２８を後退させる工程の後、図８及び図１９のブロック２１６に示すように、シリコンゲルマニウム合金シェル又はクラッド（被覆部）１３２を、各フィンの上面１１４及びフィンの側面１１６の露出した部分に選択的に形成してもよい。本開示の一実施形態において、シリコンゲルマニウム合金クラッド１３２は、分子線エピタキシー（ＭＢＥ）を使用して形成されてもよい。本開示の別の実施形態において、シリコンゲルマニウム合金クラッド１３２は、原子層成長法（ＡＬＤ）を使用して形成されてもよい。本開示の更なる別の実施形態において、シリコンゲルマニウム合金クラッド１３２は、有機金属化学気相成長法（ＭＯＣＶＤ）を使用して形成されてもよい。
本開示の一実施形態において、シリコンゲルマニウム合金クラッド１３２は、化学式Ｓｉ１−ｘＧｅｘを有してもよく、ここで、０．０５＜ｘ＜０．３５である。本開示の一実施形態において、シリコンゲルマニウム合金クラッド１３２は、そのまま使用されてもよい（ドープされない）。
シリコンゲルマニウム合金クラッド１３２は、フィン上面１１４及び露出したフィン側面１１６の近傍のフィン１１２の結晶格子の面方位に依存する特定の軸（又は方向）に沿って、エピタキシャル成長されることが理解できる。したがって、シリコンゲルマニウム合金クラッド１３２は、傾いた立方体（図示せず）、屋根状構造（図示せず）、又は、複数の１２５°の面を有する構造（図示せず）に似た形状に形成されると考えられる。単純化のために、シリコンゲルマニウム合金クラッド１３２は、ここでは概して半円筒形状に示されており、その断面が半円となっている。
図９及び図１９のブロック２１８に示すように、ゲルマニウムナノワイヤ１３４が、酸化／アニールプロセスによって形成される。本開示の一実施形態では、酸化段階とアニール段階とを含む酸化／アニールプロセスが同時に（並行して）実行される。本開示の別の実施形態において、酸化／アニールプロセスでは、酸化段階の後にアニール段階が（続いて）実行される。本発明の更なる別の実施形態において、酸化／アニールプロセスでは、徐々にゲルマニウムナノワイヤ１３４内のゲルマニウム含有量を上げて、ゲルマニウムナノワイヤ１３４内におけるゲルマニウムが均質化するように、酸化段階とアニール段階とを交互に繰り返し実行する。
本開示の一実施形態において、酸化アニールプロセスは、最初約１０５０℃でドライ酸化及びアニールを実行し、ゲルマニウムナノワイヤ１３４内のゲルマニウム含有量を約６０−６５％とし、次に、約９００℃でのアニールを実行して、ゲルマニウムナノワイヤ１３４内のゲルマニウム含有量を約７５−９８％とする。本開示の一実施形態において、酸化は、希釈ガス又はキャリアガスと混合された乾燥酸素（水なし）において実行されてもよい。本開示の別の実施形態において、希釈ガス又はキャリアガスは、窒素（Ｎ２）又はフォーミングガス（Ｈ２／Ｎ２）のような非酸化ガスである。本開示の更なる別の実施形態において、希釈ガス又はキャリアガスは、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）等の不活性ガスである。
本開示の一実施形態において、アニールは、低大気圧又は部分真空下で実行されてもよい。
本開示の一実施形態において、酸化／アニールプロセスは、シリコンゲルマニウム合金クラッド１３２の融点未満の温度で実行されてもよい。
本開示の別の実施形態において、酸化／アニールプロセスは、約８４０−１０６５℃の間の温度で実行される。本開示の別の実施形態において、酸化／アニールプロセスは、酸化シリコンの粘性流動が発生する（約９５０℃）温度を超える温度で実行されてもよい。
酸化／アニールプロセスの間、シリコン及びゲルマニウムは、濃度勾配及び熱勾配に応じて互いに混ざり合うことは、当業者であれば理解できる。十分な量のシリコン及びゲルマニウムが存在する場合に、シリコンは、ゲルマニウムよりも優先して熱酸化界面において熱酸化される。したがって、シリコンゲルマニウム合金クラッド１３２（図８参照）に、酸化／アニールプロセスを実行することにより、シリコンが酸化界面に向かって（すなわち、外側に向かって）拡散し、ゲルマニウムを酸化界面から遠ざける方向（すなわち、内側に向かって）に押しやることによりゲルマニウムが凝縮し、ゲルマニウムナノワイヤ１３４及びゲルマニウムナノワイヤ１３４を実質的に囲む酸化シリコンシェル１３６が形成される。本開示の一実施形態において、ゲルマニウムナノワイヤ１３４は、約５０％から１００％の間のゲルマニウム含有量を有する。
図９に示されるように、酸化／アニールプロセスは、ゲルマニウムナノワイヤ１３４に最も近いフィン１１２の部分を、酸化シリコンに替え、これによりフィンの高さが低減されていてもよい。しかしながら、酸化／アニールプロセスによっては、このような現象が起きない場合がある。本開示は、ゲルマニウムナノワイヤに関して説明がなされているが、これは例示を目的としているためであり、本開示はこれに限定されない。ナノワイヤは、あらゆる好適な材料から形成されてもよく、当業者であれば理解できるように、ゲルマニウム及びシリコンの移動性／混合性を呈する材料から形成されてもよい。
本発明の一実施形態において、ゲルマニウムナノワイヤ１３４は、実質的に円形又は楕円形の断面積を有し、長さ方向に実質的に円筒形状を有する。
本発明の一実施形態において、ゲルマニウムナノワイヤ１３４は、約２ｎｍから４５ｎｍの間の平均直径を有してもよい。本発明の一実施形態において、ゲルマニウムナノワイヤ１３４は、５μｍから２５μｍの間の長さを有する。本発明の一実施形態において、ゲルマニウムナノワイヤ１３４は、約１：２５０から１：７００の間の直径：長さのアスペクト比を有する。
図１０及び図１９のブロック２２０に示すように、第２誘電体層１４２が、第１誘電体層の第１面１３０及び酸化シリコンシェル１３６を覆うように堆積されてもよい。第２誘電体層１４２は、酸化シリコンシェル１３６間の空間を完全に埋めるように堆積されてもよく、完全に覆うことを確実にするべく、余分な量が堆積されてもよい。第２誘電体層１４２は、当技術分野で知られた任意の技術を使用して堆積されてもよく、これに限定されないが、例えば、化学気相成長、原子層成長、物理気相成長等を使用して堆積されてもよい。
図１０に示すように、酸化シリコンシェル１３６の形状により、第２誘電体層１４２が堆積されると、空洞１４４が形成される。
図１１及び図１９のブロック２２２に示すように、第２誘電体層１４２は、平坦化されてもよい。平坦化を施すことにより、次に実施される段階において、均一及び均等にエッチングが行われるようにすることができる。平坦化は、これに限定されるわけではないが、化学機械研磨／平坦化（ＣＭＰ）及びウェット又はドライエッチングを含む当技術分野でよく知られた技術を使用して行われてもよい。
図１２及び図１９のブロック２２４に示すように、第２誘電体層１４２及び酸化シリコンシェル１３６をエッチングすることにより、ゲルマニウムナノワイヤ１３４が露出される。ゲルマニウムナノワイヤ１３４の露出は、当技術分野で周知のエッチングにより達成されてもよい。ここで使用されるエッチング技術では、ゲルマニウムに対して選択的に行われる必要があり、ゲルマニウムナノワイヤ１３４が損傷を受けないようにする。一実施形態において、後退させる段階は、希釈されたフッ酸溶液を使用したエッチングにより行われてもよい。
図１２に示すように、第２誘電体層１４２の堆積の間に形成される空洞１４４（図１１参照）は、第１誘電体層１２８が露出される時にエッチングを不均一にする。不均一にエッチングされることにより、空洞１４４が第１誘電体層に転移して、第１誘電体１２８の第１面１３０から第１誘電体１２８内へと延在する窪みチャネル（divot channel）１４６が形成される。この窪みチャネル１４６は、３００Å以上の深さであってもよい。トランジスタ構造における高移動度トランジスタチャネルとしてゲルマニウムナノワイヤ１３４が使用される場合には、窪みチャネル１４６は、ゲルマニウムナノワイヤ１３４上に形成されるゲート構造のゲート材料を窪みに捕捉するであろうことを当業者であれば理解できる。また、ゲート構造をパターニングするべく窪みチャネル１４６を除去するには、次に形成されるトランジスタゲート構造のトップゲートに刻み目がつけられる又は溝を形成する大幅なオーバーエッチングが必要となることが、当業者であれば理解できる。
したがって、トランジスタ形成の前に窪みチャネル１４６を除去するには、図１３及び図１９のブロック２２６に示されるように、ゲルマニウムナノワイヤ１３４上、第１誘電体層の第１面１３０及び窪みチャネル１４６内に、保護層１５２を堆積させてもよい。保護層１５２は、窒化シリコン誘電体層、又は、これに限定されないが、ケイ酸ハフニウム、ケイ酸ジルコニウム、二酸化ハフニウム及び二酸化ジルコニウム等の高誘電材料であってもよい。保護層１５２が、窒化シリコン誘電体層である場合には、ゲート構造（図示せず）が形成される前に保護層は取り除かれる。保護層１５２が、高誘電率材料である場合には、そのまま残し、その上にゲート構造（図示せず）を形成することができる。保護層１５２は、これに限定されないが、物理気相成長、化学気相成長、プラズマ化学気相成長、原子層成長等の共形堆積技術を使用して堆積されてもよい。
図１４及び図１９のブロック２２８に示されるように、充填誘電体層１５４を、保護層１５２上に堆積してもよい。充填誘電体層１５４は、ゲルマニウムナノワイヤ１３４間の空間を完全に埋めるように堆積されてもよく、完全に覆うことを確実にするべく、余分な量が堆積されてもよい。充填誘電体層１５４は、当技術分野で知られた任意の技術を使用して堆積されてもよく、これに限定されないが、例えば、化学気相成長、原子層成長、物理気相成長等を使用して堆積されてもよい。
図１５及び図１９のブロック２３０に示すように、充填誘電体層１５４は、平坦化されてもよい。平坦化を施すことにより、次に実施される段階において、均一及び均等にエッチングが行われるようにすることができる。平坦化は、これに限定されるわけではないが、化学機械研磨／平坦化（ＣＭＰ）及びウェット又はドライエッチングを含む当技術分野でよく知られた技術を使用して行われてもよい。
図１６及び図１９のブロック２３２に示すように、充填誘電体層１５４をエッチングすることにより保護層１５２を実質的に露出させると同時に、充填誘電体層１５４の部分１５６を、窪みチャネル１４６内に残す（図１３参照）。充填誘電体層部分１５６は、保護層１５２に対して実質的に平面をなし、ゲルマニウムナノワイヤ１３４間に実質的に同じ高さの絶縁構造１６０を形成することができ、ゲルマニウムナノワイヤ１３４上にゲート構造（図示せず）を形成することができる。
保護層１５２の露出は、当技術分野で知られたエッチング技術を使用して行われてもよい。ここで使用されるエッチング技術は、保護層１５２に対して選択的に行われる必要がある。一実施形態において、ウェットエッチを使用して保護層１５２を露出させてもよい。一実施形態において、保護層１５２は、窒化シリコンであり、エッチング液は、フッ酸水溶液ベースである。
図１７は、図１８に示す絶縁構造１６０の斜視図である。図１８は、ゲルマニウムナノワイヤ１３４上に形成されたゲート構造１６２を有する図１７の構造の斜視図であり、ゲルマニウムナノワイヤ１３４が、トランジスタの高移動度チャネルとして機能することが、当業者であれば理解できる。ゲート構造１６２が一般的に示されており、当業者であれば、ゲート構造１６２を構築及び形成する様々な方法を認識している。
２つのナノワイヤが図示され説明されたが、本開示はこれに限定されない。本開示は、１つのナノワイヤが形成され、第１誘電体、第２誘電体、保護層、及び／又は、充填材料が隣接して及び／又はナノワイヤ上に、被覆層上に及び／又はフィン上に堆積される場合にも適用可能である。本開示はまた、数多くのナノワイヤを同時に形成する場合にも適用可能である。
詳細な説明の章において、デバイス及び／又はプロセスの様々な実施形態が、図面、ブロック図、フローチャート及び実施例を参照して説明された。これら図面、ブロック図、フローチャート及び／又は実施例は、１以上の機能及び／又は動作を含み、当業者であれば、各図面、ブロック図、フローチャート及び／又は実施例における各機能及び／又は動作は、個別に及び／又は総合的に、幅広い種類のハードウェア、ソフトウェア、ファームウェア又は実質的にこれらの組み合わせにより実装可能であることは理解できる。
説明された特徴は、異なる別の構成要素内に含まれる又は接続される異なる構成要素を例示している。このような例示は、単なる一例に過ぎず、同じ機能を達成するのに代替の構造を実装することができる。概念的には、同じ機能を達成する構成要素の任意の配置を、所望の機能が達成されるように有効に関連付けることができる。したがって、記載された特定の機能を達成するべく組み合わせられた任意の２つの構成要素は、構造又は中間構成要素に関係なく、所望の機能を達成可能なように互いに"関連付けられている"と見なすことができる。同様に、関連付けられた任意の２つの構成要素は、所望の機能を達成するべく"動作可能に接続されている"又は"動作可能に結合されている"と見なすこともでき、このように関連付けることが可能な任意の２つの構成要素は、所望の機能を達成するべく"動作可能に結合可能"であると見なすことができる。"動作可能に結合可能"なことの具体例としては、これに限定されないが、"物理的に対をなし得る構成要素"及び／又は"物理的に相互作用する構成要素"及び／又は"無線で相互作用可能"及び／又は"無線で相互作用する構成要素"及び／又は"論理的に相互作用する構成要素"及び／又は"論理的に相互作用可能な構成要素"が含まれる。
本明細書で使用されている言葉、特に、添付の特許請求の範囲で使用されている言葉は一般的に、"オープンターム（open terms）"として使用されていることは当業者には理解できる。"含んでいる（including）"又は"含む（includes）"という言葉は、"これらを含むがこれに限定されない"という意味に解釈されるべきである。また、"有している（having）"という言葉も、"少なくともこれらを有している"という意味に解釈されるべきである。
詳細な説明内で使用される複数及び／又は単数の言葉は、複数から単数へと及び／又は単数から複数へと、コンテキスト及び／又はアプリケーションに応じて適切に読み替えることができる。
更に当業者であれば、特許請求の範囲の記載の中で構成要素の数が示されている場合には、そのように数が限定される場合にはそのように明記し、明記されていない場合には、限定されることを意図していない。また、導入される特許請求項の具体的な番号が明示的に列挙されている場合には、当業者は、列挙されている番号は、"少なくとも"これらの番号を含むと理解する。
また、本明細書における"一実施形態"、"ある実施形態"、"幾つかの実施形態"、"別の実施形態"又は"その他の実施形態"の言葉の使用は、本発明の１以上の実施形態と関連付けて説明された特定の特徴、構造及び特性が１以上の実施形態に含まれることを意味するが、必ずしも全ての実施形態が、これら特定の特徴、構造及び特性を含むことを意味しない。また、詳細な説明における"一実施形態"、"ある実施形態"、"別の実施形態"又は"その他の実施形態"の言葉の使用は、必ずしも同じ実施形態を指していない。
様々な方法及びシステムを使用して特定の技術の例が記載及び示されたが、当業者であれば、様々なその他の変形例が可能であり、特許請求される特徴及び精神の範囲内で、均等物で置き換えることが可能であることが理解できる。更に、本明細書に記載された中心的な原理から逸脱することなく、特定の条件を特許請求される特徴に適用させるべく数多くの変形が可能である。したがって、特許請求される特徴は、ここに開示された特定の例に限定されず、特許請求の範囲及びその均等物内の全ての実装形態を含むことを意図している。

Claims (28)

  1. 少なくとも１つのナノワイヤに隣接して設けられる誘電体であって、前記誘電体の第１面から前記誘電体内へと延在する少なくとも１つの窪みチャネルを含む誘電体と、
    前記誘電体の前記第１面及び前記窪みチャネル内を覆い、かつ、前記ナノワイヤ上に設けられた保護層と、
    前記窪みチャネルを実質的に充填するべく、前記保護層上に設けられた充填誘電体と
    を備え、
    前記誘電体は、フィンを有する基板上に形成され、
    前記ナノワイヤは、前記フィン上に形成されるナノワイヤ絶縁構造。
  2. 前記充填誘電体の第１面は、前記充填誘電体に対して実質的に平面をなす請求項１に記載のナノワイヤ絶縁構造。
  3. 前記ナノワイヤは、ゲルマニウムナノワイヤを含む請求項１に記載のナノワイヤ絶縁構造。
  4. 前記ゲルマニウムナノワイヤは、ゲルマニウム含有量が５０％から１００％の間であるゲルマニウムナノワイヤを含む請求項３に記載のナノワイヤ絶縁構造。
  5. 前記誘電体は、酸化シリコンを含む請求項１に記載のナノワイヤ絶縁構造。
  6. 前記保護層は、高誘電材料を含む請求項１に記載のナノワイヤ絶縁構造。
  7. 前記保護層は、窒化シリコンを含む請求項１に記載のナノワイヤ絶縁構造。
  8. 前記充填誘電体は、酸化シリコンを含む請求項１に記載のナノワイヤ絶縁構造。
  9. 少なくとも１つのナノワイヤを形成する段階と、
    前記ナノワイヤに隣接して誘電体を形成する段階であって、前記誘電体に少なくとも１つの窪みチャネルを形成することを含む前記誘電体を形成する段階と、
    前記誘電体及び前記ナノワイヤ上に保護層を形成する段階と、
    前記保護層上に充填誘電体を堆積する段階と、
    前記保護層の一部を露出させ、前記窪みチャネル内に前記充填誘電体の一部を残すべく、前記充填誘電体の一部を取り除く段階と
    を備える方法によって形成され、
    前記誘電体は、フィンを有する基板上に形成され、
    前記ナノワイヤは、前記フィン上に形成され、
    前記誘電体の第１面から前記誘電体内へと延在する少なくとも１つの窪みチャネルを含むナノワイヤ絶縁構造。
  10. 前記保護層の一部を露出させ、前記窪みチャネル内に前記充填誘電体の一部を残すべく、前記充填誘電体の一部を取り除く段階は、前記保護層の一部を露出させ、前記保護層に対して実質的に平面をなす前記窪みチャネル内に前記充填誘電体の一部を残すべく、前記充填誘電体の一部を取り除くことを含む請求項９に記載のナノワイヤ絶縁構造。
  11. 前記少なくとも１つのナノワイヤを形成する段階は、少なくとも１つのゲルマニウムナノワイヤを形成することを含む請求項９に記載のナノワイヤ絶縁構造。
  12. 前記少なくとも１つのゲルマニウムナノワイヤを形成する段階は、ゲルマニウム含有量が約５０％から１００％の間である少なくとも１つのゲルマニウムナノワイヤを形成することを含む請求項１１に記載のナノワイヤ絶縁構造。
  13. 前記誘電体及び前記ナノワイヤ上に保護層を形成する段階は、前記誘電体及び前記ナノワイヤ上に、高誘電率保護層を形成することを含む請求項９に記載のナノワイヤ絶縁構造。
  14. 前記誘電体及び前記ナノワイヤ上に保護層を形成する段階は、前記誘電体及び前記ナノワイヤ上に、窒化シリコン保護層を形成することを含む請求項９に記載のナノワイヤ絶縁構造。
  15. 前記少なくとも１つのナノワイヤを形成する段階は、
    基板上にマスクをパターニングする段階と、
    １つの上面及び２つの対向する側面をそれぞれ有する少なくとも１つのフィンと、少なくとも１つの凹部とを形成するべく、前記基板をエッチングする段階と、
    前記パターニングされたマスクを取り除く段階と、
    前記凹部及び前記フィン上に、前記誘電体を堆積する段階と、
    前記フィンそれぞれの前記側面の一部を露出させるべく、前記誘電体を後退させる段階と、
    前記フィンそれぞれの露出された前記側面及び前記上面に、ゲルマニウム合金クラッドを形成する段階と、
    前記ゲルマニウム合金クラッドをゲルマニウムナノワイヤに変換するべく、前記ゲルマニウム合金クラッドを酸化及びアニールする段階とを有する請求項９に記載のナノワイヤ絶縁構造。
  16. 前記基板上にマスクをパターニングする段階は、シリコン含有基板上にマスクをパターニングすることを含む請求項１５に記載のナノワイヤ絶縁構造。
  17. 前記ゲルマニウム合金クラッドを形成する段階は、シリコンゲルマニウム合金クラッドを形成することを含む請求項１６に記載のナノワイヤ絶縁構造。
  18. 前記少なくとも１つのナノワイヤを形成する段階及び前記ナノワイヤに隣接して誘電体を形成する段階は、
    １つの上面及び２つの対向する側面をそれぞれ有する少なくとも１つのフィンと、少なくとも１つの凹部とを、シリコン含有基板に形成する段階と、
    前記凹部及び前記フィンの上に前記誘電体を堆積する段階と、
    前記フィンの少なくとも１つの前記側面の一部を露出させるべく、前記誘電体を後退させる段階と、
    前記フィンそれぞれの前記露出された側面及び前記上面に合金クラッドを形成する段階と、
    前記合金クラッドを、ナノワイヤ及び前記ナノワイヤを実質的に囲む酸化物シェルに変換する段階と、
    前記ナノワイヤ及び前記誘電体上に第２誘電体を堆積する段階と、
    前記第２誘電体及び前記酸化物シェルを除去する段階と
    を有する請求項９に記載のナノワイヤ絶縁構造。
  19. 基板が有するフィン上に、少なくとも１つのナノワイヤを形成する段階と、
    前記ナノワイヤに隣接し、かつ、前記基板上に誘電体を形成する段階であって、前記誘電体に少なくとも１つの窪みチャネルを形成することを含む前記誘電体を形成する段階と、
    前記誘電体及び前記ナノワイヤ上に保護層を形成する段階と、
    前記保護層上に充填誘電体を堆積する段階と、
    前記保護層の一部を露出させ、前記窪みチャネル内に前記充填誘電体の一部を残すべく、前記充填誘電体の一部を取り除く段階と
    を備え、
    前記誘電体の第１面から前記誘電体内へと延在する少なくとも１つの窪みチャネルを含むナノワイヤ絶縁構造を形成する方法。
  20. 前記保護層の一部を露出させ、前記窪みチャネル内に前記充填誘電体の一部を残すべく、前記充填誘電体の前記一部を取り除く段階は、前記保護層の一部を露出させ、に前記保護層に対して実質的に平面をなす前記窪みチャネル内に前記充填誘電体の一部を残すべく、前記充填誘電体の前記一部を取り除くことを含む請求項１９に記載の方法。
  21. 前記誘電体及び前記ナノワイヤ上に前記保護層を形成する段階は、前記誘電体及び前記ナノワイヤ上に、高誘電率保護層を形成することを含む請求項１９に記載の方法。
  22. 前記誘電体及び前記ナノワイヤ上に前記保護層を形成する段階は、前記誘電体及び前記ナノワイヤ上に、窒化シリコン保護層を形成することを含む請求項１９に記載の方法。
  23. 前記少なくとも１つのナノワイヤを形成する段階は、少なくとも１つのゲルマニウムナノワイヤを形成することを含む請求項１９に記載の方法。
  24. 前記少なくとも１つのナノワイヤを形成する段階は、ゲルマニウム含有量が約５０％から１００％の間である少なくとも１つのゲルマニウムナノワイヤを形成することを含む請求項２３に記載の方法。
  25. 前記少なくとも１つのゲルマニウムナノワイヤを形成する段階は、
    前記基板上にマスクをパターニングする段階と、
    １つの上面及び２つの対向する側面をそれぞれ有する少なくとも１つの前記フィンと、少なくとも１つの凹部とを形成するべく、前記基板をエッチングする段階と、
    前記パターニングされたマスクを取り除く段階と、
    前記凹部及び前記フィンの上に前記誘電体を堆積する段階と、
    前記フィンそれぞれの少なくとも１つの前記側面の一部を露出させるべく、前記誘電体を後退させる段階と、
    前記フィンの前記露出された側面及び前記上面に、ゲルマニウム合金クラッドを形成する段階と、
    前記ゲルマニウム合金クラッドをゲルマニウムナノワイヤに変換するべく、前記ゲルマニウム合金クラッドを酸化及びアニールする段階とを含む請求項２３に記載の方法。
  26. 前記基板上にマスクをパターニングする段階は、シリコン含有基板上にマスクをパターニングすることを含む請求項２５に記載の方法。
  27. 前記ゲルマニウム合金クラッドを形成する段階は、シリコンゲルマニウム合金クラッドを形成することを含む請求項２５に記載の方法。
  28. 前記少なくとも１つのナノワイヤを形成する段階及び前記ナノワイヤに隣接して誘電体を形成する段階は、
    １つの上面及び２つの対向する側面をそれぞれ有する少なくとも１つのフィンと、少なくとも１つの凹部とを、シリコン含有基板に形成する段階と、
    前記凹部及び前記フィンの上に前記誘電体を堆積する段階と、
    前記フィンそれぞれの前記側面の一部を露出させるべく、前記誘電体を後退させる段階と、
    前記フィンそれぞれの前記露出された側面及び前記上面に合金クラッドを形成する段階と、
    前記合金クラッドを、ナノワイヤ及び前記ナノワイヤを実質的に囲む酸化物シェルに変換する段階と、
    前記ナノワイヤ及び前記誘電体上に第２誘電体を堆積する段階と、
    前記第２誘電体及び前記酸化物シェルを除去する段階と
    を有する請求項１９に記載の方法。
JP2012543109A 2009-12-18 2010-11-03 ナノワイヤ絶縁構造および形成方法 Active JP5497193B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/653,847 2009-12-18
US12/653,847 US8269209B2 (en) 2009-12-18 2009-12-18 Isolation for nanowire devices
PCT/US2010/055225 WO2011075228A2 (en) 2009-12-18 2010-11-03 Isolation for nanowire devices

Publications (2)

Publication Number Publication Date
JP2013513249A JP2013513249A (ja) 2013-04-18
JP5497193B2 true JP5497193B2 (ja) 2014-05-21

Family

ID=44149774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012543109A Active JP5497193B2 (ja) 2009-12-18 2010-11-03 ナノワイヤ絶縁構造および形成方法

Country Status (7)

Country Link
US (2) US8269209B2 (ja)
EP (1) EP2513972B1 (ja)
JP (1) JP5497193B2 (ja)
KR (1) KR101384394B1 (ja)
CN (1) CN102652364B (ja)
HK (1) HK1175029A1 (ja)
WO (1) WO2011075228A2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821061B2 (en) * 2007-03-29 2010-10-26 Intel Corporation Silicon germanium and germanium multigate and nanowire structures for logic and multilevel memory applications
KR101539669B1 (ko) * 2008-12-16 2015-07-27 삼성전자주식회사 코어-쉘 타입 구조물 형성방법 및 이를 이용한 트랜지스터 제조방법
US8269209B2 (en) 2009-12-18 2012-09-18 Intel Corporation Isolation for nanowire devices
US8580634B1 (en) * 2012-09-11 2013-11-12 Globalfoundries Inc. Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed prior to source/drain formation
EP2709156A3 (en) 2012-09-14 2014-04-23 Imec Band engineered semiconductor device and method for manufacturing thereof
US8957476B2 (en) * 2012-12-20 2015-02-17 Intel Corporation Conversion of thin transistor elements from silicon to silicon germanium
US9391181B2 (en) * 2012-12-21 2016-07-12 Intel Corporation Lattice mismatched hetero-epitaxial film
US8853019B1 (en) 2013-03-13 2014-10-07 Globalfoundries Inc. Methods of forming a semiconductor device with a nanowire channel structure by performing an anneal process
US9035277B2 (en) 2013-08-01 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
WO2015047354A1 (en) * 2013-09-27 2015-04-02 Intel Corporation Improved cladding layer epitaxy via template engineering for heterogeneous integration on silicon
US9331146B2 (en) * 2014-06-11 2016-05-03 International Business Machines Corporation Silicon nanowire formation in replacement metal gate process
US9431512B2 (en) 2014-06-18 2016-08-30 Globalfoundries Inc. Methods of forming nanowire devices with spacers and the resulting devices
US9490340B2 (en) 2014-06-18 2016-11-08 Globalfoundries Inc. Methods of forming nanowire devices with doped extension regions and the resulting devices
KR102236049B1 (ko) 2014-07-07 2021-04-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI531071B (zh) * 2014-07-08 2016-04-21 Univ Nat Central Fabrication method of gold - oxygen half - gate stacking structure
US9698025B2 (en) * 2014-09-04 2017-07-04 Globalfoundries Inc. Directed self-assembly material growth mask for forming vertical nanowires
US9437699B2 (en) 2014-10-03 2016-09-06 Taiwan Semiconductor Manufacturing Company Limited Method of forming nanowires
US9543441B2 (en) * 2015-03-11 2017-01-10 Globalfoundries Inc. Methods, apparatus and system for fabricating high performance finFET device
CN106252392B (zh) 2015-06-09 2020-08-18 联华电子股份有限公司 半导体元件及其制作方法
US9786976B2 (en) * 2015-06-24 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Transmission line design and method, where high-k dielectric surrounds the transmission line for increased isolation
CN105047701A (zh) * 2015-06-30 2015-11-11 上海华力微电子有限公司 悬空栅极鳍形半导体器件制备方法
CN106486372B (zh) 2015-08-28 2021-06-22 联华电子股份有限公司 半导体元件及其制作方法
US9570299B1 (en) * 2015-09-08 2017-02-14 International Business Machines Corporation Formation of SiGe nanotubes
US10978568B2 (en) * 2015-09-25 2021-04-13 Intel Corporation Passivation of transistor channel region interfaces
US9496263B1 (en) * 2015-10-23 2016-11-15 International Business Machines Corporation Stacked strained and strain-relaxed hexagonal nanowires
CN106856208B (zh) * 2015-12-08 2019-09-27 中芯国际集成电路制造(北京)有限公司 纳米线半导体器件及其形成方法
US9425293B1 (en) * 2015-12-30 2016-08-23 International Business Machines Corporation Stacked nanowires with multi-threshold voltage solution for pFETs
US11594637B2 (en) * 2020-03-27 2023-02-28 Intel Corporation Gate-all-around integrated circuit structures having fin stack isolation
CN111613536A (zh) * 2020-05-29 2020-09-01 上海华力集成电路制造有限公司 一种鳍型半导体器件及其制造方法
CN114613676A (zh) * 2020-12-09 2022-06-10 清华大学 场效应晶体管及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475908B1 (en) * 2001-10-18 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Dual metal gate process: metals and their silicides
CN1202570C (zh) * 2001-11-08 2005-05-18 旺宏电子股份有限公司 一种浅沟绝缘制程方法
CN1449012A (zh) * 2002-03-29 2003-10-15 旺宏电子股份有限公司 一种改善浅槽隔离可靠度的方法
US6855990B2 (en) * 2002-11-26 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd Strained-channel multiple-gate transistor
US7101761B2 (en) 2003-12-23 2006-09-05 Intel Corporation Method of fabricating semiconductor devices with replacement, coaxial gate structure
KR100634372B1 (ko) 2004-06-04 2006-10-16 삼성전자주식회사 반도체 소자들 및 그 형성 방법들
WO2005122276A1 (ja) 2004-06-10 2005-12-22 Nec Corporation 半導体装置及びその製造方法
JP2008505476A (ja) * 2004-06-30 2008-02-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ナノワイヤによってコンタクトがとられる導電性材料の層を有する電子装置を製造する方法
CN100490180C (zh) * 2004-10-04 2009-05-20 松下电器产业株式会社 纵向场效应晶体管及其制造方法
WO2006070670A1 (ja) * 2004-12-28 2006-07-06 Matsushita Electric Industrial Co., Ltd. 半導体ナノワイヤ、および当該ナノワイヤを備えた半導体装置
US7230286B2 (en) * 2005-05-23 2007-06-12 International Business Machines Corporation Vertical FET with nanowire channels and a silicided bottom contact
KR100790863B1 (ko) * 2005-12-28 2008-01-03 삼성전자주식회사 나노 와이어 제조 방법
JP4635897B2 (ja) 2006-02-15 2011-02-23 株式会社東芝 半導体装置及びその製造方法
US8159018B2 (en) * 2006-04-26 2012-04-17 Nxp B.V. Non-volatile memory device
JP2008172082A (ja) * 2007-01-12 2008-07-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
US20080237684A1 (en) * 2007-03-26 2008-10-02 Michael Specht Method of manufacturing a nanowire transistor, a nanowire transistor structure, a nanowire transistor field
US7821061B2 (en) 2007-03-29 2010-10-26 Intel Corporation Silicon germanium and germanium multigate and nanowire structures for logic and multilevel memory applications
CN101330035B (zh) * 2007-06-18 2010-05-19 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其制造方法
US7534675B2 (en) 2007-09-05 2009-05-19 International Business Machiens Corporation Techniques for fabricating nanowire field-effect transistors
US7767560B2 (en) * 2007-09-29 2010-08-03 Intel Corporation Three dimensional strained quantum wells and three dimensional strained surface channels by Ge confinement method
CN101999162A (zh) 2007-12-14 2011-03-30 纳米系统公司 形成衬底元件的方法
US7727830B2 (en) 2007-12-31 2010-06-01 Intel Corporation Fabrication of germanium nanowire transistors
US8269209B2 (en) 2009-12-18 2012-09-18 Intel Corporation Isolation for nanowire devices

Also Published As

Publication number Publication date
KR101384394B1 (ko) 2014-04-10
EP2513972A2 (en) 2012-10-24
KR20120087999A (ko) 2012-08-07
WO2011075228A2 (en) 2011-06-23
HK1175029A1 (zh) 2013-06-21
CN102652364B (zh) 2015-09-30
US20110147697A1 (en) 2011-06-23
EP2513972A4 (en) 2015-03-11
US20120309173A1 (en) 2012-12-06
CN102652364A (zh) 2012-08-29
US8269209B2 (en) 2012-09-18
JP2013513249A (ja) 2013-04-18
EP2513972B1 (en) 2016-05-04
US8883573B2 (en) 2014-11-11
WO2011075228A3 (en) 2011-08-25

Similar Documents

Publication Publication Date Title
JP5497193B2 (ja) ナノワイヤ絶縁構造および形成方法
CN108122846B (zh) 包括鳍式场效应晶体管的半导体器件及其形成方法
US20210013199A1 (en) Integrated circuit devices with non-collapsed fins and methods of treating the fins to prevent fin collapse
US9704974B2 (en) Process of manufacturing Fin-FET device
JP5607400B2 (ja) 半導体構造体の製造方法
KR101319719B1 (ko) Ｆｉｎ 프로파일 구조물 및 그 제조 방법
CN106373997B (zh) 半导体器件及其制造方法
KR20190024564A (ko) 유전체 핀과 스페이서에 의해 제한되는 에피택셜 피처
TWI584464B (zh) 包括鰭式結構的半導體裝置及其製造方法
KR20180138104A (ko) 반도체 구조체용 아이솔레이션 제조 방법
JP2010245514A (ja) 半導体構造体およびその形成方法（内部応力を有する半導体ナノワイヤ）
KR20220133230A (ko) 엇갈린 적층 수직 결정질 반도전성 채널들
TW202129841A (zh) 半導體裝置之製造方法
CN107993932B (zh) 用于nfet和pfet器件的间隔物集成方案
CN107046056B (zh) 鳍式场效应晶体管制造方法
US11145760B2 (en) Structure having improved fin critical dimension control
CN109148580B (zh) 一种FinFET器件及其制作方法
CN109841527B (zh) 半导体结构及其形成方法
CN109786337B (zh) 半导体结构及其形成方法
TW202410206A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140305

R150 Certificate of patent or registration of utility model

Ref document number: 5497193

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250