JP5495822B2 - 情報処理装置、その制御方法及びプログラム - Google Patents

情報処理装置、その制御方法及びプログラム Download PDF

Info

Publication number
JP5495822B2
JP5495822B2 JP2010019464A JP2010019464A JP5495822B2 JP 5495822 B2 JP5495822 B2 JP 5495822B2 JP 2010019464 A JP2010019464 A JP 2010019464A JP 2010019464 A JP2010019464 A JP 2010019464A JP 5495822 B2 JP5495822 B2 JP 5495822B2
Authority
JP
Japan
Prior art keywords
communication
processing
unit
information processing
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010019464A
Other languages
English (en)
Other versions
JP2011160140A (ja
JP2011160140A5 (ja
Inventor
哲也 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010019464A priority Critical patent/JP5495822B2/ja
Priority to US13/009,568 priority patent/US20110191568A1/en
Priority to EP20110152096 priority patent/EP2354891B1/en
Priority to CN201110029214.8A priority patent/CN102141834B/zh
Publication of JP2011160140A publication Critical patent/JP2011160140A/ja
Publication of JP2011160140A5 publication Critical patent/JP2011160140A5/ja
Application granted granted Critical
Publication of JP5495822B2 publication Critical patent/JP5495822B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3293Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5083Techniques for rebalancing the load in a distributed system
    • G06F9/5088Techniques for rebalancing the load in a distributed system involving task migration
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02Power saving arrangements
    • H04W52/0209Power saving arrangements in terminal devices
    • H04W52/0225Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0229Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Power Sources (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

本発明は、情報処理装置、その制御方法及びプログラムに関する。
通信機能を有する情報処理装置において、処理するデータおよび通信するデータ量が増大するのに伴い、通信や情報処理の性能向上が必要となってきている。そこで、特許文献1では、情報処理性能向上のために複数の中央演算処理ユニット(以下「CPU」という)を内蔵するマルチCPU方式が記載されている。
一方、機能向上のために、通信機能を有する情報処理装置に複数のCPUが搭載されると、通信処理や情報処理中にCPUの負荷が軽くなり、動作していないCPUもオフせずに常にオン状態にするため、電力が無駄に消費されていた。そこで、特許文献2では、複数の機能ブロック構成を有する電子機器において、電力を無駄に消費しないように電子回路がブロックに分けられ、ブロックごとに電源をオン/オフ制御することで、電力を制御する技術が記載されている。
CPUの消費電力の節約のために、CPUの動作クロックを変更することが考えられるが、動作クロックを低く設定しても、動作クロック周波数には下限があるので、その下限クロック周波数以上の電力の節約ができないという課題がある。そこで、特許文献3では、通信装置において、通信インターフェースの転送速度に応じて、CPUの動作クロックを変更する省電力技術が記載されている。
特開平6−231088号公報 特開平11−327706号公報 特開2000−349854号公報
しかしながら、マルチCPU方式を採用する通信装置において、電力消費を節約するために、通信のための処理を行っていたCPUの電源をオフすると、一時的に通信が途絶えてしまうという課題があった。
この課題を解決するため、本発明は、通信装置における全体の制御を行うメイン処理手段と通信手段による通信のための通信処理を行う通信処理手段とを有する通信装置において、通信を途絶えさせることなく通信処理の担当を通信処理手段からメイン処理手段に切替え可能とする技術を提供することを目的とする。
上記課題を解決するために、本発明の情報処理装置は、別の装置と通信するように構成された通信手段と、前記通信手段による通信処理を制御可能な通信処理手段と、前記通信処理手段を介さずに前記通信手段による通信処理を制御可能であるとともに、当該通信処理以外の処理を制御可能であるメイン処理手段と、前記通信手段による通信中に、前記通信手段による通信の転送状態と、通信されるデータの優先度との少なくとも一方に基づいて、前記メイン処理手段と前記通信処理手段との何れが前記通信手段による通信処理を制御すべきかを決定するように構成された決定手段と、前記通信手段による通信処理を前記メイン処理手段が制御すべきであると前記決定手段が決定した場合に、前記通信処理手段の電源をオフにするための電力制御手段とを備えことを特徴とする。
本発明によれば、通信装置において、通信を途絶えさせることなく通信処理の担当を通信処理手段からメイン処理手段に切替えることが可能となる。
実施形態1に係る通信装置の構成図である。 実施形態1に係るプロセッサシステムのメモリマップを示す図である。 実施形態1に係る通信処理の切替え処理を説明するフローチャートである。 実施形態2に係る通信処理の切替え処理を説明するフローチャートである。 実施形態2に係る電源種別及び情報転送速度に応じた、通信処理を担当するCPUを示す図である。 実施形態3に係る通信処理の切替え処理を説明するフローチャートである。 実施形態3に係るQoS種別及び通信モードに応じた、通信処理を担当するCPUを示す図である。
<実施形態1>
本発明の実施形態に係る、パケットデータなどの情報転送速度の可変な通信装置の構成を、図1を参照して説明する。通信装置は、プロセッサシステム1、IEEE802.11nに準拠し、外部の機器との通信を担う送受信部としての無線LAN通信部2、メモリ3、外部接続部4、出力部5、入力部6および電源監視部7から構成される。ここで、外部接続部4は、当該通信装置の外部と接続する。出力部5は、当該通信装置の状態やデータを出力する。入力部6は、ユーザーにより指示される各種設定や、データを入力する。電源監視部7は、電源種別やバッテリ残量を把握する。
プロセッサシステム1は、次の構成をとる。メイン処理を行うメインCPU102は、プロセッサシステム1の全体の制御を担う。例えば、通信装置がプリンタの場合、メインCPU102は印刷に関する各種処理を行い、通信装置がカメラの場合、メインCPU102は撮像に関する各種処理を行う。通信専用CPU101は、無線LAN通信部2による通信のための処理(以下、通信処理)を行う。ここで、通信処理とは、TCP/IP処理、暗号鍵の交換等のWPA(Wi-Fi Protected Access)処理、IPアドレス解決処理等である。
一般的に通信処理は処理負荷が大きく、メインCPU102が通信処理を行うと印刷や撮像等のメイン処理に影響を与える可能性があるので、通信専用CPU101が通信処理を担当する。一方、本実施形態では、情報転送速度が所定の閾値よりも低い場合には、通信処理を通信専用CPU101ではなく、メインCPU101が行うことで、スループットを維持しつつ通信装置全体の省電力化を図っている。
共有レジスタ103は、通信専用CPU101とメインCPU102との間で情報を共有するためのレジスタである。メモリコントローラ104は、メモリ3の書込みおよび読出しを制御する。無線LAN通信部用インターフェース105は、無線LAN通信部2との間でデータを授受する。入力部用インターフェース106は、入力部6との間でデータを授受する。出力部用インターフェース107は、出力部5との間でデータを授受する。外部接続部用インターフェース108は、外部接続部4との間でデータを授受する。通信専用CPU用電源制御部109は、通信専用CPU101への電力供給を制御する。
通信専用バス110は、通信専用CPU101と無線LAN通信部用インターフェース105、転送速度検知部113およびバスブリッジ112をつなぐバスである。メインバス111は、入力部用インターフェース106、出力部用インターフェース107、外部接続部用インターフェース108、共有レジスタ103、電源監視部7およびメモリコントローラ104の間を相互につなぐバスである。
バスブリッジ112は、通信専用バスを流れるデータとメインバスを流れるデータとを中継する。転送速度検知部113は、無線LAN通信部2が通知する情報転送速度を受け取り、後述のメモリマップ上のOx7FFFFFFF番地に、その値を書き込む。
図2は、実施形態1に係るプロセッサシステムのメモリ3におけるメモリマップである。0x00000000〜0FFFFFFF番地は、通信専用CPU用の通信処理プログラム実行領域である。0x10000000〜0x1FFFFFFF番地は、メインCPU用の通信処理プログラム実行領域である。0x7FFF0000〜0x7FFF3FFF番地は、通信処理切替え時用データ保持領域である。これは、通信処理をメインCPUと通信専用CPU間で切替える際に、それまでの通信処理を途絶えさせないために使用される。0x7FFF4000〜0x7FFFFFFF番地は、CPU間通信用データ保持領域である。これは、メインCPUと通信専用CPUとの間で所定のデータを共有するために使用される。
図1および図2の構成における通信処理の切替え処理に関して、図3を用いてメインCPU102の動作を説明する。ここでは、通信処理を切替える情報転送速度の閾値を、54Mbpsと仮定して説明する。S301で、メインCPU102は、メモリ3の0x7FFFFFFF番地に書かれている、現在の情報転送速度を確認する。そして情報転送速度が54Mbpsを超えているかどうかを確認する。
S301がYesの場合、S302へ進む。S302で、メインCPU102は、自身で通信処理を現在実行しているかどうかを確認する。実行していない(No)場合は、そのまま終了する。実行している(Yes)場合はS303へ進む。S303で、メインCPU102は、通信処理を通信専用CPU101へ切替えるための処理をおこなう。
S301がNoの場合、S304へ進む。S304で、メインCPU102は、通信専用CPU101が通信処理を実行中かを確認する。現在通信専用CPUで通信処理を実行中でない場合は、そのまま終了する。現在通信専用CPU101で通信処理を実行中の場合は、S305に進む。S305で、メインCPU102は、通信処理を自身で行うための切替え処理をおこなう。S306で、メインCPU102は、通信専用CPU101の電源をオフするように通信専用CPU用電源制御部109に指示する。
情報転送速度が小さい場合は、通信専用CPU101が通信処理を担当してもスループットの向上はそれほど望めないため、余計な電力を消費することになりかねない。また、メインCPU102が通信処理を行ったとしても、スループットにほとんど影響はないと考えられる。そこで、情報転送速度が所定の閾値よりも小さい場合には、メインCPU102が通信処理を担当し、通信専用CPU101への電力供給を停止することにより、スループットを維持しつつ電力消費を削減することができる。
S303において、メインCPU102から通信専用CPU101への通信処理の切替えは、次のように行われる。まずメインCPU102は、現在の通信処理を途絶えさせず継承させるために必要な通信処理の通信パラメータであるパケットシーケンス番号や動的暗号キー等の現在のパラメータ値を通信処理切替え時用データ保持領域(0x7FFF0000〜0x7FFF4000番地)に書込み格納する。通信専用CPU101は、この領域に書かれた値を参照することにより、通信処理を途絶えさせず継続させることが可能となる。
また、CPUの切替え後、通信処理は、通信専用CPU101が担当することになる。このため、システムとして適切に動作させるために、CPU101間通信用データ保持領域(0x7FFF4000〜0x7FFFFFFF番地)に、SSID (Service Set Identifier)や、IPアドレス等の現在の値を書き込む。
S305において、通信専用CPU101からメインCPU102への通信処理の切替えは次のように行われる。通信専用CPU101は、現在の通信処理を途絶えさせず継承させるために必要な通信処理の通信パラメータであるパケットシーケンス番号や動的暗号キーを、通信処理切替え時用データ保持領域(0x7FFF0000〜0x7FFF3FFF番地)に書込み格納する。メインCPU102は、この領域に書き込まれた値を参照することにより、通信処理を途絶えさせず継承させることが可能となる。
以上の処理により、情報転送速度が閾値を超える場合であれば、高速通信させるために通信専用CPU101が通信処理を担当し、情報転送速度が閾値以下であれば、メインCPU102が通信処理を担当するよう切替えられる。情報転送速度が大きい場合は通信専用CPU101が通信処理を行うので、メインCPU102による処理負荷が軽減される。一方、情報転送速度が小さい場合には、メインCPU102が通信処理を行い、通信専用CPU101への電力供給をオフするので、消費電力を抑制することができる。
転送速度検知部113は、実施形態1では独立して備えられているが、この検知部は、通信専用CPU101または、メインCPU102上のプログラムなどで実現しても良い。また、上記説明では、メインCPU102が通信処理を担当する際には通信専用CPU101への電力供給をオフしていたが、完全にオフにしなくてもよく、一部の回路への電力供給のみオフするようにしてもよい。すなわち、通信専用CPU用電源制御部109が通信専用CPU101への電力供給を制限すればよい。
このように、本実施形態によれば、情報転送速度に応じて通信処理の担当をメインCPU102と通信専用CPU101間で切替えることにより、スループットを維持しつつ消費電力を削減することができる。また、通信処理の担当を切替える際にはパケットシーケンス番号等の通信パラメータをメモリ3上の所定の領域に書き込むことで、通信処理を途絶えさせず継続させることが可能となる。なお、上記通信パラメータを格納する場所として、メモリ3の代わりに共有レジスタ103を使用しても構わない。
<実施形態2>
実施形態に係る通信装置の構成は、図1に示す構成と同じである。実施形態2では、通信装置は、電力供給状態、すなわちバッテリで動作するバッテリモードにあるか、あるいは外部電源で動作する通常電源モードにあるかによって、通信処理の担当の切替え条件である情報転送速度の閾値を変更する例を示す。図4は、この切替え処理のフローチャートを示す。
切替え条件の決定方法について、メインCPU102の動作を、図4に従って説明する。この例では、通信処理を切替える通信速度の閾値を、第1閾値の50Mbpsまたは第2閾値の100Mbpsであると仮定して説明する。S401で、最初に、メインCPU102は、電力制御のための電源監視部7からの情報に基づき、通信装置が通常電源モードで駆動中かあるいはバッテリモードで駆動中かを判断する。バッテリモードで駆動中であれば、ステップ402へ進む。バッテリ駆動中でなければ、ステップ403へ進む。
S402で、メインCPU102は、情報転送速度が100Mbps以上の場合に通信専用CPU101が通信処理を行い、100Mbpsを超えない場合はメインCPU102が通信処理を行うことに決定する。すなわち、通信処理を切替える情報転送速度の閾値を100Mbpsに決定する。
S403で、メインCPU102は、情報転送速度が50Mbpsの閾値以上の場合に通信専用CPU101が通信処理を行い、50Mbpsを超えない場合はメインCPU102が通信処理を行うことに決定する。すなわち、通信処理を切替える情報転送速度の閾値を50Mbpsに決定する。
そして、メインCPU102は、決定した閾値に基づいて、実施形態1で説明した図3の処理を行う。通信処理をメインCPU102と通信専用CPU101間で切替える動作は、実施形態1で説明した動作と同じであるため説明を省略する。
このように、実施形態2では、電源種別及び情報転送速度に応じて通信処理を担当するCPUが異なるが、その関係を図5に示す。図に示されるように、バッテリ駆動時は、情報伝送速度が第2閾値である100Mbpsを超えない場合には、通信処理をメインCPU102が行い、第2閾値以上の場合には、通信処理を通信専用CPU101が行うよう切替えられる。そして、電源接続時の通常電源モード時は、情報転送速度が第1閾値以上の場合には、通信処理を通信専用CPU101が行い、第1閾値を超えない場合には、メインCPU102が通信処理を行うよう切替えられる。
通信専用CPU101が使用されないときは、実施形態1と同様に、通信専用CPUの電源はオフされる。これにより、バッテリ駆動時は、できるだけ通信専用CPU101を使する必要がなくなるので、通信装置は、省電力動作が可能となる。なお、上記説明では電源種別に応じて情報転送速度の閾値を変更する例について説明したが、バッテリ残量も加味して情報伝送速度の閾値を変更するようにしてもよい。例えば電源接続時の情報転送速度の閾値を50Mbps、バッテリ駆動時でバッテリ残量が所定の閾値よりも大きい時は100Mbps、バッテリ残量が該閾値よりも小さい時は150Mbps、というようにしてもよい。
<実施形態3>
本実施形態では、情報転送速度以外の情報に基づいて、通信処理を担当するCPUを切替える例について説明する。本実施形態に係る通信装置の構成は、図1に示す構成と同じである。なお、本実施形態の通信装置はIEEE802.11eにも準拠し、QoS(Quality of Service)制御を行うことができるものとする。802.11eでは、通信データの種別に応じて送信優先度が異なっており、送信優先度は音声>ビデオ>ベストエフォート>バックグラウンドの順である。
また、通信装置は、通信モードとして、IEEE802.11規格の802.11b、802.11g、802.11n方式のいずれかにより通信するものとする。ここでは、通信データの種別の識別の結果に応じて、マルチCPU方式のCPU切替え処理が制御される例を示す。図6は、この切替え処理のフローチャートを示す。
通信処理の切替え処理について、メインCPU102の動作を、図6に従って説明する。S601で、メインCPU102は、現在の通信モードが11bまたは11gモード(第1通信モード)であるかを検知し判断する。現在の通信モードが11bまたは11gモードである場合、S602へ進む。11bまたは11gでない通信モード(第2通信モード)、すなわち11nの場合、S605へ進む。
S602で、メインCPU102は、現在の通信データ種別が『音声』であるかを判断する。『音声』である場合、S603へ進む。『音声』でない場合、すなわち、『ビデオ』、『ベストエフォート』、『バックグラウンド』のいずれかである場合はS604へ進む。S603で、メインCPU102は、現在、通信専用CPU101が使用されていない場合、通信専用CPU101に切替える処理を行う。S604で、メインCPU102は、現在、通信専用CPU101が使用されている場合、通信処理を自身に切替える処理を行う。
S605で、メインCPU102は、現在の通信データ種別が『バックグランド』であるかを判断する。『バックグランド』である場合、S606へ進む。『バックグランド』でない場合、つまり『音声』、『ビデオ』、『ベストエフォート』のいずれかである場合はS607へ進む。S606で、メインCPU102は、現在、通信専用CPU101が使用されている場合、通信処理を自身に切替える処理を行う。S607で、メインCPU102は、現在、通信専用CPU101が使用されていない場合、通信専用CPU101に切替える処理を行う。
従って、以上のフローチャートによる処理結果をまとめると、通信モードおよび通信データ種別に応じて通信処理を担当するCPUの関係は、図7に示すようになる。11bまたは11g(第1通信モード)により通信している場合には、通信データの種別が音声である場合のみ通信専用CPU101が通信処理を担当し、それ以外の種別の場合はメインCPU102が担当する。
11bまたは11gにより通信している際には、高速な無線通信ができないため、通信専用CPU101を使用したとしても、消費電力に対するスループットの向上があまり期待できない可能性がある。そこで、音声のように、転送遅延をできるだけ小さくする必要があるデータ種別のときだけ通信専用CPU101を使用することにより、余計な電力消費を抑えることができる。
一方、11nで通信している際は、高速な無線通信ができるため、データ種別が音声の時だけでなく、ビデオ、バックグランドのときも通信専用CPU101を使用する。ただし、データ種別がバックグランドのときには、通信を高速で処理する必要がないため、11nで通信していたとしてもメインCPU102が通信処理に使用される。通信専用CPU101が使用されないときは、実施形態1および2と同様に、通信専用CPU101の電源はオフされ、省電力動作が可能となることは言うまでもない。
なお、S602では、データ種別が音声の場合のみ通信専用CPU101を使用するものとしたが、ビデオの送信時もできるだけ転送遅延を抑えた方がよいため、通信専用CPU101を使用するようにしてもよい。また、S605では、データ種別がバックグラウンドの場合のみメインCPU102を使用するものとして説明したが、ベストエフォートの場合もメインCPU102を使用するようにしてもよい。すなわち、切替え条件となるデータ種別は適宜変更することが可能である。
以上の構成により、実施形態3では、通信データの種別に応じて、通信専用CPU101の使用を制御することで、省電力での動作が可能となるとともに、音声通信時のデータ転送の遅延を小さくできるという効果を生み出す。また、通信モードに応じて、通信処理の担当を切替えるデータ種別を変更することにより、スループットの維持と省電力化とを実現することができる。
なお、上記説明では通信モードに応じて、通信処理の担当を切替えるデータ種別を変更するものとしたが、情報転送速度に応じて変更するようにしてもよい。例えば、図6のS601において、通信モードを判定する代わりに、情報転送速度が所定の閾値以上か否かを判定するようにしてもよい。以上で述べた通信を担当するCPUの切替え処理は、メインCPUのみで実行されるものに限定されず、現在、通信処理を実行しているCPUが実行する形態でも良い。
また、切替えの条件は、以上で述べたものに限定されず、802.11nのチャネルボンディング技術及びMIMO(Multi-Input Multi Output)技術の使用の有無によって、通信を担当するCPUの切替え処理を実行しても良い。なお、チャネルボンディングの技術とは、無線LANの隣接する2つのチャンネルを束ねて通信する技術であり、通常は1チャンネル分の20MHz幅で通信するところを2チャンネル分の40MHzで通信することで、伝送速度を2倍強にする技術である。また、MIMOとは、送信データをあらかじめ複数の信号(ストリーム)に分割し,それらを複数のアンテナから同一チャンネルで同時送信する技術である。
更に、無線LAN通信部2による通信プロトコルよりも上位層の通信プロトコルであるRTP(Real-time Transport Protocol)の使用の有無によって、通信を担当するCPUの切替え処理を実行しても良い。また、FTP(File Transfer Protocol)、PTP(Picture Transfer Protocol)等の上位層の通信プロトコルを利用して、CPUの切替え処理を実行しても良い。すなわち、無線LAN通信部2による通信プロトコルよりも上位層における所定の通信プロトコルを使用しているか否かに従って、所定のCPUに切替えるようにしても良い。
また、上述した複数の条件を組み合わせてメインCPU102と通信専用CPU102間で通信処理を切替えるようにしても良い。
<その他の実施例>
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。

Claims (14)

  1. 情報処理装置であって、
    別の装置と通信するように構成された通信手段と、
    前記通信手段による通信処理を制御可能な通信処理手段と、
    前記通信処理手段を介さずに前記通信手段による通信処理を制御可能であるとともに、当該通信処理以外の処理を制御可能であるメイン処理手段と、
    前記通信手段による通信中に、前記通信手段による通信の転送状態と、通信されるデータの優先度との少なくとも一方に基づいて、前記メイン処理手段と前記通信処理手段との何れが前記通信手段による通信処理を制御すべきかを決定するように構成された決定手段と、
    前記通信手段による通信処理を前記メイン処理手段が制御すべきであると前記決定手段が決定した場合に、前記通信処理手段の電源をオフにするための電力制御手段とを備えことを特徴とする情報処理装置。
  2. 前記決定手段による決定に基づいて、前記メイン処理手段により制御される通信処理と、前記通信処理手段により制御される通信処理とを切り替えるように構成された切り替え手段をさらに備えることを特徴とする請求項1に記載の情報処理装置。
  3. 前記メイン処理手段と前記通信処理手段との両方によって書込み及び読出しが可能な記憶手段をさらに備え、
    前記通信処理を制御するように前記決定手段によって決定された手段は、前記決定手段による決定の後に、前記通信手段を制御可能にするための、前記記憶手段に格納された通信パラメータを読み出すように構成されることを特徴とする請求項1又は2に記載の情報処理装置。
  4. 前記通信パラメータはパケットシーケンス番号と暗号キーとの少なくとも一方を含むことを特徴とする請求項3に記載の情報処理装置。
  5. 前記転送状態として、前記通信手段による通信の転送レートを検出するように構成された検出手段をさらに備えることを特徴とする請求項1乃至4の何れか1項に記載の情報処理装置。
  6. 前記決定手段は、前記通信手段による通信の転送レートが閾値よりも低い場合に、前記メイン処理手段が通信処理を制御すべきであると決定することを特徴とする請求項1乃至5の何れか1項に記載の情報処理装置。
  7. 前記情報処理装置に電力を供給する電源を判定するように構成された電源判定手段をさらに備え、
    前記切り替え手段は、前記電源判定手段によって判定された電源に従って前記閾値を変更するように構成されることを特徴とする請求項に記載の情報処理装置。
  8. 前記通信手段によって通信されるデータの種別を識別するように構成された識別手段をさらに備えることを特徴とする請求項1乃至7の何れか1項に記載の情報処理装置。
  9. 前記決定手段は、前記通信手段がチャネルボンディング技術を用いて通信しているか基づいて、通信処理を制御する手段を決定することを特徴とする請求項1乃至4の何れか1項に記載の情報処理装置。
  10. 前記決定手段は、前記通信手段がMIMO技術を用いて通信しているか基づいて、通信処理を制御する手段を決定することを特徴とする請求項1乃至4の何れか1項に記載の情報処理装置。
  11. 前記決定手段は、前記通信手段による通信に用いられる通信プロトコルの上位層の通信プロトコルが用いられるかに基づいて、前記通信処理を制御する手段を決定することを特徴とする請求項1乃至4の何れか1項に記載の情報処理装置。
  12. 別の装置と通信するように構成された通信手段と、前記通信手段による通信処理を制御可能な通信処理手段と、前記通信処理手段を介さずに前記通信手段による通信処理を制御可能であるとともに、当該通信処理以外の処理を制御可能であるメイン処理手段とを備える情報処理装置の制御方法であって、
    前記通信手段による通信中に、前記通信手段による通信の転送状態と、通信されるデータの優先度との少なくとも一方に基づいて、前記メイン処理手段と前記通信処理手段との何れが前記通信処理による通信処理を制御すべきかを決定する工程と、
    前記通信手段による通信処理を前記メイン処理手段が制御すべきであると決定された場合に、前記通信処理手段の電源をオフにする工程とを有することを特徴とする制御方法。
  13. コンピュータを、請求項1乃至11の何れか1項に記載の情報処理装置の各手段として機能させるためのプログラム。
  14. 別の装置と通信するように構成された通信手段と、前記通信手段による通信処理を制御可能な通信処理手段と、前記通信処理手段を介さずに前記通信手段による通信処理を制御可能であるとともに、当該通信処理以外の処理を制御可能であるメイン処理手段とを備える情報処理装置に、請求項12に記載された制御方法の各工程を実行させるためのプログラム。
JP2010019464A 2010-01-29 2010-01-29 情報処理装置、その制御方法及びプログラム Active JP5495822B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010019464A JP5495822B2 (ja) 2010-01-29 2010-01-29 情報処理装置、その制御方法及びプログラム
US13/009,568 US20110191568A1 (en) 2010-01-29 2011-01-19 Information processing apparatus and method of controlling the same
EP20110152096 EP2354891B1 (en) 2010-01-29 2011-01-25 Information processing apparatus and method of controlling the same
CN201110029214.8A CN102141834B (zh) 2010-01-29 2011-01-26 信息处理装置及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010019464A JP5495822B2 (ja) 2010-01-29 2010-01-29 情報処理装置、その制御方法及びプログラム

Publications (3)

Publication Number Publication Date
JP2011160140A JP2011160140A (ja) 2011-08-18
JP2011160140A5 JP2011160140A5 (ja) 2013-02-21
JP5495822B2 true JP5495822B2 (ja) 2014-05-21

Family

ID=43881113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010019464A Active JP5495822B2 (ja) 2010-01-29 2010-01-29 情報処理装置、その制御方法及びプログラム

Country Status (4)

Country Link
US (1) US20110191568A1 (ja)
EP (1) EP2354891B1 (ja)
JP (1) JP5495822B2 (ja)
CN (1) CN102141834B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5869759B2 (ja) 2010-11-04 2016-02-24 キヤノン株式会社 無線電力伝送システム、無線電力伝送システムの制御方法、無線送電装置、無線送電装置の制御方法、およびプログラム
JP5794686B2 (ja) 2011-08-10 2015-10-14 キヤノン株式会社 撮像装置及びその駆動方法
CN103049072B (zh) * 2011-10-17 2016-05-11 珠海格力电器股份有限公司 电器主板及其机型选择口控制电路和方法
JP5911299B2 (ja) 2011-12-27 2016-04-27 キヤノン株式会社 情報処理装置、情報処理装置の制御方法およびプログラム
WO2014017454A1 (ja) * 2012-07-21 2014-01-30 株式会社ゼットエムピー 車載情報通信装置及び車載情報利用ネットワークシステム
JP5870891B2 (ja) * 2012-10-11 2016-03-01 ソニー株式会社 情報処理装置、無線通信装置、通信システムおよび情報処理方法
CN104866475A (zh) * 2014-02-20 2015-08-26 联想(北京)有限公司 一种数据处理方法及电子设备
JP6316033B2 (ja) * 2014-03-14 2018-04-25 キヤノン株式会社 情報処理装置及びその制御方法、記憶媒体
US9699732B2 (en) * 2014-04-29 2017-07-04 Samsung Electronics Co., Ltd. Apparatus and method for controlling communication module
KR102186552B1 (ko) * 2014-04-29 2020-12-04 삼성전자주식회사 통신 모듈 제어를 위한 장치 및 방법
JP6378591B2 (ja) 2014-09-16 2018-08-22 キヤノン株式会社 記録媒体の種類を判別する判別装置および画像形成装置
JP2016081114A (ja) * 2014-10-10 2016-05-16 セイコーエプソン株式会社 電子機器、制御方法、及び、プログラム
GB2537423B (en) * 2015-04-17 2019-04-10 Suunto Oy Embedded dual-processing core computing device
US9622182B2 (en) 2015-04-17 2017-04-11 Suunto Oy Embedded computing device
JP6418107B2 (ja) * 2015-08-31 2018-11-07 京セラドキュメントソリューションズ株式会社 情報処理装置及びプログラム
US11768939B2 (en) * 2021-03-25 2023-09-26 International Business Machines Corporation Authentication in an update mode of a mobile device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0389001B1 (en) 1983-04-25 1997-06-04 Cray Research, Inc. Computer vector multiprocessing control
US4661900A (en) * 1983-04-25 1987-04-28 Cray Research, Inc. Flexible chaining in vector processor with selective use of vector registers as operand and result registers
US4636942A (en) * 1983-04-25 1987-01-13 Cray Research, Inc. Computer vector multiprocessing control
US4901230A (en) * 1983-04-25 1990-02-13 Cray Research, Inc. Computer vector multiprocessing control with multiple access memory and priority conflict resolution method
JPH0626392B2 (ja) * 1987-02-19 1994-04-06 三菱電機株式会社 デ−タ通信端末装置
US5032975A (en) * 1987-08-07 1991-07-16 Canon Kabushiki Kaisha Controller for automatic assembling apparatus
JP3115297B2 (ja) * 1989-10-09 2000-12-04 キヤノン株式会社 自動装置の制御装置
US6078663A (en) * 1995-06-30 2000-06-20 Canon Kabushiki Kaisha Communication apparatus and a communication system
JPH09138716A (ja) * 1995-11-14 1997-05-27 Toshiba Corp 電子計算機
JP3328832B2 (ja) 1999-03-12 2002-09-30 カシオ計算機株式会社 データ処理装置
JP2000349854A (ja) 1999-06-02 2000-12-15 Canon Inc ネットワーク・インタフェース装置、動作制御方法、及び記憶媒体
JP4532712B2 (ja) * 2000-09-29 2010-08-25 キヤノン株式会社 電子機器
JP2002268778A (ja) * 2001-03-14 2002-09-20 Toshiba Corp 情報処理装置
JP3826039B2 (ja) * 2002-01-22 2006-09-27 キヤノン株式会社 信号処理装置
JP4109902B2 (ja) * 2002-05-27 2008-07-02 キヤノン株式会社 表示装置
US7111180B2 (en) * 2003-08-29 2006-09-19 Dell Products L.P. Information handling system interrupting current to external module if current exceeds different current limits when handling system receives current from battery and alternating current source
US20050132239A1 (en) * 2003-12-16 2005-06-16 Athas William C. Almost-symmetric multiprocessor that supports high-performance and energy-efficient execution
KR100608006B1 (ko) * 2004-08-31 2006-08-02 삼성전자주식회사 무선랜상에서 데이터를 전송하는 방법, 액세스 포인트장치 및 스테이션 장치
JP4865454B2 (ja) * 2005-10-17 2012-02-01 キヤノン株式会社 設定方法及び通信装置
US8806228B2 (en) * 2006-07-13 2014-08-12 International Business Machines Corporation Systems and methods for asymmetrical performance multi-processors
US9015501B2 (en) * 2006-07-13 2015-04-21 International Business Machines Corporation Structure for asymmetrical performance multi-processors
JP5077233B2 (ja) * 2006-08-11 2012-11-21 日本電気株式会社 無線通信端末、そのプロセッサ及び無線通信端末のパワーマネジメント方法
US8316123B2 (en) * 2007-02-19 2012-11-20 Toshiba Global Commerce Solutions Holdings Corporation Managing boot images in a retail store environment
JP5184824B2 (ja) * 2007-06-15 2013-04-17 キヤノン株式会社 演算処理装置及び方法
US8527709B2 (en) * 2007-07-20 2013-09-03 Intel Corporation Technique for preserving cached information during a low power mode
US8284205B2 (en) * 2007-10-24 2012-10-09 Apple Inc. Methods and apparatuses for load balancing between multiple processing units
US8549742B2 (en) * 2007-12-19 2013-10-08 Canon Kabushiki Kaisha High-voltage power supply device and image forming apparatus having same
US8020168B2 (en) * 2008-05-09 2011-09-13 International Business Machines Corporation Dynamic virtual software pipelining on a network on chip

Also Published As

Publication number Publication date
US20110191568A1 (en) 2011-08-04
CN102141834B (zh) 2014-05-28
EP2354891B1 (en) 2013-09-11
JP2011160140A (ja) 2011-08-18
CN102141834A (zh) 2011-08-03
EP2354891A1 (en) 2011-08-10

Similar Documents

Publication Publication Date Title
JP5495822B2 (ja) 情報処理装置、その制御方法及びプログラム
US9825887B2 (en) Automatic buffer sizing for optimal network-on-chip design
US10324509B2 (en) Automatic generation of power management sequence in a SoC or NoC
JP5138100B2 (ja) 複数の通信インターフェイスを有する情報処理装置、該情報処理装置の制御方法
US8078892B2 (en) Information-processing apparatus, packet processing method, and computer program product for communicating with an external network device and switching between a normal power mode and a power saving mode
US20130294458A1 (en) Router, method for controlling the router, and computer program
CN106789751B (zh) 基于资源可用性的网络路由
KR100867640B1 (ko) 다중 접근 경로를 가지는 이미지 프로세싱 메모리를포함하는 시스템 온 칩
US20100142500A1 (en) Coexistence interface for multiple radio modules using a reduced number of connections
JP5645609B2 (ja) 通信装置、通信装置の制御方法、およびプログラム
WO2021079638A1 (ja) 管理装置、車載システム、車両、通信管理方法および通信管理プログラム
US20110310859A1 (en) Basic service set scheduling based on media access controller states
JP2012530477A (ja) 動的なインターネットワークロードバランシング
CN117880201A (zh) 一种基于数据处理器的网络负载均衡方法、系统及装置
JP2007074607A (ja) クロック制御を用いた低消費電力化データ処理回路
US20150081901A1 (en) Power state synchronization
JP6642990B2 (ja) 通信装置、制御方法、および、プログラム
JP2008258667A (ja) 無線リンク選択制御装置、無線装置及び無線リンク選択方法
US9565327B2 (en) Information processing device that responds to packet received from network and method of responding to packet
US20100238926A1 (en) Network interface control apparatus and control method
JP2013214827A (ja) データ伝送装置、データ伝送システム及びデータ伝送方法
JP4454485B2 (ja) ルータ装置及びそれに用いる入力パケット制御方法並びにそのプログラム
JP5619112B2 (ja) 通信装置、通信装置の制御方法、および、プログラム
JP2010161705A (ja) サーバー装置における省電力方法、省電力制御プログラム及びサーバー装置
JPH11175270A (ja) 印刷システム、印刷方法及びプリンタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140304

R151 Written notification of patent or utility model registration

Ref document number: 5495822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151