JP2000349854A - ネットワーク・インタフェース装置、動作制御方法、及び記憶媒体 - Google Patents
ネットワーク・インタフェース装置、動作制御方法、及び記憶媒体Info
- Publication number
- JP2000349854A JP2000349854A JP11154832A JP15483299A JP2000349854A JP 2000349854 A JP2000349854 A JP 2000349854A JP 11154832 A JP11154832 A JP 11154832A JP 15483299 A JP15483299 A JP 15483299A JP 2000349854 A JP2000349854 A JP 2000349854A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- transfer rate
- clock signal
- network
- clock signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 異なるデータ転送レートに対応できるネット
ワーク・インタフェース装置において、無駄な電力消費
が避けられ、ＣＰＵチップの温度上昇も回避できるよう
にする。 【解決手段】 オートネゴシエーション部９−ａが、接
続されているネットワーク（ＬＡＮ）のデータ転送レー
トを検出する。クロック周波数制御部１は、互いに異な
る周波数の複数のクロック信号を発生するとともに、オ
ートネゴシエーション部９−ａによって検出されたデー
タ転送レートに基づき、前記複数のクロック信号のうち
から１つを選択して、ＣＰＵ５へ出力する。ＣＰＵ５
は、得られたクロック信号に基づき、ネットワークのデ
ータ転送レートに応じたインタフェース機能処理を行
う。
ワーク・インタフェース装置において、無駄な電力消費
が避けられ、ＣＰＵチップの温度上昇も回避できるよう
にする。 【解決手段】 オートネゴシエーション部９−ａが、接
続されているネットワーク（ＬＡＮ）のデータ転送レー
トを検出する。クロック周波数制御部１は、互いに異な
る周波数の複数のクロック信号を発生するとともに、オ
ートネゴシエーション部９−ａによって検出されたデー
タ転送レートに基づき、前記複数のクロック信号のうち
から１つを選択して、ＣＰＵ５へ出力する。ＣＰＵ５
は、得られたクロック信号に基づき、ネットワークのデ
ータ転送レートに応じたインタフェース機能処理を行
う。
Description
【０００１】
【発明の属する技術分野】本発明は、ネットワーク・イ
ンタフェース装置、動作制御方法、及び記憶媒体に関
し、特に、互いに異なるデータ転送レートを有する複数
のネットワークのいずれか１つと情報処理装置とを接続
するネットワーク・インタフェース装置、当該ネットワ
ーク・インタフェース装置に適用される動作制御方法、
及び当該動作制御方法を実行するプログラムを記憶した
記憶媒体に関する。
ンタフェース装置、動作制御方法、及び記憶媒体に関
し、特に、互いに異なるデータ転送レートを有する複数
のネットワークのいずれか１つと情報処理装置とを接続
するネットワーク・インタフェース装置、当該ネットワ
ーク・インタフェース装置に適用される動作制御方法、
及び当該動作制御方法を実行するプログラムを記憶した
記憶媒体に関する。
【０００２】なお、上記情報処理装置として、例えばプ
リンタ、複写機、ＦＡＸ、スキャナ等のＯＡ機器が対象
となる。
リンタ、複写機、ＦＡＸ、スキャナ等のＯＡ機器が対象
となる。
【０００３】
【従来の技術】昨今、ＬＡＮ等のネットワークの普及に
はめざましいものがあり、こうしたネットワークに接続
されたパーソナル・コンピュータ、ワークステーション
等の複数のクライアント装置間において、データ共有の
みならず、プリンタ、スキャナの入出力機器の共有等が
行われている。また、この傾向は複写機、ＦＡＸ等の事
務機にも及び、それらのデジタル化に伴って、プリン
タ、スキャナとしての入出力機能がネットワークを通し
て活用されるようになっている。
はめざましいものがあり、こうしたネットワークに接続
されたパーソナル・コンピュータ、ワークステーション
等の複数のクライアント装置間において、データ共有の
みならず、プリンタ、スキャナの入出力機器の共有等が
行われている。また、この傾向は複写機、ＦＡＸ等の事
務機にも及び、それらのデジタル化に伴って、プリン
タ、スキャナとしての入出力機能がネットワークを通し
て活用されるようになっている。
【０００４】こうした状況に伴い、プリンタ、複写機、
ＦＡＸ、スキャナ等のＯＡ機器にＬＡＮ等のネットワー
ク・インタフェース機能を付与するネットワーク・イン
タフェース装置が、各社より販売されている。
ＦＡＸ、スキャナ等のＯＡ機器にＬＡＮ等のネットワー
ク・インタフェース機能を付与するネットワーク・イン
タフェース装置が、各社より販売されている。
【０００５】これらの中で、ＯＡ機器本体に拡張インタ
フェースが備えられ、そのインタフェースで接続される
ネットワーク・インタフェース装置が存在する。
フェースが備えられ、そのインタフェースで接続される
ネットワーク・インタフェース装置が存在する。
【０００６】また昨今、ネットワークにおいてデータ転
送レートがより高いものが規格化され、或いは、されつ
つある。
送レートがより高いものが規格化され、或いは、されつ
つある。
【０００７】そして、データ転送レートの異なる複数の
ネットワークに、１種類のネットワーク・インタフェー
ス装置によって自動的に対応するものが市場に出回って
いる。
ネットワークに、１種類のネットワーク・インタフェー
ス装置によって自動的に対応するものが市場に出回って
いる。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
たデータ転送レートの異なる複数のネットワークに自動
的に対応するネットワーク・インタフェース装置では、
以下に述べるような無駄な電力消費や発熱の問題があっ
た。
たデータ転送レートの異なる複数のネットワークに自動
的に対応するネットワーク・インタフェース装置では、
以下に述べるような無駄な電力消費や発熱の問題があっ
た。
【０００９】すなわち、異なる複数のデータ転送レート
に対応できるネットワーク・インタフェース装置では、
高速な方のデータ転送レートにあわせてＣＰＵの処理速
度が設定される必要があり、そのため、高速処理が可能
なＣＰＵが使用される。このＣＰＵが高速処理を行うた
めに高速クロックがＣＰＵに供給されるが、その高速ク
ロックに合わせてＣＰＵが動作することによって、低速
クロックで動作するＣＰＵに比べ、電力消費が大きくな
り、それゆえにＣＰＵチップの昇温も相当なものとな
る。
に対応できるネットワーク・インタフェース装置では、
高速な方のデータ転送レートにあわせてＣＰＵの処理速
度が設定される必要があり、そのため、高速処理が可能
なＣＰＵが使用される。このＣＰＵが高速処理を行うた
めに高速クロックがＣＰＵに供給されるが、その高速ク
ロックに合わせてＣＰＵが動作することによって、低速
クロックで動作するＣＰＵに比べ、電力消費が大きくな
り、それゆえにＣＰＵチップの昇温も相当なものとな
る。
【００１０】ところで、上記ネットワーク・インタフェ
ース装置が、低速な方のデータ転送レートのネットワー
クに接続されている場合、必ずしも、上記高速クロック
で動作する必要はなく、もし低速クロックで動作するこ
とができれば無駄な電力消費が避けられ、ＣＰＵチップ
の温度上昇も回避できる可能性があった。
ース装置が、低速な方のデータ転送レートのネットワー
クに接続されている場合、必ずしも、上記高速クロック
で動作する必要はなく、もし低速クロックで動作するこ
とができれば無駄な電力消費が避けられ、ＣＰＵチップ
の温度上昇も回避できる可能性があった。
【００１１】本発明はこのような問題点に鑑みてなされ
たものであって、異なるデータ転送レートに対応できる
ネットワーク・インタフェース装置において、無駄な電
力消費が避けられ、ＣＰＵチップの温度上昇も回避でき
るネットワーク・インタフェース装置、動作制御方法、
及び記憶媒体を提供することを目的とする。
たものであって、異なるデータ転送レートに対応できる
ネットワーク・インタフェース装置において、無駄な電
力消費が避けられ、ＣＰＵチップの温度上昇も回避でき
るネットワーク・インタフェース装置、動作制御方法、
及び記憶媒体を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明によれば、互いに異なるデータ
転送レートを有する複数のネットワークのいずれか１つ
と情報処理装置とを接続するネットワーク・インタフェ
ース装置において、接続されているネットワークのデー
タ転送レートを検出するデータ転送レート検出手段と、
互いに異なる周波数の複数のクロック信号を発生すると
ともに、前記データ転送レート検出手段によって検出さ
れたデータ転送レートに基づき、前記複数のクロック信
号のうちから１つを選択して出力するクロック信号発生
手段と、前記クロック信号発生手段から出力されたクロ
ック信号に基づき、前記ネットワークのデータ転送レー
トに応じたインタフェース機能処理を行う制御処理手段
とを有することを特徴とする。
に、請求項１記載の発明によれば、互いに異なるデータ
転送レートを有する複数のネットワークのいずれか１つ
と情報処理装置とを接続するネットワーク・インタフェ
ース装置において、接続されているネットワークのデー
タ転送レートを検出するデータ転送レート検出手段と、
互いに異なる周波数の複数のクロック信号を発生すると
ともに、前記データ転送レート検出手段によって検出さ
れたデータ転送レートに基づき、前記複数のクロック信
号のうちから１つを選択して出力するクロック信号発生
手段と、前記クロック信号発生手段から出力されたクロ
ック信号に基づき、前記ネットワークのデータ転送レー
トに応じたインタフェース機能処理を行う制御処理手段
とを有することを特徴とする。
【００１３】また、請求項６記載の発明によれば、互い
に異なる周波数の複数のクロック信号を発生するクロッ
ク信号発生手段と、インタフェース機能処理を行う制御
処理手段とを備え、互いに異なるデータ転送レートを有
する複数のネットワークのいずれか１つと情報処理装置
とを接続するネットワーク・インタフェース装置に適用
される動作制御方法において、接続されているネットワ
ークのデータ転送レートを検出するデータ転送レート検
出ステップと、前記データ転送レート検出ステップによ
って検出されたデータ転送レートに基づき、前記クロッ
ク信号発生手段で発生された複数のクロック信号のうち
から１つを選択して前記制御処理手段に出力し、該制御
処理手段に前記ネットワークのデータ転送レートに応じ
たインタフェース機能処理を行わせる制御ステップとを
有することを特徴とする。
に異なる周波数の複数のクロック信号を発生するクロッ
ク信号発生手段と、インタフェース機能処理を行う制御
処理手段とを備え、互いに異なるデータ転送レートを有
する複数のネットワークのいずれか１つと情報処理装置
とを接続するネットワーク・インタフェース装置に適用
される動作制御方法において、接続されているネットワ
ークのデータ転送レートを検出するデータ転送レート検
出ステップと、前記データ転送レート検出ステップによ
って検出されたデータ転送レートに基づき、前記クロッ
ク信号発生手段で発生された複数のクロック信号のうち
から１つを選択して前記制御処理手段に出力し、該制御
処理手段に前記ネットワークのデータ転送レートに応じ
たインタフェース機能処理を行わせる制御ステップとを
有することを特徴とする。
【００１４】さらに、請求項８記載の発明によれば、互
いに異なる周波数の複数のクロック信号を発生するクロ
ック信号発生手段と、インタフェース機能処理を行う制
御処理手段とを備え、互いに異なるデータ転送レートを
有する複数のネットワークのいずれか１つと情報処理装
置とを接続するネットワーク・インタフェース装置に適
用される動作制御方法をプログラムとして記憶した、コ
ンピュータにより読み出し可能な記憶媒体において、前
記動作制御方法が、接続されているネットワークのデー
タ転送レートを検出するデータ転送レート検出ステップ
と、前記データ転送レート検出ステップによって検出さ
れたデータ転送レートに基づき、前記クロック信号発生
手段で発生された複数のクロック信号のうちから１つを
選択して前記制御処理手段に出力し、該制御処理手段に
前記ネットワークのデータ転送レートに応じたインタフ
ェース機能処理を行わせる制御ステップとを有すること
を特徴とする。
いに異なる周波数の複数のクロック信号を発生するクロ
ック信号発生手段と、インタフェース機能処理を行う制
御処理手段とを備え、互いに異なるデータ転送レートを
有する複数のネットワークのいずれか１つと情報処理装
置とを接続するネットワーク・インタフェース装置に適
用される動作制御方法をプログラムとして記憶した、コ
ンピュータにより読み出し可能な記憶媒体において、前
記動作制御方法が、接続されているネットワークのデー
タ転送レートを検出するデータ転送レート検出ステップ
と、前記データ転送レート検出ステップによって検出さ
れたデータ転送レートに基づき、前記クロック信号発生
手段で発生された複数のクロック信号のうちから１つを
選択して前記制御処理手段に出力し、該制御処理手段に
前記ネットワークのデータ転送レートに応じたインタフ
ェース機能処理を行わせる制御ステップとを有すること
を特徴とする。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。
面を参照して説明する。
【００１６】本発明の実施形態として、プリンタにプリ
ントデータを供給するプリントサーバを例にとり、該プ
リントサーバのプリントサーバボードを説明する。プリ
ントサーバボードは、統一された拡張インタフェースス
ロットを備えたプリンタに装着され、ＬＡＮインタフェ
ースを備え、前記プリンタにＬＡＮプリント機能を付与
する。本ボードは、１００Ｍｂｐｓのデータ転送レート
を有するＦａｓｔＥｔｈｅｒｎｅｔと、１０Ｍｂｐｓの
データ転送レートを有するＥｈｅｒｎｅｔとの両方のＬ
ＡＮに対応し、データ転送レートを自動的に判定し、リ
ンクするものである。
ントデータを供給するプリントサーバを例にとり、該プ
リントサーバのプリントサーバボードを説明する。プリ
ントサーバボードは、統一された拡張インタフェースス
ロットを備えたプリンタに装着され、ＬＡＮインタフェ
ースを備え、前記プリンタにＬＡＮプリント機能を付与
する。本ボードは、１００Ｍｂｐｓのデータ転送レート
を有するＦａｓｔＥｔｈｅｒｎｅｔと、１０Ｍｂｐｓの
データ転送レートを有するＥｈｅｒｎｅｔとの両方のＬ
ＡＮに対応し、データ転送レートを自動的に判定し、リ
ンクするものである。
【００１７】図１は、上記プリントサーバボードの構成
を示すブロック図である。
を示すブロック図である。
【００１８】図中１はクロック周波数制御部であり、Ｌ
ＡＮのデータ転送レートに応じて、それに適した周波数
のクロックを後述するＣＰＵ５へ供給する。２はクロッ
ク周波数制御部１へ固定周波数のクロックを供給する発
振器、３はプリンタとの拡張インタフェースを制御する
拡張インタフェース制御部、４は拡張インタフェースコ
ネクタであり、プリンタの拡張インタフェーススロット
が装着される部分である。５は本プリントサーバボード
全体の制御を行うＣＰＵであり、クロック周波数制御部
１から入力されるクロックの周波数をＣＰＵ内部で４倍
にして動作する。６は本プリントサーバボードで使用さ
れるブートプログラムおよび制御プログラムを格納した
ＲＯＭ、７はＲＯＭ６から読み出された制御プログラム
が展開され、またデータ領域として使用されるＤＲＡＭ
である。本実施形態では、ＲＯＭ６上で本ボードがブー
トされ、ＲＯＭ６からＤＲＡＭ７に制御プログラムが転
送、展開され、より高速なＤＲＡＭ７上で制御プログラ
ムの実行が行われる。
ＡＮのデータ転送レートに応じて、それに適した周波数
のクロックを後述するＣＰＵ５へ供給する。２はクロッ
ク周波数制御部１へ固定周波数のクロックを供給する発
振器、３はプリンタとの拡張インタフェースを制御する
拡張インタフェース制御部、４は拡張インタフェースコ
ネクタであり、プリンタの拡張インタフェーススロット
が装着される部分である。５は本プリントサーバボード
全体の制御を行うＣＰＵであり、クロック周波数制御部
１から入力されるクロックの周波数をＣＰＵ内部で４倍
にして動作する。６は本プリントサーバボードで使用さ
れるブートプログラムおよび制御プログラムを格納した
ＲＯＭ、７はＲＯＭ６から読み出された制御プログラム
が展開され、またデータ領域として使用されるＤＲＡＭ
である。本実施形態では、ＲＯＭ６上で本ボードがブー
トされ、ＲＯＭ６からＤＲＡＭ７に制御プログラムが転
送、展開され、より高速なＤＲＡＭ７上で制御プログラ
ムの実行が行われる。
【００１９】８はＬＡＮの制御を行うＬＡＮコントロー
ラであり、本実施形態では１００ＭｂｐｓのＦａｓｔＥ
ｔｈｅｒｎｅｔおよび１０ＭｂｐｓのＥｈｅｒｎｅｔの
メディアアクセスコントロール（ＭＡＣ）を行う。デー
タ転送速度を１００Ｍｂｐｓにするか、１０Ｍｂｐｓに
するかは、後述のオートネゴシエーション部９−ａから
の信号によって制御される。また本ＬＡＮコントローラ
８は、ＣＰＵ５にバス制御権を要求し、ＣＰＵ５からの
許可によって、バスマスタとなって、ＬＡＮからの受信
データをＤＲＡＭ７にシステムバス１３を通して転送す
る。９はＬＡＮ通信の物理レイヤを担当するトランシー
バであり、一般にＰＨＹと呼ばれている。９−ａは、Ｐ
ＨＹ９に内蔵されるオートネゴシエーション部であり、
接続されているＬＡＮが、１００Ｍｂｐｓのデータ転送
レートを有するＦａｓｔＥｔｈｅｒｎｅｔであるか、１
０Ｍｂｐｓのデータ転送レートを有するＥｈｅｒｎｅｔ
であるかを自動的に判定し、リンクを張る。１０は絶縁
用トランスフォーマと耐コモン・モード・ノイズ用トラ
ンスフォーマとで構成されるフィルタ、１１はＬＡＮ通
信用のコネクタであるＲＪ４５コネクタ、１２はＬＡＮ
に接続されるツイスト・ペア・ケーブルであり、ＬＡＮ
のＦａｓｔＥｔｈｅｒｎｅｔの１００Ｂａｓｅ−ＴＸ
と、Ｅｔｈｅｒｎｅｔの１０Ｂａｓｅ−Ｔとに兼用のツ
イスト・ペア・ケーブルである。１３はシステムバスで
ある。
ラであり、本実施形態では１００ＭｂｐｓのＦａｓｔＥ
ｔｈｅｒｎｅｔおよび１０ＭｂｐｓのＥｈｅｒｎｅｔの
メディアアクセスコントロール（ＭＡＣ）を行う。デー
タ転送速度を１００Ｍｂｐｓにするか、１０Ｍｂｐｓに
するかは、後述のオートネゴシエーション部９−ａから
の信号によって制御される。また本ＬＡＮコントローラ
８は、ＣＰＵ５にバス制御権を要求し、ＣＰＵ５からの
許可によって、バスマスタとなって、ＬＡＮからの受信
データをＤＲＡＭ７にシステムバス１３を通して転送す
る。９はＬＡＮ通信の物理レイヤを担当するトランシー
バであり、一般にＰＨＹと呼ばれている。９−ａは、Ｐ
ＨＹ９に内蔵されるオートネゴシエーション部であり、
接続されているＬＡＮが、１００Ｍｂｐｓのデータ転送
レートを有するＦａｓｔＥｔｈｅｒｎｅｔであるか、１
０Ｍｂｐｓのデータ転送レートを有するＥｈｅｒｎｅｔ
であるかを自動的に判定し、リンクを張る。１０は絶縁
用トランスフォーマと耐コモン・モード・ノイズ用トラ
ンスフォーマとで構成されるフィルタ、１１はＬＡＮ通
信用のコネクタであるＲＪ４５コネクタ、１２はＬＡＮ
に接続されるツイスト・ペア・ケーブルであり、ＬＡＮ
のＦａｓｔＥｔｈｅｒｎｅｔの１００Ｂａｓｅ−ＴＸ
と、Ｅｔｈｅｒｎｅｔの１０Ｂａｓｅ−Ｔとに兼用のツ
イスト・ペア・ケーブルである。１３はシステムバスで
ある。
【００２０】次に、ＬＡＮからの受信データをプリンタ
本体におくるプリントサーバボードにおけるパスを簡単
に説明する。
本体におくるプリントサーバボードにおけるパスを簡単
に説明する。
【００２１】ＬＡＮからのデータを受信したＬＡＮコン
トローラ８は、自分宛てのデータパケットの中から、必
要な部分であるソース・アドレス、ディスティネーショ
ン・アドレス、パケット長、ＬＬＣ（リンク・レイヤ・
コントロール）データを取り出し、自分がバス・マスタ
となって、ＤＲＡＭ７にデータを格納する。ＣＰＵ５は
ＤＲＡＭ７上で、ＬＡＮコントローラ８から送られてき
たデータのパケット処理を行う。拡張インタフェース制
御部３は、パケット処理されたデータを受け取り、拡張
インタフェースコネクタ４を通して、プリンタ本体にプ
リントデータを送る。以上説明したパスは、従来のプリ
ント・サーバでの基本的なパスである。
トローラ８は、自分宛てのデータパケットの中から、必
要な部分であるソース・アドレス、ディスティネーショ
ン・アドレス、パケット長、ＬＬＣ（リンク・レイヤ・
コントロール）データを取り出し、自分がバス・マスタ
となって、ＤＲＡＭ７にデータを格納する。ＣＰＵ５は
ＤＲＡＭ７上で、ＬＡＮコントローラ８から送られてき
たデータのパケット処理を行う。拡張インタフェース制
御部３は、パケット処理されたデータを受け取り、拡張
インタフェースコネクタ４を通して、プリンタ本体にプ
リントデータを送る。以上説明したパスは、従来のプリ
ント・サーバでの基本的なパスである。
【００２２】次に、プリントサーバボードの動作を説明
する。
する。
【００２３】図２は、本実施形態において設定されるク
ロック周波数を示す図である。
ロック周波数を示す図である。
【００２４】本実施形態では、２種類のクロック周波数
が設定可能である。つまりＣＰＵ周波数として最高の５
０ＭＨｚ、及びこの最高周波数の１／２の２５ＭＨｚで
あり、ＣＰＵ５はこれらのＣＰＵ周波数のうちのいずれ
かの動作周波数で動作する。この２種類のクロック周波
数の基になるクロックをクロック周波数制御部１が発生
する。クロック周波数制御部１はシステム・バス１３に
接続され、ＣＰＵ５の設定によって、周波数１２．５Ｍ
Ｈｚまたは６．２５ＭＨｚのクロックを出力し、ＣＰＵ
５に供給している。ＣＰＵ５は、クロック周波数制御部
１から送られるクロックの周波数を内部で４倍にし、そ
の周波数で動作する。
が設定可能である。つまりＣＰＵ周波数として最高の５
０ＭＨｚ、及びこの最高周波数の１／２の２５ＭＨｚで
あり、ＣＰＵ５はこれらのＣＰＵ周波数のうちのいずれ
かの動作周波数で動作する。この２種類のクロック周波
数の基になるクロックをクロック周波数制御部１が発生
する。クロック周波数制御部１はシステム・バス１３に
接続され、ＣＰＵ５の設定によって、周波数１２．５Ｍ
Ｈｚまたは６．２５ＭＨｚのクロックを出力し、ＣＰＵ
５に供給している。ＣＰＵ５は、クロック周波数制御部
１から送られるクロックの周波数を内部で４倍にし、そ
の周波数で動作する。
【００２５】クロック周波数制御部１の発生するクロッ
クの周波数は、ＣＰＵ５からシステム・バス１３を介し
て伝送されるデータの１ビット分（図２の設定値Ｄ０）
により、制御される。なお、電源リセット時は、周波数
６．２５ＭＨｚに設定される。
クの周波数は、ＣＰＵ５からシステム・バス１３を介し
て伝送されるデータの１ビット分（図２の設定値Ｄ０）
により、制御される。なお、電源リセット時は、周波数
６．２５ＭＨｚに設定される。
【００２６】ＣＰＵ５はクロック周波数制御部１に対し
て、オートネゴシエーション部９−ａで判定されたＬＡ
Ｎのデータ転送レートに従い、データ転送レートが１０
０Ｍｂｐｓの場合には１２．５ＭＨｚに、１０Ｍｂｐｓ
の場合には６．２５ＭＨｚに設定する。このようにクロ
ック周波数を変えることにより、データ転送レート１０
０ＭｂｐｓのＬＡＮ通信に十分に見合った性能を実現で
きるとともに、データ転送レート１０ＭｂｐｓのＬＡＮ
通信においては、ＣＰＵ５の消費電力を下げ、およびＣ
ＰＵチップの昇温を極力下げることができる。ＣＰＵチ
ップの昇温を極力下げることができることにより、プリ
ンタの他の部分への悪影響を極力押さえることが可能と
なる。
て、オートネゴシエーション部９−ａで判定されたＬＡ
Ｎのデータ転送レートに従い、データ転送レートが１０
０Ｍｂｐｓの場合には１２．５ＭＨｚに、１０Ｍｂｐｓ
の場合には６．２５ＭＨｚに設定する。このようにクロ
ック周波数を変えることにより、データ転送レート１０
０ＭｂｐｓのＬＡＮ通信に十分に見合った性能を実現で
きるとともに、データ転送レート１０ＭｂｐｓのＬＡＮ
通信においては、ＣＰＵ５の消費電力を下げ、およびＣ
ＰＵチップの昇温を極力下げることができる。ＣＰＵチ
ップの昇温を極力下げることができることにより、プリ
ンタの他の部分への悪影響を極力押さえることが可能と
なる。
【００２７】図３は、ＣＰＵ５がクロック周波数制御部
１に対して行うクロック周波数の設定処理の手順を示す
フローチャートである。
１に対して行うクロック周波数の設定処理の手順を示す
フローチャートである。
【００２８】本処理は、基本的にＬＡＮのリンクが新た
に張られた場合、言い換えれば、ＬＡＮの電気的接続が
非接続状態から接続状態になった時に行われる。つま
り、ＬＡＮケーブルを接続した時、或いは、ＬＡＮケー
ブルの両端のどちらかが電源ＯＮあるいはリセットされ
た場合である。
に張られた場合、言い換えれば、ＬＡＮの電気的接続が
非接続状態から接続状態になった時に行われる。つま
り、ＬＡＮケーブルを接続した時、或いは、ＬＡＮケー
ブルの両端のどちらかが電源ＯＮあるいはリセットされ
た場合である。
【００２９】まずステップＳ１にて、オートネゴシエー
ション部９−ａが、ＬＡＮのデータ転送レートの判定を
行い、この判定結果情報を取得するとともに、リンクを
張る。つまりＬＡＮの電気的接続が行われる。なお、電
源オン時あるいはリセット時には、クロック周波数制御
部１が、デフォルト値として周波数６．２５ＭＨｚをハ
ードウェアによって設定する。
ション部９−ａが、ＬＡＮのデータ転送レートの判定を
行い、この判定結果情報を取得するとともに、リンクを
張る。つまりＬＡＮの電気的接続が行われる。なお、電
源オン時あるいはリセット時には、クロック周波数制御
部１が、デフォルト値として周波数６．２５ＭＨｚをハ
ードウェアによって設定する。
【００３０】次にステップＳ２において、ステップＳ１
で取得した判定結果情報に基づき、ＬＡＮのデータ転送
レートが１００ｂｐｓであるかどうかを判別し、ＹＥＳ
であれば、ステップＳ３においてクロック周波数制御部
１の出力クロック周波数を１２．５ＭＨｚに設定する。
ＮＯであれば、ステップＳ４において、ステップＳ１で
取得した判定結果情報に基づき、ＬＡＮのデータ転送レ
ートが１０Ｍｂｐｓであるかどうかを判別し、ＹＥＳで
あれば、ステップＳ５においてクロック周波数制御部１
の出力クロック周波数を６．２５ＭＨｚに設定する。
で取得した判定結果情報に基づき、ＬＡＮのデータ転送
レートが１００ｂｐｓであるかどうかを判別し、ＹＥＳ
であれば、ステップＳ３においてクロック周波数制御部
１の出力クロック周波数を１２．５ＭＨｚに設定する。
ＮＯであれば、ステップＳ４において、ステップＳ１で
取得した判定結果情報に基づき、ＬＡＮのデータ転送レ
ートが１０Ｍｂｐｓであるかどうかを判別し、ＹＥＳで
あれば、ステップＳ５においてクロック周波数制御部１
の出力クロック周波数を６．２５ＭＨｚに設定する。
【００３１】図４はクロック周波数制御部１の内部構成
を示すブロック図である。
を示すブロック図である。
【００３２】発振器２より５０ＭＨｚのクロックが入力
し、これを４分周器２１が４分周して、１２．５ＭＨｚ
のクロックを生成し、さらに、これを２分周器２２が２
分周して６．２５ＭＨｚを生成する。そして、４分周器
２１が出力する１２．５ＭＨｚのクロックと、２分周器
２２が出力する６．２５ＭＨｚのクロックとが選択部２
３に入力され、選択部２３は、これらの２つのクロック
から、システム・バス１３を通してＣＰＵ５より送られ
る設定値（Ｄ０）に対応するクロックを選択して出力す
る。
し、これを４分周器２１が４分周して、１２．５ＭＨｚ
のクロックを生成し、さらに、これを２分周器２２が２
分周して６．２５ＭＨｚを生成する。そして、４分周器
２１が出力する１２．５ＭＨｚのクロックと、２分周器
２２が出力する６．２５ＭＨｚのクロックとが選択部２
３に入力され、選択部２３は、これらの２つのクロック
から、システム・バス１３を通してＣＰＵ５より送られ
る設定値（Ｄ０）に対応するクロックを選択して出力す
る。
【００３３】なお、本実施形態では、プリントサーバが
プリンタにプリントデータを供給するようにするが、本
発明は、例えばスキャナよりデータを取り込んで、逆に
ＬＡＮにデータを送出する機能や、該機能と、プリント
サーバがプリンタにプリントデータを供給する機能との
両機能を兼ね備えたものに適用するようにしてもよい。
プリンタにプリントデータを供給するようにするが、本
発明は、例えばスキャナよりデータを取り込んで、逆に
ＬＡＮにデータを送出する機能や、該機能と、プリント
サーバがプリンタにプリントデータを供給する機能との
両機能を兼ね備えたものに適用するようにしてもよい。
【００３４】また、接続対象とするＬＡＮが、１００Ｂ
ａｓｅ−ＴＸのＦａｓｔＥｔｈｅｒｎｅｔと１０Ｂａｓ
ｅ−ＴのＥｔｈｅｒｎｅｔとに限定されるものではな
く、Ｅｔｈｅｒｎｅｔの１０Ｂａｓｅ−２が更に搭載さ
れていてもよく、１０Ｂａｓｅ−Ｔの低速ＬＡＮと同様
に扱うことができる。
ａｓｅ−ＴＸのＦａｓｔＥｔｈｅｒｎｅｔと１０Ｂａｓ
ｅ−ＴのＥｔｈｅｒｎｅｔとに限定されるものではな
く、Ｅｔｈｅｒｎｅｔの１０Ｂａｓｅ−２が更に搭載さ
れていてもよく、１０Ｂａｓｅ−Ｔの低速ＬＡＮと同様
に扱うことができる。
【００３５】また、ネットワークのデータ転送方式は、
トークンリング等、どんな方式のインタフェースのもの
であってもよく、さらにＬＡＮに限らず、ＩＳＤＮ等の
ＷＡＮ対応装置であってもよく、本発明は、データ転送
レートが異なっていれば適用することができる。
トークンリング等、どんな方式のインタフェースのもの
であってもよく、さらにＬＡＮに限らず、ＩＳＤＮ等の
ＷＡＮ対応装置であってもよく、本発明は、データ転送
レートが異なっていれば適用することができる。
【００３６】本実施形態では、２種類のクロック周波数
を用いているが、データ転送レートが３種類以上であ
り、ランク分けできるならば、それ相応の数のクロック
周波数を用いるようにしてもよい。
を用いているが、データ転送レートが３種類以上であ
り、ランク分けできるならば、それ相応の数のクロック
周波数を用いるようにしてもよい。
【００３７】また、プリンタ等のＯＡ機器本体とのイン
タフェースが独自の拡張インタフェースでなく、バイセ
ントロニクス等の汎用インタフェースであってもよい。
タフェースが独自の拡張インタフェースでなく、バイセ
ントロニクス等の汎用インタフェースであってもよい。
【００３８】また、プリンタ内部にスロットを持つ内蔵
タイプに限らず、ＯＡ機器本体の表面にあるコネクタに
直接装着されるプラグ型の装置であってもよいし、ケー
ブルを介して接続されるものであってもよい。
タイプに限らず、ＯＡ機器本体の表面にあるコネクタに
直接装着されるプラグ型の装置であってもよいし、ケー
ブルを介して接続されるものであってもよい。
【００３９】また、プリンタがプリントサーバを内蔵す
るタイプでない場合、プリントサーバ自体が電源をＯＡ
機器本体からでなく、直接ＡＣラインからとるものであ
ってもよい。
るタイプでない場合、プリントサーバ自体が電源をＯＡ
機器本体からでなく、直接ＡＣラインからとるものであ
ってもよい。
【００４０】なお、本発明を、複数の機器から構成され
るシステムに適用しても、あるいは１つの機器からなる
装置に適用してもよい。
るシステムに適用しても、あるいは１つの機器からなる
装置に適用してもよい。
【００４１】また、前述した実施形態の機能を実現する
ソフトウェアのプログラムコードを記憶した記憶媒体
を、システムあるいは装置に供給し、そのシステムある
いは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記
憶媒体に格納されたプログラムコードを読み出して実行
することによっても、本発明が達成されることは言うま
でもない。
ソフトウェアのプログラムコードを記憶した記憶媒体
を、システムあるいは装置に供給し、そのシステムある
いは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記
憶媒体に格納されたプログラムコードを読み出して実行
することによっても、本発明が達成されることは言うま
でもない。
【００４２】この場合、記憶媒体から読み出されたプロ
グラムコード自体が、前述の実施形態の機能を実現する
ことになり、そのプログラムコードを記憶した記憶媒体
が本発明を構成することになる。
グラムコード自体が、前述の実施形態の機能を実現する
ことになり、そのプログラムコードを記憶した記憶媒体
が本発明を構成することになる。
【００４３】プログラムコードを供給するための記憶媒
体として、例えば、フロッピィディスク、ハードディス
ク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ
−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭな
どを用いることができる。
体として、例えば、フロッピィディスク、ハードディス
ク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ
−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭな
どを用いることができる。
【００４４】また、コンピュータが読み出したプログラ
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているＯＳなどが
実際の処理の一部または全部を行い、その処理によって
前述した実施形態の機能が実現される場合も、本発明に
含まれることは言うまでもない。
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているＯＳなどが
実際の処理の一部または全部を行い、その処理によって
前述した実施形態の機能が実現される場合も、本発明に
含まれることは言うまでもない。
【００４５】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるＣＰＵなどが実際の処理の一部または全部を行
い、その処理によって前述した実施形態の機能が実現さ
れる場合も、本発明に含まれることは言うまでもない。
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるＣＰＵなどが実際の処理の一部または全部を行
い、その処理によって前述した実施形態の機能が実現さ
れる場合も、本発明に含まれることは言うまでもない。
【００４６】
【発明の効果】以上詳述したように本発明によれば、ネ
ットワークのデータ転送レートを検出し、該検出された
データ転送レートに従って、データ転送レートが低い場
合は低周波数のクロック信号を、高い場合は高周波数の
クロック信号を選択して、ネットワークのデータ転送レ
ートに応じたインタフェース機能処理を行うＣＰＵに供
給する。
ットワークのデータ転送レートを検出し、該検出された
データ転送レートに従って、データ転送レートが低い場
合は低周波数のクロック信号を、高い場合は高周波数の
クロック信号を選択して、ネットワークのデータ転送レ
ートに応じたインタフェース機能処理を行うＣＰＵに供
給する。
【００４７】これによって、ＣＰＵは、ネットワークの
データ転送レートが低い場合に、データ転送レートが高
い場合と同じ高速クロック信号を用いず、より低いクロ
ック信号を用いる。その結果、ＣＰＵにおいて不要な電
力を消費することがない。つまり、ネットワーク・イン
タフェース装置における消費電流を下げ、ＣＰＵチップ
の昇温を極力押さえることが可能となる。
データ転送レートが低い場合に、データ転送レートが高
い場合と同じ高速クロック信号を用いず、より低いクロ
ック信号を用いる。その結果、ＣＰＵにおいて不要な電
力を消費することがない。つまり、ネットワーク・イン
タフェース装置における消費電流を下げ、ＣＰＵチップ
の昇温を極力押さえることが可能となる。
【図面の簡単な説明】
【図１】プリントサーバボードの構成を示すブロック図
である。
である。
【図２】本実施形態において設定されるクロック周波数
を示す図である。
を示す図である。
【図３】ＣＰＵがクロック周波数制御部に対して行うク
ロック周波数の設定処理の手順を示すフローチャートで
ある。
ロック周波数の設定処理の手順を示すフローチャートで
ある。
【図４】クロック周波数制御部の内部構成を示すブロッ
ク図である。
ク図である。
１ クロック周波数制御部（クロック信号発生手段） ２ 発振器 ３ 拡張インタフェース制御部 ４ 拡張インタフェース・コネクタ ５ ＣＰＵ（制御処理手段） ６ ＲＯＭ ７ ＤＲＡＭ ８ ＬＡＮコントローラ ９ ＰＨＹ（トランシーバ） ９−ａ オートネゴシエーション部（データ転送レート
検出手段） １０ フィルタ １１ ＲＪ４５コネクタ １２ ツイスト・ペア・ケーブル １３ システム・バス
検出手段） １０ フィルタ １１ ＲＪ４５コネクタ １２ ツイスト・ペア・ケーブル １３ システム・バス
Claims (9)
- 【請求項１】 互いに異なるデータ転送レートを有する
複数のネットワークのいずれか１つと情報処理装置とを
接続するネットワーク・インタフェース装置において、 接続されているネットワークのデータ転送レートを検出
するデータ転送レート検出手段と、 互いに異なる周波数の複数のクロック信号を発生すると
ともに、前記データ転送レート検出手段によって検出さ
れたデータ転送レートに基づき、前記複数のクロック信
号のうちから１つを選択して出力するクロック信号発生
手段と、 前記クロック信号発生手段から出力されたクロック信号
に基づき、前記ネットワークのデータ転送レートに応じ
たインタフェース機能処理を行う制御処理手段とを有す
ることを特徴とするネットワーク・インタフェース装
置。 - 【請求項２】 前記クロック信号発生手段は、前記デー
タ転送レート検出手段によって検出されたデータ転送レ
ートに基づき、該検出されたデータ転送レートが低いと
きは、前記複数のクロック信号のうちから低周波数のク
ロック信号を選択し、該検出されたデータ転送レートが
高いときは、前記複数のクロック信号のうちから高周波
数のクロック信号を選択して出力することを特徴とする
請求項１記載のネットワーク・インタフェース装置。 - 【請求項３】 前記ネットワーク・インタフェース装置
と前記情報処理装置との間におけるインタフェース機能
を実現する拡張インタフェース制御部を、さらに有する
ことを特徴とする請求項１または請求項２に記載のネッ
トワーク・インタフェース装置。 - 【請求項４】 前記制御処理手段は、クロック信号に基
づき動作するＣＰＵ（中央演算処理装置）であることを
特徴とする請求項１乃至請求項３のいずれかに記載のネ
ットワーク・インタフェース装置。 - 【請求項５】 前記情報処理装置は、プリンタ、複写
機、ファクシミリ装置、またはスキャナであることを特
徴とする請求項１乃至請求項４のいずれかに記載のネッ
トワーク・インタフェース装置。 - 【請求項６】 互いに異なる周波数の複数のクロック信
号を発生するクロック信号発生手段と、インタフェース
機能処理を行う制御処理手段とを備え、互いに異なるデ
ータ転送レートを有する複数のネットワークのいずれか
１つと情報処理装置とを接続するネットワーク・インタ
フェース装置に適用される動作制御方法において、 接続されているネットワークのデータ転送レートを検出
するデータ転送レート検出ステップと、 前記データ転送レート検出ステップによって検出された
データ転送レートに基づき、前記クロック信号発生手段
で発生された複数のクロック信号のうちから１つを選択
して前記制御処理手段に出力し、該制御処理手段に前記
ネットワークのデータ転送レートに応じたインタフェー
ス機能処理を行わせる制御ステップとを有することを特
徴とする動作制御方法。 - 【請求項７】 前記制御ステップは、前記データ転送レ
ート検出ステップによって検出されたデータ転送レート
に基づき、該検出されたデータ転送レートが低いとき
は、前記複数のクロック信号のうちから低周波数のクロ
ック信号を選択し、該検出されたデータ転送レートが高
いときは、前記複数のクロック信号のうちから高周波数
のクロック信号を選択して前記制御処理手段に出力する
ことを特徴とする請求項６記載の動作制御方法。 - 【請求項８】 互いに異なる周波数の複数のクロック信
号を発生するクロック信号発生手段と、インタフェース
機能処理を行う制御処理手段とを備え、互いに異なるデ
ータ転送レートを有する複数のネットワークのいずれか
１つと情報処理装置とを接続するネットワーク・インタ
フェース装置に適用される動作制御方法をプログラムと
して記憶した、コンピュータにより読み出し可能な記憶
媒体において、 前記動作制御方法が、 接続されているネットワークのデータ転送レートを検出
するデータ転送レート検出ステップと、 前記データ転送レート検出ステップによって検出された
データ転送レートに基づき、前記クロック信号発生手段
で発生された複数のクロック信号のうちから１つを選択
して前記制御処理手段に出力し、該制御処理手段に前記
ネットワークのデータ転送レートに応じたインタフェー
ス機能処理を行わせる制御ステップとを有することを特
徴とする記憶媒体。 - 【請求項９】 前記制御ステップは、前記データ転送レ
ート検出ステップによって検出されたデータ転送レート
に基づき、該検出されたデータ転送レートが低いとき
は、前記複数のクロック信号のうちから低周波数のクロ
ック信号を選択し、該検出されたデータ転送レートが高
いときは、前記複数のクロック信号のうちから高周波数
のクロック信号を選択して前記制御処理手段に出力する
ことを特徴とする請求項８記載の記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11154832A JP2000349854A (ja) | 1999-06-02 | 1999-06-02 | ネットワーク・インタフェース装置、動作制御方法、及び記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11154832A JP2000349854A (ja) | 1999-06-02 | 1999-06-02 | ネットワーク・インタフェース装置、動作制御方法、及び記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000349854A true JP2000349854A (ja) | 2000-12-15 |
Family
ID=15592865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11154832A Withdrawn JP2000349854A (ja) | 1999-06-02 | 1999-06-02 | ネットワーク・インタフェース装置、動作制御方法、及び記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000349854A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261855A (ja) * | 2001-03-01 | 2002-09-13 | Kawasaki Microelectronics Kk | データ伝送装置 |
| KR100389922B1 (ko) * | 2001-01-15 | 2003-07-04 | 삼성전자주식회사 | 1000베이스-ｔ 표준을 이용하는 기가비트 이더넷에서의고속 링크를 위한 자동-교섭 방법 및 이를 수행하기 위한장치 |
| KR100487551B1 (ko) * | 2002-07-22 | 2005-05-03 | 삼성전자주식회사 | 이더넷 프로토콜을 위한 병렬검출 방법 |
| JP2008141290A (ja) * | 2006-11-30 | 2008-06-19 | Sharp Corp | Ｎｉｃを備えるシステム機器および同システム機器の省電力制御方法 |
| CN102141834A (zh) * | 2010-01-29 | 2011-08-03 | 佳能株式会社 | 信息处理装置及其控制方法 |
| JP2011181023A (ja) * | 2010-03-04 | 2011-09-15 | Casio Electronics Co Ltd | 電力制御装置 |
| US10211947B2 (en) | 2016-12-26 | 2019-02-19 | Samsung Electronics Co., Ltd. | System-on-chip using dynamic voltage frequency scaling and method of operating the same |
-
1999
- 1999-06-02 JP JP11154832A patent/JP2000349854A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389922B1 (ko) * | 2001-01-15 | 2003-07-04 | 삼성전자주식회사 | 1000베이스-ｔ 표준을 이용하는 기가비트 이더넷에서의고속 링크를 위한 자동-교섭 방법 및 이를 수행하기 위한장치 |
| JP2002261855A (ja) * | 2001-03-01 | 2002-09-13 | Kawasaki Microelectronics Kk | データ伝送装置 |
| KR100487551B1 (ko) * | 2002-07-22 | 2005-05-03 | 삼성전자주식회사 | 이더넷 프로토콜을 위한 병렬검출 방법 |
| JP2008141290A (ja) * | 2006-11-30 | 2008-06-19 | Sharp Corp | Ｎｉｃを備えるシステム機器および同システム機器の省電力制御方法 |
| CN102141834A (zh) * | 2010-01-29 | 2011-08-03 | 佳能株式会社 | 信息处理装置及其控制方法 |
| EP2354891A1 (en) | 2010-01-29 | 2011-08-10 | Canon Kabushiki Kaisha | Information processing apparatus and method of controlling the same |
| CN102141834B (zh) * | 2010-01-29 | 2014-05-28 | 佳能株式会社 | 信息处理装置及其控制方法 |
| JP2011181023A (ja) * | 2010-03-04 | 2011-09-15 | Casio Electronics Co Ltd | 電力制御装置 |
| US10211947B2 (en) | 2016-12-26 | 2019-02-19 | Samsung Electronics Co., Ltd. | System-on-chip using dynamic voltage frequency scaling and method of operating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7401213B2 (en) | Data communication apparatus and method of a device that supports plural communication methods | |
| US6442174B1 (en) | Method for saving power in a network system | |
| JP4124873B2 (ja) | 電力制御システム | |
| US6298405B1 (en) | Data communication system, printing system and data communication apparatus | |
| JP3884862B2 (ja) | データ転送装置、データ転送装置の制御方法、記憶媒体 | |
| JP4091195B2 (ja) | インタフェース制御装置及びインタフェース制御方法 | |
| JP2000050241A (ja) | 撮像装置システム及びその制御方法及び撮像装置及び制御装置及び撮像装置における制御方法及び制御装置における制御方法及び記憶媒体 | |
| US6412076B1 (en) | Signal processing apparatus and image sensing apparatus | |
| JP2004030111A (ja) | 情報処理装置、情報処理方法、情報処理システム及び記憶媒体 | |
| JP2000349854A (ja) | ネットワーク・インタフェース装置、動作制御方法、及び記憶媒体 | |
| US20060294287A1 (en) | Communication control apparatus for common bus connection devices | |
| JP3630971B2 (ja) | データ通信方法、装置、システム、及び記憶媒体 | |
| US6581118B2 (en) | Apparatus and method for determining bus use right | |
| US6304926B1 (en) | System for generating a selected clock frequency for a processing unit of an interface based upon the current capacity of an apparatus connected thereto | |
| JP2004064335A (ja) | ネットワーク機器の通信速度制御方法 | |
| JP2003258937A (ja) | ネットワークインタフェース装置及び通信装置 | |
| JP2004243533A (ja) | 画像形成装置 | |
| JPH10229538A (ja) | データ通信システム、プリントシステム及びデータ通信装置 | |
| JP2004194220A (ja) | データ通信装置、デジタルビデオカメラ、データ通信装置の制御方法、記録媒体およびプログラム | |
| JP5672720B2 (ja) | 電力制御装置、電力制御方法、ネットワーク機器、及び、ネットワーク機器制御プログラム | |
| JPH11110160A (ja) | 印刷制御装置及び印刷制御方法 | |
| JP3635573B2 (ja) | ネットワーク機器及びネットワークシステム | |
| JP2010074761A (ja) | 通信制御装置、画像処理装置、及びプログラム | |
| US7606353B2 (en) | Signal amplitude and clock signal frequency selection | |
| JPH11282645A (ja) | 画像形成システムと印刷制御装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060301 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |