JP5489968B2 - 圧電素子のクラック検出方法及びその装置 - Google Patents

Description

本発明は、電圧印加状態に応じて変形する圧電素子のクラック検出方法及びその装置に関する。

近年、情報機器の小型化、精密化が急速に進展し、微小距離での位置決め制御が可能なマイクロ・アクチュエータの需要が高まっている。例えば、光学系の焦点補正や傾角制御、インクジェット・プリンタ装置、磁気ディスク装置のヘッド・アクチュエータ等の技術分野での要請がある。

磁気ディスク装置では、単位長さあたりのトラック数 (TPI : Track Per inch)を増大して記憶容量を大きくしているため、トラックの幅が益々狭くなっている。

このため、トラック幅方向の磁気ヘッド位置決め精度の向上が必要となり、微細領域で高精度の位置決めが可能なアクチュエータが望まれていた。

こうした要請に応える技術としては、例えば特許文献１のように、いわゆるデュアル・アクチュエータ方式のヘッド・サスペンションがある。このヘッド・サスペンションは、キャリッジを駆動するボイス・コイル・モータの他に、ベース・プレートとロード・ビームとの間に圧電素子を有する圧電アクチュエータが設けられている。

従って、デュアル・アクチュエータ方式のヘッド・サスペンションでは、ボイス・コイル・モータによる旋回駆動に加え、圧電素子の電圧印加状態に応じた変形によりロード・ビームを介して先端のヘッド部をスウェイ方向へ微少移動させることができる。これにより、磁気ヘッドの位置決めを高精度に行うことができる。

こうしたヘッド・サスペンションでは、磁気ディスク装置の小型化等に伴って薄型化も要求され、これに応じて圧電素子の薄型化も要求されている。

薄型の圧電素子は、その生産時やヘッド・サスペンションへの組付け時等の外力によってマイクロ・クラックが生じやすい。マイクロ・クラックが生じた圧電素子は、長期信頼性の低下が懸念されるため、不良品として廃棄される必要がある。

しかしながら、マイクロ・クラックは、一般的に実体顕微鏡による外観観察では発見が困難であり、圧電素子の表面に金メッキ等による電極が形成されることからも発見が困難である。

しかも、マイクロ・クラックは、電気特性の測定によっても、その発見が困難である。すなわち、圧電素子は、ヘッド・サスペンションに組付けた後に例えば静電容量を測定して性能評価試験を行うが、マイクロ・クラックレベルでは静電容量に変化は見られない。

これに対し、圧電素子のクラック検出方法としては、例えば特許文献２及び３のように、インピーダンスや位相の周波数特性のパターン比較を行うものや圧電素子の光透過性を利用するものもある。

しかしながら、かかる検出方法は、判別が困難であり或いは現実の適用自体が困難であり、結果としてマイクロ・クラックを含めて圧電素子のクラックを確実に検出できないという問題があった。このため、従来では、いかに圧電素子にクラックを発生させないかに注力していた。

特開２００２-１８４１４０号公報 特開平６−００３３０５号公報 特開２００２−３６７３０６号公報

解決しようとする問題点は、圧電素子のクラックを確実に検出できない点である。

本発明は、圧電素子のクラックを確実に検出するために、一対の電極間に配置され前記電極を介した電圧の印加状態に応じて変形するマイクロ・アクチュエータの圧電素子のクラック検出方法であって、少なくとも前記圧電素子に共振周波数の電圧を印加し、該電圧の印加による前記一対の電極間の誘電正接を測定し、該測定された前記共振周波数での誘電正接のピークの大小により前記圧電素子のクラックを検出することを最も主な特徴とする。

本発明によれば、圧電素子の共振周波数での誘電正接がクラックの有無によって大きく異なることから、その共振周波数での誘電正接に基づいて圧電素子のクラックを容易且つ確実に検出することができる。

圧電素子のクラック検出装置を示す概念図である（実施例１）。 図１の圧電素子を示す斜視図である（実施例１）。 図２の圧電素子のＩＩＩ−ＩＩＩ線矢視に係る断面図である（実施例１）。 図１のクラック検出装置の概略構成を示すブロック図である（実施例１）。 圧電素子のクラック検出方法を示すフローチャートである（実施例１）。 圧電素子の誘電正接の測定値と閾値との関係を示すグラフである（実施例１）。 共振周波数に対するインピーダンス及び誘電正接の特性パターンを示すグラフであり、（ａ）はクラックのない圧電素子、（ｂ）はクラックのある圧電素子である（実施例１）。 クラックのない圧電素子に係り、圧電素子の共振周波数に対する誘電正接の特性パターンを示すグラフである（実施例１）。 クラックを有する圧電素子に係り、圧電素子の共振周波数に対する誘電正接の特性パターンを示すグラフである（実施例１）。 マイクロ・クラックを有する圧電素子に係り、圧電素子の共振周波数に対する誘電正接の特性パターンを示すグラフである（実施例１）。 図８の誘電正接のピーク値を示す図表である（実施例１）。 図９の誘電正接のピーク値を示す図表である（実施例１）。 図１０の誘電正接のピーク値を示す図表である（実施例１）。 クラック検出装置の概略構成を示すブロック図である（実施例２）。

圧電素子のクラックを確実に検出するという目的を、電極間の圧電素子に少なくとも共振周波数の電圧を印加し、この電圧印加による電極間の誘電正接に基づいて圧電素子のクラックを検出することによって実現した。

図１は、本発明の実施例１に係る圧電素子のクラック検出装置を示す概念図である。

本実施例のクラック検出装置１は、図１のように、ヘッド・サスペンション３に組み付けられた圧電素子５に対するクラックの検出を行うものである。まず、圧電素子５の一例について、ヘッド・サスペンション３の概略構成と共に説明する。
［ヘッド・サスペンション］
ヘッド・サスペンション３は、図１のように、被駆動部材としてのロード・ビーム７と、基部としてのベース・プレート９と、圧電アクチュエータ１１とを備えている。

ロード・ビーム７は、先端側のヘッド部１３に負荷荷重を与えるもので、例えばばね性を有するステンレス鋼等の金属製薄板からなっている。ロード・ビーム７の板厚は、３０〜１５０μｍ程度に設定される。ロード・ビーム７には、配線部材としてのフレキシャ１５が取り付けられている。

フレキシャ１５は、ばね性を有する薄いステンレス鋼圧延板（ＳＳＴ）等の導電性薄板１７に、電気絶縁層を介して配線パターン１９が形成されている。配線パターン１９は、信号伝送用の配線部及び給電用の配線部からなっている。配線パターン１９の両端には、端子部２１，２３が設けられている。

フレキシャ１５の先端側には、ヘッド部１３のスライダ２５が支持され、スライダ２５は、配線パターン１９の一端側の端子部２１に導通接続されている。

前記ロード・ビーム７の基端側は、ベース・プレート９に支持されている。ベース・プレート９は、例えばステンレス鋼等の金属製薄板からなり、その板厚は、１５０〜２００μｍ程度に設定される。

ベース・プレート９には、略円形状のボス部２７が設けられている。このボス部２７を介して、ベース・プレート９は、図示しないキャリッジ側に取り付けられボイス・コイル・モータによって旋回駆動されるようになっている。ベース・プレート９とロード・ビーム７との間には、圧電アクチュエータ１１が介設されている。

圧電アクチュエータ１１は、圧電素子５の電圧印加状態に応じた変形によりロード・ビーム７をスウェイ方向に微小駆動させるようになっている。

圧電素子５は、ＰＺＴ（チタン酸ジルコン酸鉛）等の圧電セラミックスからなり、略矩形形状に形成されている。圧電素子５の板厚は、例えば、７０〜２００μｍ程度に設定される。この圧電素子５は、ロード・ビーム７及びベース・プレート９間に形成された開口部２９内に、非導電性接着剤によって取り付けられている。

図２は、図１の圧電素子を示す斜視図、図３は、図２の圧電素子のＩＩＩ−ＩＩＩ線矢視に係る断面図である。

圧電素子５は、図２及び図３のように、幅方向（左右方向）に並設された一対の圧電体２９，３１に分割形成されている。圧電体２９，３１は、１８０°異なる分極方向となっている。圧電素子５の板厚方向の両側面３３，３５には、電圧印加用の電極３７，３９が各別に形成されている。従って、圧電素子５は、電極３７，３９間に配置された構成となっている。

電極３７，３９は、例えば、金（Ａｕ）等の導電性金属板からなる。この電極３７，３９は、蒸着、スパッタリング、メッキ、又は金属ペースト等によって成膜されている。

一方の電極３７は、一対の電極部４１，４３からなっている。電極部４１，４３は、圧電素子５の一側面３３上で一対の圧電体２９，３１に対応して形成されている。各電極部は、銀ペースト等の導電性樹脂を介してロード・ビーム７側に接地されている。

電極部４１，４３の相互間は、隙間４５によって分離されている。一方の電極部４３には、隙間４５と連通する凹部４７が設けられている。凹部４７は、その形状によって圧電素子５の極性等を表している。

他方の電極３９は、圧電素子５の他側面３５全体に形成され、一方の電極３７に対する共通電極となっている。この他方の電極３９は、図１のように、ボンディング・ワイヤ等によってフレキシャ１５の配線パターン１９に導通接続されている。
［クラック検出装置］
図４は、図１のクラック検出装置の概略構成を示すブロック図である。

クラック検出装置１は、図１及び図４のように、測定装置４９と、検出部としての処理装置５１とを備えている。

測定装置４９は、例えばＬＣＲメータからなり、表面に表示部５３、操作パネル５５、測定ケーブル５７，５９等を備えている。この測定装置４９は、測定ケーブル５７，５９を介してフレキシャ１５の配線パターン１９の他端側の端子部２３に接続される。測定装置４９内には、電圧印加部としての測定用電源６１及び測定部６３が設けられている。

測定用電源６１は、測定ケーブル５７，５９を介して設定に応じた周波数の測定電圧を圧電素子５の電極３７，３９に印可する。測定電圧は、例えば５００ｍＶ等に設定可能であり、周波数は、例えば１００Ｈｚ〜２ＭＨｚの間で５ｋＨｚ毎に変更可能となっている。

これにより、測定用電源６１は、少なくとも圧電素子５に共振周波数の電圧を印加可能な構成となっている。

測定部６３は、測定電圧を印加した際に流れる電流に基づいて圧電素子５の電極３７，３９間の誘電正接（ｔａｎδ）を測定する。従って、測定部６３は、圧電素子５の共振周波数での電極３７，３９間の誘電正接を測定可能な構成となっている。この誘電正接の測定値は、処理装置５１に出力される。

処理装置５１は、例えばパーソナル・コンピュータ等の情報処理装置からなり、判断部６９及び記憶部７１を備えている。判断部６９は、ＣＰＵ等からなり、記憶部７１内のプログラムを実行することで構成される。

判断部６９は、測定装置４９から入力された共振周波数での誘電正接の測定値を、記憶部７１内に記憶された所定の閾値Ｔと比較する。この比較により、判断部６９は、測定値が閾値Ｔを下回る場合に圧電素子５にクラックがあるものと判断する。判断部６９の判断結果は、例えば処理装置５１のモニター７３に表示される。

誘電正接の閾値Ｔは、クラックのない圧電素子及びクラックのある圧電素子の双方のサンプルから得られた共振周波数での誘電正接の測定値（ピーク値）間に設定する。本実施例では、閾値Ｔが１０に設定されている。
［クラック検出方法］
図５は、本実施例の圧電素子のクラック検出方法を示すフローチャートである。

本実施例のクラック検出方法は、クラック検出装置１を用いて、圧電素子５の共振周波数での誘電正接によってクラックを検出する。この方法で用いる圧電素子５は、延設方向の寸法が約１ｍｍ、幅方向の寸法が約１．２ｍｍ、板厚が約０．１ｍｍ、共振周波数がヘッド・サスペンション３に取り付けられた状態（圧電アクチュエータの組付状態）で約１．４ＭＨｚに設定されている。

圧電素子５のクラック検出の際は、図１のように、予めヘッド・サスペンション３を図示しないステージ等の所定位置に設置し、クラック検出装置１の測定ケーブル５７，５９をフレキシャ１５の配線パターン１９の他端側の端子部２３に接続しておく。この状態で、図５のフローチャートが開始される。

まず、図５のステップＳ１のように、測定装置４９の測定用電源６１から圧電素子５に対して共振周波数の測定電圧を印可する。

本実施例の測定電圧は、例えば５００ｍＶであり、その周波数は、例えば１．４ＭＨｚとなっている。なお、測定電圧の印加は、共振周波数周辺の周波数帯において、周波数を段階的に変化（スウィープ）させながら行うのが好ましい。これにより、圧電素子５の製品誤差による共振周波数のばらつきに対応することができる。

次いで、ステップＳ２のように、この測定電圧の印加による誘電正接を測定する。すなわち、測定装置４９の測定部６３は、測定電圧の印加によって流れる電流に基づいて誘電正接を測定する。この誘電正接の測定値は処理装置５１に入力される。

処理装置５１では、ステップＳ３のように、誘電正接の測定値を所定の閾値Ｔと比較する。本実施例では、閾値Ｔが１０に設定されているため、誘電正接の測定値が１０未満であれるか否か、つまり一桁か二桁かを判断する。

図６は、圧電素子の誘電正接の測定値と閾値との関係を示すグラフである。なお、図６の縦軸は誘電正接を示し、横軸は周波数を示している。

共振周波数での誘電正接は、圧電素子５にクラックがない場合に線分７５のように１０を大きく上回り、クラックがある場合に線分７７のように１０を大きく下回る。詳細については、実験結果と共に後述する。

従って、共振周波数での誘電正接が１０を下回る一桁の場合は、ステップＳ４のように圧電素子５にクラックがあるものと判断することができる。逆に、共振周波数での誘電正接が１０を以上である二桁の場合は、ステップＳ５のように圧電素子５にクラックがないものと判断することができる。

なお、上記のように測定電圧の周波数を段階的に変化させながら印加を行う場合は、その周波数帯でのピーク値を共振周波数での誘電正接として用いればよい。

こうして、本実施例のクラック検出方法では、圧電素子５の共振周波数での誘電正接によってクラックを容易且つ確実に検出することができる。
［実験結果］
（基本原理）
図７は、共振周波数に対するインピーダンス及び誘電正接の特性パターンを示すグラフであり、（ａ）はクラックのない圧電素子、（ｂ）はクラックのある圧電素子である。なお、図７の左側縦軸はインピーダンス（ＺＯ）、右側縦軸は誘電正接（Ｄ）、横軸は周波数を示している。

図７では、測定電圧を約５００ｍＶ、周波数を約１００Ｈｚ〜２ＭＨｚの間で約５ｋＨｚ毎に変更しながら、各周波数でのインピーダンス及び誘電正接を測定してこれをプロットした。測定の際には、本実施例のクラック検出装置１の測定装置４９と同様の測定装置を用いた。

図７（ａ）のように、クラックのない圧電素子５では、通常、電圧に対する電流の位相が共振周波数より低い周波数で−９０度、共振周波数から反共振周波数の間（位相反転領域）で＋９０度となり、反共振周波数を超えると−９０度にもどる。

このときの誘電正接は、共振周波数より低い周波数及び反共振周波数を超えた周波数での推移に対し、位相反転領域で大きなピーク・パターンを持っている。

一方、クラックのある圧電素子５では、図７（ｂ）のように、クラックのない圧電素子５と同様の位相反転領域は見られるものの、誘電正接の大きなピーク・パターンを持っていない。

このように、位相反転領域では、誘電正接が小さいほど製品として良い圧電素子であるという一般概念とは逆の概念が成立し、誘電正接がクラックの有無によって大きなピークを有するか否かで異なることが分かった。本発明のクラック検出方法及び装置１は、これを基本原理として位相反転領域である共振周波数での誘電正接に基づいて圧電素子５のクラックを検出する。
（閾値設定）
図８〜図１０は、圧電素子の共振周波数に対する誘電正接の特性パターンを示すグラフであり、図８はクラックのない圧電素子、図９はクラックのある（クラックを外観から明確に識別可能な）圧電素子、図１０はマイクロ・クラックのある（クラックを外観から判別不可或いは判別が困難な）圧電素子を示している。

なお、図８〜図１０は、図７の場合と同様にして複数の圧電素子サンプルから測定した誘電正接の測定値をプロットしたものであり、縦軸が誘電正接、横軸が周波数を示している。また、測定に用いた圧電素子サンプルは、上記クラック検出方法に用いたものと同一である。

図１１〜図１３は、それぞれ図８〜図１０の誘電正接のピーク値を示す図表である。なお、図１３のＮＳは外観から判別不可能なマイクロ・クラックのある圧電素子、同ＮＢは外観から判別困難なマイクロ・クラックのある圧電素子を示している。

クラックのない圧電素子５は、図８及び図１１から明らかなように、共振周波数１．４ＭＨｚでの誘電正接が何れも１０以上の大きなピーク値（ピーク・パターンの頂点）を持ち、他の周波数において５未満で推移している。

これに対し、クラックのある圧電素子５では、図９、図１０、図１２及び図１３から明らかなように、そのような大きなピーク値（ピーク・パターンの頂点）を持たず、周波数の全域にわたって５未満で推移している。

このように、クラックある圧電素子５においては、共振周波数での誘電正接がクラックの大きさに拘わらず大きなピーク値を持たない５未満で推移する特性を示す。

従って、共振周波数での誘電正接の閾値Ｔを上記のように１０とすれば、それを下回るか否かで静電容量において製品誤差程度の差しか見られな圧電素子５のマイクロ・クラックをも確実に検出することができる。

なお、閾値Ｔは、図８〜図１０のようなクラックのない圧電素子及びクラックのある圧電素子の双方のサンプルから得られた共振周波数での誘電正接のピーク値（測定値）間に設定すれば良く、１０未満等に変更することも可能である。この場合は、閾値Ｔを確率的に算出するのが好ましい。
［実施例１の効果］
本実施例のクラック検出方法では、一対の電極３７，３９間に配置され電極３７，３９を介した電圧の印加状態に応じて変形する圧電素子５のクラック検出方法であって、少なくとも圧電素子５に共振周波数の電圧を印加し、該電圧の印加による前記一対の電極３７，３９間の誘電正接を測定し、該測定された誘電正接に基づいて圧電素子５のクラックを検出する。

従って、本実施例のクラック検出方法では、圧電素子５の共振周波数での誘電正接がクラックの有無によって大きなピークを持つか否かで大きく異なることから、その共振周波数での誘電正接に基づいて圧電素子５のクラックを容易且つ確実に検出することができる。

本実施例のクラックの検出では、圧電素子５の共振周波数での誘電正接が所定の閾値Ｔを下回る場合にクラックがあると判断するため、共振周波数での誘電正接のみを測定すればよく、より容易且つ確実に圧電素子５のクラックを検出することができる。

本実施例では、誘電正接の閾値Ｔが、クラックのない圧電素子及びクラックのある圧電素子の双方のサンプルから得られた共振周波数での誘電正接のピーク値間に設定するため、より容易且つ確実に圧電素子５のクラックを検出することができる。

さらに、本実施例では、誘電正接の閾値Ｔが１０であるため、共振周波数での誘電正接が一桁であるか二桁であるかを判断すればよく、処理を簡素化してより容易且つ確実に圧電素子５のクラックを検出することができる。

本実施例では、圧電素子５の共振周波数がヘッド・サスペンション３への取り付け状態、つまり圧電アクチュエータ１１への組付状態での共振周波数であるため、圧電アクチュエータ１１に対して容易且つ確実に圧電素子５のクラックの検出を行わせることができる。

本実施例では、圧電素子５に対してフレキシャ１５を介して電圧の印加が行われるため、ヘッド・サスペンション３に対して容易且つ確実に圧電素子５のクラックの検出を行わせることができる。

本実施例のクラック検出装置１は、少なくとも圧電素子５に共振周波数の電圧を印加する測定用電源６１と、電圧の印加による一対の電極３７，３９間の誘電正接を測定する測定部６３と、該測定された誘電正接に基づいて圧電素子５のクラックを検出する検出部としての処理装置５１とを備えている。

従って、本実施例のクラック検出装置１は、容易且つ確実にクラックの検出方法を実施して圧電素子５のクラックを検出することができる。

また、処理装置５１は、誘電正接のピーク値の閾値Ｔを記憶する記憶部７１と、誘電正接のピーク値が所定の閾値Ｔを下回る場合に圧電素子５にクラックがあると判断する判断部６９とを備えている。

従って、本実施例のクラック検出装置１は、容易且つ確実に閾値Ｔによるクラックの検出を行わせることができる。

図１４は本発明の実施例２に係るクラック検出装置を示すブロック図である。なお、図１４のクラック検出装置１Ａは、上記実施例のクラック検出装置１と基本構成が共通しているため、対応する構成部分について同符号にＡを付して詳細な説明を省略する。

クラック検出装置１Ａでは、上記実施例の誘電正接の閾値比較に代えて、誘電正接の特性パターンを直接比較して圧電素子５のクラックを検出する。

すなわち、本実施例のクラック検出装置１Ａでは、測定装置４９Ａの測定用電源６１Ａによって、例えば５００ｍＶの測定電圧を１００Ｈｚ〜２ＭＨｚの周波数帯で５ｋＨｚ毎に周波数を変更しながら印可する。測定部６３Ａは、各周波数の誘電正接を測定して処理装置５１Ａの判断部６９Ａに出力する。

従って、測定用電源６１Ａは、少なくとも圧電素子５の共振周波数を含めた周波数帯で測定電圧を印加し、測定部６３Ａは、その周波数帯で連続的に誘電正接の測定を行う構成となっている。

処理装置５１Ａの判断部６９Ａは、上記実施例の図８〜図１０のような各周波数の誘電正接の測定値をプロットした誘電正接の特性を示す特性パターンを形成し、これを記憶部７１Ａ内に記憶された予め定められた基準パターンＲと比較する。

基準パターンＲは、予めクラックのない圧電素子のサンプルに対する誘電正接の測定値をプロットしたものであり、誘電正接の基準となる特性パターンである。この基準パターンＲは、例えば上記実施例の図６の線分７５等とすることができる。

これにより、判断部６９Ａは、特性パターンが基準パターンＲと異なる場合、つまり特性パターンがピーク・パターンを有しない場合に圧電素子５にクラックがあるものと判断する。

ただし、上記判断の際は、特性パターンと基準パターンＲとが完全に一致する必要はなく、例えば特徴点を抽出して比較してもよい。また、確率的に算出した基準パターンの範囲内であれば、特性パターンと基準パターンＲとが一致するものと判断しても良い。

なお、基準パターンＲは、クラックのある圧電素子５に対するものであっても良い。この場合は、例えば上記実施例の図６の線分７７等とすることができ、特性パターンが基準パターンＲと一致する場合、つまり特性パターンがピーク・パターンを有する場合に圧電素子５にクラックがあるものと判断する。

また、特性パターン及び基準パターンＲは、上記周波数帯全体で形成する必要はなく、少なくともピーク・パターンが現れる共振周波数を含めた周波数帯において形成すればよい。

本実施例では、上記実施例と同様の作用効果を奏することができるのに加え、圧電素子５の共振周波数での誘電正接がクラックの有無によって大きなピークを持つか否かで異なるため、誘電正接の特性パターンと基準パターンＲとの直接比較によるピーク・パターンの有無によってクラックの有無を容易且つ確実に判断することができる。
［その他］
上記実施例では、一対の圧電体２９，３１からなる圧電素子５に適用したが、例えば単一の圧電体からなる圧電素子にも同様に適用することができる。

上記実施例のクラック検出方法及び装置は、ヘッド・サスペンション３の圧電アクチュエータ１１の圧電素子５に対してクラックを検出していたが、他の圧電アクチュエータの圧電素子のクラック検出にも同様に適用することができる。

クラック検出装置は、ＬＣＲメータからなる測定装置４９の測定用電源６１によって電圧を印可していたが、例えば別構成のプローブ・ユニットから電圧を印可する構成とすることも可能である。この場合は、測定の安定性を得ることができる。

１ クラック検出装置
３ ヘッド・サスペンション
５ 圧電素子
７ ロード・ビーム（被駆動部材）
９ ベース・プレート（基部）
１１ 圧電アクチュエータ
１５ フレキシャ（配線部材）
３７，３９ 電極
５１ 処理装置（検出部）
６１ 測定用電源（電圧印加部）
６３ 測定部
６９ 判断部
７１ 記憶部

Claims (12)

1. 一対の電極間に配置され前記電極を介した電圧の印加状態に応じて変形するマイクロ・アクチュエータの圧電素子のクラック検出方法であって、
   少なくとも前記圧電素子に共振周波数の電圧を印加し、
   該電圧の印加による前記一対の電極間の誘電正接を測定し、
   該測定された前記共振周波数での誘電正接のピークの大小により前記圧電素子のクラックを検出する、
   ことを特徴とする圧電素子のクラック検出方法。
2. 請求項１記載の圧電素子のクラック検出方法であって、
   前記クラックの検出では、前記共振周波数での前記誘電正接が所定の閾値を下回る場合に前記圧電素子にクラックがあると判断する、
   ことを特徴とする圧電素子のクラック検出方法。
3. 請求項２記載の圧電素子のクラック検出方法であって、
   前記誘電正接の閾値は、クラックのない圧電素子及びクラックのある圧電素子の双方のサンプルから得られた前記共振周波数での誘電正接のピーク値間に設定する、
   ことを特徴とする圧電素子のクラック検出方法。
4. 請求項３記載の圧電素子のクラック検出方法であって、
   前記誘電正接の閾値が１０である、
   ことを特徴とする圧電素子のクラック検出方法。
5. 請求項１記載の圧電素子のクラック検出方法であって、
   前記電圧の印加は、少なくとも前記共振周波数を含めた周波数帯で行い、
   前記誘電正接の測定は、前記周波数帯で連続的に行い、
   前記クラックの検出では、前記周波数帯で測定された誘電正接の特性を示す特性パターンを形成し、該特性パターンと予め定められた基準パターンとの比較によるピーク・パターンの有無で前記クラックの有無を判断する、
   ことを特徴とする圧電素子のクラック検出方法。
6. 請求項１〜５の何れかに記載の圧電素子のクラック検出方法であって、
   前記圧電素子は、基部及び被駆動部間に配置され前記変形によって前記被駆動部を前記基部に対して駆動する圧電アクチュエータを構成し、
   前記共振周波数は、前記圧電アクチュエータの組付状態での前記圧電素子の共振周波数である、
   ことを特徴とする圧電素子のクラック検出方法。
7. 請求項６記載の圧電素子のクラック検出方法であって、
   前記被駆動部は、ヘッド・サスペンションのロード・ビームであり、
   前記圧電素子の一対の電極の一方は、前記ヘッド・サスペンションの配線部材に接続され、
   前記圧電素子は、前記配線部材を介して前記電圧の印加が行われる、
   ことを特徴とする圧電素子のクラック検出方法。
8. 一対の電極間に配置され前記電極を介した電圧の印加状態に応じて変形するマイクロ・アクチュエータの圧電素子のクラック検出装置であって、
   少なくとも前記圧電素子に共振周波数の電圧を印加する電圧印加部と、
   該電圧の印加による前記一対の電極間の誘電正接を測定する測定部と、
   該測定された前記共振周波数での誘電正接のピークの大小により前記圧電素子のクラックを検出する検出部とを備えた、
   ことを特徴とする圧電素子のクラック検出装置。
9. 請求項８記載の圧電素子のクラック検出装置であって、
   前記検出部は、前記共振周波数での前記誘電正接の所定の閾値を記憶する記憶部と、前記測定された誘電正接が前記閾値を下回る場合に前記圧電素子にクラックがあると判断する判断部とを備えた、
   ことを特徴とする圧電素子のクラック検出装置。
10. 請求項９記載の圧電素子のクラック検出装置であって、
    前記誘電正接の閾値は、クラックのない圧電素子及びクラックのある圧電素子の双方のサンプルから得られた前記共振周波数での誘電正接のピーク値間に設定する、
    ことを特徴とする圧電素子のクラック検出装置。
11. 請求項９又は１０記載の圧電素子のクラック検出装置であって、
    前記誘電正接の閾値が１０である、
    ことを特徴とする圧電素子のクラック検出装置。
12. 請求項８記載の圧電素子のクラック検出装置であって、
    前記電圧印加部は、少なくとも前記共振周波数を含めた周波数帯で前記電圧の印加を行い、
    前記測定部は、前記周波数帯で連続的に誘電正接の測定を行い、
    前記検出部は、圧電素子のサンプルから得られた誘電正接の基準パターンを記憶する記憶部と、前記周波数帯で測定された誘電正接の特性を示す特性パターンを形成し該特性パターンと前記基準パターンとの比較によるピーク・パターンの有無で前記クラックの有無を判断する判断部とを備えた、
    ことを特徴とするクラック検出装置。