JP5481963B2 - 配線形成方法、半導体装置の製造方法、及び回路基板の製造方法 - Google Patents

配線形成方法、半導体装置の製造方法、及び回路基板の製造方法 Download PDF

Info

Publication number
JP5481963B2
JP5481963B2 JP2009151429A JP2009151429A JP5481963B2 JP 5481963 B2 JP5481963 B2 JP 5481963B2 JP 2009151429 A JP2009151429 A JP 2009151429A JP 2009151429 A JP2009151429 A JP 2009151429A JP 5481963 B2 JP5481963 B2 JP 5481963B2
Authority
JP
Japan
Prior art keywords
wiring
film
barrier film
stamper
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009151429A
Other languages
English (en)
Other versions
JP2011009464A (ja
Inventor
義弘 中田
史朗 尾崎
靖志 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009151429A priority Critical patent/JP5481963B2/ja
Publication of JP2011009464A publication Critical patent/JP2011009464A/ja
Application granted granted Critical
Publication of JP5481963B2 publication Critical patent/JP5481963B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、回路基板や半導体装置などの配線の形成方法、並びにそれを用いた半導体装置及び回路基板に関する。
電子機器の小型軽量化・高機能化などのため、それに用いられるIC又はLSI等の半導体装置や実装回路基板などの高集積化が進められている。それに伴い、半導体装置や回路基板の配線には、微細化・高密度化が要求されている。
配線の微細化・高密度化の進展により、信号伝播遅延の問題が無視できなくなっている。すなわち、個々の配線による信号伝播遅延は個々の配線の抵抗と容量との積に比例するが、配線の微細化は抵抗を増大させ、配線の高密度化は、配線間隔の狭小化や配線の多層化を伴うため、配線間の寄生容量ひいては個々の配線の容量を増大させる。なお、配線間の寄生容量の増大は、配線厚を薄くして、横方向に隣接し合う配線間の対向面積を小さくすることにより抑制できるが、配線厚を薄くすることは配線抵抗の更なる増大をもたらす。故に、半導体装置やそれを実装する回路基板の配線の微細化及び高密度化は、それに伴う信号伝播遅延の増大のため、半導体装置の高速動作の妨げとなる。
信号伝播遅延を低減することには、半導体装置の層間絶縁膜や回路基板の絶縁層に用いられる誘電体の低誘電率化とともに、配線材料の低抵抗率化が有効である。低抵抗率の配線材料として、銅(Cu)が用いられるに至っている。しかし、銅は二酸化シリコン(SiO)や有機系絶縁膜の内部に拡散しやすい性質を有し、リーク電流を増大させる等、半導体装置や回路基板の信頼性を低下させ得る。信頼性を確保するため、配線と絶縁膜との間にバリアメタル膜が形成されている。しかし、銅の拡散を抑制するためのバリアメタルとしては、チタン(Ti)やタンタル(Ta)といった比較的高抵抗率のバリアメタルが適用されている。さらに、サブミクロン配線、特に0.1μm以下のサブミクロン配線においては、断面積的に、配線全体に占めるバリアメタル膜の割合が増加している。故に、配線の微細化に伴い、配線材料に銅を用いたことによる低抵抗化の効果を得ることが困難になる。
この問題を解決するため、より薄いバリア膜を形成することが検討されている。例えば、スパッタ法や原子層堆積(ALD)法によって、より薄いバリア膜を形成することが試みられている。また、銅とマンガンとの合金(CuMn)膜を電界めっきのシード材として用い、酸化マンガン(MnO)のバリア膜を自己組織的に形成する技術が提案されている。
特開2003−332426号公報 特開2007−59660号公報 特開2007−81113号公報 特開2007−149813号公報 特開2008−22002号公報
バリア膜の薄膜化に関し、スパッタ法やALD法を用いた技術は、溝内への堆積時に見られる所謂シャドー効果により、バリア膜を配線溝内に高い被覆性で堆積することが困難である。このことは、特に、高アスペクト比の微細配線を形成する場合に顕著である。故に、配線材料に対する拡散バリアとして必要な膜厚を配線溝の底部及び側壁の全体にわたって実現しようとすると、局所的に厚いバリア膜が形成され、配線全体の抵抗を増大させてしまう。また、MnOを自己組織的に形成する技術は、バリア膜として消費されない過剰なMnがCu配線内に拡散し、配線抵抗を増大させてしまう。
従って、バリア膜の拡散バリアとしての機能を確保しながら、バリア膜による配線抵抗の増大を抑制する技術が依然として望まれる。
一観点によれば、配線形成方法が提供される。当該方法は、スタンパのパターン面をバリア膜形成化合物で被覆する工程と、スタンパのパターン面を樹脂膜に押し当てつつ、バリア膜形成化合物の分解・転写処理を行う工程とを含む。これにより、スタンパのパターン面のパターンにより樹脂膜内に配線溝が形成され、該配線溝に沿ってバリア膜が形成される。当該方法は更に、配線溝内にバリア膜を介して配線材料を埋め込む工程を含む。
他の観点によれば、半導体装置及び回路基板が提供される。当該半導体基板又は回路基板は、基板と該基板上の配線層とを含んでいる。この配線層は、樹脂膜と該樹脂膜内に形成された配線とを有する。樹脂膜と配線との間には、金属アルコキシド、又は金属と錯体を形成する化合物の分解により形成された金属酸化物膜が介在する。
開示の技術によれば、半導体装置や回路基板などの配線においてバリア膜を被覆性よく形成し得るので、拡散バリアとしての機能を確保しながら、配線全体中のバリア膜の占有率を低減し、バリア膜による配線抵抗の増大を抑制することができる。
一実施形態に係る配線形成方法を示す斜視図である。 一実施例に係る配線形成方法を示す断面図である。 一比較例に係る配線形成方法を示す断面図である。 一実施例に係る半導体装置の製造方法の工程群を示す断面図である。 一実施例に係る半導体装置の製造方法の図4に続く工程群を示す断面図である。 一実施例に係る半導体装置の製造方法の図5に続く工程群を示す断面図である。 一実施例に係る半導体装置の製造方法の図6に続く工程群を示す断面図である。
以下、添付図面を参照しながら実施形態について詳細に説明する。なお、図面において、種々の構成要素は必ずしも同一の尺度で描かれていない。また、図面全体を通して、同一あるいは対応する構成要素には同一又は類似の参照符号を付する。
図1を参照して、一実施形態に係る配線形成方法を説明する。この方法は、半導体装置や回路基板などの配線を形成するために使用し得るものである。本実施形態はインプリント工法を使用する。なお、インプリント工法それ自体は、レジストのパターニングへの適用例などから周知であり、熱インプリントや光インプリントがある。また、インプリント工法を配線溝の形成に直接的に使用した例も報告されている。本実施形態においては、配線溝を形成する工程において、バリア膜を形成するための化合物を表面にコートしたスタンパを、絶縁膜を塗布した基板に押し当て、配線溝とバリア膜とを同時に形成する。
先ず、図1(a)に示すように、配線層を形成すべき基板11上に、例えばスピンコート法により、所望の厚さの絶縁膜12を塗布する。基板11は、特に限定されないが、例えば半導体装置のシリコン(Si)等の半導体基板や回路基板の絶縁基板とし得る。基板11には、絶縁層又は導電層等の各種の層や、能動素子又は受動素子等の回路要素などが既に形成あるいは実装されていてもよい。絶縁膜12は、好ましくは樹脂膜であり、後の工程に応じて、光硬化性樹脂及び熱硬化性樹脂から選択し得る。
次いで、図1(b)に示すように、所望の配線パターンに対応するパターンが形成されたスタンパ13のパターン面を、バリア膜を形成するための化合物14で被覆する。スタンパ13の材料は、後続の押当て・転写処理において変形せず且つバリア膜形成化合物14の絶縁膜12側への転写が可能な材料が選択される。例えば、スタンパ13は石英を有する。また、化合物14によるスタンパ13の表面コートは、例えば、スタンパ13上への化合物14含有液のスピンコート若しくは噴射、又は該含有液へのスタンパ13のディッピング(浸漬)により行い得る。
バリア膜形成化合物14は、好ましくは、金属アルコキシド、又は配線材料の金属と錯体を形成する化合物である。
ここで用い得る金属アルコキシドは、配線材料の金属に対するバリア性を有していれば特に限定されない。例えば、好適な配線材料であるCuに対して、金属アルコキシドは、例えば、タンタルメトキサイド、タンタルエトキサイド、タンタルn−ブトキサイド、アルミメトキサイド、アルミエトキサイド、アルミn−ブトキサイド、チタンメトキサイド、チタンエトキサイド、チタンn−ブトキサイド、鉄エトキサイド、ホウ酸エトキサイド、ホウ酸n−ブトキサイド、ホウ酸t−ブトキサイド、ホウ酸エトキサイド、ホウ酸イソプロポキサイド、ホウ酸メトキサイド、ジルコニウムn−ブトキサイド、ジルコニウム−tブトキサイド、ジルコニウムエトキサイド、及びジルコニウムイソプロポキサイドのうちの1つ、又は2つ以上の組み合わせとし得る。これらの金属アルコキシドは、当該金属アルコキシドが溶解可能な有機溶剤に希釈してからコートしてもよい。
ここで用い得る錯体形成化合物は、配線材料の金属と錯体を形成してバリア膜として機能するものであれば特に限定されない。例えば、配線材料がCuである場合、錯体形成化合物は、例えば、フタロシアニン化合物、ベンゾトリアゾール、クラウンエーテルのうちの1つ、又は2つ以上の組み合わせとし得る。錯体形成化合物が室温で固体の場合、スタンパ13にコートする際、水、又はアルコール、トルエン若しくはキシレン等の有機溶剤に溶解させてからコートすることができる。
次いで、図1(c)に示すように、絶縁膜12を塗布した基板11上に、化合物14で被覆したスタンパ13を押し当てる。この加圧時の圧力については、スタンパ13のパターン形状を転写して絶縁膜12内に配線溝を形成できれば特に限定されない。この圧力は例えば10MPaとし得る。
また、この加圧時において、化合物14の分解・転写によるバリア膜の形成を行う。また、絶縁膜12の硬化を同時に行い得る。この目的のため、絶縁膜12及び化合物14の種類に応じて、紫外線(UV)等の照射15及び/又は加熱などの処理を行うことができる。
化合物14が金属アルコキシドである場合、室温でUV照射を行うことにより、金属アルコキシドを分解し、バリア膜となる金属酸化物を形成することが可能である。また、絶縁膜12として感光性の光硬化性樹脂を用いることにより、同一の室温でのUV照射処理で絶縁膜12を硬化させることができる。しかしながら、好ましくは、基板11を150℃以上に加熱しながらUV照射15を行う。金属アルコキシドの分解が促進され、膜質の優れたバリア膜が形成されるためである。また、光硬化性樹脂だけでなく、熱可塑性樹脂を用いることも可能になる。ただし、加熱温度は400℃以下の温度、より好ましくは300℃以下の温度とすることが好ましい。400℃を超える温度では、絶縁膜12の分解により膨れや絶縁性の劣化が生じる虞があり、300℃超える温度では、選択された金属アルコキシドに応じて、金属アルコキシドがガス化してボイドを生じさせる虞があるためである。なお、UV照射15を用いずに加熱処理のみで金属アルコキシドの分解・転写を行ってもよい。UV照射15を用いない場合、金属アルコキシドの分解による金属酸化物膜の形成を実現するため、基板11を200℃から400℃の範囲内の温度に加熱することが好ましい。
また、化合物14が錯体形成化合物である場合、150℃以上の温度に加熱することにより化合物14を活性化し、錯体形成を効率的に進めることができる。また、絶縁膜12として熱可塑性樹脂を用いることにより、同一の加熱処理で絶縁膜12を硬化させることができる。ただし、上述のように、加熱温度は400℃以下の温度とすることが好ましい。また、絶縁膜12が光硬化性樹脂である場合にはUV照射15を併用すればよい。なお、絶縁膜12が光硬化性樹脂でない場合であっても、必要に応じてUV照射15を併用し得る。
次いで、図1(d)に示すように、スタンパ13を基板11から離型する。この段階で、絶縁膜12には、スタンパ13に形成された所望パターンに従った配線溝16が形成されている。さらに、配線溝16の側壁及び底部と絶縁膜12の頂面に金属アルコキシド又は錯体形成化合物の分解反応によるバリア膜17’が転写形成されている。
次いで、図1(e)に示すように、配線溝16内に配線材料を埋め込み、配線18を形成する。例えば、シード層となるCu膜をスパッタ法により形成し、電解めっきによりCuを析出させ、平坦化処理により余分なCu及びバリア膜17’を除去する。また、例えば触媒を介した無電解めっきによりシード層を形成する等、その他の手法を用いてもよい。以上の工程により、絶縁膜12、バリア膜17及びCu等の配線18を含む単層の配線層19が形成される。
多層配線を形成する場合には、図1(a)−(e)に示した工程を繰り返せばよい。
この実施形態に従った配線形成方法によれば、スパッタ法やALD法で観察されるシャドー効果の問題が発生せず、高アスペクト比の配線の形成時においても、バリア膜17を、例えば2nmといった厚さで、より均一に形成することができる。故に、配線全体(17+18)に占めるバリア膜17の割合を小さくし、且つCu等の配線18材料の絶縁膜12中への拡散を防止することができる。また、金属アルコキシドや銅錯体形成化合物は、その性質上、銅配線18内部に拡散しない。従って、幅が0.1μm未満の微細配線であっても、拡散バリアとしての機能を確保しながら、配線抵抗の増大を抑制することが可能であり、半導体装置や回路基板の信頼性及び高速動作を改善し得る。
続いて、上述の実施形態の具体例及び効果を、以下の実施例及び比較例を用いて説明する。
(実施例1)
図2に示すようにして、L/S(ライン/スペース)=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。先ず、図2(a)に示すように、Si基板11上に熱酸化膜(SiO膜)21を膜厚100nmに形成し、フェノール系感光性絶縁膜(WPR−5100、JSR社製)12−1をスピンコート法により膜厚1μmで塗布した。また、フェノール系感光性絶縁膜12−1の成膜後、150℃、3分の条件で溶剤乾燥を行った。次に、図2(b)に示すように、インプリント法で使用する石英スタンパ13に、エタノール中に80wt%の濃度で含有させたチタンエトキサイド溶液14をスピンコートし、薄膜バリア形成用スタンパを準備した。
次に、図2(c)に示すように、200℃に加熱した加熱ステージ22上に配置したフェノール系感光性樹脂12−1で被覆されたSi基板11に、チタンエトキサイド溶液14で被覆されたスタンパ13を圧力10MPaで加圧接触させ、UV照射15を行った。UV照射15は、波長360nmの低圧水銀ランプで240秒とした。この時の紫外線照射量は500mJ/cmである。次に、スタンパ13を離型した後、図2(d)に示すように、フェノール系感光性絶縁膜12−1内に配線溝が形成され且つバリア膜17’が転写された基板11上に、Cuを50nmスパッタし、次いで、電解めっきによりCu(スパッタCuと併せて参照符号18’で示す)を成長させた。
次に、図2(e)に示すように、化学的機械的研磨(Chemical Mechanical Polishing;CMP)処理を行い、互いに分離された複数の配線18を形成した。以上の工程により、絶縁膜12−1、バリア膜17及びCu配線18を含む単層の配線層19の形成が完了した。そして、図2(f)に示すように、第2のフェノール系感光性絶縁膜12−2をスピンコート法により膜厚1μmに成膜した。なお、フェノール系感光性絶縁膜12−2のスピンコート後、150℃、3分の条件で溶剤乾燥を行い、更に、窒素ガス雰囲気のオーブンにて200℃、1時間の加熱処理を行った。
(実施例2)
実施例1のチタンエトキサイド14をタンタルエトキサイドに変更し、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
(実施例3)
実施例1のチタンエトキサイド14をアルミエトキサイドに変更し、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
(実施例4)
実施例1のチタンエトキサイド14をジルコニウムエトキサイドに変更し、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
(実施例5)
実施例1のチタンエトキサイド溶液14を、水に1wt%の濃度で溶解させたベンゾトリアゾール溶液に変更し、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
(実施例6)
実施例1のチタンエトキサイド溶液14を、キシレンに5wt%の濃度で溶解させたフタロシアニン溶液に変更し、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
(実施例7)
UV照射15を行わずに200℃の加熱ステージで30分加熱する熱インプリントとしたことを除いて、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
(実施例8)
UV照射15を行わずに200℃の加熱ステージで30分加熱する熱インプリントとしたこと、及びチタンエトキサイド14をタンタルエトキサイドに変更したことを除いて、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
(実施例9)
UV照射15を行わずに200℃の加熱ステージで30分加熱する熱インプリントとしたこと、及びチタンエトキサイド14をアルミエトキサイドに変更したことを除いて、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
(実施例10)
UV照射15を行わずに200℃の加熱ステージで30分加熱する熱インプリントとしたこと、及びチタンエトキサイド14をジルコニウムエトキサイドに変更したことを除いて、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
(実施例11)
UV照射15を行わずに200℃の加熱ステージ22で30分加熱する熱インプリントとしたこと、及びチタンエトキサイド溶液14を、水に1wt%の濃度で溶解させたベンゾトリアゾール溶液に変更したことを除いて、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
(実施例12)
UV照射15を行わずに200℃の加熱ステージ22で30分加熱する熱インプリントとしたこと、及びチタンエトキサイド溶液14を、キシレンに5wt%の濃度で溶解させたフタロシアニン溶液に変更したことを除いて、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
(比較例1)
石英スタンパ13のチタンエトキサイド溶液14によるコート処理を行わずに、L/S=0.1/0.1μmのクシ歯配線を有する比較用の評価用基板を作製した。その他の工程は、図2と同様とした。
(比較例2)
石英スタンパ13のチタンエトキサイド溶液14によるコート処理、及びUV照射15を行わずに、L/S=0.1/0.1μmのクシ歯配線を有する比較用の評価用基板を作製した。その他の工程は、図2と同様とした。
(比較例3)
図3に示すようにして、L/S=0.1/0.1μmのクシ歯配線を有する比較用の評価用基板を作製した。先ず、図3(a)に示すように、Si基板11上に熱酸化膜(SiO膜)21を膜厚100nmに形成し、フェノール系感光性絶縁膜(WPR−5100、JSR社製)12−1をスピンコート法により膜厚1μmで塗布した。また、フェノール系感光性絶縁膜12−1の成膜後、150℃、3分の条件で溶剤乾燥を行った。次に、図3(b)に示すように、200℃に加熱した加熱ステージ22上に配置したフェノール系感光性樹脂12−1で被覆されたSi基板11にスタンパ13を圧力10MPaで加圧接触させ、UV照射15を行った。UV照射15は、波長360nmの低圧水銀ランプで240秒とした。この時の紫外線照射量は500mJ/cmである。
次に、スタンパ13を離型した後、図3(c)に示すように、フェノール系感光性絶縁膜12−1内に配線溝が形成された基板11上に、Ti膜117’を厚さ10nm、Cu膜を厚さ50nmにスパッタし、次いで、電解めっきにより銅(スパッタCuと併せて参照符号18’で示す)を成長させた。次に、図3(d)に示すように、CMP処理を行い、互いに分離された複数の配線18を形成した。以上の工程により、絶縁膜12−1、スパッタTi膜117及びCu配線18を含む単層の配線層119の形成が完了した。
そして、図3(e)に示すように、第2のフェノール系感光性絶縁膜12−2をスピンコート法により膜厚1μmに成膜した。なお、フェノール系感光性絶縁膜111’の塗布後、150℃、3分の条件で溶剤乾燥を行い、更に、窒素ガス雰囲気のオーブンにて200℃、1時間の加熱処理を行った。
(比較例4)
比較例3のTi膜117の膜厚を10nmから3nmに変更し、比較例3と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する比較用の評価用基板を作製した。
(特性の比較結果)
実施例1−12及び比較例1−4の各々により作製した評価用基板において、隣接する2つの配線(17+18、又は117+18)間に10Vの直流電圧を印加し、配線間のリーク電流を測定した。
また、配線(17+18、又は117+18)の抵抗値をLCRメータにて測定し、配線がCuのみを有するとしたときに配線の断面積及び長さから決定される理想抵抗値に対する増大率を:
抵抗増大率=測定抵抗値(Ω)/理想抵抗値(Ω) (1)
として算出した。すなわち、抵抗増大率の値は1に近いほど良好である。なお、上記の測定抵抗値は、ストレス試験前の(初期)抵抗値である。
さらに、各評価用基板を200℃、24時間の条件で高温放置した後、高温放置後の配線抵抗値を測定し、初期抵抗値に対する変化率を:
高温放置抵抗変化率=高温放置後の抵抗値(Ω)/初期抵抗値(Ω) (2)
として算出した。すなわち、高温放置抵抗変化率の値も1に近いほど良好である。
Figure 0005481963
表1は、リーク電流値、抵抗増大率、高温放置抵抗変化率の測定結果を示している。実施例1−12は比較例1−4と比較して良好な特性を示している。具体的には、バリア膜を形成していない比較例1及び2は、抵抗増大率は当然ながら1に近いものの、DC10Vのリーク電流試験で絶縁破壊し、上記の高温放置試験により抵抗値が2倍以上に増大する。また、異なる膜厚のスパッタTiのバリア膜117を有する比較例3及び4は、信頼性に関するリーク電流及び高温放置抵抗変化率と、配線抵抗値ひいては動作速度に関する抵抗増大率との間にトレードオフの関係があり、双方を満たす膜厚条件が得られていない。それに対し、実施例1−12においては、信頼性と動作速度との双方において優れた特性を示している。
以上の比較結果が示すように、実施形態に従った配線形成方法によれば、バリア膜17をより均一に形成することができ、断面積的に配線全体に占めるバリア膜の割合を小さくしながら、Cu配線18から絶縁膜12内へのCu拡散を防止することが可能である。
(実施例13)
図4−7に示すようにして、多層配線を有する半導体装置を作製した。
先ず、図4(a)に示すように、Si基板11に、LOCOSによる素子間分離膜31及びトランジスタ32を形成した。本実施例においては、トランジスタ32は、ソース、ドレイン、ゲート、ゲート絶縁膜及びサイドウォール絶縁膜を有する電界効果トランジスタ(FET)とした。次に、図4(b)に示すように、リンガラス等の層間絶縁膜33、ストッパ膜34を形成し、電極取り出し用のコンタクトホール35を形成した。次に、図4(c)に示すように、コンタクトホ−ル35内に、TiN膜36及びWプラグ37を有するコンタクトを形成した。このため、スパッタ法による50nmのTiN膜の堆積と、WF及び水素の混合ガスを用いたブランケットW膜の堆積と、その後のCMPとを行った。
次いで、図5(a)に示すように、フェノール系感光性絶縁膜12−1をスピンコート法で膜厚200nmに塗布し、150℃、3分の溶媒乾燥を行った。次に、図5(b)に示すように、200℃に加熱した加熱ステージ22上に基板11を載せ、実施例1と同様に、チタンエトキサイド溶液14−1をスピンコートしたスタンパ13−1を圧力10MPaで基板31に加圧接触させ、UV照射15−1を行った。UV照射15−1は、波長360nmの低圧水銀ランプで240秒とした。この時の紫外線照射量は500mJ/cmである。次に、スタンパ13−1を離型した後、図5(c)に示すように、バリア膜17−1が転写された基板11上で、膜厚50nmのCuスパッタ、電解Cuめっき及びCMPを行い、Cu配線18−1を形成した。この段階で、絶縁膜12−1、バリア膜17−1及び銅配線18−1を含む第1層配線19−1の形成が完了した。
次いで、図6(a)に示すように、第1層配線19−1上にフェノール系感光性絶縁膜12−2をスピンコート法で膜厚400nmに塗布し、150℃、3分の溶媒乾燥を行った。次に、図6(b)に示すように、200℃に加熱した加熱ステージ22上に基板11を載せ、実施例1と同様に、チタンエトキサイド溶液14−2をスピンコートしたスタンパ13−2を圧力10MPaで基板11に加圧接触させ、UV照射15−2を行った。UV照射15−2は、UV照射15−1と同様に、波長360nmの低圧水銀ランプで240秒とした。
次いで、スタンパ13−2を離型した後、図7(a)に示すように、バリア膜17−2が転写された基板11上で、膜厚50nmのCuスパッタ、電解Cuめっき及びCMPを行った。この段階で、絶縁膜12−2、バリア膜17−2及び銅配線18−2を含む第2層配線19−2までの形成が完了した。次に、図6(a)−7(a)の工程を繰り返し、図7(b)に示すように、フェノール系感光性絶縁膜12−3、バリア膜17−3及び銅配線18−3を含む第3層配線19−3を形成した。なお、図示のように、配線層19−1、19−2、19−3が連続ビアを形成するようにした。
以上により作製した半導体装置において、100万個の連続ビアを評価したところ、歩留まりは95%であった。また、200℃、1000時間の高温放置の前後で配線抵抗を測定したところ、高温放置後の抵抗増大は見られなかった。
以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。例えば、配線材料として、低抵抗な金属として周知の銅(Cu)を用いて説明したが、上述の実施形態は、例えばアルミニウム(Al)等、拡散バリア膜を必要とするその他の金属又は合金等にも適用可能である。
以上の説明に関し、更に以下の付記を開示する。
(付記1)
スタンパのパターン面をバリア膜形成化合物で被覆する工程と、
前記スタンパのパターン面を樹脂膜に押し当てつつ、前記バリア膜形成化合物の分解・転写処理を行う工程と、
前記パターン面のパターンにより前記樹脂膜内に形成された配線溝内に、前記分解・転写処理により形成されたバリア膜を介して、配線材料を埋め込む工程と、
を有する配線形成方法。
(付記2)
前記バリア膜形成化合物は、金属アルコキシド、又は金属と錯体を形成する化合物である、付記1に記載の配線形成方法。
(付記3)
前記バリア膜形成化合物の前記分解・転写処理は、紫外線照射を行うことを含む、付記1又は2に記載の配線形成方法。
(付記4)
前記バリア膜形成化合物の前記分解・転写処理は、150℃から400℃の範囲内での加熱処理を含む、付記1乃至3の何れか一に記載の配線形成方法。
(付記5)
前記バリア膜形成化合物は金属アルコキシドであり、前記バリア膜形成化合物の前記分解・転写処理は、紫外線照射を行いつつ、150℃から300℃の範囲内での加熱処理を行うことを含む、付記1に記載の配線形成方法。
(付記6)
前記バリア膜形成化合物は、チタンアルコキシド、アルミアルコキシド、タンタルアルコキシド、及びジルコニウムアルコキシドからなる群から選択される、付記1乃至5の何れか一に記載の配線形成方法。
(付記7)
前記バリア膜形成化合物は、トリアゾール系化合物、及びフタロシアニン系化合物からなる群から選択される、付記1乃至4の何れか一に記載の配線形成方法。
(付記8)
基板及び該基板上の配線層を有し、
前記配線層は、樹脂膜と該樹脂膜内に形成された配線とを有し、
前記樹脂膜と前記配線との間に、化合物の分解により形成された金属酸化物膜が介在し、
前記化合物は、金属アルコキシド、又は金属と錯体を形成する化合物である、
半導体装置。
(付記9)
前記配線は銅配線であり、
前記化合物は、チタンアルコキシド、アルミアルコキシド、タンタルアルコキシド、及びジルコニウムアルコキシド、トリアゾール系化合物、及びフタロシアニン系化合物からなる群から選択された化合物であり、
前記金属酸化物膜は、前記銅配線から前記樹脂膜への銅の拡散を防止するよう作用する、
付記7に記載の半導体装置。
(付記10)
基板及び該基板上の配線層を有し、
前記配線層は、樹脂膜と該樹脂膜内に形成された配線とを有し、
前記樹脂膜と前記配線との間に、化合物の分解により形成された金属酸化物膜が介在し、
前記化合物は、金属アルコキシド、又は金属と錯体を形成する化合物である、
回路基板。
11 基板
12 絶縁膜(樹脂膜)
13 スタンパ
14 バリア膜形成化合物
15 UV照射
16 配線溝
17 バリア膜
18 配線
19 配線層
31 素子間分離膜
32 トランジスタ

Claims (7)

  1. スタンパのパターン面をバリア膜形成化合物で被覆する工程と、
    前記スタンパのパターン面を樹脂膜に押し当てつつ、前記バリア膜形成化合物の分解・転写処理を行う工程と、
    前記パターン面のパターンにより前記樹脂膜内に形成された配線溝内に、前記分解・転写処理により形成されたバリア膜を介して、配線材料を埋め込む工程と、
    を有する配線形成方法。
  2. 前記バリア膜形成化合物は、金属アルコキシド、又は金属と錯体を形成する化合物である、請求項1に記載の配線形成方法。
  3. 前記バリア膜形成化合物の前記分解・転写処理は、紫外線照射を行うことを含む、請求項1又は2に記載の配線形成方法。
  4. 前記バリア膜形成化合物の前記分解・転写処理は、150℃から400℃の範囲内での加熱処理を含む、請求項1乃至3の何れか一項に記載の配線形成方法。
  5. 前記バリア膜形成化合物は金属アルコキシドであり、前記バリア膜形成化合物の前記分解・転写処理は、紫外線照射を行いつつ、150℃から300℃の範囲内での加熱処理を行うことを含む、請求項1に記載の配線形成方法。
  6. 半導体素子が形成された基板上に樹脂膜を形成する工程と、
    スタンパのパターン面をバリア膜形成化合物で被覆する工程と、
    前記スタンパのパターン面を前記樹脂膜に押し当てつつ、前記バリア膜形成化合物の分解・転写処理を行う工程と、
    前記パターン面のパターンにより前記樹脂膜内に形成された配線溝内に、前記分解・転写処理により形成されたバリア膜を介して、配線材料を埋め込む工程と、
    を有する半導体装置の製造方法。
  7. 基板上に樹脂膜を形成する工程と、
    スタンパのパターン面をバリア膜形成化合物で被覆する工程と、
    前記スタンパのパターン面を前記樹脂膜に押し当てつつ、前記バリア膜形成化合物の分解・転写処理を行う工程と、
    前記パターン面のパターンにより前記樹脂膜内に形成された配線溝内に、前記分解・転写処理により形成されたバリア膜を介して、配線材料を埋め込む工程と、
    を有する回路基板の製造方法。
JP2009151429A 2009-06-25 2009-06-25 配線形成方法、半導体装置の製造方法、及び回路基板の製造方法 Expired - Fee Related JP5481963B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009151429A JP5481963B2 (ja) 2009-06-25 2009-06-25 配線形成方法、半導体装置の製造方法、及び回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009151429A JP5481963B2 (ja) 2009-06-25 2009-06-25 配線形成方法、半導体装置の製造方法、及び回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011009464A JP2011009464A (ja) 2011-01-13
JP5481963B2 true JP5481963B2 (ja) 2014-04-23

Family

ID=43565778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009151429A Expired - Fee Related JP5481963B2 (ja) 2009-06-25 2009-06-25 配線形成方法、半導体装置の製造方法、及び回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP5481963B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140311662A1 (en) * 2013-04-22 2014-10-23 Korea Institute Of Machinery & Materials Method for fabricating an embedded pattern using a transfer-based imprinting

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021145076A (ja) * 2020-03-13 2021-09-24 キオクシア株式会社 原版および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0641761A (ja) * 1992-07-28 1994-02-15 Matsushita Electric Works Ltd 銅箔の表面処理法
JP4445711B2 (ja) * 2002-04-19 2010-04-07 株式会社Kri 金属酸化物パターン形成方法及び金属配線パターン形成方法
TW200503167A (en) * 2003-06-20 2005-01-16 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
JP2007268917A (ja) * 2006-03-31 2007-10-18 Kurabo Ind Ltd 熱可塑性ポリイミド層を有するフレキシブル積層板及びその製造方法
WO2008005087A2 (en) * 2006-06-30 2008-01-10 Advanced Micro Devices, Inc. A nano imprint technique with increased flexibility with respect to alignment and feature shaping
JP4795412B2 (ja) * 2007-10-02 2011-10-19 古河電気工業株式会社 導電材の形成方法、該形成方法により形成された導電材、及び該導電材を有するデバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140311662A1 (en) * 2013-04-22 2014-10-23 Korea Institute Of Machinery & Materials Method for fabricating an embedded pattern using a transfer-based imprinting
US9791601B2 (en) * 2013-04-22 2017-10-17 Korea Institute Of Machinery & Materials Method for fabricating an embedded pattern using a transfer-based imprinting

Also Published As

Publication number Publication date
JP2011009464A (ja) 2011-01-13

Similar Documents

Publication Publication Date Title
US9112004B2 (en) Barrier layer for copper interconnect
TWI269373B (en) Organic insulating film, manufacturing method thereof, semiconductor device using such organic insulating film and manufacturing method thereof
TWI488266B (zh) 內連線結構與其形成方法
TWI309443B (en) Method of manufacturing semiconductor device
US9966339B2 (en) Barrier structure for copper interconnect
US10062645B2 (en) Interconnect structure for semiconductor devices
TW202008509A (zh) 半導體結構的形成方法
JP2011238917A (ja) 半導体装置の製造方法
US20150021779A1 (en) Hard mask for back-end-of-line (beol) interconnect structure
TWI413212B (zh) 半導體裝置及其製造方法
JP2008288234A (ja) 半導体装置及び半導体装置の製造方法
US20040224500A1 (en) Method of forming metal line of semiconductor device
JP5481963B2 (ja) 配線形成方法、半導体装置の製造方法、及び回路基板の製造方法
US20090061590A1 (en) Method for manufacturing semiconductor device
US9905457B2 (en) High boiling temperature solvent additives for semiconductor processing
CN104701248B (zh) 用于半导体器件的互连结构
KR20080062006A (ko) 반도체 소자의 다층 금속배선 형성방법
TWI495059B (zh) 半導體元件與半導體裝置與其形成方法
TW473922B (en) Semiconductor device and method of manufacturing the same
KR100945503B1 (ko) 반도체 소자의 금속배선 형성방법
US20040219795A1 (en) Method to improve breakdown voltage by H2 plasma treat
TW202017046A (zh) 半導體裝置及其製造方法
KR100743660B1 (ko) 반도체 소자의 제조방법
JP2011124472A (ja) 半導体装置の製造方法
KR100920040B1 (ko) 반도체 소자의 배선 및 그의 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140203

R150 Certificate of patent or registration of utility model

Ref document number: 5481963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees