JP2011009464A - 配線形成方法、半導体装置及び回路基板 - Google Patents
配線形成方法、半導体装置及び回路基板 Download PDFInfo
- Publication number
- JP2011009464A JP2011009464A JP2009151429A JP2009151429A JP2011009464A JP 2011009464 A JP2011009464 A JP 2011009464A JP 2009151429 A JP2009151429 A JP 2009151429A JP 2009151429 A JP2009151429 A JP 2009151429A JP 2011009464 A JP2011009464 A JP 2011009464A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- barrier film
- compound
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 インプリント法に用いるスタンパ13のパターン面をバリア膜形成化合物14で被覆し、スタンパ13のパターン面を、基板11上に塗布された樹脂膜12に押し当てつつ、バリア膜形成化合物14の分解・転写処理を行う。これにより、スタンパ13のパターン面のパターンにより樹脂膜12内に配線溝16が形成され、配線溝16に沿ってバリア膜17が形成される。その後、配線溝16内にバリア膜17を介して配線材料を埋め込み、配線18を形成する。
【選択図】 図1
Description
図2に示すようにして、L/S(ライン/スペース)=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。先ず、図2(a)に示すように、Si基板11上に熱酸化膜(SiO2膜)21を膜厚100nmに形成し、フェノール系感光性絶縁膜(WPR−5100、JSR社製)12−1をスピンコート法により膜厚1μmで塗布した。また、フェノール系感光性絶縁膜12−1の成膜後、150℃、3分の条件で溶剤乾燥を行った。次に、図2(b)に示すように、インプリント法で使用する石英スタンパ13に、エタノール中に80wt%の濃度で含有させたチタンエトキサイド溶液14をスピンコートし、薄膜バリア形成用スタンパを準備した。
実施例1のチタンエトキサイド14をタンタルエトキサイドに変更し、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
実施例1のチタンエトキサイド14をアルミエトキサイドに変更し、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
実施例1のチタンエトキサイド14をジルコニウムエトキサイドに変更し、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
実施例1のチタンエトキサイド溶液14を、水に1wt%の濃度で溶解させたベンゾトリアゾール溶液に変更し、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
実施例1のチタンエトキサイド溶液14を、キシレンに5wt%の濃度で溶解させたフタロシアニン溶液に変更し、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
UV照射15を行わずに200℃の加熱ステージで30分加熱する熱インプリントとしたことを除いて、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
UV照射15を行わずに200℃の加熱ステージで30分加熱する熱インプリントとしたこと、及びチタンエトキサイド14をタンタルエトキサイドに変更したことを除いて、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
UV照射15を行わずに200℃の加熱ステージで30分加熱する熱インプリントとしたこと、及びチタンエトキサイド14をアルミエトキサイドに変更したことを除いて、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
UV照射15を行わずに200℃の加熱ステージで30分加熱する熱インプリントとしたこと、及びチタンエトキサイド14をジルコニウムエトキサイドに変更したことを除いて、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
UV照射15を行わずに200℃の加熱ステージ22で30分加熱する熱インプリントとしたこと、及びチタンエトキサイド溶液14を、水に1wt%の濃度で溶解させたベンゾトリアゾール溶液に変更したことを除いて、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
UV照射15を行わずに200℃の加熱ステージ22で30分加熱する熱インプリントとしたこと、及びチタンエトキサイド溶液14を、キシレンに5wt%の濃度で溶解させたフタロシアニン溶液に変更したことを除いて、実施例1と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する評価用基板を作製した。
石英スタンパ13のチタンエトキサイド溶液14によるコート処理を行わずに、L/S=0.1/0.1μmのクシ歯配線を有する比較用の評価用基板を作製した。その他の工程は、図2と同様とした。
石英スタンパ13のチタンエトキサイド溶液14によるコート処理、及びUV照射15を行わずに、L/S=0.1/0.1μmのクシ歯配線を有する比較用の評価用基板を作製した。その他の工程は、図2と同様とした。
図3に示すようにして、L/S=0.1/0.1μmのクシ歯配線を有する比較用の評価用基板を作製した。先ず、図3(a)に示すように、Si基板11上に熱酸化膜(SiO2膜)21を膜厚100nmに形成し、フェノール系感光性絶縁膜(WPR−5100、JSR社製)12−1をスピンコート法により膜厚1μmで塗布した。また、フェノール系感光性絶縁膜12−1の成膜後、150℃、3分の条件で溶剤乾燥を行った。次に、図3(b)に示すように、200℃に加熱した加熱ステージ22上に配置したフェノール系感光性樹脂12−1で被覆されたSi基板11にスタンパ13を圧力10MPaで加圧接触させ、UV照射15を行った。UV照射15は、波長360nmの低圧水銀ランプで240秒とした。この時の紫外線照射量は500mJ/cm2である。
比較例3のTi膜117の膜厚を10nmから3nmに変更し、比較例3と同様の手法により、L/S=0.1/0.1μmのクシ歯配線を有する比較用の評価用基板を作製した。
実施例1−12及び比較例1−4の各々により作製した評価用基板において、隣接する2つの配線(17+18、又は117+18)間に10Vの直流電圧を印加し、配線間のリーク電流を測定した。
抵抗増大率=測定抵抗値(Ω)/理想抵抗値(Ω) (1)
として算出した。すなわち、抵抗増大率の値は1に近いほど良好である。なお、上記の測定抵抗値は、ストレス試験前の(初期)抵抗値である。
高温放置抵抗変化率=高温放置後の抵抗値(Ω)/初期抵抗値(Ω) (2)
として算出した。すなわち、高温放置抵抗変化率の値も1に近いほど良好である。
図4−7に示すようにして、多層配線を有する半導体装置を作製した。
(付記1)
スタンパのパターン面をバリア膜形成化合物で被覆する工程と、
前記スタンパのパターン面を樹脂膜に押し当てつつ、前記バリア膜形成化合物の分解・転写処理を行う工程と、
前記パターン面のパターンにより前記樹脂膜内に形成された配線溝内に、前記分解・転写処理により形成されたバリア膜を介して、配線材料を埋め込む工程と、
を有する配線形成方法。
(付記2)
前記バリア膜形成化合物は、金属アルコキシド、又は金属と錯体を形成する化合物である、付記1に記載の配線形成方法。
(付記3)
前記バリア膜形成化合物の前記分解・転写処理は、紫外線照射を行うことを含む、付記1又は2に記載の配線形成方法。
(付記4)
前記バリア膜形成化合物の前記分解・転写処理は、150℃から400℃の範囲内での加熱処理を含む、付記1乃至3の何れか一に記載の配線形成方法。
(付記5)
前記バリア膜形成化合物は金属アルコキシドであり、前記バリア膜形成化合物の前記分解・転写処理は、紫外線照射を行いつつ、150℃から300℃の範囲内での加熱処理を行うことを含む、付記1に記載の配線形成方法。
(付記6)
前記バリア膜形成化合物は、チタンアルコキシド、アルミアルコキシド、タンタルアルコキシド、及びジルコニウムアルコキシドからなる群から選択される、付記1乃至5の何れか一に記載の配線形成方法。
(付記7)
前記バリア膜形成化合物は、トリアゾール系化合物、及びフタロシアニン系化合物からなる群から選択される、付記1乃至4の何れか一に記載の配線形成方法。
(付記8)
基板及び該基板上の配線層を有し、
前記配線層は、樹脂膜と該樹脂膜内に形成された配線とを有し、
前記樹脂膜と前記配線との間に、化合物の分解により形成された金属酸化物膜が介在し、
前記化合物は、金属アルコキシド、又は金属と錯体を形成する化合物である、
半導体装置。
(付記9)
前記配線は銅配線であり、
前記化合物は、チタンアルコキシド、アルミアルコキシド、タンタルアルコキシド、及びジルコニウムアルコキシド、トリアゾール系化合物、及びフタロシアニン系化合物からなる群から選択された化合物であり、
前記金属酸化物膜は、前記銅配線から前記樹脂膜への銅の拡散を防止するよう作用する、
付記7に記載の半導体装置。
(付記10)
基板及び該基板上の配線層を有し、
前記配線層は、樹脂膜と該樹脂膜内に形成された配線とを有し、
前記樹脂膜と前記配線との間に、化合物の分解により形成された金属酸化物膜が介在し、
前記化合物は、金属アルコキシド、又は金属と錯体を形成する化合物である、
回路基板。
12 絶縁膜(樹脂膜)
13 スタンパ
14 バリア膜形成化合物
15 UV照射
16 配線溝
17 バリア膜
18 配線
19 配線層
31 素子間分離膜
32 トランジスタ
Claims (7)
- スタンパのパターン面をバリア膜形成化合物で被覆する工程と、
前記スタンパのパターン面を樹脂膜に押し当てつつ、前記バリア膜形成化合物の分解・転写処理を行う工程と、
前記パターン面のパターンにより前記樹脂膜内に形成された配線溝内に、前記分解・転写処理により形成されたバリア膜を介して、配線材料を埋め込む工程と、
を有する配線形成方法。 - 前記バリア膜形成化合物は、金属アルコキシド、又は金属と錯体を形成する化合物である、請求項1に記載の配線形成方法。
- 前記バリア膜形成化合物の前記分解・転写処理は、紫外線照射を行うことを含む、請求項1又は2に記載の配線形成方法。
- 前記バリア膜形成化合物の前記分解・転写処理は、150℃から400℃の範囲内での加熱処理を含む、請求項1乃至3の何れか一項に記載の配線形成方法。
- 前記バリア膜形成化合物は金属アルコキシドであり、前記バリア膜形成化合物の前記分解・転写処理は、紫外線照射を行いつつ、150℃から300℃の範囲内での加熱処理を行うことを含む、請求項1に記載の配線形成方法。
- 基板及び該基板上の配線層を有し、
前記配線層は、樹脂膜と該樹脂膜内に形成された配線とを有し、
前記樹脂膜と前記配線との間に、化合物の分解により形成された金属酸化物膜が介在し、
前記化合物は、金属アルコキシド、又は金属と錯体を形成する化合物である、
半導体装置。 - 基板及び該基板上の配線層を有し、
前記配線層は、樹脂膜と該樹脂膜内に形成された配線とを有し、
前記樹脂膜と前記配線との間に、化合物の分解により形成された金属酸化物膜が介在し、
前記化合物は、金属アルコキシド、又は金属と錯体を形成する化合物である、
回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009151429A JP5481963B2 (ja) | 2009-06-25 | 2009-06-25 | 配線形成方法、半導体装置の製造方法、及び回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009151429A JP5481963B2 (ja) | 2009-06-25 | 2009-06-25 | 配線形成方法、半導体装置の製造方法、及び回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011009464A true JP2011009464A (ja) | 2011-01-13 |
JP5481963B2 JP5481963B2 (ja) | 2014-04-23 |
Family
ID=43565778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009151429A Expired - Fee Related JP5481963B2 (ja) | 2009-06-25 | 2009-06-25 | 配線形成方法、半導体装置の製造方法、及び回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5481963B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101449272B1 (ko) | 2013-04-22 | 2014-10-08 | 한국기계연구원 | 전사기반의 임프린팅 공정을 이용한 함몰패턴 제작방법 |
US11728210B2 (en) | 2020-03-13 | 2023-08-15 | Kioxia Corporation | Manufacturing method of original plate and semiconductor device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0641761A (ja) * | 1992-07-28 | 1994-02-15 | Matsushita Electric Works Ltd | 銅箔の表面処理法 |
JP2004006790A (ja) * | 2002-04-19 | 2004-01-08 | Kri Inc | 金属酸化物パターン形成方法及び金属配線パターン形成方法並びに配線基板 |
WO2004114381A1 (ja) * | 2003-06-20 | 2004-12-29 | Matsushita Electric Industrial Co., Ltd. | 半導体装置の製造方法 |
JP2007268917A (ja) * | 2006-03-31 | 2007-10-18 | Kurabo Ind Ltd | 熱可塑性ポリイミド層を有するフレキシブル積層板及びその製造方法 |
WO2008005087A2 (en) * | 2006-06-30 | 2008-01-10 | Advanced Micro Devices, Inc. | A nano imprint technique with increased flexibility with respect to alignment and feature shaping |
JP2009105039A (ja) * | 2007-10-02 | 2009-05-14 | Furukawa Electric Co Ltd:The | 導電材の形成方法、該形成方法により形成された導電材、及び該導電材を有するデバイス |
-
2009
- 2009-06-25 JP JP2009151429A patent/JP5481963B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0641761A (ja) * | 1992-07-28 | 1994-02-15 | Matsushita Electric Works Ltd | 銅箔の表面処理法 |
JP2004006790A (ja) * | 2002-04-19 | 2004-01-08 | Kri Inc | 金属酸化物パターン形成方法及び金属配線パターン形成方法並びに配線基板 |
WO2004114381A1 (ja) * | 2003-06-20 | 2004-12-29 | Matsushita Electric Industrial Co., Ltd. | 半導体装置の製造方法 |
JP2007268917A (ja) * | 2006-03-31 | 2007-10-18 | Kurabo Ind Ltd | 熱可塑性ポリイミド層を有するフレキシブル積層板及びその製造方法 |
WO2008005087A2 (en) * | 2006-06-30 | 2008-01-10 | Advanced Micro Devices, Inc. | A nano imprint technique with increased flexibility with respect to alignment and feature shaping |
JP2009105039A (ja) * | 2007-10-02 | 2009-05-14 | Furukawa Electric Co Ltd:The | 導電材の形成方法、該形成方法により形成された導電材、及び該導電材を有するデバイス |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101449272B1 (ko) | 2013-04-22 | 2014-10-08 | 한국기계연구원 | 전사기반의 임프린팅 공정을 이용한 함몰패턴 제작방법 |
US11728210B2 (en) | 2020-03-13 | 2023-08-15 | Kioxia Corporation | Manufacturing method of original plate and semiconductor device |
US11978660B2 (en) | 2020-03-13 | 2024-05-07 | Kioxia Corporation | Manufacturing method of original plate and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP5481963B2 (ja) | 2014-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9112004B2 (en) | Barrier layer for copper interconnect | |
TWI269373B (en) | Organic insulating film, manufacturing method thereof, semiconductor device using such organic insulating film and manufacturing method thereof | |
TWI488266B (zh) | 內連線結構與其形成方法 | |
TWI309443B (en) | Method of manufacturing semiconductor device | |
US10062645B2 (en) | Interconnect structure for semiconductor devices | |
US9966339B2 (en) | Barrier structure for copper interconnect | |
CN1591856A (zh) | 内联机结构及其制造方法 | |
TW202008509A (zh) | 半導體結構的形成方法 | |
JP2011238917A (ja) | 半導体装置の製造方法 | |
US20150021779A1 (en) | Hard mask for back-end-of-line (beol) interconnect structure | |
TWI413212B (zh) | 半導體裝置及其製造方法 | |
US20040224500A1 (en) | Method of forming metal line of semiconductor device | |
JP5481963B2 (ja) | 配線形成方法、半導体装置の製造方法、及び回路基板の製造方法 | |
US20090061590A1 (en) | Method for manufacturing semiconductor device | |
US10453794B2 (en) | Interconnect structure for semiconductor devices | |
TW473922B (en) | Semiconductor device and method of manufacturing the same | |
TWI495059B (zh) | 半導體元件與半導體裝置與其形成方法 | |
KR100945503B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
US20040219795A1 (en) | Method to improve breakdown voltage by H2 plasma treat | |
KR100743660B1 (ko) | 반도체 소자의 제조방법 | |
KR100920040B1 (ko) | 반도체 소자의 배선 및 그의 형성방법 | |
TW413899B (en) | Manufacturing process of unlanded via | |
KR100753420B1 (ko) | 반도체 소자의 제조방법 | |
TW492144B (en) | Manufacturing method of metal interconnect | |
KR100571387B1 (ko) | 반도체 소자의 구리 배선 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5481963 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |