JP5478787B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5478787B2
JP5478787B2 JP2008059749A JP2008059749A JP5478787B2 JP 5478787 B2 JP5478787 B2 JP 5478787B2 JP 2008059749 A JP2008059749 A JP 2008059749A JP 2008059749 A JP2008059749 A JP 2008059749A JP 5478787 B2 JP5478787 B2 JP 5478787B2
Authority
JP
Japan
Prior art keywords
layer
film
electrode
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008059749A
Other languages
English (en)
Other versions
JP2008263182A (ja
JP2008263182A5 (ja
Inventor
舜平 山崎
篤志 広瀬
幸治 小野
穂高 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008059749A priority Critical patent/JP5478787B2/ja
Publication of JP2008263182A publication Critical patent/JP2008263182A/ja
Publication of JP2008263182A5 publication Critical patent/JP2008263182A5/ja
Application granted granted Critical
Publication of JP5478787B2 publication Critical patent/JP5478787B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Liquid Crystal (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、半導体薄膜（あるいは、半導体膜、半導体層ともいう）で集積回路が形成された半導体装置に関する。特に光電変換素子のようなセンサと能動回路を含む半導体装置の製造方法に関する。
一般的に電磁波の検知用途に用いられる光電変換素子は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサ（フォトセンサともいう）と呼ばれている。その中でも波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整やオン／オフ制御などが必要な機器類に数多く用いられている。
特に表示装置では表示装置の周囲の明るさを検出し、その表示輝度を調整することが行なわれている。なぜなら周囲の明るさを検出し、適度な表示輝度を得ることによって、無駄な電力を減らすことが可能であるからである。例えば、携帯電話やパーソナルコンピュータにそのような輝度調整用の光センサが用いられている。
また周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を光センサにより検出し、表示画面の輝度を調節することも行われている。
このような光センサにおいては、センシング部分にフォトダイオードを用い、フォトダイオードの出力電流を増幅回路にて増幅することが行われている。このような増幅回路としては、例えばカレントミラー回路が用いられる（特許文献１参照）。
特許文献１において、光センサは第１の基板上で作製された後、第１の基板から剥離され、次いで第２の基板に貼り付けられる。
また、基板上に剥離層を挟んで素子を形成し、レーザ照射により基板と素子を剥離する技術も知られている（特許文献２及び特許文献３参照）。
特許文献２及び特許文献３において、剥離層として金属膜、例えばタングステン（Ｗ）膜を用いることがある。
国際公開第０４／０６８５８２号パンフレット 特開２００３−１６３３３７号公報 特開２００４−２２１５６８号公報
しかしながら、タングステンのような金属膜上に光電変換素子及び増幅回路を作製する場合、剥離工程を経た後に増幅回路の出力特性が変動してしまうといった問題がある。一例として、剥離された増幅回路の半導体層直下に金属が残留した結果、金属は想定していないゲート電極として機能し、増幅回路の出力特性が所望の特性から変動してしまう恐れがある。
そこで本発明は、光電変換素子と能動回路のように複数の機能を備えた半導体装置の特性を変動させることなく安定して生産することを課題とする。
増幅回路が形成される領域に剥離層を設けず、増幅回路が形成される領域以外の領域に剥離層を設けることにより、剥離は可能で、かつ、増幅回路の出力特性に悪影響を及ぼさないようにする。
本発明は、以下にしめす半導体装置の作製方法に関するものである。
基板上に開口部を有する金属層を形成し、前記金属層及び該開口部を含む前記基板上の一面に絶縁層を形成し、前記絶縁層の上層であって、前記金属層と重なる領域に光電変換層を形成し、前記金属層の開口部に薄膜トランジスタにより前記光電変換素子の出力電流を増幅する増幅回路を形成し、前記光電変換素子及び前記増幅回路上に保護膜を形成し、前記金属層にレーザビームを照射して、前記光電変換素子及び前記増幅回路を、前記絶縁層を含んで前記基板から剥離することを特徴とする半導体装置の作製方法に関するものである。
本発明において、前記金属層は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）のいずれか１つを用いて形成される。
本発明において、前記増幅回路は、カレントミラー回路である。
本発明により、増幅回路の出力特性に悪影響を及ぼすことなく、剥離可能な半導体装置を得ることができる。このため、より薄くより軽い半導体装置であり、かつ信頼性の高い半導体装置を得ることが可能である。
本発明の実施形態を、図面を用いて以下に説明する。
ただし本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明の実施形態の記載内容に限定して解釈されるものではない。
なお、本発明の実施形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
［実施の形態１］
本実施の形態を、図１、図２、図３、図４（Ａ）〜図４（Ｃ）、図５（Ａ）〜図５（Ｃ）、図６（Ａ）〜図６（Ｃ）、図７（Ａ）〜図７（Ｂ）、図８（Ａ）〜図８（Ｂ）、図９、図１０（Ａ）〜図１０（Ｂ）、図１１、図１２、図１３、図１４（Ａ）〜図１４（Ｂ）、図１５を用いて以下に説明する。
まず、基板１０１上に、絶縁膜１０２を形成する。基板１０１としては、ガラス基板、石英基板、セラミックス基板、シリコン基板、金属基板またはステンレス基板等のうちのいずれかを用いることが可能である。ただし後述の剥離工程において、素子が形成される面と反対の面（本明細書では「裏面」という）からレーザを照射する場合は、基板１０１は透光性基板である必要がある。なお本実施の形態では、基板１０１としてガラス基板を用いる。
絶縁膜１０２としては、スパッタリング法又はプラズマＣＶＤ法により、酸化珪素、窒素を含む酸化珪素、窒化珪素、酸素を含む窒化珪素、金属酸化材料からなる膜を形成すればよい。絶縁膜１０２は単層であってもよいし、上述の膜を積層した積層膜であってもよい。また絶縁膜１０２が必ずしも必須ではない場合は、絶縁膜１０２は形成しなくてもよい。本実施の形態では、絶縁膜１０２として、窒素を含む酸化珪素膜を形成する。
次いで絶縁膜１０２、あるいは基板１０１上の一部の領域に、金属膜１０３を形成する（図４（Ａ）参照）。金属膜１０３としては、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）等を用いて形成すればよい。本実施の形態では、金属膜１０３としてタングステン（Ｗ）膜を形成する。
金属膜１０３は、材料となる膜をスパッタ法等で成膜した後、材料とした膜の一部をエッチングし、開口部を形成してもよい。あるいはインクジェット法や印刷法で、ある領域を除いて基板上に材料とした膜を形成してもよい。その場合は、本明細書では、材料とした膜を形成しなかった領域を開口部とみなす。
次いで金属膜１０３の表面を酸化して、金属膜１０３の上層に酸化物層を形成する。この酸化物層が剥離層１０９となる（図４（Ｂ）参照）。
剥離層１０９の代表例としては、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化バナジウム、酸化タンタル、酸化ニオブ、酸化タングステン、酸化モリブデン、酸化クロム、酸化テクネチウム、酸化レニウム、酸化鉄（、酸化ルテニウム、酸化オスミウム、酸化コバルト、酸化ロジウム、酸化イリジウム、酸化ニッケル、酸化パラジウム等がある。なお、金属酸化物は、金属元素の価数により酸素の結合数が異なり、また吸収する光の波長も異なる。このため、のちに剥離層１０９に照射するレーザビームの波長は、剥離層１０９にあわせて適宜選択する。
金属膜１０３の酸化方法としては、酸素雰囲気における加熱（電気炉またはランプを用いた加熱）、酸素プラズマ、一酸化二窒素プラズマ、オゾンプラズマ等のプラズマ処理、酸素を用いたアッシング、オゾン水、水等の酸化力を有する液体による酸化処理等がある。ここでは、剥離層１０９として、金属膜１０３のタングステン膜の表面を一酸化二窒素プラズマ処理して、厚さ５〜５０ｎｍ、好ましくは１０〜３０ｎｍの酸化タングステン層を形成する。
また金属膜１０３を表面だけを酸化するのではなく、全て酸化させてもよい。
あるいは、絶縁膜１０２あるいは基板１０１上に、金属膜１０３を形成せずに上述の酸化物層を、塗布法、蒸着法、真空蒸着法、スパッタリング法、又はＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成し、剥離層１０９として形成してもよい。
ただし、後の工程で形成される増幅回路、例えばカレントミラー回路が形成される領域１５２には、金属膜１０３あるいは剥離層１０９は形成しない。そのため、１つの光電変換素子１００には、金属膜１０３あるいは剥離層１０９が形成されない領域１５２と、金属膜１０３あるいは剥離層１０９が形成される領域１５１が設けられる、領域１５１には、光電変換層１２５、電極１２１、電極１２２、電極１２３等が形成され、領域１５２には、増幅回路が形成される（図３参照）。また領域１５２は、Ｌ字型といった複雑な形状ではなく、細長い短冊状といった剥離するのに容易な形状であることが、より好ましい。
次いで、剥離層１０９及び絶縁膜１０２上に、絶縁膜１０４を形成する。絶縁膜１０４は、絶縁膜１０２と同様の材料を用いて形成すればよい。また絶縁膜１０４は多層でもよいし、単層でもよい。本実施の形態では、絶縁膜１０４として、窒素を含んだ酸化珪素膜を形成する。なお本実施の形態では、絶縁膜１０４を二層としたが、これに限らず単層としてもよい。また三層以上の積層膜としてもよい。
次いで絶縁膜１０４上に、絶縁膜１０５を形成する（図４（Ｃ）参照）。絶縁膜１０５の材料としては、絶縁膜１０２と同様の材料を用いればよい。本実施の形態では、絶縁膜１０５として、酸素を含んだ窒化珪素膜と窒素を含んだ酸化珪素膜の積層膜を形成する。
絶縁膜１０５上に、半導体膜を成膜し、結晶化して結晶性半導体膜を得る。さらに結晶性半導体膜を用いて、領域１５２中に島状半導体膜２０５を形成する。
島状半導体膜２０５中には、ソース領域、ドレイン領域、及びチャネル形成領域が形成されている。
さらに島状半導体膜２０５を覆うゲート絶縁膜１０７、並びに、島状半導体膜２０５のチャネル形成領域上に、下層ゲート電極２０７及び上層ゲート電極２０８を形成する（図５（Ａ）参照）。図５（Ａ）では、ゲート電極は、下層ゲート電極２０７及び上層ゲート電極２０８の二層構造としたが、単層構造のゲート電極を作製してもよい。なお下層ゲート電極２０７及び上層ゲート電極２０８を合わせてゲート電極２４６とする。以上のようにしてＴＦＴ１１１が形成される。
なお本実施の形態では、ＴＦＴ１１１はトップゲート型ＴＦＴを形成するが、ボトムゲート型ＴＦＴであってもよい。またチャネル形成領域が１つであるシングルゲート型ＴＦＴであっても、チャネル形成領域が複数存在するマルチゲート型ＴＦＴであってもよい。
下層ゲート電極２０７及び上層ゲート電極２０８を有するゲート電極２４６、ゲート絶縁膜１０７を覆って、層間絶縁膜１１２を形成する（図５（Ｂ）参照）。
なお、層間絶縁膜１１２は、単層の絶縁膜で形成されていてもよいし、異なる材料の絶縁層の積層膜であってもよい。
次いで層間絶縁膜１１２、ゲート絶縁膜１０７、及び、絶縁膜１０５の端部がテーパー状になるようにエッチングを行う。
絶縁膜１０５、ゲート絶縁膜１０７、層間絶縁膜１１２の端部を、テーパー状にすることにより、これらの膜の上に形成される保護膜１２９の被覆率がよくなり、水分や不純物等が入りにくくなるという効果を奏する。
層間絶縁膜１１２上に、島状半導体膜２０５中のソース領域及びドレイン領域に電気的に接続された、ソース電極２１２及びドレイン電極２１３が形成されている。さらにゲート電極２４６に電気的に接続された、ゲート配線２１１が形成されている（図５（Ｃ）参照）。
なお本実施の形態では、層間絶縁膜１１２、ゲート絶縁膜１０７、及び、絶縁膜１０５の端部がテーパー状になるようにエッチングしてから、ソース電極２１２、ドレイン電極２１３、及び、ゲート配線２１１を形成したが、ソース電極２１２、ドレイン電極２１３、及び、ゲート配線２１１を形成してから、層間絶縁膜１１２、ゲート絶縁膜１０７、及び、絶縁膜１０５の端部がテーパー状になるようにエッチングしてもよい。
なお、図５（Ｃ）までの工程では、ＴＦＴは１つしか示されていない。しかし実際は、ＴＦＴ１１１は、光電変換層１２５にて得られる光電流を増幅する増幅回路、例えばカレントミラー回路を構成するＴＦＴであり、少なくとも２つは形成される。図９に、光電変換層１２５を含むフォトダイオード２５３、ＴＦＴ２５４及びＴＦＴ２５５からなるカレントミラー回路２６１の回路構成を示す。図５（Ｂ）のＴＦＴ１１１は、ＴＦＴ２５４あるいはＴＦＴ２５５の一方である。
図９では、カレントミラー回路２６１を構成するＴＦＴ２５４のゲート電極は、カレントミラー回路２６１を構成するもう１つのＴＦＴ２５５のゲート電極に電気的に接続され、更にＴＦＴ２５４のソース電極またはドレイン電極の一方であるドレイン電極（「ドレイン端子」ともいう）に電気的に接続されている。
ＴＦＴ２５４のドレイン端子は、フォトダイオード２５３、ＴＦＴ２５５のドレイン端子、及び高電位電源ＶＤＤに電気的に接続されている。
ＴＦＴ２５４のソース電極またはドレイン電極の他方であるソース電極（「ソース端子」ともいう）は、低電位電源ＶＳＳ及びＴＦＴ２５５のソース端子に電気的に接続されている。
またカレントミラー回路２６１を構成するＴＦＴ２５５のゲート電極は、ＴＦＴ２５４のゲート電極及びドレイン端子に電気的に接続されている。
また、ＴＦＴ２５４及びＴＦＴ２５５のゲート電極は互いに接続されているので共通の電位が印加される。
図９では２個のＴＦＴによる、カレントミラー回路の例を図示している。この時、ＴＦＴ２５４とＴＦＴ２５５が同一の特性を有する場合、参照電流と出力電流の比は、１：１の関係となる。
出力値をｎ倍とするための回路構成を図１０（Ａ）及び図１０（Ｂ）に示す。図１０の回路構成は、図９のＴＦＴ２５５をｎ個にしたものに相当する。図１０に示すようにＴＦＴ２５４とＴＦＴ２５５の比を１：ｎにすることで、出力値をｎ倍とすることが可能となる。これは、ＴＦＴのチャネル幅Ｗを増加させ、ＴＦＴに流すことのできる電流の許容量をｎ倍とすることと同様の原理である。
例えば、出力値を１００倍に設計する場合、ｎチャネルＴＦＴ２５４を１個、ｎチャネル型ＴＦＴ２５５を１００個並列接続することで、目標とした電流を得ることが可能となる。
図１０（Ａ）中の回路２１８ｉ（回路２１８ａ、回路２１８ｂ等）の詳細な回路構成を図１０（Ｂ）に示す。
図１０（Ｂ）の回路構成は、図９及び図１０（Ａ）の回路構成を基にしており、同じ素子は同じ符号で表されている。すなわち、ＴＦＴ２５５ｉのゲート電極は、端子２１９ｉに電気的に接続されており、また端子２２０ｉに電気的に接続されている。またＴＦＴ２５５ｉのソース端子は、端子２２１ｉに電気的に接続されている。
なお図１０（Ａ）中の回路２１８ａ、回路２１８ｂ等を、説明するために、そのうちの１つである回路２１８ｉを図１０（Ｂ）に示している。回路２１８ｉは図９の回路構成を基にしているので、図１０の符号において「ｉ」の付いている符号は、図９の「ｉ」の付いていない符号と同じものである。すなわち、例えば図９のＴＦＴ２５５と図１０（Ｂ）のＴＦＴ２５５ｉは同じものである。
したがって図１０（Ａ）においては、ＴＦＴ２５５は、ｎ個のＴＦＴ２５５ａ、２５５ｂ、、２５５ｉ等から構成されていることとなる。これによりＴＦＴ２５４に流れる電流がｎ倍に増幅されて出力される。
尚、図１０（Ａ）及び図１０（Ｂ）において図９と同じものを指示している場合は、同じ符号で示してある。
また、図９はカレントミラー回路２６１を、ｎチャネル型ＴＦＴを用いた等価回路として図示したものであるが、このｎチャネル型ＴＦＴに代えてｐチャネル型ＴＦＴを用いてもよい。
増幅回路をｐチャネル型ＴＦＴで形成する場合は、図１１に示す等価回路となる。図１１に示すように、カレントミラー回路２３１はｐチャネル型ＴＦＴ２３４及び２３５を有している。なお図９〜図１０と図１１で同じものは同じ符号で示している。
以上のようにしてＴＦＴ１１１を作製したら、層間絶縁膜１１２上に、電極１２１、電極１２２、電極１２３を形成する。
なお本実施の形態では、電極１２１、電極１２２、及び電極１２３は、チタン（Ｔｉ）を４００ｎｍの厚さで成膜したチタン膜を用いて形成する。
なお電極１２１、電極１２２、及び電極１２３は、ソース電極２１２及びドレイン電極２１３と同じ工程で形成してもよい。
図６（Ａ）における電極１２２及びその周辺部の上面図を図２に示す。
図２において、電極１２２は先端部が丸い矩形状の電極であるので、断面を見ると、図６（Ａ）のように、電極１２２は１つのみ形成されているように見える。
なお図２において、電極１２２はカレントミラー回路２６１と電気的に接続されている。カレントミラー回路２６１は、ＴＦＴ１１１を２個〜（ｎ＋１）個有している。
すなわち、上述のように、参照電流と出力電流の比を１：１としたい場合は、参照側のＴＦＴ及び出力側のＴＦＴを１個ずつ形成すればよく、その回路図は図９となる。また参照電流と出力電流の比を１：ｎとしたい場合は、参照側のＴＦＴを１個及び出力側のＴＦＴをｎ個形成すればよい。その場合の回路図は図１０（Ａ）及び図１０（Ｂ）となる。
カレントミラー回路２６１は、高電位電源ＶＤＤに接続する接続電極１６２と配線２４４を介して電気的に接続されており、また低電位電源ＶＳＳに接続する接続電極１６３と配線２４５を介して電気的に接続されている（図２参照）。
次いで、電極１２２及び層間絶縁膜１１２上に、ｐ型半導体膜、ｉ型半導体膜、ｎ型半導体膜を成膜し、エッチングして、ｐ型半導体層１２５ｐ、ｉ型半導体層１２５ｉ及びｎ型半導体層１２５ｎを含む光電変換層１２５を形成する（図６（Ｂ）及び図６（Ｃ）参照）。なお図６（Ｂ）の電極１２２及び光電変換層１２５を拡大したものが図６（Ｃ）である。
なお光電変換層１２５の端部の段差を抑制するため、光電変換層１２５と電極１２２の重なる領域の断面積をなるべく小さくしてもよい。
ｐ型半導体層１２５ｐは、１３属の不純物元素、例えばホウ素（Ｂ）を含んだ非晶質半導体膜をプラズマＣＶＤ法にて成膜して形成すればよい。
図６（Ｂ）及び図６（Ｃ）では、電極１２２に光電変換層１２５の最下層、本実施の形態ではｐ型半導体層１２５ｐと接している。
ｐ型半導体層１２５ｐを形成したら、さらにｉ型半導体層１２５ｉ及びｎ型半導体層１２５ｎを順に形成する。これによりｐ型半導体層１２５ｐ、ｉ型半導体層１２５ｉ及びｎ型半導体層１２５ｎを有する光電変換層１２５が形成される。
ｉ型半導体層１２５ｉとしては、例えばプラズマＣＶＤ法で非晶質半導体膜を形成すればよい。またｎ型半導体層１２５ｎとしては、１５属の不純物元素、例えばリン（Ｐ）を含む非晶質半導体膜を形成してもよいし、非晶質半導体膜を形成後、１５属の不純物元素を導入してもよい。
なお非晶質半導体膜として、非晶質珪素膜、非晶質ゲルマニウム膜等を用いてもよい。
なお本明細書においては、ｉ型半導体膜とは、半導体膜に含まれるｐ型もしくはｎ型を付与する不純物が１×１０２０ｃｍ−３以下の濃度であり、酸素及び窒素が５×１０１９ｃｍ−３以下の濃度であり、暗伝導度に対して光伝導度が１００倍以上である半導体膜を指す。またｉ型半導体膜には、ホウ素（Ｂ）が１０〜１０００ｐｐｍ添加されていてもよい。
またｐ型半導体層１２５ｐ、ｉ型半導体層１２５ｉ、ｎ型半導体層１２５ｎとして、非晶質半導体膜だけではなく、微結晶半導体膜（セミアモルファス半導体膜ともいう）を用いてもよい。
あるいは、ｐ型半導体層１２５ｐ及びｎ型半導体層１２５ｎを微結晶半導体膜を用いて形成し、ｉ型半導体層１２５ｉとして非晶質半導体膜を用いてもよい。
なおセミアモルファス半導体膜とは、非晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）膜の中間的な構造の半導体を含む膜である。このセミアモルファス半導体膜は、自由エネルギー的に安定な第３の状態を有する半導体膜であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体膜中に分散させて存在せしめることが可能である。セミアモルファス半導体膜は、そのラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリングボンド）を終端化させるために水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。本明細書では便宜上、このような半導体膜をセミアモルファス半導体（ＳＡＳ）膜と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体膜が得られる。なお微結晶半導体膜（マイクロクリスタル半導体膜）もセミアモルファス半導体膜に含まれる。
またＳＡＳ膜は珪素（シリコン）を含む気体をグロー放電分解することにより得ることができる。代表的な珪素（シリコン）を含む気体としては、ＳｉＨ４であり、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪素（シリコン）を含む気体を希釈して用いることで、ＳＡＳ膜の形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪素（シリコン）を含む気体を希釈することが好ましい。またさらに、珪素（シリコン）を含む気体中に、ＣＨ４、Ｃ２Ｈ６などの炭化物気体、ＧｅＨ４、ＧｅＦ４などのゲルマニウム化気体、Ｆ２などを混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
なお、本明細書では、光電変換層１２５、光電変換層１２５を含むフォトダイオード２５３、さらにフォトダイオード２５３を含む素子１００を、光電変換素子と呼ぶこともある。
次いで露出している面を覆って、保護膜１２９を形成する（図７（Ａ）参照）。保護膜１２９として、本実施の形態では窒化珪素膜を用いる。この保護膜１２９は、後の工程で層間絶縁膜１３１をエッチングする際に、ＴＦＴ１１１のゲート配線２１１、ソース電極２１２、ドレイン電極２１３がエッチングされないように保護するためのものである。
また絶縁膜１０５、ゲート絶縁膜１０７、層間絶縁膜１１２の端部が、テーパー状に形成されているので、保護膜１２９の被覆率がよくなり、水分や不純物等が入りにくくなる。
次いで保護膜１２９上に、層間絶縁膜１３１を形成する（図７（Ｂ）参照）。層間絶縁膜１３１は平坦化膜としても機能する。本実施の形態では、層間絶縁膜１３１として、ポリイミドを２μｍの厚さで成膜する。
次に層間絶縁膜１３１をエッチングしてコンタクトホールを形成する。この際に保護膜１２９があるので、ＴＦＴ１１１のゲート配線２１１、ソース電極２１２、ドレイン電極２１３はエッチングされない。次いで電極１３２及び電極１３３が形成される領域の保護膜１２９をエッチングしてコンタクトホールを形成する。
さらに層間絶縁膜１３１上に、層間絶縁膜１３１及び保護膜１２９中に形成されたコンタクトホールを介して電極１２１に電気的に接続される電極１３２を形成する。また、層間絶縁膜１３１及び保護膜１２９中に形成されたコンタクトホールを介して、光電変換層１２５の上層（本実施の形態ではｎ型半導体層１２５ｎ）及び電極１２３と電気的に接続される電極１３３を形成する（図８参照）。電極１３２および電極１３３としては、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、銀（Ａｇ）等を用いることが可能である。
本実施の形態では、電極１３２及び電極１３３として、チタン（Ｔｉ）を３０〜５０ｎｍで成膜した導電膜を用いる。
次いで、層間絶縁膜１３１上に、スクリーン印刷法あるいはインクジェット法にて、層間絶縁膜１３５を形成する（図８（Ｂ）参照）。その際には、電極１３２及び電極１３３上には、層間絶縁膜１３５は形成しない。本実施の形態では、層間絶縁膜１３５として、エポキシ樹脂を用いる。
次いで、例えばニッケル（Ｎｉ）ペーストを用いて印刷法により、電極１３２に電気的に接続される電極１４１、及び、電極１３３に電気的に接続される電極１４２を作製する。さらに電極１４１及び電極１４２上にそれぞれ、銅（Ｃｕ）ペーストを用いて印刷法により、電極１４３及び電極１４４を形成する（図１参照）。
次いで、基板１０１の裏面からレーザビーム１６１を照射する（図１２参照）。レーザビーム１６１としては、少なくとも剥離層１０９に吸収されるエネルギーを有するものを選択する。代表的には、紫外領域、可視領域、又は赤外領域のレーザビーム１６１を適宜選択して照射する。
レーザビーム１６１は、剥離層１０９の付着力を低下させるのに十分なエネルギー密度、代表的には、５０ｍＪ／ｃｍ２〜５００ｍＪ／ｃｍ２のエネルギー密度範囲内とすることができる。また、レーザビーム１６１としてエキシマレーザビーム（波長３０８ｎｍ）を用いる場合、剥離層１０９の付着力を低下させるのに十分なエネルギー密度としては、２００ｍＪ／ｃｍ２〜３００ｍＪ／ｃｍ２が好ましい。レーザビーム１６１が少なくとも剥離層１０９に照射されると、レーザビーム１６１が照射された剥離層１０９の付着力が低下する。付着力が低下した剥離層１０９を除去することで、基板１０１及び絶縁膜１０２を素子から分離することができる（図１３参照）。
基板１０１及び絶縁膜１０２を分離した素子は、別の基板、カラーフィルタ等に貼り合わせることが可能である。
以下にカラーフィルタを貼り合わせる場合について説明する。基板３３１上に、絶縁膜３３２、金属膜３３３、金属膜３３３表面の剥離層３３０、絶縁膜３３４を形成する。基板３３１としては基板１０１、絶縁膜３３２としては絶縁膜１０２、金属膜３３３及び剥離層３３０としては金属膜１０３及び剥離層１０９、絶縁膜３３４としては絶縁膜１０４と同様の材料を用いればよい。
本実施の形態では、基板３３１としてガラス基板、絶縁膜３３２として窒素を含む酸化珪素膜、金属膜３３３としてタングステン（Ｗ）膜、絶縁膜３３４として窒素を含む酸化珪素膜を用いる。剥離層３３０は剥離層１０９と同様に、金属膜３３３の表面を酸化処理することによって得られる。
絶縁膜３３４上の、一部あるいは全面にカラーフィルタ３３５が形成される。
カラーフィルタ３３５の作製方法としては、着色樹脂を用いたエッチング法、カラーレジストを用いたカラーレジスト法、染色法、電着法、ミセル電解法、電着転写法、フィルム分散法、インクジェット法（液滴吐出法）、銀塩発色法など公知の手法を用いることができる。
本実施の形態では、顔料が分散された感光性樹脂を用いたエッチング法によって、カラーフィルタを形成する。赤色顔料、緑色顔料、又は青色顔料が分散された感光性アクリル樹脂を、塗布法により絶縁膜３３４上に塗布する。次に、アクリル樹脂を乾燥し、仮焼きした後、露光及び現像し、２２０度の加熱によりアクリルを硬化し、１．０〜２．５μｍのカラーフィルタ３３５を形成する。
ただしカラーフィルタ３３５の位置は、接着材３３７で貼り合わせた後に、光電変換層１２５が形成されている領域に合うように調整する。
カラーフィルタ３３５を覆って、オーバーコート層３３６を形成する（図１４（Ａ）参照）。オーバーコート層３３６は、透光性のある絶縁材料を用いて形成すればよい。例えば、アクリル、ポリイミドというような有機樹脂材料、また窒化珪素、酸化珪素、窒素を含む酸化珪素膜、酸素を含む窒化珪素といった無機材料を用いることが可能である。またこれらの材料を積層した積層膜を用いて形成することが可能である。本実施の形態では、オーバーコート層３３６としてポリイミドを用いる。
次いで、図１２と同様に、基板３３１の剥離層３３０、カラーフィルタ３３５が形成されていない面（本明細書では「裏面」という）からレーザビーム１６１を照射して、絶縁膜３３４、カラーフィルタ３３５、及び、オーバーコート層３３６と、基板３３１及び絶縁膜３３２を分離する（図１４（Ｂ）参照）。
次いで、絶縁膜１０４と絶縁膜３３４を接着材３３７で接着する（図１５参照）。接着材３３７としては、反応硬化型接着材、熱硬化型接着材、紫外線硬化型接着材等の光硬化型接着材、嫌気硬化型接着材などの各種硬化型接着材が挙げられる。本実施の形態では、接着材３３７としてエポキシ樹脂を用いてもよい。
以上の工程により、図１５に示すように、光電変換層１２５、ＴＦＴ１１１、カラーフィルタ３３５を有する光電変換素子を有する半導体装置が形成される。
本実施の形態により作製された半導体装置は、増幅回路、例えばＴＦＴ１１１を含むカレントミラー回路２６１が形成される領域１５２には、剥離層１０９である金属膜を形成しないので、カレントミラー回路２６１の出力特性に悪影響を及ぼすことがなくなる。
また本実施の形態により作製した半導体装置は、軽量で薄い半導体装置となるので、従来の半導体装置よりも容積を小さくすることが可能となる。この結果、これらの半導体装置を用いた電子機器の小型化及び軽量化が図れる。また本実施の形態により、作製コストが減少し、小型化された半導体装置を作製することができる。さらに本実施の形態により作製した半導体装置は、可撓性を有するものである。
［実施の形態２］
本実施の形態では、実施の形態１とは異なる構成の半導体装置を、図１６、図１７を用いて説明する。
まず実施の形態１の記載を参考にして、図１３までの工程を行う。
次いで図１６に示すように、基板３３９上に、カラーフィルタ３３５及びオーバーコート層３３６を形成する。基板３３９は、基板３３１と同様の材料を用いればよく、カラーフィルタ３３５及びオーバーコート層３３６については実施の形態１と同様である。
ただしカラーフィルタ３３５の位置は、接着材３３７で貼り合わせた後に、光電変換層１２５が形成されている領域に合うように調整する。
そして、実施の形態１と同様に、接着材３３７でオーバーコート層３３６と絶縁膜１０４を接着する。以上のようにして、本実施の形態の半導体装置が完成する（図１７参照）。
本実施の形態により作製された半導体装置は、増幅回路、例えばＴＦＴ１１１を含むカレントミラー回路２６１が形成される領域１５２には、剥離層１０９である金属膜を形成しないので、カレントミラー回路２６１の出力特性に悪影響を及ぼすことがなくなる。
本実施の形態により作製した半導体装置は、軽量で薄い半導体装置となるので、従来の半導体装置よりも容積を小さくすることが可能となる。この結果、これらの半導体装置を用いた電子機器の小型化及び軽量化が図れる。また本実施の形態により、作製コストが減少し、小型化された半導体装置を作製することができる。
［実施の形態３］
本実施の形態では、実施の形態１及び実施の形態２とは異なる半導体装置について、図１８を用いて説明する。
まず実施の形態１の記載を参考にして、図１３までの工程を行う。
そして、接着材３３７でカラーフィルム３３８と絶縁膜１０４を接着する。以上のようにして、本実施の形態の半導体装置が完成する（図１９参照）。
カラーフィルム３３８は、赤色顔料、緑色顔料、又は青色顔料が分散された樹脂を用いればよい。
本実施の形態により作製された半導体装置は、増幅回路、例えばＴＦＴ１１１を含むカレントミラー回路２６１が形成される領域１５２には、剥離層１０９である金属膜を形成しないので、カレントミラー回路２６１の出力特性に悪影響を及ぼすことがなくなる。
本実施の形態により作製した半導体装置は、軽量で薄い半導体装置となるので、従来の半導体装置よりも容積を小さくすることが可能となる。この結果、これらの半導体装置を用いた電子機器の小型化及び軽量化が図れる。また本実施の形態により、作製コストが減少し、小型化された半導体装置を作製することができる。
［実施の形態４］
本実施の形態では、本発明により得られた光電変換素子を有する半導体装置を様々な電子機器に組み込んだ例について説明する。本発明が適用される電子機器として、コンピュータ、ディスプレイ、携帯電話、テレビなどが挙げられる。それらの電子機器の具体例を、図１９、図２０（Ａ）〜図２０（Ｂ）、図２１（Ａ）〜図２１（Ｂ）、図２２及び図２３（Ａ）〜図２３（Ｂ）に示す。
図１９は携帯電話であり、本体（Ａ）７０１、本体（Ｂ）７０２、筐体７０３、操作キー７０４、音声入力部７０５、音声出力部７０６、回路基板７０７、表示パネル（Ａ）７０８、表示パネル（Ｂ）７０９、蝶番７１０、透光性材料部７１１、光電変換素子７１２を有している。実施の形態１〜実施の形態３により得られる半導体装置は、光電変換素子７１２に適用することができる。
光電変換素子７１２は透光性材料部７１１を透過した光を検知し、検知した外部光の照度に合わせて表示パネル（Ａ）７０８及び表示パネル（Ｂ）７０９の輝度コントロールを行ったり、光電変換素子７１２で得られる照度に合わせて操作キー７０４の照明制御を行う。これにより携帯電話の消費電流を抑えることができる。
図２０（Ａ）及び図２０（Ｂ）に携帯電話の別の例を示す。図２０（Ａ）及び図２０（Ｂ）において、７２１は本体、７２２は筐体、７２３は表示パネル、７２４は操作キー、７２５は音声出力部、７２６は音声入力部、７２７及び７２８は光電変換素子である。
実施の形態１〜実施の形態３により得られる半導体装置は、光電変換素子７２７及び７２８に適用することが可能である。
図２０（Ａ）に示す携帯電話では、本体７２１に設けられた光電変換素子７２７により外部の光を検知することにより表示パネル７２３及び操作キー７２４の輝度を制御することが可能である。
また図２０（Ｂ）に示す携帯電話では、図２０（Ａ）の構成に加えて、本体７２１の内部に光電変換素子７２８を設けている。光電変換素子７２８により、表示パネル７２３に設けられているバックライトの輝度を検出することも可能となる。
図２１（Ａ）はコンピュータであり、本体７３１、筐体７３２、表示部７３３、キーボード７３４、外部接続ポート７３５、ポインティングデバイス７３６等を含む。
また図２１（Ｂ）は表示装置でありテレビ受像器などがこれに当たる。本表示装置は、筐体７４１、支持台７４２、表示部７４３などによって構成されている。
図２１（Ａ）のコンピュータに設けられる表示部７３３、及び図２１（Ｂ）に示す表示装置の表示部７４３として、液晶パネルを用いた場合の詳しい構成を図２２に示す。
図２２に示す液晶パネル７６２は、筐体７６１に内蔵されており、基板７５１ａ及び７５１ｂ、基板７５１ａ及び７５１ｂに挟まれた液晶層７５２、偏光フィルタ７５５ａ及び７５５ｂ、及びバックライト７５３等を有している。また筐体７６１には光電変換素子を有する光電変換素子形成領域７５４が形成されている。
図２２においても、本発明の半導体装置は、光電変換素子に適用することが可能である。
本発明を用いて作製された光電変換素子形成領域７５４はバックライト７５３からの光量を感知し、その情報がフィードバックされて液晶パネル７６２の輝度が調節される。
図２３（Ａ）及び図２３（Ｂ）は、本発明の装置を、カメラ、例えばデジタルカメラに組み込んだ例を示す図である。図２３（Ａ）は、デジタルカメラの前面方向から見た斜視図、図２３（Ｂ）は、後面方向から見た斜視図である。図２３（Ａ）において、デジタルカメラには、リリースボタン８０１、メインスイッチ８０２、ファインダ窓８０３、フラッシュ８０４、レンズ８０５、鏡胴８０６、筺体８０７が備えられている。
また、図２３（Ｂ）において、ファインダ接眼窓８１１、モニタ８１２、操作ボタン８１３が備えられている。
リリースボタン８０１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
メインスイッチ８０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。
ファインダ窓８０３は、デジタルカメラの前面のレンズ８０５の上部に配置されており、図２３（Ｂ）に示すファインダ接眼窓８１１から撮影する範囲やピントの位置を確認するための装置である。
フラッシュ８０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。
レンズ８０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等の撮像素子が設けられている。
鏡胴８０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ８０５を手前に移動させる。また、携帯時は、レンズ８０５を沈銅させてコンパクトにする。なお、本実施の形態においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体８０７内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
ファインダ接眼窓８１１は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
操作ボタン８１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
本発明の装置を、図２３（Ａ）及び図２３（Ｂ）に示すカメラに組み込むと、本発明の装置が光の有無及び強さを感知することができ、これによりカメラの露出調整等を行うことができる。
また本発明の装置はその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。
本発明の半導体装置の断面図。 本発明の半導体装置の上面図。 本発明の半導体装置の上面図。 本発明の半導体装置の作製工程を示す断面図。 本発明の半導体装置の作製工程を示す断面図。 本発明の半導体装置の作製工程を示す断面図。 本発明の半導体装置の作製工程を示す断面図。 本発明の半導体装置の作製工程を示す断面図。 本発明の半導体装置の回路図。 本発明の半導体装置の回路図。 本発明の半導体装置の回路図。 本発明の半導体装置の作製工程を示す断面図。 本発明の半導体装置の作製工程を示す断面図。 本発明の半導体装置の作製工程を示す断面図。 本発明の半導体装置の作製工程を示す断面図。 本発明の半導体装置の作製工程を示す断面図。 本発明の半導体装置の作製工程を示す断面図。 本発明の半導体装置の作製工程を示す断面図。 本発明の半導体装置を実装した装置を示す図。 本発明の半導体装置を実装した装置を示す図。 本発明の半導体装置を実装した装置を示す図。 本発明の半導体装置を実装した装置を示す図。 本発明の半導体装置を実装した装置を示す図。
符号の説明
１００ 素子
１０１ 基板
１０２ 絶縁膜
１０３ 金属膜
１０４ 絶縁膜
１０５ 絶縁膜
１０７ ゲート絶縁膜
１０９ 剥離層
１１１ ＴＦＴ
１１２ 層間絶縁膜
１２１ 電極
１２２ 電極
１２３ 電極
１２５ 光電変換層
１２５ｉ ｉ型半導体層
１２５ｎ ｎ型半導体層
１２５ｐ ｐ型半導体層
１２９ 保護膜
１３１ 層間絶縁膜
１３２ 電極
１３３ 電極
１３５ 層間絶縁膜
１３９ 基板
１４１ 電極
１４２ 電極
１４３ 電極
１４４ 電極
１４５ ゲート電極
１５１ 領域
１５２ 領域
１６１ レーザビーム
１６２ 接続電極
１６３ 接続電極
２０５ 島状半導体膜
２０７ 下層ゲート電極
２０８ 上層ゲート電極
２１１ ゲート配線
２１２ ソース電極
２１３ ドレイン電極
２１８ａ 回路
２１８ｂ 回路
２１８ｉ 回路
２１９ａ 端子
２１９ｂ 端子
２１９ｉ 端子
２２０ａ 端子
２２０ｂ 端子
２２０ｉ 端子
２２１ａ 端子
２２１ｂ 端子
２２１ｉ 端子
２５５ａ ＴＦＴ
２５５ｂ ＴＦＴ
２５５ｉ ＴＦＴ
２３１ カレントミラー回路
２３４ ｐチャネル型ＴＦＴ
２３４ ｐチャネル型ＴＦＴ
２３５ ｐチャネル型ＴＦＴ
２４４ 配線
２４５ 配線
２４６ ゲート電極
２５３ フォトダイオード
２５４ ＴＦＴ
２５５ ＴＦＴ
２６１ カレントミラー回路
３３０ 剥離層
３３１ 基板
３３２ 絶縁膜
３３３ 金属膜
３３４ 絶縁膜
３３５ カラーフィルタ
３３６ オーバーコート層
３３７ 接着材
３３８ カラーフィルム
３３９ 基板
７０１ 本体（Ａ）
７０２ 本体（Ｂ）
７０３ 筐体
７０４ 操作キー
７０５ 音声入力部
７０６ 音声出力部
７０７ 回路基板
７０８ 表示パネル（Ａ）
７０９ 表示パネル（Ｂ）
７１０ 蝶番
７１１ 透光性材料部
７１２ 光電変換素子
７２１ 本体
７２２ 筐体
７２３ 表示パネル
７２４ 操作キー
７２５ 音声出力部
７２６ 音声入力部
７２７ 光電変換素子
７２８ 光電変換素子
７３１ 本体
７３２ 筐体
７３３ 表示部
７３４ キーボード
７３５ 外部接続ポート
７３６ ポインティングデバイス
７４１ 筐体
７４２ 支持台
７４３ 表示部
７５１ａ 基板
７５１ｂ 基板
７５２ 液晶層
７５３ バックライト
７５４ 光電変換素子形成領域
７５５ａ 偏光フィルタ
７５５ｂ 偏光フィルタ
７６１ 筐体
７６２ 液晶パネル
８０１ リリースボタン
８０２ メインスイッチ
８０３ ファインダ窓
８０４ フラッシュ
８０５ レンズ
８０６ 鏡胴
８０７ 筺体
８１１ ファインダ接眼窓
８１２ モニタ
８１３ 操作ボタン

Claims (4)

  1. 基板上に、開口部を有する金属層を形成し、
    前記金属層の表面を酸化させ、金属酸化物層を形成し、
    前記金属酸化物層及び前記開口部の上に絶縁層を形成し、
    前記絶縁層の上であって、前記開口部と重なる領域内に、トランジスタを形成し、
    前記トランジスタに電気的に接続される光電変換素子を形成し、
    前記金属酸化物層にレーザビームを照射して、前記光電変換素子及び前記トランジスタ及び前記絶縁層を、前記基板から剥離することを特徴とする半導体装置の作製方法。
  2. 基板上に、開口部を有する金属層を形成し、
    前記金属層の表面を酸化させ、金属酸化物層を形成し、
    前記金属酸化物層及び前記開口部の上に絶縁層を形成し、
    前記絶縁層の上であって、前記開口部と重なる領域内に、トランジスタを有する回路を形成し、
    前記回路に電気的に接続される光電変換素子を形成し、
    前記金属酸化物層にレーザビームを照射して、前記光電変換素子及び前記トランジスタ及び前記絶縁層を、前記基板から剥離することを特徴とする半導体装置の作製方法。
  3. 請求項２において、
    前記回路は、カレントミラー回路であることを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記金属層は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）のいずれか１つを用いて形成されることを特徴とする半導体装置の作製方法。
JP2008059749A 2007-03-20 2008-03-10 半導体装置の作製方法 Expired - Fee Related JP5478787B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008059749A JP5478787B2 (ja) 2007-03-20 2008-03-10 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007073186 2007-03-20
JP2007073186 2007-03-20
JP2008059749A JP5478787B2 (ja) 2007-03-20 2008-03-10 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2008263182A JP2008263182A (ja) 2008-10-30
JP2008263182A5 JP2008263182A5 (ja) 2011-04-14
JP5478787B2 true JP5478787B2 (ja) 2014-04-23

Family

ID=39773744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008059749A Expired - Fee Related JP5478787B2 (ja) 2007-03-20 2008-03-10 半導体装置の作製方法

Country Status (3)

Country Link
US (2) US7759629B2 (ja)
JP (1) JP5478787B2 (ja)
KR (1) KR101406768B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923800B2 (en) * 2006-12-27 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2010091482A (ja) 2008-10-09 2010-04-22 Toshiba Corp 半導体集積回路装置及びその遅延故障テスト方法
JP5581106B2 (ja) * 2009-04-27 2014-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5700073B2 (ja) * 2013-06-13 2015-04-15 セイコーエプソン株式会社 光電変換装置、電気光学装置、電子機器
US9443872B2 (en) 2014-03-07 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9397001B2 (en) * 2014-12-11 2016-07-19 Panasonic Intellectual Property Management Co., Ltd. Method for manufacturing electronic device comprising a resin substrate and an electronic component
JP6917700B2 (ja) 2015-12-02 2021-08-11 株式会社半導体エネルギー研究所 半導体装置
US10923350B2 (en) * 2016-08-31 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US11177373B2 (en) * 2016-11-03 2021-11-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306648A (en) * 1986-01-24 1994-04-26 Canon Kabushiki Kaisha Method of making photoelectric conversion device
JPS63269570A (ja) 1987-04-27 1988-11-07 Seiko Epson Corp カラ−イメ−ジセンサ
JP3268369B2 (ja) 1993-02-23 2002-03-25 株式会社河合楽器製作所 高精度板厚の圧延金属板の製造装置
JP3173750B2 (ja) * 1993-05-21 2001-06-04 株式会社半導体エネルギー研究所 電気光学装置の作製方法
JPH11243209A (ja) * 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP2001343668A (ja) * 2000-05-30 2001-12-14 Toshiba Corp 表示装置用電極基板
US7024662B2 (en) * 2001-03-14 2006-04-04 Microsoft Corporation Executing dynamically assigned functions while providing services
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP4472238B2 (ja) 2001-08-10 2010-06-02 株式会社半導体エネルギー研究所 剥離方法および半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
KR101079757B1 (ko) * 2002-10-30 2011-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치의 제작방법
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
JP4408042B2 (ja) 2002-12-27 2010-02-03 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR101026644B1 (ko) * 2003-01-08 2011-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US7495272B2 (en) * 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit
JP4827396B2 (ja) * 2003-10-06 2011-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4939742B2 (ja) * 2003-10-28 2012-05-30 株式会社半導体エネルギー研究所 光学フィルムの作製方法
EP1727120B1 (en) * 2005-05-23 2008-07-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
KR101281991B1 (ko) 2005-07-27 2013-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5683059B2 (ja) * 2007-09-28 2015-03-11 富士フイルム株式会社 撮像素子

Also Published As

Publication number Publication date
US8035077B2 (en) 2011-10-11
KR101406768B1 (ko) 2014-06-12
US7759629B2 (en) 2010-07-20
KR20080085778A (ko) 2008-09-24
JP2008263182A (ja) 2008-10-30
US20080230682A1 (en) 2008-09-25
US20100282947A1 (en) 2010-11-11

Similar Documents

Publication Publication Date Title
JP5478787B2 (ja) 半導体装置の作製方法
JP5326027B2 (ja) 半導体装置
KR101389808B1 (ko) 광전변환장치
KR101387370B1 (ko) 반도체 장치
JP5070030B2 (ja) 半導体装置
JP5667273B2 (ja) 光電変換装置
TWI423431B (zh) 光電轉換裝置和其製造方法
JP2014187395A (ja) 半導体装置および電子機器
JP4809715B2 (ja) 光電変換装置及びその作製方法、並びに半導体装置
JP2007165865A (ja) 光電変換装置
JP4750070B2 (ja) 半導体装置及びそれを用いた電子機器
JP5355915B2 (ja) 半導体装置
JP4532418B2 (ja) 光センサ及びその作製方法
JP5137418B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140211

R150 Certificate of patent or registration of utility model

Ref document number: 5478787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees