JP5477478B2 - 圧電素子の製造方法及び電極付きマザー圧電基板 - Google Patents

圧電素子の製造方法及び電極付きマザー圧電基板 Download PDF

Info

Publication number
JP5477478B2
JP5477478B2 JP2012546743A JP2012546743A JP5477478B2 JP 5477478 B2 JP5477478 B2 JP 5477478B2 JP 2012546743 A JP2012546743 A JP 2012546743A JP 2012546743 A JP2012546743 A JP 2012546743A JP 5477478 B2 JP5477478 B2 JP 5477478B2
Authority
JP
Japan
Prior art keywords
electrode
piezoelectric substrate
mother
main surface
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012546743A
Other languages
English (en)
Other versions
JPWO2012073623A1 (ja
Inventor
俊雄 西村
雅永 西川
和彦 指崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012546743A priority Critical patent/JP5477478B2/ja
Application granted granted Critical
Publication of JP5477478B2 publication Critical patent/JP5477478B2/ja
Publication of JPWO2012073623A1 publication Critical patent/JPWO2012073623A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/04Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • H10N30/045Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning by polarising
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/088Shaping or machining of piezoelectric or electrostrictive bodies by machining by cutting or dicing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02007Details of bulk acoustic wave devices
    • H03H9/02015Characteristics of piezoelectric layers, e.g. cutting angles
    • H03H9/02031Characteristics of piezoelectric layers, e.g. cutting angles consisting of ceramic
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、例えば圧電アクチュエータや圧電共振子などの圧電素子を製造するための圧電素子の製造方法に関し、より詳細には、マザー圧電基板から個々の圧電素子を得る工程を備える圧電素子の製造方法及び電極付きマザー圧電基板に関する。
従来、圧電アクチュエータなどの圧電素子の製造に際しては、量産性を高めるために、マザー圧電基板を用意する。このマザー圧電基板を分割し、個々の圧電素子に個片化している。ところで、圧電素子の製造に際しては、マザー圧電基板段階において分極処理が行われている。従って、マザー圧電基板を分割して個片化してなる圧電素子を基板などに実装するに際し、圧電素子の分極方向を確認し、正しい分極方向となるように圧電素子を実装する必要がある。
上記のような圧電素子の分極方向を確認するために、下記の特許文献1では、図9に示す構造が用いられている。図9は、従来の圧電素子1001を示す斜視図である。
図9に示す圧電素子1001では、圧電基板1002の上面に第1電極1003が形成されている。第1電極1003には、中央に貫通孔1004が形成されている。他方、圧電基板1002の下面には、第1電極1003と対向するように全面に第2電極1005が形成されている。第2電極1005には貫通孔は設けられていない。また、圧電基板1002は、図示の矢印で示すように厚み方向に分極処理されている。
圧電素子1001では、上記貫通孔1004が第1電極1003に設けられているため、分極方向を識別することができる。すなわち、量産された圧電素子1001を外部から観察した場合、貫通孔1004の有無により、分極方向を確認することができる。
また、特許文献2には、下記の製造方法が開示されている。先ず、マザー圧電基板の両主面に全面に電極を形成する。次に、マザー圧電基板を分極処理する。しかる後、マザー圧電基板の両主面の電極のうち一方の電極に溝を形成する。次に、マザー圧電基板を分割し、個片化された多数の圧電素子を得る。
実開昭61−75631号公報 特開平11−94555号公報
特許文献1に記載の圧電素子1001では、貫通孔1004により分極方向を識別することができる。しかしながら、圧電素子1001では、貫通孔1004が設けられている部分において、電界強度が低下する。そのため、圧電アクチュエータとして用いた場合の駆動力が低下するという問題があった。また、貫通孔1004が設けられている部分において、電界強度が局所的に低下し、応力集中により圧電基板1002が破損するという問題もあった。
他方、特許文献2に記載の製造方法では、分極処理後に電極に溝を形成している。従って、溝の形成前には、マザー圧電基板の分極方向を外観により識別することはできなかった。そのため、分極処理後のマザー圧電基板を次工程に供給するに際し、目的とする分極方向とは反対方向の分極方向のマザー圧電基板に後加工が行われるおそれがあった。
本発明の目的は、分極処理後のマザー圧電基板段階で分極方向を外観により確実に識別することを可能とする工程を備え、かつ電界強度の局所的な低下が生じ難い圧電素子の製造方法を提供すること、並びに分極方向を外観により確認することができる電極付きマザー圧電基板を提供することにある。
本発明に係る圧電素子の製造方法は、第1の主面と、第1の主面と対向している第2の主面とを有するマザー圧電基板を用意する工程と、マザー圧電基板の第1の主面に、第1電極を形成する第1電極形成工程と、マザー圧電基板の第2の主面に、第2電極を形成する第2電極形成工程とを備える。マザー圧電基板は矩形板状の形状を有する。マザー圧電基板に第1電極を形成するにあたり第1電極に切欠きを形成し、第2電極形成に際し、第2電極に、マザー圧電基板を厚み方向に透視した際に、第1電極と第2電極の形状が一致するように第2電極に切欠きを形成する。さらに、本発明の圧電素子の製造方法は、マザー圧電基板を分極する工程と、切欠きを外部から観察し得るようにマザー圧電基板を保持部材に保持する工程と、マザー圧電基板を保持部材に保持した状態でマザー圧電基板を個々の圧電素子に分割する分割工程とを備える。この場合には、第1電極の形状と、マザー圧電基板を反転して観察し得る第2電極の形状が異なることになるため、マザー圧電基板の第1の主面及び第2の主面を外観により識別することができる。
本発明に係る圧電素子の製造方法の他の特定の局面では、分割工程の後に、マザー圧電基板を保持部材に保持した状態で圧電素子をピックアップするピックアップ工程がさらに備えられている。この場合には、個片化された圧電素子をその分極方向を把握しつつピックアップすることができる。
本発明に係る圧電素子の製造方法のさらに特定の局面では、ピックアップ工程において、切欠きが形成されている圧電素子をピックアップせず、残りの圧電素子をピックアップする。この場合には、切欠きが形成されている圧電素子を利用せず、電界強度分布が均一な残りの圧電素子のみをピックアップすることができる。
本発明に係る圧電素子の製造方法のさらに別の特定の局面では、ピックアップ工程において、切欠きが形成されている圧電素子よりも、残りの圧電素子を先にピックアップし、次に切欠きが設けられている圧電素子をピックアップする。この場合には、切欠きが形成されている圧電素子を後にピックアップする。そのため、電界強度分布が一様ではない切欠きが形成されている圧電素子を残りの正常な圧電素子と区別してピックアップすることができる。
本発明に係る圧電素子の製造方法のさらに別の特定の局面では、ピックアップ工程において、切欠きが形成されている圧電素子を検出する。このように、予め切欠きが形成されている圧電素子を検出することにより、電界強度分布が一様ではない圧電素子を選別することができる。
本発明に係る圧電素子の製造方法のさらに他の特定の局面では、マザー圧電基板の第1及び第2の主面を覆うようにそれぞれマスクを配置し、スパッタリング法により第1及び第2電極をそれぞれ形成する。この場合には、電極の形成と切欠きの形成を同時に行うことができる。
本発明に係る圧電素子の製造方法のさらに他の特定の局面では、保持部材が、粘着性表面を有し、該粘着性表面にマザー圧電基板を粘着保持する。この場合には、粘着性表面の粘着力を利用して、保持部材のマザー圧電基板を容易に仮着することができる。
本発明に係る電極付きマザー圧電基板は、第1の主面と、第1の主面と対向する第2の主面とを有するマザー圧電基板と、マザー圧電基板の第1の主面に設けられた第1電極と、マザー圧電基板の第2の主面に設けられた第2電極とを備える。マザー圧電基板は矩形板状の形状を有し、第1電極及び第2電極にマザー圧電基板を反転した際に第1の主面及び第2の主面を外観により区別し得るように、第1電極及び第2電極が矩形の対角位置に存在する2つのコーナー部に切欠きを有する矩形形状を有し、マザー圧電基板を厚み方向に透視した際に、第1電極と第2電極とが一致する外形形状を有する。この場合には、マザー圧電基板を反転させた場合、電極形状が異なることになる。そのため、マザー圧電基板の第1の主面及び第2の主面を容易に識別することができる。
本発明に係る圧電素子の製造方法によれば、マザー圧電基板を反転した際に形状が異なるように第1電極及び第2電極の少なくとも一方に切欠きを有するように第1電極及び第2電極を形成した後に分極しているため、分極後のマザー圧電基板を外部から観察することにより、マザー圧電基板の第1の主面及び第2の主面を容易に識別することができる。すなわち、マザー圧電基板の分極方向を容易にかつ確実に確認することが可能となる。よって、分極方向が確認されたマザー圧電基板から、分極方向を確認した上で個片化された圧電素子をピックアップし、供給することが可能となる。
本発明に係る電極付きマザー圧電基板では、第1電極及び第2電極のうち少なくとも一方に、マザー圧電基板を反転させた際に電極形状が異なるように切欠きが形成されているので、該電極付きマザー圧電基板を分極処理することにより、マザー圧電基板における分極方向を確実に外観により確認することができる。従って、該マザー圧電基板から、個片化された圧電素子を分極方向を把握しつつ取り出すことが可能となる。
図1(a)は、本発明の第1の実施形態に係る圧電素子の製造方法において、マザー圧電基板に電極を形成した状態を示す斜視図であり、図1(b)は、第1電極の模式的平面図であり、図1(c)は、マザー圧電基板を透視した際の第2電極の模式的平面図である。 図2(a)は、本発明の第1の実施形態に係る圧電素子の製造方法において、分極処理後のマザー圧電基板の模式的平面図であり、図2(b)は、(a)に示したマザー圧電基板を反転し、第2電極側から見た模式的平面図である。 図3(a)は、本発明の第1の実施形態に係る圧電素子の製造方法において、マザー圧電基板をダイシングする工程を説明するための断面図であり、図3(b)は、その模式的平面図である。 図4は、本発明の第1の実施形態に係る圧電素子の製造方法で得られた圧電素子を示す斜視図である。 図5(a)及び(b)は、本発明の第1の実施形態の第1の変形例に係る圧電素子の製造方法において、マザー圧電基板に電極を形成した状態でのマザー圧電基板の模式的平面図及びマザー圧電基板を透視した際の第2電極の模式的平面図である。 図6は、本発明の第1の実施形態の第2の変形例に係る圧電素子の製造方法において、マザー圧電基板に電極を形成した状態でのマザー圧電基板の模式的平面図である。 図7は、本発明の第1の実施形態の第3の変形例に係る圧電素子の製造方法において、マザー圧電基板に電極を形成した状態でのマザー圧電基板の模式的平面図である。 図8は、本発明の第1の実施形態の第4の変形例に係る圧電素子の製造方法において、マザー圧電基板に電極を形成した状態でのマザー圧電基板の模式的平面図である。 図9は、従来の圧電素子を示す斜視図である。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
図1〜図4を参照して、本発明の第1の実施形態に係る圧電素子の製造方法を説明する。図1(a)は、本発明の第1の実施形態に係る圧電素子の製造方法において、マザー圧電基板に電極を形成した状態を示す斜視図であり、図1(b)は、第1電極の模式的平面図であり、図1(c)は、マザー圧電基板を透視した際の第2電極の模式的平面図である。図2(a)は、本発明の第1の実施形態に係る圧電素子の製造方法において、分極処理後のマザー圧電基板の模式的平面図であり、図2(b)は、図2(a)に示したマザー圧電基板を反転し、第2電極側から見た模式的平面図である。図3(a)は、本発明の第1の実施形態に係る圧電素子の製造方法において、マザー圧電基板をダイシングする工程を説明するための断面図であり、図3(b)は、その模式的平面図である。図4は、本発明の第1の実施形態に係る圧電素子の製造方法で得られた圧電素子を示す斜視図である。
本実施形態に係る圧電素子の製造方法では、まず、図1(a)に示すマザー圧電基板1を用意する。マザー圧電基板1は、主面が長辺及び短辺を有する矩形板状の形状を有する。マザー圧電基板1は、第1の主面1aと、第1の主面1aと対向している第2の主面1bとを有する。マザー圧電基板1は、チタン酸ジルコン酸鉛(PZT)系セラミックスのような適宜の圧電セラミックスからなる。
マザー圧電基板1は、矩形板状の形状に限定されず、他の平面形状を有していてもよい。マザー圧電基板1の主面は、その外形形状が回転対称でなく、主面の向きに方向性があることが、マザー圧電基板1の外形で方向性が判定できる点で好ましい。
本実施形態では、上記のマザー圧電基板1の第1の主面1aに、第1電極2を形成する。第1電極2は、図1(b)に示すような平面形状を有する。
第1電極2は、Cu、Ag、Pd、Ni、Cr、Auなどの適宜の金属もしくはこれらの金属の合金からなる。
上記第1電極2の形成に続いて、マザー圧電基板1の第2の主面1bに、第2電極3を形成する。なお、第2電極3を第1電極2よりも先に形成してもよい。第2電極3は、図1(c)に示すような平面形状を有する。第2電極3は、第1電極2と同様に、Ag、Cu、Pd、Ni、Cr、Auなどの適宜の金属もしくはこれらの金属の合金からなる。
図1(a)に示すように、第1電極2は、略矩形形状の長辺及び短辺を有する長方形形状を有し、第1の主面1a上において、周囲に矩形枠状の余白を残すように形成されている。 図1(b)に示すように、第1電極2は、矩形の形状において対角位置に相当する第1及び第2のコーナー部に、切欠き2a,2bを有する。すなわち、図1(b)の矩形形状の長辺及び短辺に対して傾斜する方向に延ばされた傾斜線部分の外側の部分が切り欠かれている。
同様に、図1(c)に示すように、第2電極3もまた、対角位置にある第1及び第2のコーナー部に切欠き3a,3bを有する。第2電極3は、マザー圧電基板1を平面視した場合、第1電極2と重なり合うように形成されている。すなわち、第2電極3は、マザー圧電基板1を第1の主面1a側から透視した際、第1電極2と同じ形状の矩形形状に対して同じ位置に同じ大きさの切欠きを設けた形状に相当する。
本実施形態では、次に、マザー圧電基板1において、第1電極2と第2電極3との間に直流電圧を印加し、マザー圧電基板1を厚み方向に分極する。ここでは、第2電極3を正の電位、第1電極2を負の電位に接続することにより、図1(a)に示す矢印で示すようにマザー圧電基板1を分極処理する。なお、分極方向は逆であってもよい。
上記のようにして分極されたマザー圧電基板1を、図3(a)及び(b)に示すように、保持部材としてのダイシングシート4上に貼り合わせる。図3(a)では、第1電極2及び第2電極3の図示は省略していることを指摘しておく。
ダイシングシート4は、その上面が粘着性表面とされている。このような粘着性表面は、ダイシングシート4全体を粘着剤により形成することにより、あるいは合成樹脂フィルムの上面に粘着剤層を形成することにより構成することができる。
上記ダイシングシート4の粘着力を利用して、分極処理後の上記マザー圧電基板1がダイシングシート4に貼りつけられる。ここでは、第2電極3側からマザー圧電基板1がダイシングシート4の上面に貼り合わされている。
なお、上記ダイシングシート4の上面には、ダイシングリング5が貼り合わされている。そして、この状態で、図3(b)の一点鎖線X及び一点鎖線Yで示す方向に切断し、マザー圧電基板1を個々の圧電素子1Aに分割する。この切断は、ダイシングブレードによる切断、あるいはレーザー光の照射等により行い得る。
上記のようにして、マザー圧電基板1を、複数の圧電素子1Aに分割する。この分割された圧電素子1Aを図4に斜視図で示す。圧電素子1Aでは、圧電基板1の上面に第1電極2Aが形成されており、下面に第2電極3Aが形成されている。そして、圧電基板1は図示の矢印で示す方向に分極処理されていることになる。
図3(b)に戻り、上記のようにダイシングブレードやレーザー光の照射等により、マザー圧電基板1を分割した後に、ダイシングシート4に径方向外側への引張応力を加える。この引張応力は、ダイシングシート4の下面に円筒状の治具を当接させ、ダイシングリング5を治具側に移動させることなどにより付与し得る。このようにして、分割ラインの両側の圧電素子1A,1A間がラインに沿って遠ざけられる。しかる後、圧電素子1Aをピックアップする。このようにして、図4に示す圧電素子1Aを取り出すことができる。
ところで、図3(b)に示すように、上記マザー圧電基板1を分割した場合、最終的に製品として用いられる圧電素子1A以外に、上記切欠き2a,2bが設けられている部分に存在する圧電素子1B,1Bが形成されることになる。言い換えれば、圧電素子1B,1Bは、切欠き3a,3bが設けられている部分に存在する。
圧電素子1B,1Bでは、圧電基板の上面及び下面の全面に電極が形成されていない。従って、上記圧電素子1Bでは、使用時に電界強度が局所的に低下する。よって、圧電素子1Bは製品として用いられないものである。そのため、先に、複数の圧電素子1Aをピックアップし、最後に製品として用いない圧電素子1Bをピックアップする。このようにして、製品として用いられる圧電素子1Aのみを選別する。さらに、上記圧電素子1A,1B以外に、第1電極2及び第2電極3が形成されていない余白部分である圧電基板片1Cを最後にピックアップする。
本実施形態の製造方法では、分極処理後のマザー圧電基板1をダイシングシート4に貼り付けるに際し、分極方向を確認してダイシングシート4に貼り合わせることができる。すなわち、前述した切欠き2a,2b,3a,3bが第1電極2及び第2電極3に形成されている。従って、図1(a)に示した分極方向を維持し、すなわち分極方向の矢印が上向きとなるようにマザー圧電基板1を用意するには、第1電極2が上面となるように、第2電極3側からダイシングシート4に貼り付ければよい。この場合、図2(a)に示すように、マザー圧電基板1又は第1電極2の長辺が下側として平面視した場合、第1電極2の左上側及び右下側のコーナー部分に切欠き2a,2bが位置することになる。
他方、分極処理後のマザー圧電基板1を誤って反転させた場合、マザー圧電基板1を平面視すると、図2(b)に示すように、マザー圧電基板1又は第2電極3の長辺が下側として平面視することになるため、第2電極3の左下側及び右上側のコーナー部分に切欠き3a,3bが位置する状態となり、第2電極3が上面側に位置すると判定できる。よって、第1電極2が上面側になるようにマザー圧電基板1が配置された場合、マザー圧電基板1を平面視すると、切欠き2a,2bは、図3(b)に示すように、左上側及び右下側に位置することとなる。従って、切欠きの位置によってマザー圧電基板1の分極方向を確認しつつ、ダイシングシート4にマザー圧電基板1を確実に第2電極3側から貼り合わせることができる。
よって、上記のように分極方向を確認した上で、マザー圧電基板1をダイシングシート4に貼り合わせた状態で、マザー圧電基板1の分割及び上記ピックアップを行うことができる。さらに、マザー圧電基板を第1の主面側から透視した際、すなわち、マザー圧電基板の厚み方向に透視した際における、第1電極と第2電極との形状を一致させる場合は、マザー圧電基板の厚み方向に透視した際における、第1電極と第2電極との形状が一致しない場合と比べてマザー圧電基板を分極する際に印加される電界が不連続となる領域が小さくなり、均一に分極されたマザー圧電基板を得ることができる。
なお、上記実施形態では、分割工程後に、製品として使用しない圧電素子1B及び圧電基板片1Cもピックアップしたが、これらはピックアップせずともよい。また、好ましくは、上記ピックアップ工程において、カメラで撮影した画像を判定し、肉眼で観察することにより、上記切欠き2a,2bが形成されている圧電素子1Bを検出し、該圧電素子1Bをピックアップ対象から除いてもよい。あるいは、検出された圧電素子1Bを、残りの圧電素子1Aをピックアップした後に、不用品としてピックアップしてもよい。
上記のように、本実施形態の圧電素子の製造方法によれば、マザー圧電基板1を厚み方向に分極処理した後に、マザー圧電基板1の第1の主面1a及び第2の主面1bを識別し得るように、第1電極2及び第2電極3に、切欠き2a,2b,3a,3bが形成されている。それによって、マザー圧電基板1の分極方向を確実に確認することができる。
なお、上記切欠き2a,2b,3a,3bは、矩形の電極を形成した後に、エッチング等により形成してもよい。もっとも、好ましくは、マザー圧電基板1の第1の主面1a及び第2の主面1bを覆うようにそれぞれマスクやレジストパターンを配置し、スパッタリング法や蒸着法等により第1電極2及び第2電極3を形成することが望ましい。それによって、切欠き2a,2b,3a,3bを第1電極2及び第2電極3と同時に形成することができる。
なお、上記実施形態では、第1電極2及び第2電極3は、マザー圧電基板1の第1の主面1a及び第2の主面1bにおいて周囲に矩形枠状の余白を残すように形成されていたが、図5(a)及び(b)に示すように、第1電極2及び第2電極3を、矩形板状のマザー圧電基板1の外周縁に沿うように形成してもよい。図5(a)は、本発明の第1の実施形態の第1の変形例に係る圧電素子の製造方法において、マザー圧電基板1に電極を形成した状態でのマザー圧電基板1の模式的平面図であり、図5(b)は、マザー圧電基板1を透視した際の第2電極3の模式的平面図である。マザー圧電基板1の第1の主面1a及び第2の主面1bの全面を覆うように矩形の電極を形成した後に、該電極において、対角位置にあるコーナー部に切欠き2a,2b,3a,3bをエッチング等により設けてもよい。
また、上記実施形態では、上記切欠き2a,2bを設けたが、本発明において、第1電極及び第2電極に形成される切欠きの形状及び数は適宜変形し得る。図6は、本発明の第1の実施形態の第2の変形例に係る圧電素子の製造方法において、マザー圧電基板に電極を形成した状態でのマザー圧電基板の模式的平面図である。図7は、本発明の第1の実施形態の第3の変形例に係る圧電素子の製造方法において、マザー圧電基板に電極を形成した状態でのマザー圧電基板の模式的平面図である。図8は、本発明の第1の実施形態の第4の変形例に係る圧電素子の製造方法において、マザー圧電基板に電極を形成した状態でのマザー圧電基板の模式的平面図である。
例えば、図6に示すように、矩形形状の第1電極2の1つのコーナー部に切欠き2aのみを設けてもよい。この場合、第2電極3もまた、マザー圧電基板1を透視した際に、第1電極2と同じ平面形状を有するように構成すればよい。この場合においても、マザー圧電基板1を分極処理後に誤って反転した場合には、第2の主面1bに設けられている第2電極3のコーナー部は、図5に示す位置とは異なり、左下のコーナー側部分に位置することになる。従って、上記実施形態と同様に、マザー圧電基板1の第1の主面1a及び第2の主面1bを確実に区別することができる。
また、図7に示すように、矩形形状の第1電極2の1つのコーナー部において、略正方形もしくは矩形の部分を削除するように切欠き2cを形成してもよい。
また、図8に示すように、矩形形状の第1電極2において、短辺の一部に切欠き2dを設けてもよい。この場合、第2電極3においても、マザー圧電基板1を透視した際に、同じ位置に同じ形状の切欠きを形成すればよい。切欠き2dが、第1電極2の短辺の中央からずれて位置されている限り、マザー圧電基板1を分極処理後に誤って反転させた場合、第2電極3に設けられた切欠きは、図8の場合と異なる位置に現れることになる。すなわち、上記短辺において、短辺の長さ方向を中心として反対側の位置に現れることになる。従って、上記実施形態と同様に、マザー圧電基板1の第1の主面1a及び第2の主面1bを識別することができる。
図6〜図8に示したように、本発明においては、マザー圧電基板1の第1の主面1a及び第2の主面1bを識別させる切欠きの形状については特に限定されるものではない。
また、上記切欠きが形成されている部分を除いては、第1電極2と第2電極3は同一形状であることが必要である。それによって、切欠きが設けられている部分以外の第1電極形成部分においては、第1電極2と第2電極3の形状が同一であるため、電界強度分布が一様な個々の圧電素子1Aを得ることができる。
本発明に係る圧電素子の製造方法では、上記のように、第1電極と第2電極とがマザー圧電基板を介して重なり合っており、かつマザー圧電基板の第1の主面及び第2の主面を外観により識別し得るような切欠きが、第1電極及び第2電極に形成されているため、上記のように、分極方向を確実に確認することができる。なお、上記切欠きは、第1電極及び第2電極の少なくとも一方に設けられておればよく、必ずしも第1電極及び第2電極の双方に設けられている必要はない。
また、本発明の圧電素子の製造方法は、圧電アクチュエータに限らず、圧電共振子などの様々な圧電素子の製造に適用することができる。
また、マザー圧電基板1は、単層の圧電基板に限らず、複数の圧電層を積層した多層型の圧電基板であってもよい。
1…マザー圧電基板
1A,1B…圧電素子
1C…圧電基板片
1a,1b…第1,第2の主面
2…第1電極
2a〜2d…切欠き
2A…第1電極
3…第2電極
3a,3b…切欠き
3A…第2電極
4…ダイシングシート
5…ダイシングリング

Claims (8)

  1. 第1の主面と、前記第1の主面と対向している第2の主面とを有するマザー圧電基板を用意する工程と、
    前記マザー圧電基板の第1の主面に、第1電極を形成する第1電極形成工程と、
    前記マザー圧電基板の第2の主面に、第2電極を形成する第2電極形成工程とを備え、
    前記マザー圧電基板が矩形板状の形状を有し、前記マザー圧電基板に第1電極を形成するにあたり第1電極に切欠きを形成し、前記第2電極形成に際し、第2電極に、前記マザー圧電基板を厚み方向に透視した際に、前記第1電極と第2電極の形状が一致するように前記第2電極に前記切欠きを形成し、
    前記マザー圧電基板を分極する工程と、
    前記切欠きを外部から観察し得るように前記マザー圧電基板を保持部材に保持する工程と、
    前記マザー圧電基板を前記保持部材に保持した状態で前記マザー圧電基板を個々の圧電素子に分割する分割工程とをさらに備える、圧電素子の製造方法。
  2. 前記分割工程の後に、前記マザー圧電基板を保持部材に保持した状態で前記圧電素子をピックアップするピックアップ工程をさらに備える、請求項1に記載の圧電素子の製造方法。
  3. 前記ピックアップ工程において、前記切欠きが形成されている圧電素子をピックアップせず、残りの圧電素子をピックアップする、請求項に記載の圧電素子の製造方法。
  4. 前記ピックアップ工程において、前記切欠きが形成されている圧電素子よりも、残りの圧電素子を先にピックアップし、次に切欠きが設けられている圧電素子をピックアップする、請求項に記載の圧電素子の製造方法。
  5. 前記ピックアップ工程において、前記切欠きが形成されている圧電素子を検出する、請求項のいずれか1項に記載の圧電素子の製造方法。
  6. 前記マザー圧電基板の第1及び第2の主面を覆うようにそれぞれマスクを配置し、スパッタリング法により第1及び第2電極をそれぞれ形成する、請求項1〜のいずれか1項に記載の圧電素子の製造方法。
  7. 前記保持部材が、粘着性表面を有し、該粘着性表面に前記マザー圧電基板を粘着保持する、請求項1〜のいずれか1項に記載の圧電素子の製造方法。
  8. 第1の主面と、前記第1の主面と対向する第2の主面とを有するマザー圧電基板と、
    前記マザー圧電基板の第1の主面に設けられた第1電極と、前記マザー圧電基板の第2の主面に設けられた第2電極とを備え、
    前記マザー圧電基板が矩形板状の形状を有し、前記第1電極及び第2電極に前記マザー圧電基板を反転した際に第1の主面及び第2の主面を外観により区別し得るように前記第1電極及び第2電極が矩形の対角位置に存在する2つのコーナー部に切欠きを有する矩形形状を有し、前記マザー圧電基板を厚み方向に透視した際に、第1電極と第2電極とが一致する外形形状を有する、電極付きマザー圧電基板。
JP2012546743A 2010-12-01 2011-10-27 圧電素子の製造方法及び電極付きマザー圧電基板 Active JP5477478B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012546743A JP5477478B2 (ja) 2010-12-01 2011-10-27 圧電素子の製造方法及び電極付きマザー圧電基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010268372 2010-12-01
JP2010268372 2010-12-01
JP2012546743A JP5477478B2 (ja) 2010-12-01 2011-10-27 圧電素子の製造方法及び電極付きマザー圧電基板
PCT/JP2011/074836 WO2012073623A1 (ja) 2010-12-01 2011-10-27 圧電素子の製造方法及び電極付きマザー圧電基板

Publications (2)

Publication Number Publication Date
JP5477478B2 true JP5477478B2 (ja) 2014-04-23
JPWO2012073623A1 JPWO2012073623A1 (ja) 2014-05-19

Family

ID=46171573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012546743A Active JP5477478B2 (ja) 2010-12-01 2011-10-27 圧電素子の製造方法及び電極付きマザー圧電基板

Country Status (3)

Country Link
US (1) US8816571B2 (ja)
JP (1) JP5477478B2 (ja)
WO (1) WO2012073623A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6253491B2 (ja) 2014-04-17 2017-12-27 オリンパス株式会社 スキャナユニット、光ファイバスキャナ、照明装置および観察装置
JP6649077B2 (ja) * 2015-12-24 2020-02-19 京セラ株式会社 圧電素子、音響発生器、音響発生装置および電子機器
DE202016102203U1 (de) 2016-04-26 2016-06-29 Epcos Ag Vielschichtbauelement
DE102016111144B4 (de) 2016-06-17 2024-03-07 Tdk Electronics Ag Verfahren zur Herstellung einer Vielzahl von Bauelementen und Bauelement
JP6961188B2 (ja) * 2017-04-07 2021-11-05 三甲株式会社 緩衝プレート
JP7201603B2 (ja) * 2017-09-12 2023-01-10 日本碍子株式会社 圧電素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04273186A (ja) * 1991-02-27 1992-09-29 Murata Mfg Co Ltd ブロック状圧電体の分極方法
JPH08186459A (ja) * 1994-12-28 1996-07-16 Ngk Spark Plug Co Ltd チップ型圧電フィルタの製造方法
JPH1194555A (ja) * 1997-09-18 1999-04-09 Murata Mfg Co Ltd 振動ジャイロ
JP2002190457A (ja) * 2000-12-20 2002-07-05 Fdk Corp 方向性を有する素子の作製・取扱方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175631A (ja) 1984-09-21 1986-04-18 Nec Corp エコ−除去装置
JP2913675B2 (ja) * 1989-07-14 1999-06-28 東陶機器株式会社 積層容易な圧電素子
JP3456108B2 (ja) 1997-04-22 2003-10-14 松下電器産業株式会社 圧電素子およびその製造方法
US20040036383A1 (en) * 2002-08-23 2004-02-26 Rubach Robert Walter Elliptical electrode for crystals
JP4273186B2 (ja) 2005-01-11 2009-06-03 茂 萩原 スピーカー付きマイク
JP2007208771A (ja) * 2006-02-03 2007-08-16 Epson Toyocom Corp 圧電振動素子、圧電振動子及び圧電発振器
WO2009020022A1 (ja) * 2007-08-03 2009-02-12 Daishinku Corporation 圧電振動子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04273186A (ja) * 1991-02-27 1992-09-29 Murata Mfg Co Ltd ブロック状圧電体の分極方法
JPH08186459A (ja) * 1994-12-28 1996-07-16 Ngk Spark Plug Co Ltd チップ型圧電フィルタの製造方法
JPH1194555A (ja) * 1997-09-18 1999-04-09 Murata Mfg Co Ltd 振動ジャイロ
JP2002190457A (ja) * 2000-12-20 2002-07-05 Fdk Corp 方向性を有する素子の作製・取扱方法

Also Published As

Publication number Publication date
US20130241360A1 (en) 2013-09-19
JPWO2012073623A1 (ja) 2014-05-19
US8816571B2 (en) 2014-08-26
WO2012073623A1 (ja) 2012-06-07

Similar Documents

Publication Publication Date Title
JP5477478B2 (ja) 圧電素子の製造方法及び電極付きマザー圧電基板
JP6004118B2 (ja) 積層セラミック構造体及びその製造方法並びに圧電アクチュエータの製造方法
WO2006011291A1 (ja) 電子部品の製造方法および親基板および電子部品
CN110098317B (zh) 层叠压电陶瓷部件和压电器件
JP6911386B2 (ja) 電子部品の製造方法
EP1357611A1 (en) Piezoelectric functional part and method of manufacturing the part
JP2010161286A (ja) 積層型圧電素子及びその製造方法
WO2016132581A1 (ja) 圧電素子および圧電センサ
JP2008205888A5 (ja)
KR20160054832A (ko) 유연소재가 적용된 압전 박막소자의 제작 방법 및 이를 이용한 압전 박막소자
JP2003302222A (ja) 薄膜微小機械式共振子ジャイロの製造方法
US20190237653A1 (en) Multi-layer piezoelectric ceramic component and piezoelectric device
JP6459731B2 (ja) 圧電素子、圧電アクチュエータ及び圧電素子の製造方法
JP2007315958A (ja) 加速度センサおよび加速度センサの製造方法
JP5592289B2 (ja) 圧電素子及びその製造方法並びにその圧電素子を搭載したヘッドジンバルアセンブリ
WO2014172617A1 (en) Monolithic pzt actuator, stage, and method for making
JP7158151B2 (ja) 積層圧電セラミック部品及び圧電デバイス
JP2015177028A (ja) 半導体装置の製造方法
JP5098743B2 (ja) 電子部品の製造方法
JPS62104182A (ja) 積層圧電体の製造方法
JPH11307835A (ja) 積層構造の剪断型圧電素子の製造方法
JP2003258583A (ja) チップ型電子部品の製造方法
JP5751844B2 (ja) 圧電デバイスの製造方法
JP2013247221A (ja) 圧電アクチュエータおよびそれを備えたインクジェットヘッド
JP2001196258A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140127

R150 Certificate of patent or registration of utility model

Ref document number: 5477478

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150