JP2003258583A - チップ型電子部品の製造方法 - Google Patents
チップ型電子部品の製造方法Info
- Publication number
- JP2003258583A JP2003258583A JP2002056575A JP2002056575A JP2003258583A JP 2003258583 A JP2003258583 A JP 2003258583A JP 2002056575 A JP2002056575 A JP 2002056575A JP 2002056575 A JP2002056575 A JP 2002056575A JP 2003258583 A JP2003258583 A JP 2003258583A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- sheet
- electronic component
- type electronic
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
り合わせてなる積層体の端面に外部電極が形成されてい
るチップ型電子部品の製造に際し、外部電極と素子基板
の電極との電気的接続の信頼性に優れており、かつ小型
化を図ることができる製造方法を提供する。 【解決手段】 素子基板としての板状の圧電共振子17
を、封止基板12A,12Bに接着して積層体16を得
るにあたり、予め開口3a及び貫通孔3bの形成により
空間A及び凹部Bが形成されている、保形性を有する接
着シート3Bを用いることにより、空間A及び凹部Bを
高精度に形成し、積層体16を得た後にしかる後外部電
極18,19を凹部Bに入り込むように形成する、チッ
プ型電子部品の製造方法。
Description
部品のような内部に封止空間を有するチップ型電子部品
の製造方法に関し、より詳細には、圧電共振素子のよう
な素子基板とケース基板とを接着剤を介して貼り合わせ
てなる積層体を用いたチップ型電子部品の製造方法に関
する。
図15に示すチップ型電子部品が開示されている。ここ
では、エネルギー閉じ込め型の圧電素子102の両面に
封止基板103,104が接着剤を介して貼り合わされ
ている。圧電素子102及び封止基板103,104か
ら得る積層体の端面に導電ペーストからなる外部電極1
06が形成されている。外部電極106は圧電素子10
2の引出電極102aに電気的に接続されている。
aと外部電極106との電気的接続の信頼性を高めるた
めに、封止基板103,104に凹部103a,104
aが形成されている。凹部103a,104aは、封止
基板103,104を構成するセラミック材料を焼成す
る前に、プレス加工により形成されている。このような
凹部103a,104aが設けられた封止基板103,
104を、液状の接着剤107,108を用いて圧電素
子102に貼り合わせることにより、積層体が得られて
いる。なお、Aは振動を妨げないための封止空間であ
る。
外部電極106と引出電極102aとが面接触的に接触
し、両者の間の電気的接続の信頼性が高められるとされ
ている。
型電子部品101では、セラミックグリーンシートをプ
レス加工することにより凹部103a,104aが形成
され、しかる後焼成されている。従って、焼成時の収縮
等により、凹部103a,104aの外形寸法精度が劣
化するという問題があった。また、マザーの封止基板か
ら、個々の封止基板を得る場合には、マザーの封止基板
における凹部のピッチの精度が劣化することもあった。
従って、凹部を高精度に形成することができないため、
凹部の小型化を図ることができず、圧電部品全体の形状
が大きくならざるを得なかった。また、マザーの封止基
板から得られる封止基板の数の増大を図ることが困難で
あった。
化させることにより圧電素子と封止基板103,104
とが貼り合わされるが、液状の接着剤が凹部103a,
104aに流れ込むことを抑制するために、凹部103
a,104aと封止空間Aとの間の距離を大きくしなけ
らればならなかった。また、液状接着剤の流れ込みを完
全に防止することが困難であるため、接着剤の流れ込み
を予想して、凹部103a,104aをある程度大きく
しなければならなかった。従って、この点によっても、
圧電部品の小型化を図ることが困難であった。
に鑑み、積層体の端面に外部電極と素子基板の引出電極
との電気的接続の信頼性を高めるために凹部が形成され
ているチップ型電子部品において、凹部の小型化及びチ
ップ型電子部品全体の小型化を図ることができる、チッ
プ型電子部品の製造方法を提供することにある。
ば、封止空間を形成するための開口を有する接着剤層を
介して素子基板の少なくとも片面にケース基板が貼り合
わされている積層体の端面に、素子基板の電極に接続さ
れる外部電極が形成されているチップ型電子部品の製造
方法であって、素子基板の少なくとも片面に、前記封止
空間を形成するための開口と、前記電極が端面に引き出
される部分に設けられた切欠とを有するシート状接着剤
を介して接着する工程と、前記積層体の端面に前記切欠
内に至るように前記外部電極を形成する工程とを備え
る、チップ型電子部品の製造方法が提供される。
状接着剤を介して素子基板とケース基板とを貼り合わせ
る工程が、シート状接着剤を前記ケース基板または素子
基板に転写法により付与した後、素子基板またはケース
基板を貼り合わせることにより行われる。従って、形成
を有するシート状接着剤が転写法によりケース基板また
は素子基板に容易に付与され、ケース基板または素子基
板を素子基板またはケース基板に容易に貼り合わせるこ
とができる。
先立って、支持フィルムに支持されたシート状接着剤に
前記封止空間を形成するための開口及び前記切欠を形成
するための貫通孔が形成される。すなわち、形成を有す
るシート状接着剤に、パンチングなどの機械加工によ
り、開口及び貫通孔を容易に形成することができ、かつ
開口及び貫通孔を高精度に形成することができる。
間を形成するための開口及び前記積層体の端面に臨む切
欠を形成するための貫通孔を形成する工程において、シ
ート状接着剤の転写される領域の周囲において、前記支
持フィルムに接するようにハーフカットが行われ、それ
によってハーフカットされた部分の内側のシート状接着
剤が転写される。
局面では、前記素子基板がエネルギー閉じ込め型の圧電
共振部を有する圧電共振素子であって、前記封止空間が
前記圧電振動部の振動を妨げないための空間を構成して
おり、前記圧電共振素子の両面に前記シート状接着剤を
介して前記ケース基板が貼り合わされる。従って、本発
明の製造方法により、小型であり、電気的接続の信頼性
に優れた圧電共振部品を提供することができる。
局面では、前記貼り合わせ工程において、複数のチップ
型電子部品を得るためのマザーの素子基板と、マザーの
ケース基板とがマザーのシート状接着剤を介して積層さ
れ、それによってマザーの積層体が得られ、前記外部電
極形成工程の前に、前記マザーの積層体が個々のチップ
型電子部品単位に切断される。マザーの積層体段階で、
高精度に振動を妨げないための空間及び外部電極と素子
基板の電極との電気的接続の信頼性を高めるための切欠
用の貫通孔が形成されるので、本発明に従って、小型で
ありかつ電気的接続の信頼性に優れたチップ型電子部品
を効率よく製造することができる。
を説明することにより、本発明を明らかにする。
品1が製造される。まず、図2に示すように、ベースフ
ィルム2に支持されたシート状接着剤3を用意する。シ
ート状接着剤3の上面は離型フィルム4により被覆され
ている。ベースフィルム2を構成する合成樹脂は特に限
定されず、例えばポリプロピレンフィルムなどを用いる
ことができる。ベースフィルム2上に設けられたシート
状接着剤3は、エポキシ系接着剤などの適宜の熱硬化性
接着剤により構成されている。また、シート状接着剤3
は、保形性を有し、シート状の形状を有する。
離型フィルム4は、シート状接着剤3の取扱いに際して
の汚染を防止するために設けられており、適宜の合成樹
脂により構成される。なお、離型フィルム4は、必ずし
も用意されずともよい。
5を用意する。パンチ5は、切断刃5aを有し、切断刃
5aの刃先は、角環状の形状を有する。図2に示されて
いる離型フィルム4を剥離し、パンチ5を用いて、シー
ト状接着剤3に矩形の開口を形成する。すなわち、パン
チ5の切断刃5aにより、矩形の開口部分を形成するよ
うに、シート状接着剤3が切断される。このようにし
て、シート状接着剤3に矩形の開口3a(図5)が形成
される。
イとのクリアランスを例えば3μm以下とすることによ
り、開口3aを高精度に形成することができる。
に、上記パンチ5とは切断刃の形状が異なる第2のパン
チ6を用い、第2の切断工程が同様にして行われる。こ
の第2の切断工程に際しては、図4(a)及び(b)に
示す切断刃6aを有する第2のパンチ6が用いられる。
切断刃6の刃先は円環状の形状を有する。従って、第2
の切断工程では、円形の貫通孔3b(図5)がシート状
接着剤3に形成される。
切断工程で切断が行われたシート状接着剤を説明するた
めの模式的部分切欠平面図である。シート状接着剤3に
おいては、複数の矩形の開口3aと、複数の円形の貫通
孔3bが形成されている。また、1つの矩形の開口3a
の両側に一対の円形の貫通孔3bが配置されている。
5に示す矩形の切断線8が形成される。切断線8は、図
6に示すように、シート状接着剤3を貫通しているが、
ベースフィルム2を貫通しないように、すなわちハーフ
カット加工により形成されている。
のシート状接着剤3Aを構成する。切断線8を形成する
ハーフカット加工は、図7(a)に示すパンチ9を用い
て行われる。パンチ9は、筒状の切断刃9aを有し、切
断刃9aの刃先は、角環状の形状を有する。この角環状
の形状は、図5における切断線8に対応した形状とされ
ている。すなわち、パンチ9は、前述したパンチ5に比
べてかなり大きな刃先形状を有する。切断刃9a内に
は、抑え部材9bが配置されている。抑え部材9bは、
ばね9cにより下方に付勢されている。
成した後に、切断線8で囲まれている領域以外のシート
状接着剤がベースフィルム2から剥離される。このよう
にして、図8(a)及び(b)に示すように、複数のマ
ザーのシート状接着剤3Aがベースフィルム2に支持さ
れた転写材10が得られる。転写材10では、その長さ
方向において、複数のマザーのシート状接着剤3Aが配
置されている。
ルム2に支持されたマザーのシート状接着剤3Aを、ホ
ットプレス装置11に搬送し、ホットプレス装置11に
おいて、マザーのシート状接着剤3Aがマザーの封止基
板12に転写される。
て対向するように配置された加熱プレート11a,11
bを有する。加熱プレート11a,11bは、シート状
接着剤3Aをマザーの封止基板12に転写し得る温度に
加熱されている。
ート状接着剤3A上に、封止基板12が載置され、加熱
プレート11aを加熱プレート11b側に圧接すること
により、マザーの封止基板12にマザーシート状接着剤
3Aが貼り付けられる。しかる後、ベースフィルム2か
らシート状接着剤3Aが剥離される。このようにして、
マザーの封止基板12に、マザーのシート状接着剤3A
が貼り付けられた積層材13が得られる。
基板14の上下に上記のようにして用意された積層材1
3を貼り合わせる。マザーの素子基板14は、図1に示
されている圧電部品の板状の圧電共振素子が複数個マト
リックス状に配置された構造を有する。このマザーの素
子基板14の上面に、上記積層材13が貼り合わされ
る。同様に、マザーの素子基板14の下面にも積層材1
3が貼り合わされる。貼り合わせに際しては、シート状
接着剤3Aが硬化する温度まで加熱される。
を加熱炉において加熱することなどの適宜の方法で行わ
れる。このようにして、マザーの素子基板14の上下に
マザーの封止基板12,12がマザーのシート状接着剤
3A,3Aにより貼り合わされた積層体15が得られ
る。図11に平面図で示すように、マザーのシート状接
着剤3Aにおいては、前述した矩形の開口3aと円形の
貫通孔3bとがマトリックス状に配置されている。
臨む部分に、1つの圧電共振素子のエネルギー閉じ込め
型の圧電振動部が配置されている。また、円形の貫通孔
3bは、隣り合う圧電共振素子を分割する部分に配置さ
れている。
てマザーの積層体15を切断する。この切断工程によ
り、図12に示す個々の圧電共振部品用の積層体16が
得られる。積層体16においては、板状の素子基板14
の切断により得られた板状の圧電共振素子17の上下
に、マザーの封止基板12,12の切断により得られた
封止基板12A,12Bがシート状接着剤3B、3Bを
介して貼り合わされている。圧電共振素子17は、図1
3に斜視図で示すように、矩形板状の圧電板17aと、
圧電板17aの上面及び下面中央に形成された振動電極
17b,17cとを有する。振動電極17b,17cに
連なるように引出電極17d,17eが形成される。引
出電極17d,17eは、圧電板17aの上面または下
面と端面17fまたは17gとのなす端縁に沿うように
形成されている。
酸鉛系セラミックスのような圧電セラミックスにより構
成されており、厚み方向に分極処理されている。従っ
て、圧電共振素子17は、厚み縦振動モードを利用した
エネルギー閉じ込め型の圧電共振素子である。
子17のエネルギー閉じ込め型の圧電振動部の振動を妨
げないための空間Aが形成されている。空間Aは、上記
シート状接着剤3Aに設けられた矩形の開口3aにより
構成されている。
は、端面16a,16bから後退された凹部B,Bが形
成されている。凹部Bは、前述したマザーのシート状接
着剤3Aに設けられていた円形の貫通孔3bが中央にお
いて切断されて形成された切欠により構成されている。
従って、凹部Bの平面形状は半円形状である。
開口3aと貫通孔3bの一部とにより形成されている。
他方、マザーのシート状接着剤3Aは保形性を有してい
る。従って、マザーのシート状接着剤3Aに開口3a及
び貫通孔3bを高精度に形成することができる。しか
も、開口3a及び貫通孔3bが形成されているマザーの
シート状接着剤3Aが保形性を維持したまま、封止基板
12に転写され、かつ上記マザーの積層体15が得られ
る。そして、このマザーの積層体15を切断することに
より、積層体15が得られている。従って、積層体16
においては、上記空間A及び凹部Bは高精度に形成され
る。
じ難いため、空間Aの寸法を小さくすることができると
共に、空間Aと端面16a,16bとの間の距離も短く
することができる。従って、積層体16の小型化を図る
ことができる。
ト状接着剤3Aが保形性を有するため、上記開口3a
と、貫通孔3bとの間の距離を0.2mm程度まで短く
することが可能となった。すなわち、空間Aと凹部Bと
の間の距離は、液状接着剤を用いた従来例では相当の圧
電部品において0.4mm程度であったのに対し、本実
施形態によれば0.2mmまで短くすることが可能とな
った。
高精度に形成されるので、封止基板12と素子基板14
との接着に際し、貫通孔3bのつぶれ量を小さくするこ
とができ、従って、貫通孔3bの寸法自体を小さくする
ことができる。
に、蒸着、スパッタリング、導電ペーストの付与などに
より外部電極を形成する。すなわち、図1に示すよう
に、外部電極18,19を形成することにより、圧電共
振部品1が得られる。外部電極18,19は、積層体1
6の端面16a,16bにおいて、上記凹部Bに入り込
むように形成される。よって、前述した先行技術に記載
のチップ型電子部品と同様に、外部電極18,19が、
圧電共振素子17の引出電極17d,17eと面接触的
に接合される。よって、外部電極18,19と圧電共振
素子17の電気的接続の信頼性を高めることができる。
に、半田付け性を高めるためなどの目的で、めっき層を
形成してもよい。なお、上記実施形態では、複数の矩形
の開口を3aを形成した後に、複数の円形の貫通孔3b
が形成されたが、図14に示すように、矩形の開口3a
と円形の貫通孔3bを、同時に打ち抜いてもよい。
通孔3bを打ち抜く場合、一列ごとに切断工程を行って
もよく、マトリックス状に配置された矩形の開口及び円
形の貫通孔を同時に打ち抜いてもよい。
の板状の圧電共振素子に封止基板12A,12Bが貼り
合わされた積層体16が用いられたが、本発明に係るチ
ップ型電子部品の製造方法は、このような構造に限定さ
れるものではない。すなわち、圧電共振素子以外の他の
素子基板を有する貼り合わせ型のチップ型電子部品の製
造方法にも本発明を適用することができる。
接着剤がマザーの封止基板に転写され、マザーの素子基
板と貼り合わされていたが、個々の電子部品単位の封止
基板がシート状接着剤を介して個々の電子部品単位の素
子基板に貼り合わされてもよい。
法によれば、素子基板の少なくとも片面に、封止空間を
形成するための開口と、電極が端面に引き出される部分
に設けられた切欠等を有するシート状接着剤を介して、
ケース基板が貼り合わされ、しかる後積層体の端面に切
欠内に至るように外部電極が形成される。従って、外部
電極が切欠内に至っているため、素子基板に設けられた
電極引出部分と面接触的に接合し、外部電極と素子基板
の電気的接続の信頼性を高めることができる。
用いているため、上記封止空間を形成するための開口、
及び電極が端面に引き出される部分に設けられた切欠を
高精度に形成することができる。従って、液状の接着剤
を用いた従来技術に比べ、開口及び切欠の大きさを小さ
くすることができる。加えて、開口と切欠との間の距離
も小さくすることができる。従って、チップ型電子部品
の小型化を図ることができる。
頼性に優れているだけでなく、従来のチップ型電子部品
に比べて、より一層小型のチップ型電子部品を提供する
ことが可能となる。
部品としてのチップ型圧電共振部品を示す正面断面図。
状接着剤を説明するための正面断面図。
ためのパンチを説明するための部分切欠正面図及び底面
図。
ためのパンチを説明するための部分切欠正面図及び底面
図。
が施されたシート状接着剤を説明するための部分切欠平
面図。
ト状接着剤を説明するための部分切欠正面断面図。
チの底面図であり、(b)は、マザーのシート状接着剤
を得るためのハーフカット工程を説明するための部分切
欠正面断面図。
から不要部分が除去されたシート状接着剤転写材を示す
部分切欠平面図、(b)はその正面図。
接着剤を転写する工程を説明するための模式的部分切欠
正面図。
を示す正面図。
層体を個々の電子部品単位の積層体に切断する工程を説
明するための図。
するための正面図。
斜視図。
方法を説明するための部分切欠平面図。
分切欠正面断面図。
Claims (6)
- 【請求項1】 封止空間を形成するための開口を有する
接着剤層を介して素子基板の少なくとも片面にケース基
板が貼り合わされている積層体の端面に、素子基板の電
極に接続される外部電極が形成されているチップ型電子
部品の製造方法であって、 素子基板の少なくとも片面に、前記封止空間を形成する
ための開口と、前記電極が端面に引き出される部分に設
けられた切欠とを有するシート状接着剤を介してケース
基板を接着する工程と、 前記積層体の端面に前記切欠内に至るように前記外部電
極を形成する工程とを備える、チップ型電子部品の製造
方法。 - 【請求項2】 前記シート状接着剤を介して素子基板と
ケース基板とを貼り合わせる工程が、シート状接着剤を
前記ケース基板または素子基板に転写法により付与した
後、素子基板またはケース基板を貼り合わせることによ
り行われる、請求項1に記載のチップ型電子部品の製造
方法。 - 【請求項3】 前記転写に先立って、支持フィルムに支
持されたシート状接着剤に前記封止空間を形成するため
の開口及び前記切欠を形成するための貫通孔が形成され
る、請求項2に記載のチップ型電子部品の製造方法。 - 【請求項4】 前記封止空間を形成するための開口及び
前記積層体の端面に臨む切欠を形成するための貫通孔を
形成する工程において、シート状接着剤の転写される領
域の周囲において、前記支持フィルムに達するようにハ
ーフカットが行われ、それによってハーフカットされた
部分の内側のシート状接着剤が転写される、請求項2ま
たは3に記載のチップ型電子部品の製造方法。 - 【請求項5】 前記素子基板がエネルギー閉じ込め型の
圧電共振部を有する圧電共振素子であって、前記封止空
間が前記圧電振動部の振動を妨げないための空間を構成
しており、 前記圧電共振素子の両面に前記シート状接着剤を介して
前記ケース基板が貼り合わされる、請求項1〜4のいず
れかに記載のチップ型電子部品の製造方法。 - 【請求項6】 前記貼り合わせ工程において、複数のチ
ップ型電子部品を得るためのマザーの素子基板と、マザ
ーのケース基板とがマザーのシート状接着剤を介して積
層され、それによってマザーの積層体が得られ、 前記外部電極形成工程の前に、前記マザーの積層体が個
々のチップ型電子部品単位の積層体に切断される、請求
項1〜5のいずれかに記載のチップ型電子部品の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002056575A JP3994758B2 (ja) | 2002-03-01 | 2002-03-01 | チップ型電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002056575A JP3994758B2 (ja) | 2002-03-01 | 2002-03-01 | チップ型電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003258583A true JP2003258583A (ja) | 2003-09-12 |
JP3994758B2 JP3994758B2 (ja) | 2007-10-24 |
Family
ID=28667095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002056575A Expired - Lifetime JP3994758B2 (ja) | 2002-03-01 | 2002-03-01 | チップ型電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3994758B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006112634A1 (en) * | 2005-04-19 | 2006-10-26 | Lattron Co., Ltd. | Smd resonator and manufacturing method thereof |
KR100694676B1 (ko) | 2005-04-19 | 2007-03-13 | (주) 래트론 | 표면실장형 압전레조네이터 및 그 제조 방법 |
JP2007142372A (ja) * | 2005-10-17 | 2007-06-07 | Semiconductor Energy Lab Co Ltd | 微小電気機械式装置及び半導体装置、並びにそれらの作製方法 |
JP2011176787A (ja) * | 2010-02-01 | 2011-09-08 | Nippon Dempa Kogyo Co Ltd | 圧電デバイス及びその製造方法 |
JP2012119918A (ja) * | 2010-11-30 | 2012-06-21 | Murata Mfg Co Ltd | 電子部品 |
US8822251B2 (en) | 2005-10-17 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Micro electro mechanical system, semiconductor device, and manufacturing method thereof |
-
2002
- 2002-03-01 JP JP2002056575A patent/JP3994758B2/ja not_active Expired - Lifetime
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006112634A1 (en) * | 2005-04-19 | 2006-10-26 | Lattron Co., Ltd. | Smd resonator and manufacturing method thereof |
KR100694676B1 (ko) | 2005-04-19 | 2007-03-13 | (주) 래트론 | 표면실장형 압전레조네이터 및 그 제조 방법 |
JP2007142372A (ja) * | 2005-10-17 | 2007-06-07 | Semiconductor Energy Lab Co Ltd | 微小電気機械式装置及び半導体装置、並びにそれらの作製方法 |
US8822251B2 (en) | 2005-10-17 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Micro electro mechanical system, semiconductor device, and manufacturing method thereof |
US9054227B2 (en) | 2005-10-17 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Micro electro mechanical system, semiconductor device, and manufacturing method thereof |
US9597933B2 (en) | 2005-10-17 | 2017-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Micro electro mechanical system, semiconductor device, and manufacturing method thereof |
US10035388B2 (en) | 2005-10-17 | 2018-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Micro electro mechanical system, semiconductor device, and manufacturing method thereof |
JP2011176787A (ja) * | 2010-02-01 | 2011-09-08 | Nippon Dempa Kogyo Co Ltd | 圧電デバイス及びその製造方法 |
US8341814B2 (en) | 2010-02-01 | 2013-01-01 | Nihon Dempa Kogyo Co., Ltd. | Methods for manufacturing piezoelectric devices |
JP2012119918A (ja) * | 2010-11-30 | 2012-06-21 | Murata Mfg Co Ltd | 電子部品 |
Also Published As
Publication number | Publication date |
---|---|
JP3994758B2 (ja) | 2007-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6671441B2 (ja) | 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール | |
TWI301741B (en) | Multi-layer board manufacturing method | |
JP2002100588A (ja) | 半導体装置の製造方法 | |
US20060290238A1 (en) | Electronic part having high sealing performance and method of manufacturing the same | |
US20060286718A1 (en) | Manufacturing method capable of simultaneously sealing a plurality of electronic parts | |
JP5971447B2 (ja) | セラミック基板およびモジュール部品の製造方法 | |
JP4955349B2 (ja) | 半導体装置 | |
US5914556A (en) | Piezoelectric element and method of manufacturing the same | |
US20100252921A1 (en) | Semiconductor device and manufacturing method of the same | |
JPH10149901A (ja) | 電気抵抗器および電気抵抗器の製造方法 | |
JP2003258583A (ja) | チップ型電子部品の製造方法 | |
US20110024033A1 (en) | Laminated Pieozelectric Ceramic Element Manufacturing Method | |
JP2012044163A (ja) | 電気的構成要素を埋め込む方法 | |
JPH0984193A (ja) | 複合圧電材の製造方法 | |
JP4165169B2 (ja) | フレーク型サーミスタの製造方法 | |
US20220416760A1 (en) | Piezoelectric vibration device and manufacturing method therefor | |
JPS59110217A (ja) | チツプ形状の圧電振動部品とその製造方法 | |
JPH10501656A (ja) | 半導体デバイス及びその量産方法 | |
JPH01112805A (ja) | 圧電部品の製造方法 | |
JP2940159B2 (ja) | 封止型圧電部品の製造方法 | |
JP7327286B2 (ja) | 電子部品の製造方法 | |
JP7507921B2 (ja) | 焼結準備済み銀フィルム | |
JP3858719B2 (ja) | 半導体装置用の補強材 | |
JP2008159844A (ja) | 電子部品パッケージ構造およびその製造方法 | |
JP2008103382A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3994758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |