JP7201603B2 - 圧電素子の製造方法 - Google Patents
圧電素子の製造方法 Download PDFInfo
- Publication number
- JP7201603B2 JP7201603B2 JP2019542046A JP2019542046A JP7201603B2 JP 7201603 B2 JP7201603 B2 JP 7201603B2 JP 2019542046 A JP2019542046 A JP 2019542046A JP 2019542046 A JP2019542046 A JP 2019542046A JP 7201603 B2 JP7201603 B2 JP 7201603B2
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric substrate
- adhesive sheet
- substrate piece
- piezoelectric element
- piezoelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
- H10N30/045—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning by polarising
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
- H10N30/508—Piezoelectric or electrostrictive devices having a stacked or multilayer structure adapted for alleviating internal stress, e.g. cracking control layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
(a)複数の圧電体基板片が整列載置されたトレイに衝撃を与えても、圧電体基板片の整列状態が保持された状態で分極処理を行うことができる。
(b)電圧印加時に発生する圧電素子の歪みを阻害することがない。
(a)複数の圧電体基板片が整列載置されたトレイに衝撃を与えても、圧電体基板片の整列状態が保持された状態で分極処理を行うことができる。
(b)電圧印加時に発生する圧電素子の歪みを阻害することがない。
第1実施例は、トレイ34を構成する微粘着シート30の耐熱温度と保持力の好ましい関係を確認した。
サンプル1~9の厚みta(図3B参照)はいずれも0.5mmである。サンプル1及び2の材質は、それぞれ種類の異なるフッ素樹脂A及びフッ素樹脂Bである。サンプル3の材質はフッ素ゴムである。サンプル4、5及び6の材質は、それぞれ種類の異なるウレタンA、ウレタンB及びウレタンCである。サンプル7及び8の材質は、それぞれ種類の異なるオレフィンA及びオレフィンBである。サンプル9の材質はアクリルである。
(耐熱温度)
サンプル1~9の耐熱温度(℃)を以下のようにして測定した。
[測定機器]
ハンディタイプ温度計
[測定方法]
ホットプレート上に、サンプル1~9(微粘着シート30)に対応したトレイをセットして、温度計の測定子をサンプル1~9の中心部に直接接触させて温度を測定した。測定温度が10℃ずつ変化するように、ホットプレートへの供給電流を制御した。そして、サンプル1~9とベース材との境界で気泡が発生しない上限温度(測定温度)を耐熱温度とした。
サンプル1~9の保持力(kgf/cm2)を以下のようにして測定した。
[測定機器]
フォースゲージ
[測定方法]
9つのベース材の上面にサンプル1~9(微粘着シート30)がそれぞれ対応して貼着された9つのトレイを用意した。鋼材製1cm3の接触面(外周が円形状で粗面を有する)を持つ円柱状の測定子を100gfの荷重で、各トレイのサンプル1~9(微粘着シート30)に15秒間押し付けた。その後、一定速度0.2mm/sで測定子を引き上げ、測定子がサンプル1~9(微粘着シート30)より剥離するときにフォースゲージに示される最大荷重をサンプル1~9の保持力とした。
サンプル1~9に直接圧電素子を載せて、実際に分極処理を行って分極率を取得した。すなわち、サンプル1~9について、上記操作をそれぞれ100回行って、それぞれの平均値をサンプル1~9の分極率とした。
[分極機器]
LCRメーター
[測定方法]
実際に圧電素子に分極処理を施し、分極前の容量値と分極後の容量値とに基づいて分極率を算出した。
分極率=分極後の容量値/分極前の容量値
分極率が1.00よりも大きいサンプルを分極処理に適するものとして合格とした。すなわち、評価結果として、分極率が1.00よりも大きいサンプルを「○」、分極率が1.00以下のサンプルを「×」とした。各サンプルの内訳並びに評価結果を図5の表1に示す。
第2実施例は、実施例及び比較例について歩留まり及びリトライ率を確認した。
実施例及び比較例について、それぞれ100個の圧電体基板片のうち、正常に分極処理された圧電体基板片の個数の割合、すなわち、(正常の個数/100)×100(%)を算出し、算出結果を歩留まりとした。その結果、実施例は80%、比較例は60%であった。
Claims (7)
- 圧電体基板片(20)を分極処理して圧電素子(10)を製造する圧電素子の製造方法において、
前記圧電体基板片(20)を平板状の微粘着シート(30)上に保持する第1ステップと、
前記微粘着シート(30)上に保持された前記圧電体基板片(20)に電圧を印加して、前記圧電体基板片(20)を分極処理する第2ステップと、を有し、
前記圧電体基板片(20)は、一方の面に第1端子(14a)及び第2端子(14b)が形成され、
前記第1ステップは、前記圧電体基板片(20)のうち、前記一方の面と対向する他方の面を前記微粘着シート(30)に保持し、
前記第2ステップは、前記圧電体基板片(20)のうち、前記第1端子(14a)及び前記第2端子(14b)間に電圧を印加することを特徴とする圧電素子の製造方法。 - 請求項1記載の圧電素子の製造方法において、
前記圧電体基板片(20)のサイズは、縦0.2~0.4mm、横0.8~1.2mm、厚み0.05~0.2mmであることを特徴とする圧電素子の製造方法。 - 請求項1又は2記載の圧電素子の製造方法において、
前記圧電体基板片(20)は、前記分極処理を施した際に、電界2.0~4.0kV/mmでd31方向の歪みが1500~4000ppm発生することを特徴とする圧電素子の製造方法。 - 請求項1~3のいずれか1項に記載の圧電素子の製造方法において、
平板状の前記微粘着シート(30)は、ベース材(32)に貼り合わされ、
前記ベース材(32)は、少なくとも前記微粘着シート(30)が貼り合わされる面が平坦で、且つ、前記面内に前記微粘着シート(30)が貼り合わされることを特徴とする圧電素子の製造方法。 - 請求項1~4のいずれか1項に記載の圧電素子の製造方法において、
前記微粘着シート(30)は、前記圧電体基板片(20)を保持し、且つ、電圧印加時に発生する前記圧電体基板片(20)の歪みを阻害しないことを特徴とする圧電素子の製造方法。 - 圧電体基板片(20)を分極処理して圧電素子(10)を製造する圧電素子の製造方法において、
前記圧電体基板片(20)を平板状の微粘着シート(30)上に保持する第1ステップと、
前記微粘着シート(30)上に保持された前記圧電体基板片(20)に電圧を印加して、前記圧電体基板片(20)を分極処理する第2ステップと、を有し、
前記微粘着シート(30)は、耐熱温度が90℃以上、保持力が0.38kgf/cm2以下であり、前記圧電体基板片(20)と張り合わされる部分に孔を有さない平坦な形状であることを特徴とする圧電素子の製造方法。 - 請求項6記載の圧電素子の製造方法において、
前記微粘着シート(30)は、表面抵抗が1016オーム以上、ヤング率が5.0~10.0MPa、熱伝導率が0.05W/mK以上であることを特徴とする圧電素子の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017174830 | 2017-09-12 | ||
JP2017174830 | 2017-09-12 | ||
PCT/JP2018/033485 WO2019054336A1 (ja) | 2017-09-12 | 2018-09-10 | 圧電素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019054336A1 JPWO2019054336A1 (ja) | 2020-08-27 |
JP7201603B2 true JP7201603B2 (ja) | 2023-01-10 |
Family
ID=65723252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019542046A Active JP7201603B2 (ja) | 2017-09-12 | 2018-09-10 | 圧電素子の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11515470B2 (ja) |
JP (1) | JP7201603B2 (ja) |
WO (1) | WO2019054336A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7238546B2 (ja) * | 2019-03-29 | 2023-03-14 | 凸版印刷株式会社 | 圧電体積層シートおよび圧電体積層シートの製造方法、圧電センサーおよび圧電センサーの製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002190457A (ja) | 2000-12-20 | 2002-07-05 | Fdk Corp | 方向性を有する素子の作製・取扱方法 |
JP2005072327A (ja) | 2003-08-26 | 2005-03-17 | Kyocera Corp | 分極装置及び圧電体の分極方法 |
JP2006196739A (ja) | 2005-01-14 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 強誘電体材料を用いた電子部品の製造方法 |
JP2011142295A (ja) | 2010-01-07 | 2011-07-21 | Samsung Electro-Mechanics Co Ltd | 圧電素子のポーリング装置及びこれを利用したポーリング方法 |
WO2012073623A1 (ja) | 2010-12-01 | 2012-06-07 | 株式会社村田製作所 | 圧電素子の製造方法及び電極付きマザー圧電基板 |
JP2013161970A (ja) | 2012-02-06 | 2013-08-19 | Ngk Insulators Ltd | 圧電素子の製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6521166B1 (en) * | 1999-08-13 | 2003-02-18 | Murata Manufacturing Co., Ltd. | Method of polarization-treating piezoelectric body |
JP3419356B2 (ja) * | 1999-08-13 | 2003-06-23 | 株式会社村田製作所 | 圧電体の分極処理方法 |
US6734532B2 (en) * | 2001-12-06 | 2004-05-11 | Texas Instruments Incorporated | Back side coating of semiconductor wafers |
EP1865311A4 (en) * | 2005-03-18 | 2012-03-14 | Ngk Insulators Ltd | PIEZOELECTRIC ELEMENT INSPECTION METHOD, INSPECTION DEVICE, AND POLARIZATION PROCESSING METHOD |
JP5267082B2 (ja) * | 2008-01-24 | 2013-08-21 | 日立電線株式会社 | 圧電薄膜素子及びそれを用いたセンサ並びにアクチュエータ |
JP5275698B2 (ja) * | 2008-06-17 | 2013-08-28 | 富士フイルム株式会社 | 圧電体膜の分極方法および圧電素子構造体の製造方法 |
CN102859597B (zh) * | 2010-05-17 | 2015-02-11 | 株式会社村田制作所 | 压电致动器以及驱动装置 |
JP5756786B2 (ja) * | 2012-09-19 | 2015-07-29 | 富士フイルム株式会社 | 圧電デバイス及びその使用方法 |
JP6266987B2 (ja) * | 2013-03-19 | 2018-01-24 | 住友化学株式会社 | 圧電薄膜素子、圧電センサ及び振動発電機 |
JP2014181126A (ja) | 2013-03-21 | 2014-09-29 | Ngk Insulators Ltd | 部品整列装置、整列トレイ及び部品整列方法 |
JP6506707B2 (ja) * | 2016-03-16 | 2019-04-24 | 日本発條株式会社 | 圧電素子のクラック検出方法及びその装置 |
-
2018
- 2018-09-10 JP JP2019542046A patent/JP7201603B2/ja active Active
- 2018-09-10 WO PCT/JP2018/033485 patent/WO2019054336A1/ja active Application Filing
-
2020
- 2020-03-10 US US16/814,160 patent/US11515470B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002190457A (ja) | 2000-12-20 | 2002-07-05 | Fdk Corp | 方向性を有する素子の作製・取扱方法 |
JP2005072327A (ja) | 2003-08-26 | 2005-03-17 | Kyocera Corp | 分極装置及び圧電体の分極方法 |
JP2006196739A (ja) | 2005-01-14 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 強誘電体材料を用いた電子部品の製造方法 |
JP2011142295A (ja) | 2010-01-07 | 2011-07-21 | Samsung Electro-Mechanics Co Ltd | 圧電素子のポーリング装置及びこれを利用したポーリング方法 |
WO2012073623A1 (ja) | 2010-12-01 | 2012-06-07 | 株式会社村田製作所 | 圧電素子の製造方法及び電極付きマザー圧電基板 |
JP2013161970A (ja) | 2012-02-06 | 2013-08-19 | Ngk Insulators Ltd | 圧電素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2019054336A1 (ja) | 2020-08-27 |
US11515470B2 (en) | 2022-11-29 |
WO2019054336A1 (ja) | 2019-03-21 |
US20200212288A1 (en) | 2020-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6518210B2 (ja) | 熱循環装置および関連方法 | |
JP6259590B2 (ja) | プローブカード及びその製造方法 | |
TWI292602B (ja) | ||
JP7201603B2 (ja) | 圧電素子の製造方法 | |
KR101783362B1 (ko) | 온도 측정용 판 형상체 및 그것을 구비한 온도 측정 장치 | |
CN105829851B (zh) | 力学量测量装置 | |
TW201135199A (en) | Wafer-type temperature sensor and manufacturing method thereof | |
JP2023078249A (ja) | 圧電素子の検査方法 | |
JP2007132759A (ja) | リラクゼーション試験方法及び試験装置、並びに試験治具 | |
JP2015118032A (ja) | 圧電センサの検査方法 | |
JP7364781B2 (ja) | 可撓性受動電子部品およびその生産方法 | |
JP6231443B2 (ja) | 接合体およびこれを用いたウエハ支持部材 | |
JP5366772B2 (ja) | 温度検出装置 | |
JP2011109040A (ja) | 半導体基板ホルダ及び温度検出装置 | |
JP5413149B2 (ja) | 重ね合わされた複数の半導体基板を加熱して接合する接合装置における、接合条件の補正方法、および接合装置 | |
JP6703646B2 (ja) | 保持装置の製造方法 | |
US9746400B2 (en) | Method for evaluating semiconductor wafer and apparatus for evaluating semiconductor wafer | |
JP5500298B2 (ja) | 温度検出装置の製造方法 | |
KR20150069913A (ko) | 박막의 접착 강도 측정용 시편 및 이를 이용한 박막의 접착 강도 측정 방법 | |
CN110783232B (zh) | 芯片夹具 | |
JP5558131B2 (ja) | ラミネート装置用ダイヤフラムの硬度計および硬度の測定方法 | |
CN107966351B (zh) | 一种使用镍网对试样进行包裹处理的方法 | |
JP5299236B2 (ja) | 温度検出装置、及び温度検出装置の製造方法 | |
JP6308081B2 (ja) | ウェハプローバ装置 | |
CN103270421B (zh) | 加速度传感器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7201603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |