JPWO2019054336A1 - 圧電素子の製造方法 - Google Patents

圧電素子の製造方法 Download PDF

Info

Publication number
JPWO2019054336A1
JPWO2019054336A1 JP2019542046A JP2019542046A JPWO2019054336A1 JP WO2019054336 A1 JPWO2019054336 A1 JP WO2019054336A1 JP 2019542046 A JP2019542046 A JP 2019542046A JP 2019542046 A JP2019542046 A JP 2019542046A JP WO2019054336 A1 JPWO2019054336 A1 JP WO2019054336A1
Authority
JP
Japan
Prior art keywords
piezoelectric substrate
adhesive sheet
piezoelectric element
substrate piece
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019542046A
Other languages
English (en)
Other versions
JP7201603B2 (ja
Inventor
博基 小畑
博基 小畑
政之 植谷
政之 植谷
竜介 池田
竜介 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of JPWO2019054336A1 publication Critical patent/JPWO2019054336A1/ja
Application granted granted Critical
Publication of JP7201603B2 publication Critical patent/JP7201603B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/04Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • H10N30/045Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning by polarising
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/508Piezoelectric or electrostrictive devices having a stacked or multilayer structure adapted for alleviating internal stress, e.g. cracking control layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

圧電体基板片(20)を分極処理して圧電素子(10)を製造する圧電素子の製造方法において、圧電体基板片(20)を平板状の微粘着シート(30)上に保持する第1ステップと、微粘着シート(30)上に保持された圧電体基板片(20)に電圧を印加して、圧電体基板片(20)を分極処理する第2ステップとを有する。

Description

本発明は、圧電体基板に分極処理を施して圧電素子を製造する圧電素子の製造方法に関する。
従来、圧電体基板に分極処理を施して圧電素子を製造する際、電界の印加によって、圧電体基板が変形する。サイズが大きい圧電体基板に対して分極処理を行うと、圧電体基板の大きさに比例して歪量が大きくなる。歪量が大き過ぎると、圧電体基板が破損するという問題がある。そこで、特開2002−190457号公報では、粘着シートに大きいサイズの圧電体基板を貼着した状態でダイシング等によって、圧電体基板を小さいサイズの複数の圧電体基板片に分割する。そして、これら複数の圧電体基板片を粘着シートに貼り付けた状態で、各圧電体基板片に対して分極処理を行うようにしている。
また、特開2014−181126号公報記載の方法では、圧電体基板片を水平状態で収容可能な凹部が複数設けられたトレイを使用して、圧電処理を行うようにしている。
しかしながら、特開2002−190457号公報記載の方法は、分極処理時に発生する圧電体基板片の歪みによる変形が粘着シートによって妨げられる。このため、分極処理時に圧電体基板片中で生じる応力(圧電効果により生じる応力)が大きくなり、その応力によって圧電体基板片にクラックが入るおそれがある。
特開2014−181126号公報記載のトレイを用いた方法は、図6Aに示すように、圧電体基板片100をトレイ102の凹部104内に出し入れしやすいように、凹部104の平面サイズを圧電体基板片100の平面サイズよりもわずかに大きくする必要がある。そのため、トレイ102の工程間の運搬やトレイ102を設備へ装着する動作の衝撃で、圧電体基板片100の表裏反転、取扱い中での圧電体基板片100の紛失が発生するおそれがある。また、図6Bに示すように、圧電体基板片100に分極処理を施す際に、凹部104内で圧電体基板片100の位置ずれが生じて、プローブ106と端子108とのコンタクトが安定せず、未分極による特性不良が発生するおそれもある。
本発明はこのような課題を考慮してなされたものであり、下記効果を奏する圧電素子の製造方法を提供することを目的とする。
(a)複数の圧電体基板片が整列載置されたトレイに衝撃を与えても、圧電体基板片の整列状態が保持された状態で分極処理を行うことができる。
(b)電圧印加時に発生する圧電素子の歪みを阻害することがない。
[1] 本発明に係る圧電素子の製造方法は、圧電体基板片を分極処理して圧電素子を製造する圧電素子の製造方法において、前記圧電体基板片を平板状の微粘着シート上に保持する第1ステップと、前記微粘着シート上に保持された前記圧電体基板片に電圧を印加して、前記圧電体基板片を分極処理する第2ステップとを有することを特徴とする。
これにより、圧電体基板片が微粘着シートに保持されることから、複数の圧電体基板片が整列載置されたトレイに衝撃を与えても、圧電体基板片の整列状態が保持された状態で分極処理を行うことができる。しかも、電圧印加時に発生する圧電素子の歪みを阻害することがない。
[2] 本発明において、前記圧電体基板片は、一方の面に第1端子及び第2端子が形成され、前記第1ステップは、前記圧電体基板片のうち、前記一方の面と対向する他方の面を前記微粘着シートに保持し、前記第2ステップは、前記圧電体基板片のうち、前記第1端子及び前記第2端子間に電圧を印加してもよい。
第1ステップで、圧電体基板片のうち、一方の面と対向する他方の面が微粘着シートに保持されることから、第2ステップにおいて、圧電体基板片のうち、一方の面に形成された第1端子及び第2端子間に電圧を印加して圧電処理することができる。すなわち、圧電体基板片を微粘着シートに保持させた状態で、圧電体基板片に対する分極処理を容易に行うことができる。
[3] 本発明において、前記圧電体基板片のサイズは、縦0.2〜0.4mm、横0.8〜1.2mm、厚み0.05〜0.2mmであることが好ましい。
従来の分極方法は、基板状態で分極を行った後に、個片状態にするプロセスが主流であるが、本件の対象製品はサイズが大きい基板状態で分極を行うと、割れ等が発生する。
そこで、本発明では、縦0.2〜0.4mm、横0.8〜1.2mm、厚み0.05〜0.2mmという小さなサイズの圧電体基板片の状態、すなわち、個片状態で分極を行う。これにより、分極処理において、圧電体基板片に割れ等は生じず、歩留まりの向上を図ることができる。
[4] 本発明において、前記圧電体基板片は、前記分極処理を施した際に、電界2.0〜4.0kV/mmでd31方向(電極面に沿った方向)の歪みが1500〜4000ppm発生してもよい。
[5] 本発明において、平板状の前記微粘着シートは、ベース材に貼り合わされ、前記ベース材は、少なくとも前記微粘着シートが貼り合わされる面が平坦で、且つ、前記面内に前記微粘着シートが貼り合わされることが好ましい。これにより、微粘着シートが空調の風等によってしわが寄ったり、一部が裏返しになるということがなく、安定して複数の圧電体基板片を保持することができる。また、ベース材の材質は、金属製もしくはセラミックスが好ましく、加工精度や加熱時の熱伝導の観点から金属製がより好ましく、熱伝導の観点から、アルミニウムがさらに好ましい。
[6] 本発明において、前記微粘着シートは、前記圧電体基板片を保持し、且つ、電圧印加時に発生する前記圧電体基板片の歪みを阻害しないことが好ましい。
これにより、圧電体基板片が、分極処理を施した際に、電界2.0〜4.0kV/mmでd31方向の歪みが1500〜4000ppm発生する場合であっても、歪みを阻害することなく、微粘着シートに保持させて分極処理を行うことができる。
[7] 本発明において、前記微粘着シートは、耐熱温度が90℃以上、保持力が0.50kgf/cm以下であることが好ましい。
[8] 本発明において、前記微粘着シートは、表面抵抗が1016オーム以上、ヤング率が5.0〜10.0MPa、熱伝導率が0.05W/mK以上であることが好ましい。
本発明に係る圧電素子の製造方法によれば、下記効果を奏する。
(a)複数の圧電体基板片が整列載置されたトレイに衝撃を与えても、圧電体基板片の整列状態が保持された状態で分極処理を行うことができる。
(b)電圧印加時に発生する圧電素子の歪みを阻害することがない。
図1Aは本実施の形態に係る圧電素子の製造方法にて製造される圧電素子の一例を示す斜視図であり、図1Bは圧電体基板片を示す斜視図である。 本実施の形態に係る圧電素子の製造方法を示すフローチャートである。 図3Aはベース材に貼り付けた微粘着シートを有するトレイの一例を示す斜視図であり、図3Bは図3AにおけるIIIB−IIIB線上の断面図である。 図4Aはベース材に貼り付けた微粘着シート上に複数の圧電体基板片を保持させた状態を一部省略して示す断面図であり、図4Bは微粘着シート上に保持された複数の圧電体基板片に対して圧電処理を行っている状態を示す断面図である。 サンプル1〜9における内訳と判定結果を示す表1である。 図6Aは従来のトレイを使用した場合の不都合点の一例を示す説明図であり、図6Bは従来のトレイを使用した場合の不都合点の他の例を示す説明図である。
以下、本発明に係る圧電素子の製造方法の実施の形態例を図1A〜図6Bを参照しながら説明する。なお、本明細書において、数値範囲を示す「〜」は、その前後に記載される数値を下限値及び上限値として含む意味として使用される。
本実施の形態に係る圧電素子の製造方法で作製される圧電素子10は、例えば図1Aに示すように、ペロブスカイト構造等から構成された素子本体12と、素子本体12の例えば上面及び下面に形成された一対の電極14a及び14bとを有する。圧電素子10は、例えば素子本体12が積層構造とされ、一対の電極14a及び14bがくし歯状に形成された構造を有する。この場合、素子本体12の上面に一対の電極14a及び14bが現れるように形成される。
そして、本実施の形態に係る圧電素子の製造方法は、図2のステップS1に示すように、圧電体基板片20(図1B参照)を平板状の微粘着シート30(図3A及び図3B参照)上に保持する。その後、ステップS2において、微粘着シート30上に保持された圧電体基板片20に電圧を印加して、圧電体基板片20を分極処理して圧電素子10を得る。
圧電体基板片20は、図示しない大型の圧電体基板を複数の個片に分離することで得られ、図1Bに示すように、上述した圧電素子10(図1A参照)と同様に、基板本体22と、基板本体22の例えば上面及び下面に形成された一対の電極14a及び14bとを有する。圧電体基板片20のサイズは、縦0.2〜0.4mm、横0.8〜1.2mm、厚み0.05〜0.2mmである。
平板状の微粘着シート30は、図3A及び図3Bに示すように、金属製もしくはセラミックス製のベース材32に貼り合わされている。すなわち、微粘着シート30とベース材32とによって1つのトレイ34が構成される。ベース材32は、少なくとも微粘着シート30が貼り合わされる面が平坦で、且つ、上記面内に微粘着シート30が貼り合わされることが好ましい。これにより、微粘着シート30が空調の風等によってしわが寄ったり、一部が裏返しになるということがなく、安定して複数の圧電体基板片20を保持することができる。また、ベース材32の材質は、加工精度や加熱時の熱伝導の観点から金属製がより好ましく、熱伝導の観点から、アルミニウムがさらに好ましい。
従って、ステップS1では、例えば整列治具を使用して、図4Aに示すように、複数の圧電体基板片20をトレイ34の微粘着シート30上に整列させて保持させる。整列の仕方は、例えば複数の圧電体基板片20を縦方向及び横方向に並べたマトリクス状に整列させることが好ましい。また、微粘着シート30は、ベース材32を通じて、あるいは、微粘着シート30自体に衝撃を与えても、複数の圧電体基板片20の整列状態を維持することが好ましい。
一方、ステップS2での分極処理は、図4Bに示すように、トレイ34の微粘着シート30に複数の圧電体基板片20を整列した状態で行う。例えば1つの電圧印加装置40を使用して、複数の圧電体基板片20に対して順番に分極処理を行う。もちろん、複数の電圧印加装置40を繋げて、一度に、あるいは、数回に分けて複数の圧電体基板片20に対して分極処理を行ってもよい。
従来の分極処理方法は、基板状態、すなわち、大型の圧電体基板の状態で分極処理を行った後に、個片状態にするプロセスが主流であった。しかし、サイズが大きい基板状態で分極処理を行うと、割れ・歪みが発生する。そのため、本実施の形態では、圧電体基板を分割した後の個片状態、すなわち、圧電体基板片20の状態で分極処理を行う。各圧電体基板片20は、分極処理を施した際に、電界2.0〜4.0kV/mmでd31方向(電極面に沿った方向)の歪みが1500〜4000ppm発生する。
従って、微粘着シート30は、ステップS2での分極処理の際に発生する複数の圧電体基板片20の歪みを阻害しない程度の保持力であることが好ましい。つまり、微粘着シート30での圧電体基板片20の保持は、粘着原理の1つである物理的接着(二次結合、分子間結合)に該当する。
微粘着シート30は、表面抵抗が1016オーム以上、ヤング率が5.0〜10.0MPa、熱伝導率が0.05W/mK以上、保持力が0.50kgf/cm以下、耐熱温度が90℃以上であることが好ましい。なお、微粘着シート30の保持力は、0.10kgf/cm以上が好ましい。
[第1実施例]
第1実施例は、トレイ34を構成する微粘着シート30の耐熱温度と保持力の好ましい関係を確認した。
具体的には、サンプル1〜9(微粘着シート30)を用意し、それぞれベース材32に貼り合わせて、サンプル1〜9に対応した9つのトレイ34を作製した。そして、各サンプルの材質、耐熱温度(℃)、保持力(kgf/cm)及び分極率を確認した。ベース材32の材質はアルミニウムである。
[サンプル1〜9]
サンプル1〜9の厚みta(図3B参照)はいずれも0.5mmである。サンプル1及び2の材質は、それぞれ種類の異なるフッ素樹脂A及びフッ素樹脂Bである。サンプル3の材質はフッ素ゴムである。サンプル4、5及び6の材質は、それぞれ種類の異なるウレタンA、ウレタンB及びウレタンCである。サンプル7及び8の材質は、それぞれ種類の異なるオレフィンA及びオレフィンBである。サンプル9の材質はアクリルである。
<測定方法>
(耐熱温度)
サンプル1〜9の耐熱温度(℃)を以下のようにして測定した。
[測定機器]
ハンディタイプ温度計
[測定方法]
ホットプレート上に、サンプル1〜9(微粘着シート30)に対応したトレイをセットして、温度計の測定子をサンプル1〜9の中心部に直接接触させて温度を測定した。測定温度が10℃ずつ変化するように、ホットプレートへの供給電流を制御した。そして、サンプル1〜9とベース材との境界で気泡が発生しない上限温度(測定温度)を耐熱温度とした。
(保持力)
サンプル1〜9の保持力(kgf/cm)を以下のようにして測定した。
[測定機器]
フォースゲージ
[測定方法]
9つのベース材の上面にサンプル1〜9(微粘着シート30)がそれぞれ対応して貼着された9つのトレイを用意した。鋼材製1cmの接触面(外周が円形状で粗面を有する)を持つ円柱状の測定子を100gfの荷重で、各トレイのサンプル1〜9(微粘着シート30)に15秒間押し付けた。その後、一定速度0.2mm/sで測定子を引き上げ、測定子がサンプル1〜9(微粘着シート30)より剥離するときにフォースゲージに示される最大荷重をサンプル1〜9の保持力とした。
(分極率)
サンプル1〜9に直接圧電素子を載せて、実際に分極処理を行って分極率を取得した。すなわち、サンプル1〜9について、上記操作をそれぞれ100回行って、それぞれの平均値をサンプル1〜9の分極率とした。
[分極機器]
LCRメーター
[測定方法]
実際に圧電素子に分極処理を施し、分極前の容量値と分極後の容量値とに基づいて分極率を算出した。
分極率=分極後の容量値/分極前の容量値
<評価>
分極率が1.00よりも大きいサンプルを分極処理に適するものとして合格とした。すなわち、評価結果として、分極率が1.00よりも大きいサンプルを「○」、分極率が1.00以下のサンプルを「×」とした。各サンプルの内訳並びに評価結果を図5の表1に示す。
上述の評価結果から、好ましい微粘着シート30は、耐熱温度が90℃以上で、且つ、保持力が0.50kgf/cm以下であることがわかる。
[第2実施例]
第2実施例は、実施例及び比較例について歩留まり及びリトライ率を確認した。
実施例では、サンプル1の微粘着シート30を図4Aに示すように仕切りを有さないトレイ34として用いた。すなわち、実施例は、上述したサンプル1の微粘着シート30に100個の圧電体基板片20を整列装置を使用して整列保持し、微粘着シート30が貼着されたベース材32の表面温度を90±5℃にして、各圧電体基板片20の一対の電極14a及び14b間に電圧53±2Vを印加して分極処理を行った。
比較例では、微粘着シート30を用いずに、仕切りのみで保持するトレイ102(図6A参照)を用いた。比較例は、図6Aに示すトレイ102を使用して分極処理を行った。トレイ102には、100個の凹部104が形成されている。投入治具を使用して100個の圧電体基板片100を、100個の凹部104にそれぞれ1個ずつ圧電体基板片100が入るように、投入した。その後、各圧電体基板片100の一対の電極間に電圧53±2Vを印加して分極処理を行った。
[評価]
実施例及び比較例について、それぞれ100個の圧電体基板片のうち、正常に分極処理された圧電体基板片の個数の割合、すなわち、(正常の個数/100)×100(%)を算出し、算出結果を歩留まりとした。その結果、実施例は80%、比較例は60%であった。
また、実施例及び比較例について、分極処理のリトライ率を確認した。比較例は、検査個数1000個に対して200回のリトライがあり、リトライ率は0.2であった。これに対して、実施例は、検査個数1000個に対して30回のリトライがあり、リトライ率は0.03と低かった。なお、図4Aに示す仕切りを有さないトレイ34であって、微粘着シート30を用いないものに関しては、圧電体基板片20を保持できず、リトライ率の測定が不能であった。
ここで、実施例及び比較例におけるリトライとは、圧電素子にプローブを接触させて測定した特性値が正しくない値の場合に、再度、分極処理を行うことをいう。また、リトライ率とは、検査個数に対するリトライ発生回数の割合、すなわちリトライ発生回数/検査個数をいうものとする。
以上の結果から、図6Aに示す微粘着シート30を用いないトレイ102を用いて、トレイ102の枠のみで圧電体基板片100を保持する場合よりも、微粘着シート30に圧電体基板片20を固定する方が、歩留まりが向上し、リトライ率も減少して効率的に圧電素子10を製造できることが確認できた。
なお、本発明に係る圧電素子の製造方法は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。

Claims (8)

  1. 圧電体基板片(20)を分極処理して圧電素子(10)を製造する圧電素子の製造方法において、
    前記圧電体基板片(20)を平板状の微粘着シート(30)上に保持する第1ステップと、
    前記微粘着シート(30)上に保持された前記圧電体基板片(20)に電圧を印加して、前記圧電体基板片(20)を分極処理する第2ステップとを有することを特徴とする圧電素子の製造方法。
  2. 請求項1記載の圧電素子の製造方法において、
    前記圧電体基板片(20)は、一方の面に第1端子(14a)及び第2端子(14b)が形成され、
    前記第1ステップは、前記圧電体基板片(20)のうち、前記一方の面と対向する他方の面を前記微粘着シート(30)に保持し、
    前記第2ステップは、前記圧電体基板片(20)のうち、前記第1端子(14a)及び前記第2端子(14b)間に電圧を印加することを特徴とする圧電素子の製造方法。
  3. 請求項1又は2記載の圧電素子の製造方法において、
    前記圧電体基板片(20)のサイズは、縦0.2〜0.4mm、横0.8〜1.2mm、厚み0.05〜0.2mmであることを特徴とする圧電素子の製造方法。
  4. 請求項1〜3のいずれか1項に記載の圧電素子の製造方法において、
    前記圧電体基板片(20)は、前記分極処理を施した際に、電界2.0〜4.0kV/mmでd31方向の歪みが1500〜4000ppm発生することを特徴とする圧電素子の製造方法。
  5. 請求項1〜4のいずれか1項に記載の圧電素子の製造方法において、
    平板状の前記微粘着シート(30)は、ベース材(32)に貼り合わされ、
    前記ベース材(32)は、少なくとも前記微粘着シート(30)が貼り合わされる面が平坦で、且つ、前記面内に前記微粘着シート(30)が貼り合わされることを特徴とする圧電素子の製造方法。
  6. 請求項1〜5のいずれか1項に記載の圧電素子の製造方法において、
    前記微粘着シート(30)は、前記圧電体基板片(20)を保持し、且つ、電圧印加時に発生する前記圧電体基板片(20)の歪みを阻害しないことを特徴とする圧電素子の製造方法。
  7. 請求項1〜6のいずれか1項に記載の圧電素子の製造方法において、
    前記微粘着シート(30)は、耐熱温度が90℃以上、保持力が0.50kgf/cm以下であることを特徴とする圧電素子の製造方法。
  8. 請求項1〜7のいずれか1項に記載の圧電素子の製造方法において、
    前記微粘着シート(30)は、表面抵抗が1016オーム以上、ヤング率が5.0〜10.0MPa、熱伝導率が0.05W/mK以上であることを特徴とする圧電素子の製造方法。
JP2019542046A 2017-09-12 2018-09-10 圧電素子の製造方法 Active JP7201603B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017174830 2017-09-12
JP2017174830 2017-09-12
PCT/JP2018/033485 WO2019054336A1 (ja) 2017-09-12 2018-09-10 圧電素子の製造方法

Publications (2)

Publication Number Publication Date
JPWO2019054336A1 true JPWO2019054336A1 (ja) 2020-08-27
JP7201603B2 JP7201603B2 (ja) 2023-01-10

Family

ID=65723252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019542046A Active JP7201603B2 (ja) 2017-09-12 2018-09-10 圧電素子の製造方法

Country Status (3)

Country Link
US (1) US11515470B2 (ja)
JP (1) JP7201603B2 (ja)
WO (1) WO2019054336A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7238546B2 (ja) * 2019-03-29 2023-03-14 凸版印刷株式会社 圧電体積層シートおよび圧電体積層シートの製造方法、圧電センサーおよび圧電センサーの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190457A (ja) * 2000-12-20 2002-07-05 Fdk Corp 方向性を有する素子の作製・取扱方法
JP2005072327A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 分極装置及び圧電体の分極方法
JP2006196739A (ja) * 2005-01-14 2006-07-27 Matsushita Electric Ind Co Ltd 強誘電体材料を用いた電子部品の製造方法
JP2011142295A (ja) * 2010-01-07 2011-07-21 Samsung Electro-Mechanics Co Ltd 圧電素子のポーリング装置及びこれを利用したポーリング方法
WO2012073623A1 (ja) * 2010-12-01 2012-06-07 株式会社村田製作所 圧電素子の製造方法及び電極付きマザー圧電基板
JP2013161970A (ja) * 2012-02-06 2013-08-19 Ngk Insulators Ltd 圧電素子の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3419356B2 (ja) * 1999-08-13 2003-06-23 株式会社村田製作所 圧電体の分極処理方法
US6521166B1 (en) * 1999-08-13 2003-02-18 Murata Manufacturing Co., Ltd. Method of polarization-treating piezoelectric body
US6734532B2 (en) * 2001-12-06 2004-05-11 Texas Instruments Incorporated Back side coating of semiconductor wafers
EP1865311A4 (en) * 2005-03-18 2012-03-14 Ngk Insulators Ltd PIEZOELECTRIC ELEMENT INSPECTION METHOD, INSPECTION DEVICE, AND POLARIZATION PROCESSING METHOD
JP5267082B2 (ja) * 2008-01-24 2013-08-21 日立電線株式会社 圧電薄膜素子及びそれを用いたセンサ並びにアクチュエータ
JP5275698B2 (ja) * 2008-06-17 2013-08-28 富士フイルム株式会社 圧電体膜の分極方法および圧電素子構造体の製造方法
CN102859597B (zh) * 2010-05-17 2015-02-11 株式会社村田制作所 压电致动器以及驱动装置
JP5756786B2 (ja) * 2012-09-19 2015-07-29 富士フイルム株式会社 圧電デバイス及びその使用方法
JP6266987B2 (ja) * 2013-03-19 2018-01-24 住友化学株式会社 圧電薄膜素子、圧電センサ及び振動発電機
JP2014181126A (ja) 2013-03-21 2014-09-29 Ngk Insulators Ltd 部品整列装置、整列トレイ及び部品整列方法
JP6506707B2 (ja) * 2016-03-16 2019-04-24 日本発條株式会社 圧電素子のクラック検出方法及びその装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190457A (ja) * 2000-12-20 2002-07-05 Fdk Corp 方向性を有する素子の作製・取扱方法
JP2005072327A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 分極装置及び圧電体の分極方法
JP2006196739A (ja) * 2005-01-14 2006-07-27 Matsushita Electric Ind Co Ltd 強誘電体材料を用いた電子部品の製造方法
JP2011142295A (ja) * 2010-01-07 2011-07-21 Samsung Electro-Mechanics Co Ltd 圧電素子のポーリング装置及びこれを利用したポーリング方法
WO2012073623A1 (ja) * 2010-12-01 2012-06-07 株式会社村田製作所 圧電素子の製造方法及び電極付きマザー圧電基板
JP2013161970A (ja) * 2012-02-06 2013-08-19 Ngk Insulators Ltd 圧電素子の製造方法

Also Published As

Publication number Publication date
WO2019054336A1 (ja) 2019-03-21
US20200212288A1 (en) 2020-07-02
US11515470B2 (en) 2022-11-29
JP7201603B2 (ja) 2023-01-10

Similar Documents

Publication Publication Date Title
KR101733367B1 (ko) 웨이퍼 유지대 및 그 제조 방법
JP6259590B2 (ja) プローブカード及びその製造方法
TW201135199A (en) Wafer-type temperature sensor and manufacturing method thereof
TWI543858B (zh) 退火方法、退火冶具及退火裝置
JPWO2019054336A1 (ja) 圧電素子の製造方法
JP5732858B2 (ja) 基板厚み測定装置及び基板厚み測定方法
JP5562320B2 (ja) 半導体試験装置および半導体試験方法
JP2023078249A (ja) 圧電素子の検査方法
CN108886090A (zh) 双压电晶片型压电膜
JP6231443B2 (ja) 接合体およびこれを用いたウエハ支持部材
JP2015118032A (ja) 圧電センサの検査方法
JP2011109040A (ja) 半導体基板ホルダ及び温度検出装置
JP5413149B2 (ja) 重ね合わされた複数の半導体基板を加熱して接合する接合装置における、接合条件の補正方法、および接合装置
TWI499508B (zh) 貼附裝置及貼附方法
JP2018004273A (ja) 強度測定方法および強度測定を行う引張または圧縮試験装置
Cheng et al. Characterization of the Flexural Strength and Fatigue Life of Ultrathin Glass After Dicing
JP5633537B2 (ja) 半導体ウエーハの評価方法および半導体ウエーハの評価装置
JP5558131B2 (ja) ラミネート装置用ダイヤフラムの硬度計および硬度の測定方法
JP2013210305A (ja) 圧電特性測定装置及び圧電特性測定方法
JP5500298B2 (ja) 温度検出装置の製造方法
TWI835867B (zh) 用於直接測量靜電夾具上的夾力的方法及設備
KR20150031435A (ko) 첩부 장치
JP2011222257A (ja) ウェハ加熱用ヒータユニットおよびそれを搭載した半導体製造装置
JP5299236B2 (ja) 温度検出装置、及び温度検出装置の製造方法
KR20210056705A (ko) 글라스 세라믹의 접합 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221222

R150 Certificate of patent or registration of utility model

Ref document number: 7201603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150