JP5451201B2 - 電力供給回路を備えた機器 - Google Patents

電力供給回路を備えた機器 Download PDF

Info

Publication number
JP5451201B2
JP5451201B2 JP2009145454A JP2009145454A JP5451201B2 JP 5451201 B2 JP5451201 B2 JP 5451201B2 JP 2009145454 A JP2009145454 A JP 2009145454A JP 2009145454 A JP2009145454 A JP 2009145454A JP 5451201 B2 JP5451201 B2 JP 5451201B2
Authority
JP
Japan
Prior art keywords
circuit
capacitor
charging
power supply
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009145454A
Other languages
English (en)
Other versions
JP2010030284A (ja
JP2010030284A5 (ja
Inventor
昌彦 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2009145454A priority Critical patent/JP5451201B2/ja
Publication of JP2010030284A publication Critical patent/JP2010030284A/ja
Publication of JP2010030284A5 publication Critical patent/JP2010030284A5/ja
Application granted granted Critical
Publication of JP5451201B2 publication Critical patent/JP5451201B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/001Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off

Landscapes

  • Ink Jet (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Description

本発明は、電力供給回路を備えた機器に関する。
記録装置は、記録ヘッドに設けられた電気熱変換体を用いて電力を熱に換え、その熱を利用してインクを紙面へ吐出させる。特許文献1には、電気熱変換体に対して安定した電圧値で電力を供給するために、コンデンサ(例えば、電解コンデンサ)を備えている。この電力を記録ヘッドへ供給する電力供給回路は、半導体スイッチ(例えばFET)を設けており、必要に応じてその開閉を行っている。この電力供給回路には、放電回路を備え、記録装置が記録動作を行わない場合には、コンデンサに蓄積した電荷をアース(グランド)へ放出する構成を備えている。
特開2003−145892号公報
しかしながら、記録装置を起動するときや記録動作を開始する前に、電源から電力供給を行うと、電流値が大きい突入電流が生じる。理由は、コンデンサに蓄積されている電荷量が少ないために、コンデンサと電源との電位差が大きいためである。このため、電流値を抑制するための回路を備えると回路規模が大きくなり、コストアップの原因となる。
本発明は、上記課題に鑑みてなされ、その目的は、電流値が大きい突入電流の発生を抑制する記録装置を低コストにて提供することである。
上述の課題を解決し、目的を達成するために、本発明の機器は、駆動する負荷を備える機器であって、前記負荷を駆動する電圧を生成する電源回路と、前記電源回路から前記負荷へ電力を供給する供給ラインに接続され、前記負荷の電位を安定させるコンデンサと、前記負荷の消費電力より小さい電力を、前記コンデンサへ供給可能でかつ、前記コンデンサから放電可能な充電/放電回路と、前記負荷の消費電力より大きい電力を、前記コンデンサへ供給可能な充電回路と、前記充電/放電回路と前記充電回路をそれぞれ動作させるためのスイッチ回路とを備え、前記充電/放電回路は、複数のトランジスタと、抵抗素子と、ダイオードとを備え、前記複数のトランジスタのうち2つのトランジスタのベース電極が互いに接続されかつ前記2つのトランジスタのエミッタ電極が前記供給ラインに接続され、前記2つのトランジスタの一方のトランジスタとグランドとの間に前記抵抗が接続され、前記2つのトランジスタの他方のトランジスタのコレクタと前記抵抗との間に前記ダイオードが接続されていることを特徴とする。
本発明によれば、コンデンサに予備的な電荷の蓄積を行う回路について、コンデンサに蓄積されている電荷を放電させる回路と兼用することができ、回路規模の増大を抑制することができる。
本発明の第1の実施形態における電源供給回路の説明図である。 第1実施形態におけるタイミングの説明図である。 本発明の第2の実施形態における電源供給回路の説明図である。 第2実施形態におけるタイミングの説明図である。 本発明の実施形態における記録装置の斜視図である。 本発明の実施形態における記録装置の制御構成の説明図である。
以下に、本発明に係る実施の形態について添付図面を参照して詳細に説明する。この実施形態では、電力負荷として記録ヘッド、機器として記録装置を例にして説明する。
[第1実施形態]
図1は、第1実施形態における電力供給回路(電力供給装置)100の説明図である。H1はインク滴を吐出する記録ヘッドである。C1は記録ヘッドH1の近傍に配置されたコンデンサである。このコンデンサにより、記録ヘッドの電位を安定化させる。
Q1は、FET(電界効果トランジスタ)である。抵抗R1及び抵抗R2はQ1に必要な駆動電圧を与えるための抵抗素子である。スイッチSW1は信号Honに基づきQ1のオン/オフを行う。スイッチSW1をオンすることで、コンデンサC1に対して充電動作が行われる。
Q3とQ4はトランジスタであり、図1に示すようにベース電極が互いに接続されカレントミラー回路を構成する。抵抗R6は、2つのトランジスタのうち一方のトランジスタに接続されており、カレントミラー回路の基準電流を規定する。トランジスタQ2のオン/オフによりカレントミラー回路の動作/停止が切り替わる。トランジスタQ2は、R6とトランジスタQ3との間に接続されている。この抵抗R6は、トランジスタQ4に流れる電流値を定める。ダイオードD1は、2つのトランジスタのうち他方のトランジスタQ4のコレクタ端子と抵抗R6とトランジスタQ2との間に接続されている。このダイオードD1は、トランジスタQ3から記録ヘッドH1およびコンデンサC1へ電流が流れない様に制限する。また、このダイオードD1によりコンデンサC1から抵抗R6へ放電する。
抵抗R3,抵抗R4,スイッチSW2は,トランジスタQ2のオン/オフを行うために設けられている。抵抗R3,抵抗R4,スイッチSW2,トランジスタQ2により、カレントミラー回路の動作/停止を切替える切替え回路を構成している。
信号PreCHGは、カレントミラー回路の動作のオン/オフを指示する。信号Honは、FETのオン/オフを行う。信号Htは、記録ヘッドH1の駆動のオン/オフを行う。
このカレントミラー回路とFETは、電源回路で生成される電圧VHを入力する。また、カレントミラー回路とFETは、記録ヘッドやコンデンサと接続している。このように、カレントミラー回路とFETは、電源回路から記録ヘッドへの電力を供給する電力供給ラインに並列接続されている。
図2は、図1に示した回路の動作を説明するタイミング図である。この図2は、記録装置の電源オン状態である。
まず、タイミングt1にて、信号PreCHGをイネーブル状態(ハイレベル状態)にしたとき、スイッチSW2がオン状態になり、R3とR4で決められるベース電流によりQ2は飽和駆動状態となる。Q2を飽和領域に移行させるのに十分なベース電流となるように、R3とR4の抵抗値は定められている。
Q2の飽和によってQ3がアクティブ状態になる。電源から供給される電圧VHからQ3のベースーエミッタ間電圧Vbeを差し引いた電圧値と、R6の抵抗値により定められた電流によって、電流I0が流れる。この電流I0と等しい電流I1がQ4から、コンデンサC1、記録ヘッドH1へ向けて流れる。これによって、コンデンサC1の電圧Vcは徐々に上昇する。コンデンサC1は一定電流で充電されるため、電圧Vcの上昇も一定となる。
タイミングt2において、電圧Vcは電位V1(電源電圧VHからQ4のVbeだけ低い電圧)に近づくと、I1の電流量は急激に減少する。これは、Q4のエミッタ電位とコレクタ電位(図1のA点の電位)の差が小さくなるためである。
記録ヘッドを用いて記録動作を行うために、タイミングt3にて信号Honをイネーブル状態(ハイレベル状態)にすると、Q1がオン状態(飽和駆動状態)となる。Q1がオン状態になると、電源とコンデンサとの電位差(Vbe)があるために電流I2が発生する。この電流I2により、電圧VcはV1からVHへ上昇する。これにより、コンデンサC1に電圧VHレベルの電荷を蓄積させることができる。
なお、コンデンサC1に電荷が満たされる(電源とコンデンサとの電位差がなくなる)ため、比較的短期間で、電流I2の電流値は0になる。
次に、タイミングt4にて信号Honの状態をイネーブル状態(ハイレベル状態)からディセーブル状態(ロウレベル状態)に変更した場合、電位VcはV1まで下がる。この電位V1は、Q2のコレクタ電位とダイオードD1のVf電圧との和に対応している。この場合、コンデンサC1に蓄積されている電荷がダイオードD1と抵抗R6を介してグランドへ放電されることで、電位はV1まで降下する。
次に、タイミングt5にて信号PreCHGの状態をイネーブル状態からディセーブル状態に変更し、スイッチSW2をオフする。これに伴って、Q2がオフし、Q3やQ4の動作は停止する。このため、コンデンサC1からダイオードD1と抵抗R6を経て電荷の放流が開始される。電流I3がこの電荷の放流に対応する。なお、ダイオードD1のVf電位差分に対応する電荷がコンデンサC1に残る。従って、電位VcはV2となる。なお、信号PreCHGや信号Honの状態の制御は制御部により行われる。
以上のように、信号PreCHGを制御することで、コンデンサC1に対する予備的な充電処理と放電処理を行うことができる。R6は、コンデンサC1に対する充電する電流を制限する機能と、コンデンサC1から電荷を放電する電流を制限する2つの役割(機能)をもっている。
[第2実施形態]
図3は、第2実施形態における電力供給回路(電力供給装置)100の説明図である。図1と同じ働きをする部品は、同一の符号をつけている。なお、図1と同じ機能の部品や回路部の説明は省く。図1と異なる部分の説明をする。
トランジスタQ5のエミッタ電極とトランジスタQ6のエミッタ電極とが接続されプッシュプル回路を構成している。スイッチSW2は、プッシュプル回路のオン/オフを行う。抵抗R7は、プッシュプル回路を流れる電流をグランドへ逃がす役割をする。R6は、Q5のベース電流を定める抵抗である。R5は、Q5,Q6のエミッタ電流を定める抵抗である。
このプッシュプル回路とFETは、電源回路で生成される電圧VHを入力する。また、プッシュプル回路とFETは、記録ヘッドやコンデンサと接続している。このように、プッシュプル回路とFETは、電源回路から記録ヘッドへの電力を供給する電力供給ラインに並列接続されている。
図4は、図3で示した回路の動作について説明する図である。まず、タイミングt1において、信号PreCHGがイネーブル状態(ハイレベル状態)にしたとき、スイッチSW2がオンし、抵抗R6と抵抗R7に電圧VHを与える。Q5のエミッタ電位にQ5のベース−エミッタ間電圧Vbe加えた電位によってベース電流を生成する。このベース電流に基づいて、Q5のエミッタ電流がR5を介してコンデンサC1へ流れる。この電流がI1である。電流I1により、コンデンサC1に充電がなされ、コンデンサC1の端子電圧は徐々に上昇する。この様子を表しているのがVcである。Vcの電位は、R5の抵抗値とC1の容量にて定まる時定数に従って放物線状のカーブに沿って上昇する。電圧Vcが電位VHからQ5のベース−エミッタ間電圧Vbeだけ低い電圧レベルまでタイミングt2にて達する。
タイミングt3にて、信号Honをイネーブル状態(ハイレベル状態)とする。これにより、SW1がオン状態になり、Q1がオンし、電流I2がコンデンサC1へ流れる。従って、電位Vcは、電位VHまで上昇する。Q1がオンになった瞬間は電流が流れるが、電位がVHに近づくにつれ電流は0に収束する。
タイミングt4にて、信号Honをディスイネーブル状態(ロウレベル状態)とする。Q1がオフ状態になったため、電位Vcは、電位VHからQ5のベースーエミッタ間電圧Vbeだけ低い電圧レベルまで下がる。
タイミングt5にて、信号PreCHGの状態をイネーブル状態からディセーブル状態に変更すると、Q5がオフ状態となり、Q6がオン状態となる。
これは、Q6のベース電位は相対的にQ6のエミッタ電位よりも低くなり、Q6のVbeが所定の電位差を超えてからベース電流が発生する。このベース電流は抵抗R6とR7で定められた電流が流れる。このとき流れるエミッタ電流値は、ベース電流のHfe倍の電流値である。このエミッタ電流がコレクタへと流れる。このとき、R5を経てコンデンサC1に蓄積されている電荷の放流が行われる。
以上のように、信号PreCHGを制御することで、コンデンサC1に対する予備的な充電処理と放電処理を行うことができる。コンデンサC1に蓄積されている電荷を放流するために、I3で示すような電流が発生する。上述したように、R5は放電の電流の制限抵抗としても機能する。
なお、上述したプッシュプル回路において、Q5とQ6に貫通電流が流れることを防止するための回路を備えても構わない。
[共通の実施形態]
以上のように、上述した2つの実施形態では、記録装置は、電力の供給能力が異なる2つの電力供給回路を備えている。
まず、第1の電力供給回路(第1の充電回路)は第1の電力量で供給可能であり、第2の電力供給回路(第2の充電回路)は第2の電力量で供給可能である。この電力量は、単位時間あたりの電力量である。まず、第1の電力供給回路により第1の電力量の電力供給を行い、その後、第2の電力供給回路により第2の電力量の電力供給を行う。
また、電力の大小関係は、第1の電力量<第2の電力量である。また、記録動作を行うときの、記録ヘッドが消費する最大電力量を第3の電力量とすると、
第1の電力量<第3の電力量<第2の電力量の関係となる。
そして、第1の電力供給回路は、放電機能も備えている。即ち、第1の電力供給回路は充電と放電が可能な充電/放電回路である。
次に、上述した実施形態に適用するインクジェット記録装置の説明をする。図5はインクジェット記録装置1の斜視図である。インクジェット記録装置(以下、記録装置という)は、インクジェット方式に従ってインクを吐出して記録を行う記録ヘッド3をキャリッジ2に搭載している。この記録ヘッド3は、図1や図2における記録ヘッドH1に対応している。キャリッジ2には、キャリッジモータM1によって発生する駆動力を伝達機構4より伝え、キャリッジ2を矢印A方向に往復移動させる。記録時には、例えば、記録紙などの記録媒体Pを給紙機構5を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド3から記録媒体Pにインクを吐出することで記録を行う。7は記録媒体Pを搬送する搬送ローラであり、搬送モータM2によって駆動される。
記録装置1のキャリッジ2には記録ヘッド3を搭載するのみならず、記録ヘッド3に供給するインクを貯留するインクカートリッジ6を装着する。インクカートリッジ6はキャリッジ2に対して着脱自在になっている。
図5に示した記録装置1はカラー記録が可能であり、そのためにキャリッジ2にはマゼンタ(M)、シアン(C)、イエロ(Y)、ブラック(K)のインクを夫々、収容した4つのインクカートリッジを搭載している。これら4つのインクカートリッジは夫々独立に着脱可能である。
さて、キャリッジ2と記録ヘッド3とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド3は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、この実施例の記録ヘッド3は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用している。このため、記録ヘッド3には熱エネルギーを発生するために電気熱変換体を備えている。
図6はインクジェット記録装置の制御構成の説明図である。100は、図1や図3にて示した電力供給回路である。110は記録装置の制御部である。この制御部110は記録装置の動作を制御する。制御部110は、CPU111とRAM112とROM113を備えている。300はホスト装置(例えばパソコンなど)である。140はインターフェース部である。120と130はモータドライバである。
200は商用電源から入力したAC電圧をDC電圧に変換するAC/DC変換回路(電源回路)である。このAC/DC変換回路200は、VH電圧(例えば20ボルト)やロジック電圧(例えば5ボルト)を生成する。AC/DC変換回路200にて生成されたVH電圧は電力供給回路100へ供給される。この電力供給回路100には、上述したように、電力供給能力が異なる2つの電力供給部(充電回路)が設けられている。また、AC/DC変換回路200にて生成されたロジック電圧は制御部110へ供給される。制御部110は、電力供給回路100に対して信号PreCHG、信号Honの状態を変更する。また、制御部110は、記録を行う際に記録ヘッドH1に対して信号Htを出力する。例えば、記録ヘッドH1と電力供給回路100はキャリッジ2に配置する構成である。電力供給回路100とAC/DC変換回路200はフレキケーブルを介して接続されている。同様に、電力供給回路100と制御部はフレキケーブルを介して接続されている。
[その他の実施形態]
以上のように、上述した実施形態では、負荷が記録ヘッド、機器が記録装置を例にして説明したが、この形態に限定するものではない。例えば、電力供給回路が供給する対象の負荷は、モータ、ヒータ、CPUなどの集積回路などでも構わない。
上述した説明では、電力供給回路100を制御する制御部は記録装置の動作を制御する構成であったが、電力供給回路100のみを制御する専用の制御回路であっても構わない。
なお、別の形態として、電力供給回路100において、コンデンサC1と他の回路部を2つに分け、コンデンサC1を記録ヘッドH1とともにキャリッジ2に配置する構成でも構わない。
なお、別の形態として、記録装置にいわゆるACアダプタを介してDC電圧を入力する構成であっても構わない。この場合には、AC/DC変換回路200の代わりにDC/DCコンバータとする。
Q1 FET(電界効果トランジスタ)
C1 コンデンサ
D1 ダイオード
100 電力供給回路
110 制御部
200 AC/DC変換回路

Claims (6)

  1. 駆動する負荷を備える機器であって、
    前記負荷を駆動する電圧を生成する電源回路と、
    前記電源回路から前記負荷へ電力を供給する供給ラインに接続され、前記負荷の電位を安定させるコンデンサと、
    前記負荷の消費電力より小さい電力を、前記コンデンサへ供給可能でかつ、前記コンデンサから放電可能な充電/放電回路と、
    前記負荷の消費電力より大きい電力を、前記コンデンサへ供給可能な充電回路と、前記充電/放電回路と前記充電回路をそれぞれ動作させるためのスイッチ回路とを備え
    前記充電/放電回路は、複数のトランジスタと、抵抗素子と、ダイオードとを備え、
    前記複数のトランジスタのうち2つのトランジスタのベース電極が互いに接続されかつ前記2つのトランジスタのエミッタ電極が前記供給ラインに接続され、前記2つのトランジスタの一方のトランジスタとグランドとの間に前記抵抗が接続され、前記2つのトランジスタの他方のトランジスタのコレクタと前記抵抗との間に前記ダイオードが接続されていることを特徴とする機器。
  2. 前記充電回路は電界効果トランジスタを備えることを特徴とする請求項1に記載の機器。
  3. 前記機器は、更に、前記スイッチ回路を制御する制御回路を備えることを特徴とする請求項1または2に記載の機器。
  4. 前記制御回路は、前記機器が動作を開始するとき、前記充電/放電回路の充電動作を実行するために前記スイッチ回路を操作し、その後、前記充電回路の充電動作を実行するために前記スイッチ回路を操作することを特徴とする請求項3に記載の機器。
  5. 前記充電/放電回路は、前記2つのトランジスタのエミッタ電極が互いに接続されるプッシュプル回路を備えることを特徴とする請求項1から4のいずれか1項に記載の機器。
  6. 前記負荷は記録ヘッドを含み、前記機器は記録装置を含むことを特徴とする請求項1から5のいずれか1項に記載の機器。
JP2009145454A 2008-06-23 2009-06-18 電力供給回路を備えた機器 Active JP5451201B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009145454A JP5451201B2 (ja) 2008-06-23 2009-06-18 電力供給回路を備えた機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008163643 2008-06-23
JP2008163643 2008-06-23
JP2009145454A JP5451201B2 (ja) 2008-06-23 2009-06-18 電力供給回路を備えた機器

Publications (3)

Publication Number Publication Date
JP2010030284A JP2010030284A (ja) 2010-02-12
JP2010030284A5 JP2010030284A5 (ja) 2012-08-02
JP5451201B2 true JP5451201B2 (ja) 2014-03-26

Family

ID=41430554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009145454A Active JP5451201B2 (ja) 2008-06-23 2009-06-18 電力供給回路を備えた機器

Country Status (3)

Country Link
US (1) US8148945B2 (ja)
JP (1) JP5451201B2 (ja)
CN (1) CN101615816B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115457B2 (en) * 2009-07-31 2012-02-14 Power Integrations, Inc. Method and apparatus for implementing a power converter input terminal voltage discharge circuit
US8207577B2 (en) 2009-09-29 2012-06-26 Power Integrations, Inc. High-voltage transistor structure with reduced gate capacitance
JP2012050208A (ja) * 2010-08-25 2012-03-08 Canon Inc 電力供給回路及び該回路を備えた機器
JP6548453B2 (ja) * 2015-05-27 2019-07-24 キヤノン株式会社 制御装置およびその制御方法
JP6419025B2 (ja) * 2015-05-27 2018-11-07 キヤノン株式会社 電力供給装置、プリンタ及び制御方法
CN104901428B (zh) * 2015-06-12 2017-07-28 长沙景嘉微电子股份有限公司 一种s形充放电电路
JP6575239B2 (ja) * 2015-09-02 2019-09-18 セイコーエプソン株式会社 機能素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3436296B2 (ja) * 1997-10-09 2003-08-11 セイコーエプソン株式会社 容量性負荷駆動回路および記録ヘッド駆動回路
JP4515584B2 (ja) * 1999-04-30 2010-08-04 東芝テック株式会社 容量性素子駆動装置
JP2002186259A (ja) * 2000-12-12 2002-06-28 Murata Mach Ltd 活線挿抜回路及び単錘駆動システム
EP1287990B1 (en) 2001-08-31 2007-11-07 Canon Kabushiki Kaisha Image print apparatus and control method thereof
JP2003145892A (ja) 2001-08-31 2003-05-21 Canon Inc 画像記録装置及び画像記録装置の制御方法、制御プログラム及び記憶媒体
JP4895694B2 (ja) * 2006-06-08 2012-03-14 ルネサスエレクトロニクス株式会社 電源回路

Also Published As

Publication number Publication date
CN101615816A (zh) 2009-12-30
US8148945B2 (en) 2012-04-03
JP2010030284A (ja) 2010-02-12
US20090315521A1 (en) 2009-12-24
CN101615816B (zh) 2012-06-13

Similar Documents

Publication Publication Date Title
JP5451201B2 (ja) 電力供給回路を備えた機器
JP4944654B2 (ja) 電源装置、および記録装置
JP3797300B2 (ja) インクジェット式プリンタのヘッド駆動装置
US8534784B2 (en) Recording apparatus
JP4356977B2 (ja) 電源装置及び該電源装置を備える記録装置
JP2010099981A (ja) 流体噴射装置
JP2012050208A (ja) 電力供給回路及び該回路を備えた機器
US9195287B2 (en) Power supply system has relaxation circuit which is enabled simultaneously with the outputting of reset signal to relax an output voltage
JP3797161B2 (ja) インクジェット式プリンタのヘッド駆動装置及び駆動方法
JP2014000743A (ja) 記録装置
JP5574629B2 (ja) 電力供給回路を備えた機器
JP3757808B2 (ja) インクジェット式プリンタのヘッド駆動装置及び駆動方法
US20160347097A1 (en) Power supply apparatus, printer, and control method
JP5265044B2 (ja) 記録装置
JP2005313612A (ja) 印刷ヘッド駆動回路
JP5708056B2 (ja) 電源装置および電源装置の制御方法、ならびに、画像形成装置
CN110281652B (zh) 容性负载驱动电路和图像形成设备
US8702191B2 (en) Printer control method and system
JP7259542B2 (ja) 駆動回路、及び液体吐出装置
JP2007196447A (ja) 駆動電力制御装置及び液体吐出装置
JP2003226008A (ja) インクジェット式プリンタのヘッド駆動装置及び駆動方法
JP2001179958A (ja) インクジェット記録装置
JP2004364425A (ja) 電源供給回路および該回路を備えた記録装置
JP2012179732A (ja) インクジェットプリンタ装置
JP2004222452A (ja) 電源回路

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131226

R151 Written notification of patent or utility model registration

Ref document number: 5451201

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151