JP5445517B2 - 電源制御回路 - Google Patents

電源制御回路 Download PDF

Info

Publication number
JP5445517B2
JP5445517B2 JP2011127964A JP2011127964A JP5445517B2 JP 5445517 B2 JP5445517 B2 JP 5445517B2 JP 2011127964 A JP2011127964 A JP 2011127964A JP 2011127964 A JP2011127964 A JP 2011127964A JP 5445517 B2 JP5445517 B2 JP 5445517B2
Authority
JP
Japan
Prior art keywords
mode
power supply
voltage
supply voltage
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011127964A
Other languages
English (en)
Other versions
JP2012257005A (ja
Inventor
英世 春花
隆是 吉田
秀和 小野
達也 岸井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2011127964A priority Critical patent/JP5445517B2/ja
Priority to US13/489,902 priority patent/US8786370B2/en
Priority to CN201210188752.6A priority patent/CN102820855B/zh
Priority to KR1020120061462A priority patent/KR101389854B1/ko
Publication of JP2012257005A publication Critical patent/JP2012257005A/ja
Application granted granted Critical
Publication of JP5445517B2 publication Critical patent/JP5445517B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0244Stepped control
    • H03F1/0255Stepped control by using a signal derived from the output signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181Low-frequency amplifiers, e.g. audio preamplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/507A switch being used for switching on or off a supply or supplying circuit in an IC-block amplifier circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/511Many discrete supply voltages or currents or voltage levels can be chosen by a control signal in an IC-block amplifier circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/555A voltage generating circuit being realised for biasing different circuit elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/78A comparator being used in a controlling circuit of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

この発明は、G級増幅器の電源電圧の制御に好適な電源制御回路に関する。
増幅器は、その増幅器に与えられる電源電圧とその増幅器から負荷に供給する出力電圧との差分に対し、負荷に流れる負荷電流を乗算した値の電力を消費する。増幅器と負荷とを含めた装置全体の消費電力を少なくするためには、この増幅器自体に生じる消費電力を極力低く抑える必要がある。このような要求に応える増幅器として、入力信号または出力信号の振幅に応じて増幅動作のための電源電圧の切り換えを行うG級増幅器がある(例えば特許文献1参照)。
図5はこの種のG級増幅器の構成例を示す回路図である。この例では、G級増幅器は、増幅部1と、チャージポンプ2と、電源制御回路3とを有している。ここで、増幅部1は、ヘッドホンアンプ等の電力増幅器であり、入力電圧VINを増幅して、スピーカ等の負荷1Aを駆動する出力電圧VOUTを発生する。チャージポンプ2は、所定の電源電圧を昇圧することにより正電源電圧+VBおよび負電源電圧−VBを発生し、増幅部1に供給する電源である。このチャージポンプ2の昇圧モードには、正電源電圧+VBおよび負電源電圧−VBとして、所定の大きさの正の電源電圧+VDDおよび負の電源電圧−VDDを発生するミドルパワーモードと、このミドルパワーモードの半分の大きさの正の電源電圧+VDD/2および負の電源電圧−VDD/2を発生するローパワーモードとがある。電源制御回路3は、増幅部1の出力電圧VOUTと、増幅部1に対する正電源電圧+VBおよび負電源電圧−VBとを監視し、監視結果に基づいて、チャージポンプ2の昇圧モードをローパワーモードからミドルパワーモードに切り換えるモードアップ、ミドルパワーモードからローパワーモードに切り換えるモードダウンを実行する回路である。
さらに詳述すると、電源制御回路3は、チャージポンプ2がローパワーモードで動作している状態において、増幅部1の出力電圧VOUTのピーク値と正電源電圧+VBおよび負電源電圧−VBとが所定の限度を越えて互いに接近した場合に、出力電圧VOUTに波形歪が発生するのを避けるために、チャージポンプ2をローパワーモードからミドルパワーモードにモードアップさせる。また、電源制御回路3は、チャージポンプ2がミドルパワーモードで動作している状態において、増幅部1の出力電圧VOUTの絶対値が所定の閾値電圧未満である状態が所定時間以上継続した場合に、増幅部1自体の消費電力を低減するために、チャージポンプ2をミドルパワーモードからローパワーモードにモードダウンさせる。このようにチャージポンプ2から増幅部1に供給される正電源電圧+VBおよび負電源電圧−VBの大きさが増幅部1の出力電圧VOUTの大きさに応じて切り換えられるため、増幅部1の出力電圧VOUTに波形歪が生じるのを回避しつつ、増幅部1自体の消費電力を低減することができる。
特開2000−223966号公報
ところで、上述した従来のG級増幅器において、モードダウンの条件が甘い場合、具体的には、出力電圧VOUTの絶対値が所定時間以上継続して閾値電圧を下回ったことを以てモードダウンを行う場合においてその閾値電圧が大きい場合、モードアップ後、短時間のうちにモードダウンが行われ易くなり、モードアップとモードダウンが交互に繰り返される現象が発生する。このような頻繁なモード切り換えが行われると、増幅部1の出力電圧VOUTにノイズが頻発する。そこで、従来技術の下では、G級増幅器を構成する素子の製造ばらつき、負荷1Aの負過電流の範囲等を考慮に入れ、最悪の条件においても、上述の頻繁なモード切り換えが発生しないように、モードダウンの条件を十分に厳しくしていた。しかし、このようにモードダウンの条件を厳しくしたために、ミドルパワーモードにおいて、増幅部1の出力電圧VOUTの絶対値が低下し、ローパワーモードに切り換えても問題が生じない状態になっているにも拘わらず、長時間に亙ってモードダウンが行われず、無駄な消費電力が発生するという問題があった。
この発明は以上のような事情に鑑みてなされたものであり、G級増幅器の製造ばらつき、負荷の大きさ等に応じて、最適な条件でモードダウンを実行することができ、無駄な消費電力の発生を抑えることができる電源制御回路を提供することを目的としている。
この発明は、増幅部の出力電圧に応じて、前記増幅部の電源電圧を現状より高い電源電圧に切り換えるモードアップを行うとともに、前記増幅部の出力電圧の大きさが所定時間以上に亙って閾値電圧を下回った場合に前記増幅部の電源電圧を現状より低い電源電圧に切り換えるモードダウンを行うモード制御手段と、前記モードアップが行われたときの前記増幅部の出力電圧に基づいて前記閾値電圧を設定する閾値設定手段とを具備することを特徴とする電源制御回路を提供する。
かかる発明によれば、モードアップが行われたときの増幅部の出力電圧に基づいて閾値電圧が設定され、増幅部の出力電圧の大きさが所定時間以上に亙ってこの閾値電圧を下回った場合にモードダウンが行われる。従って、モードアップとモードダウンの繰り返しを回避することができる最適な条件でモードダウンを実行することができ、無駄な消費電力の発生を抑えることができる。
この発明の一実施形態である電源制御回路の構成を示す回路図である。 同実施形態において仮にモードダウンに関する判定の条件を固定した場合の第1の動作例を示すタイムチャートである。 同実施形態において仮にモードダウンに関する判定に用いる閾値電圧を固定した場合の第2の動作例を示すタイムチャートである。 同実施形態においてモードダウンに関する判定に用いる閾値電圧をモードアップ時の増幅部の出力電圧に基づいて制御した場合の動作例を示すタイムチャートである。 G級増幅器の構成例を示す回路図である。
以下、図面を参照し、この発明の一実施形態について説明する。
図1はこの発明の一実施形態である電源制御回路3Aの構成を示す回路図である。この電源制御回路3Aは、前掲図5の電源制御回路3と同様、増幅部1に対して電源電圧+VBおよび−VBを供給するチャージポンプ2の昇圧モードを制御するものである。なお、図1には電源制御回路3Aの機能の理解を容易にするため、図5における増幅部1および負荷1Aが電源制御回路3Aとともに図示されている。
図1に示す電源制御回路3Aにおいて、モード制御部301は、増幅部1の出力電圧VOUTと、図5の増幅部1に対する正電源電圧+VBおよび負電源電圧−VBを監視し、監視結果に基づいて、図5のチャージポンプ2の昇圧モードを指定するモード指定信号を発生する回路である。
さらに詳述すると、モード制御部301は、チャージポンプ2がローパワーモードで動作している場合において、次のモードアップ条件1〜4のいずれかが満たされたことを検知したとき、チャージポンプ2をミドルパワーモードに遷移させるモード指定信号を出力することによりモードアップを実行する。
モードアップ条件1:正電源電圧+VBが閾値電圧Vupp1より低くなったこと。
モードアップ条件2:出力電圧VOUTの正電源電圧+VBに対する余裕|+VB−VOUT|が閾値電圧Vupp2を下回ったこと。
モードアップ条件3:負電源電圧−VBが閾値電圧Vupm1より高くなったこと。
モードアップ条件4:出力電圧VOUTの負電源電圧−VBに対する余裕|−VB−VOUT|が閾値電圧Vupm2を下回ったこと。
ここで、モードアップ条件1および2は、増幅部1が正の出力電圧VOUTを出力する場合に満たされる可能性がある。また、モードアップ条件3および4は、増幅部1が負の出力電圧VOUTを出力する場合に満たされる可能性がある。
また、モード制御部301は、チャージポンプ2がミドルパワーモードで動作している場合において、次のモードダウン条件が満たされたことを検知したとき、チャージポンプ2をローパワーモードに遷移させるモード指定信号を出力することによりモードダウンを実行する。
モードダウン条件:出力電圧VOUTの絶対値が所定時間以上継続して閾値電圧Vdwnを下回ったこと。
図1において、コンパレータ311は、正電源電圧+VBと図示しない基準電圧源から与えられる閾値電圧Vupp1とを比較することにより、モードアップ条件1が満たされたか否かを判定し、モードアップ条件1が満たされた場合にモードアップ信号MU1をアクティブレベルにする。正電源電圧+VBに対して直列接続された抵抗312および定電流源313と、コンパレータ314は、モードアップ条件2が満たされた場合にモードアップ信号MU2をアクティブレベルにする回路を構成している。さらに詳述すると、本実施形態では、抵抗312に閾値電圧Vupp2に相当する電圧降下が生じるように、抵抗312の抵抗値および定電流源313の電流値が決定されている。コンパレータ314は、増幅部1の出力電圧VOUTと抵抗312および定電流源313の接続点の電圧+VB−Vupp2との関係がVOUT>+VB−Vupp2となった場合、すなわち、Vupp2>|+VB−VOUT|となってモードアップ条件2が満たされたときモードアップ信号MU2をアクティブレベルにする。
コンパレータ321は、負電源電圧−VBと図示しない基準電圧源から与えられる閾値電圧Vupm1とを比較することにより、モードアップ条件3が満たされたか否かを判定し、モードアップ条件3が満たされた場合にモードアップ信号MU3をアクティブレベルにする。負電源電圧−VBに対して直列接続された抵抗322および定電流源323と、コンパレータ324は、モードアップ条件4が満たされた場合にモードアップ信号MU4をアクティブレベルにする回路を構成している。さらに詳述すると、本実施形態では、抵抗322に閾値電圧Vupm2に相当する電圧降下が生じるように、抵抗322の抵抗値および定電流源323の電流値が決定されている。コンパレータ324は、増幅部1の出力電圧VOUTと抵抗322および定電流源323の接続点の電圧−VB+Vupm2との関係がVOUT<−VB+Vupm2となった場合、すなわち、Vupm2>|−VB−VOUT|となってモードアップ条件4が満たされたときモードアップ信号MU4をアクティブレベルにする。
モード制御部301は、チャージポンプ2がローパワーモードで動作している状態において、以上説明したモードアップ信号MU1、MU2、MU3およびMU4のいずれかがアクティブレベルになったとき、チャージポンプ2の昇圧モードをミドルパワーモードに切り換えるモード指定信号を出力する。
ここで、モードアップ信号MU2およびMU4を発生する回路(モードアップ条件2および4に関する判定を行う回路)に加えて、モードアップ信号MU1およびMU3を発生する回路(モードアップ条件1および3に関する判定を行う回路)を設けているのは、出力電圧VOUTの振幅の増加時に、出力電圧VOUTに波形歪が発生する危険性を迅速かつ確実に検知するためである。
逐次比較型A/D変換部330は、上述したモードダウン条件が満たされたか否かの判定に用いる閾値電圧+Vdwnおよび−Vdwnを生成するために設けられた回路である。また、コンパレータ331は、出力電圧VOUTが閾値電圧+Vdwnよりも低い場合に電圧検出信号VD1をアクティブレベルとし、コンパレータ332は、出力電圧VOUTが閾値電圧−Vdwnよりも高い場合に電圧検出信号VD2をアクティブレベルとする。これらの電圧検出信号VD1およびVD2の両方がアクティブレベルである場合、出力電圧VOUTの絶対値は、閾値電圧|Vdwn|よりも小さい。
モード制御部301は、チャージポンプ2がミドルパワーモードで動作している状態において、電圧検出信号VD1およびVD2の両方が所定時間以上継続してアクティブレベルを維持したとき、チャージポンプ2の昇圧モードをローパワーモードに切り換えるモード指定信号を出力する。
本実施形態の特徴は、逐次比較型A/D変換部330がモードアップ時における増幅部1の出力電圧VOUTに基づいて、モードダウン条件をなす閾値電圧+Vdwnおよび−Vdwnを設定する閾値設定手段として機能する点にある。以下、この逐次比較型A/D変換部330の構成を説明する。
逐次比較型A/D変換部330は、モード制御部301による制御の下、モードアップ時における増幅部1の出力電圧VOUTをサンプルホールドして2進コードに変換し、この2進コードを用いてモードアップ時の増幅部1の出力電圧VOUTよりも僅かに小さい電圧値の閾値電圧+Vdwnおよび−Vdwnを発生する回路である。
図示のように、逐次比較型A/D変換部330は、D/A変換部340と、データ更新部350と、スイッチ361〜365と、キャパシタ371および372と、コンパレータ380とを有する。
D/A変換部340は、データ更新部350が出力するNビット(Nは2以上の整数)の2進コードを互いに同じ絶対値を持ったアナログ形式の閾値電圧+Vdwnおよび−Vdwnに変換して出力する回路である。なお、このD/A変換部340の内部構成については後述する。
スイッチ361、362および363は、D/A変換部340が閾値電圧+Vdwnを出力するノード、閾値電圧−Vdwnを出力するノードおよび増幅部1が出力電圧VOUTを出力するノードとキャパシタ371の一方の電極との間に各々介挿されている。このキャパシタ371の他方の電極は、コンパレータ380の非反転入力端子に接続されるとともに、スイッチ364を介して接地されている。また、キャパシタ372は、一方の電極が接地されている。このキャパシタ372の他方の電極は、コンパレータ380の反転入力端子に接続されるとともに、スイッチ365を介して接地されている。
スイッチ361〜365のON/OFFは、モード制御部301によって切り換えられる。さらに詳述すると、モード制御部301は、ローパワーモードにおいて、スイッチ361および362をOFF、スイッチ363、364および365をONとし、キャパシタ371に増幅部1の出力電圧VOUTを与え、キャパシタ372に0Vを与える(サンプル動作)。
そして、モード制御部301は、上述したモードアップ信号MU1、MU2、MU3およびMU4のいずれかがアクティブレベルになったとき、チャージポンプ2の昇圧モードをミドルパワーモードに切り換えるモードアップを行うことに加え、次の制御を行う。
まず、モード制御部301は、スイッチ363、364および365をOFFとし、キャパシタ371にモードアップ時における増幅部1の出力電圧VOUTをホールドさせ、キャパシタ372に0Vをホールドさせる。
そして、モード制御部301は、モードアップ信号MU1またはMU2がアクティブレベルになったことによりモードアップを行った場合(すなわち、増幅部1が正の出力電圧VOUTを出力したときにモードアップを行った場合)は、スイッチ361をOFFからONに切り換え、D/A変換部340が出力する閾値電圧+Vdwnをキャパシタ371の一方の電極に与え、データ更新部350にNビットの2進コードの更新制御の開始を指示する。これによりコンパレータ380の非反転入力端子に対する入力電圧は+Vdwn−VOUTとなる。データ更新部350は、所定のアルゴリズムに従って、コンパレータ380の出力信号に基づいて、コンパレータ380の非反転入力端子に対する入力電圧が0Vになるように(すなわち、D/A変換部340の出力する閾値電圧+Vdwnの絶対値がキャパシタ371に保持された出力電圧VOUTの絶対値と一致するように)、2進コードの更新制御を行う。この2進コードの更新制御の内容は、周知の逐次比較型A/D変換器において用いられているものと同様である。
一方、モードアップ信号MU3またはMU4がアクティブレベルになったことによりモードアップを行った場合(すなわち、増幅部1が負の出力電圧VOUTを出力したときにモードアップを行った場合)、モード制御部301は、スイッチ362をOFFからONに切り換え、D/A変換部340が出力する閾値電圧−Vdwnをキャパシタ371の一方の電極に与え、データ更新部350にNビットの2進コードの更新制御の開始を指示する。これによりコンパレータ380の非反転入力端子に対する入力電圧は−Vdwn−VOUTとなる。データ更新部350は、所定のアルゴリズムに従って、コンパレータ380の出力信号に基づいて、コンパレータ380の非反転入力端子に対する入力電圧が0Vになるように(すなわち、D/A変換部340の出力する閾値電圧−Vdwnの絶対値がキャパシタ371に保持された出力電圧VOUTの絶対値と一致するように)、2進コードの更新制御を行う。
そして、データ更新部350は、2進コードの更新制御が終了し、キャパシタ371に保持された出力電圧VOUTと絶対値が同じである閾値電圧+Vdwnおよび−VdwnをD/A変換部340から出力させた後、2進コードを所定値だけ減らす。これによりD/A変換部340からコンパレータ331および332に供給される閾値電圧+Vdwnおよび−Vdwnの電圧値は、モードアップ時の増幅部1の出力電圧VOUTよりも僅かに絶対値の小さい電圧値となる。
次にD/A変換部340の構成を説明する。D/A変換部340において、PチャネルMOSFET(Metal
Oxide Semiconductor Field Effect Transistor;金属−酸化膜−半導体構造の電界効果トランジスタであり、以下、単にトランジスタという。)341、342および343は、各々のソースに電源電圧+VAが与えられており、各々のゲートはPチャネルトランジスタ341のドレインに接続されている。ここで、電源電圧VAは、チャージポンプ2が正電源電圧+VBおよび負電源電圧−VBを生成するために利用する電源電圧である。
Pチャネルトランジスタ341のドレインと接地線との間には可変電流源344が介挿されている。この可変電流源344は、例えば電流値が2−k・I0(k=1〜N)であるN個の定電流源と、データ更新部350が出力するNビットの2進コードの各ビットに応じて、各定電流源をPチャネルトランジスタ341のドレインに接続するか否かを切り換えるN個のスイッチとにより構成されている。この可変電流源344の出力電流はPチャネルトランジスタ341に流れる。
Nチャネルトランジスタ345および346は、各々のソースに負電源電圧−VBが与えられ、各々のゲートはNチャネルトランジスタ345のドレインに接続されている。そして、Nチャネルトランジスタ345のドレインは、Pチャネルトランジスタ342のドレインに接続されており、Nチャネルトランジスタ345にはPチャネルトランジスタ342のドレイン電流が流れる。
ここで、Pチャネルトランジスタ342および343は、Pチャネルトランジスタ341とともにカレントミラーを構成している。また、Nチャネルトランジスタ346は、Nチャネルトランジスタ345とともにカレントミラーを構成している。そして、本実施形態では、可変電流源344の出力電流に比例し、かつ、互いに同じ大きさのドレイン電流がPチャネルトランジスタ343およびNチャネルトランジスタ346に流れるように、Pチャネルトランジスタ341〜343、Nチャネルトランジスタ345および346のトランジスタサイズが決定されている。
Pチャネルトランジスタ343のドレインとNチャネルトランジスタ346のドレインとの間には同一の抵抗値の抵抗347および348が直列に介挿されており、これらの抵抗347および348の共通接続点は接地されている。そして、Pチャネルトランジスタ343のドレインの電圧が閾値電圧+Vdwnとして出力され、Nチャネルトランジスタ346のドレインの電圧が閾値電圧−Vdwnとして出力される。
ここで、Pチャネルトランジスタ343およびNチャネルトランジスタ346には、可変電流源344の出力電流に比例し、かつ、互いに同じ大きさのドレイン電流が流れるので、データ更新部350が出力する2進コードが示す値に比例し、かつ、互いに同じ絶対値を持った閾値電圧+Vdwnおよび−Vdwnが得られる。
以上がD/A変換部340の構成の詳細である。
図2および図3は本実施形態において仮に閾値電圧+Vdwnおよび−Vdwnの制御を行わず、閾値電圧+Vdwnおよび−Vdwnを固定にした場合の動作例を示すタイムチャートであり、図2は負荷1Aの負荷抵抗が小さい場合の動作例を、図3は負荷1Aの負荷抵抗が大きい場合の動作例を各々示している。また、図4は本実施形態において閾値電圧+Vdwnおよび−Vdwnをモードアップ時の出力電圧VOUTに基づいて可変制御した場合の動作例を示すタイムチャートである。以下、これらの図を参照し、本実施形態の作用効果を説明する。
増幅部1が正の出力電圧VOUTを出力するときは、チャージポンプ2の正電源電圧+VBの出力端子から増幅部1および負荷1Aを介して接地線に負荷電流が流れる。この場合、出力電圧VOUTの絶対値が大きくなると、負荷電流が大きくなって、チャージポンプ2の出力インピーダンスの電圧降下が大きくなるため、増幅部1に与えられる正電源電圧+VBが低下する。また、増幅部1が負の出力電圧VOUTを出力するときは、接地線から負荷1Aおよび増幅部1を介してチャージポンプ2の負電源電圧−VBの出力端子に負荷電流が流れる。この場合、出力電圧VOUTの絶対値が大きくなると、負荷電流が大きくなることにより、増幅部1に与えられる負電源電圧−VBが上昇する。図2〜図4には、増幅部1が接地電位0Vを中心として振れる正弦波状の出力電圧VOUTを出力する場合に、正の出力電圧VOUTの絶対値の増加に応じて正電源電圧+VBが低下し、負の出力電圧VOUTの絶対値の増加に応じて負電源電圧−VBが低下する様子が示されている。
また、増幅部1が正の出力電圧VOUTを出力するときは、正電源電圧+VBに負荷電流を乗算した電力が増幅部1および負荷1Aにより消費される。また、増幅部1が負の出力電圧VOUTを出力するときは、負電源電圧−VBに負荷電流を乗算した電力が増幅部1および負荷1Aにより消費される。図3および図4には増幅部1および負荷1Aの消費電力の波形が図示されている。
ローパワーモードにおいて、増幅部1の出力電圧VOUTの振幅が大きくなると、正の出力電圧VOUTのピーク値と正電源電圧+VBとの間の余裕または負の出力電圧VOUTのピーク値と負電源電圧−VBとの間の余裕がなくなり、出力電圧VOUTの波形に歪が発生する。そこで、このような出力電圧VOUTの波形歪の発生を回避するため、本実施形態では、上記モードアップ条件1〜4のいずれかが満たされた場合にモード制御部301がチャージポンプ2をローパワーモードからミドルパワーモードへ切り換えるモードアップを行う。図2〜図4に示す各動作例では、ローパワーモードにおいて、出力電圧VOUTと負電源電圧−VBとの間の余裕が閾値電圧Vupm2以下となって、モードアップ条件4が満たされ、ローパワーモードからミドルパワーモードへ切り換えるモードアップが行われている。
ミドルパワーモードでは、増幅部1に与えられる正電源電圧+VBおよび負電源電圧−VBの絶対値がローパワーモードの2倍になるので、出力電圧VOUTに波形歪が発生するのを回避することができる。しかし、ミドルパワーモードでは、増幅部1の消費電力が大きくなる。従って、出力電圧VOUTの振幅が低下し、ローパワーモードに切り換えても出力電圧VOUTに波形歪が発生しないのであれば、G級増幅器全体としての消費電力を抑えるために、遅滞なくローパワーモードに切り換えることが好ましい。そこで、図2および図3の例では、ミドルパワーモードにおいて、増幅部1の出力電圧VOUTを固定の閾値電圧+Vdwnおよび−Vdwnと比較し、出力電圧VOUTが+Vdwn〜−Vdwnの範囲内の電圧値を所定時間以上継続して維持した場合にチャージポンプ2をミドルパワーモードからローパワーモードに切り換えるモードダウンを行っている。
ところで、チャージポンプ2から増幅部1に与えられる正電源電圧+VBおよび負電源電圧−VBと増幅部1の出力電圧VOUTとの間には次の関係がある。まず、チャージポンプ2を構成する素子の製造ばらつき、チャージポンプ2に対する電源電圧の変動、温度の影響により、チャージポンプ2内のスイッチのON抵抗が大きい場合、増幅部1の出力電圧VOUTの振幅が小さく、負荷電流が小さくても、チャージポンプ2が出力する正電源電圧+VBおよび負電源電圧−VBの絶対値が大きく低下する。従って、増幅部1の出力電圧VOUTの振幅が小さいときにモードアップ条件1〜4のいずれかが満たされ、モードアップが行われる。これに対し、チャージポンプ2内のスイッチのON抵抗が小さい場合、増幅部1の出力電圧VOUTの振幅が大きく、負過電流が大きくても、チャージポンプ2が出力する正電源電圧+VBおよび負電源電圧−VBの絶対値の低下は少ない。従って、チャージポンプ2内のスイッチのON抵抗が大きい場合に比べて、増幅部1の出力電圧VOUTの振幅が大きくならないと、モードアップ条件が満たされず、モードアップが行われない。
また、チャージポンプ2から増幅部1に与えられる正電源電圧+VBおよび負電源電圧−VBと増幅部1の出力電圧VOUTとの間の関係は、増幅部1に接続される負荷1Aにも依存する。図2に示す例では、負荷1Aの負荷抵抗が小さいため、増幅部1の出力電圧VOUTの振幅が小さくても、大きな負荷電流が増幅部1を介して負荷1Aに流れ、チャージポンプ2が出力する正電源電圧+VBおよび負電源電圧−VBの絶対値が大きく低下する。従って、増幅部1の出力電圧VOUTの振幅が小さいときにモードアップ条件1〜4のいずれかが満たされ、モードアップが行われる。これに対し、図3に示す例のように、負荷1Aの負荷抵抗が大きい場合、増幅部1の出力電圧VOUTの振幅が大きくても、負荷1Aに大きな負荷電流が流れず、チャージポンプ2が出力する正電源電圧+VBおよび負電源電圧−VBの絶対値の低下は少ない。従って、負荷1Aの負荷抵抗が小さい場合に比べて、増幅部1の出力電圧VOUTの振幅が大きくならないと、モードアップ条件が満たされず、モードアップが行われない。
このようにモードアップ条件が満たされるときの増幅部1の出力電圧VOUTの振幅は、チャージポンプ2を構成する素子の製造ばらつき、チャージポンプ2に対する電源電圧の変動、温度、負荷1Aの負荷抵抗に依存する。
従って、モードダウンに関する判定に用いる閾値電圧Vdwnが大きいと、チャージポンプ2を構成する素子の製造ばらつき、チャージポンプ2に対する電源電圧の変動、温度または負荷1Aの負荷抵抗によっては、モードダウン後の正電源電圧+VBおよび負電源電圧−VBまたはそれらと増幅部1の出力電圧VOUTとの関係がモードアップ条件1〜4のいずれかを満たし、モードアップが行われることとなる。この場合、G級増幅器では、チャージポンプ2のモードアップとモードダウンが交互に繰り返され、モードアップ時またはモードダウン時の正電源電圧+VBおよび負電源電圧−VBの急激な変化が負荷1Aであるヘッドホンに伝搬し、ノイズとして放音される。
このような不具合の発生を避けるためには、モードダウン後においてモードアップ条件1〜4のいずれかが満たされることのないように、チャージポンプ2を構成する素子の製造ばらつき、チャージポンプ2に対する電源電圧の変動、温度、負荷1Aの負荷抵抗等のすべての要素を考慮し、モードダウンに関する判定に用いる閾値電圧Vdwnを十分に小さな電圧にする必要がある。
しかしながら、モードダウンに関する判定に用いる閾値電圧Vdwnを小さな電圧にすると、本来ならばモードダウンを行っても出力電圧VOUTの波形歪が生じないのにモードダウンが行われず、ミドルパワーモードの継続時間が無駄に長くなり、消費電力が大きくなるという問題が生じる。
例えば図2および図3を対比すれば明らかなように、負荷1Aの負荷抵抗が小さい場合にモードアップが発生する出力電圧VOUTの振幅(図2)に比べて、負荷1Aの負荷抵抗が大きい場合にモードアップが発生する出力電圧VOUTの振幅(図3)は大きくなる。従って、上述したモードアップとモードダウンの繰り返しが発生しないようにするために、負荷1Aの負荷抵抗が小さい場合にモードアップが発生する出力電圧VOUTの振幅(図2)よりも僅かに低い絶対値となるように閾値電圧+Vdwnおよび−Vdwnを設定することが考えられる。このように閾値電圧+Vdwnおよび−Vdwnを設定し、増幅部1の出力電圧VOUTが+Vdwnおよび−Vdwnの範囲内の電圧値を所定時間以上継続して維持した場合にモードダウンを行うと、負荷1Aの負荷抵抗が小さい場合および負荷1Aの負荷抵抗が大きい場合の両方において、モードダウン後、直ちにモードアップが行われる現象が回避される。
しかしながら、このように閾値電圧+Vdwnおよび−Vdwnを設定すると、負荷1Aの負荷抵抗が大きい場合(図3)に、増幅部1の出力電圧VOUTの振幅がモードアップ時の出力電圧VOUTの振幅よりも十分に小さく、モードダウンを行っても上述したモードアップとモードダウンの繰り返しが起こらない状態になっているにも拘わらず、モードダウンが行われず、大きな電力が無駄に消費される期間TLが発生する。
そこで、本実施形態では、図4に例示するように、モードアップ時の増幅部1の出力電圧VOUTを求め、このモードアップ時の出力電圧VOUTよりも僅かに小さい絶対値を持った閾値電圧+Vdwnおよび−Vdwnを設定し、ミドルパワーモードにおいて出力電圧VOUTが+Vdwn〜−Vdwnの範囲内の電圧値を所定時間以上継続して維持した場合にミドルパワーモードからローパワーモードへのモードダウンを行うようにしているのである。
本実施形態によれば、チャージポンプ2を構成する素子の製造ばらつき、チャージポンプ2に対する電源電圧の変動、温度、負荷1Aの負荷抵抗等の影響により、モードアップの発生する増幅部1の出力電圧VOUTが変化しても、そのモードアップ時の出力電圧VOUTに応じた適切な閾値電圧+Vdwnおよび−Vdwnがモードダウンに関する判定のために設定される。従って、本実施形態によれば、モードアップとモードダウンの繰り返しを回避しつつ、モードダウンに関する判定のための適切な閾値電圧+Vdwnおよび−Vdwnを設定し、ミドルパワーモードが無駄に継続されるのを回避し、消費電力を低減することができる。
以上、この発明の一実施形態について説明したが、これ以外にも、この発明には他の実施形態が考えられる。例えば次の通りである。
(1)上記実施形態では、G級増幅器の電源として、ローパワーモードおよびミドルパワーモードの2つの昇圧モードを有するチャージポンプを用いた。しかし、この発明による電源制御回路は、3つ以上の昇圧モードを有するチャージポンプを電源として備えたG級増幅器に適用してもよい。例えばチャージポンプがローパワーモード、ミドルパワーモードおよびハイパワーモードを有する場合、電源制御回路は、ローパワーモードからミドルパワーモードへのモードアップ時の増幅部の出力電圧に基づいてミドルパワーモードからローパワーモードへのモードダウンの条件となる閾値電圧を設定すればよい。また、電源制御回路は、ミドルパワーモードからハイパワーモードへのモードアップ時の増幅部の出力電圧に基づいてハイパワーモードからミドルパワーモードへのモードダウンの条件となる閾値電圧を設定すればよい。
(2)上記実施形態では、モードアップ条件1〜4のいずれかが満たされた場合にモードアップを行ったが、モードアップ条件1および3を省略し、モードアップ条件2または4のいずれかが満たされたときにモードアップを行うようにしてもよい。あるいはモードアップ条件2および4を省略し、モードアップ条件1または3のいずれかが満たされたときにモードアップを行うようにしてもよい。
(3)上記実施形態では、増幅部1の出力電圧VOUTに基づいてチャージポンプ2が発生する正電源電圧+VBおよび−VBを切り換えるようにした。しかし、そのようにする代わりに、例えばローパワーモード用の正電源電圧+VB1=+VDD/2および負電源電圧−VB1=−VDD/2と、ミドルパワーモード用の正電源電圧+VB2=+VDDおよび負電源電圧−VB2=−VDDとを発生するチャージポンプを設け、増幅部1の出力電圧VOUTに基づいて、正電源電圧+VB1および負電源電圧−VB1の組または正電源電圧+VB2および負電源電圧−VB2の組のいずれを増幅部1に供給するかを切り換えるようにしてもよい。
(4)上記実施形態では、増幅部1の電源としてチャージポンプを使用したが、チャージポンプ以外の電源を使用してもよい。
1…増幅部、1A…負荷、2…チャージポンプ、3,3A…電源制御回路、311,314,321,324,331,332,380…コンパレータ、312,322,347,348…抵抗、313,323…定電流源、330…逐次比較型A/D変換部、340…D/A変換部、350…データ更新制御部、361〜365…スイッチ、371,372…キャパシタ、341〜343…Pチャネルトランジスタ、345,346…Nチャネルトランジスタ、344…可変電流源、301…モード制御部。

Claims (4)

  1. 増幅部の出力電圧または電源電圧に応じて、前記増幅部の電源電圧を現状より高い電源電圧に切り換えるモードアップを行うとともに、前記増幅部の出力電圧の大きさが所定時間以上に亙って閾値電圧を下回った場合に前記増幅部の電源電圧を現状より低い電源電圧に切り換えるモードダウンを行うモード制御手段と、
    前記モードアップが行われたときの前記増幅部の出力電圧を保持し、この保持した出力電圧に基づいて前記閾値電圧を設定する閾値設定手段と
    を具備することを特徴とする電源制御回路。
  2. 前記増幅部は、正電源電圧および負電源電圧の供給を受け、前記出力電圧として、正および負の出力電圧を出力するものであり、
    前記モード制御手段は、前記増幅部の出力電圧が前記正電源電圧または前記負電源電圧に対して所定限度を越えて接近した旨の条件を含む1または複数の条件のいずれかが満たされた場合に前記モードアップを行うことを特徴とする請求項1に記載の電源制御回路。
  3. 前記増幅部は、正電源電圧および負電源電圧の供給を受け、前記出力電圧として、正および負の出力電圧を出力するものであり、
    前記モード制御手段は、前記正電源電圧または前記負電源電圧の絶対値が所定値を下回った旨の条件を含む1または複数の条件のいずれかが満たされた場合に前記モードアップを行うことを特徴とする請求項1または2に記載の電源制御回路。
  4. 前記閾値設定手段は、前記モードアップが行われたときの前記増幅部の出力電圧よりも所定量だけ絶対値の小さい電圧を前記閾値電圧として設定することを特徴とする請求項1〜3のいずれか1の請求項に記載の電源制御回路。
JP2011127964A 2011-06-08 2011-06-08 電源制御回路 Expired - Fee Related JP5445517B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011127964A JP5445517B2 (ja) 2011-06-08 2011-06-08 電源制御回路
US13/489,902 US8786370B2 (en) 2011-06-08 2012-06-06 Power supply control circuit
CN201210188752.6A CN102820855B (zh) 2011-06-08 2012-06-08 电源控制电路
KR1020120061462A KR101389854B1 (ko) 2011-06-08 2012-06-08 전원 제어 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011127964A JP5445517B2 (ja) 2011-06-08 2011-06-08 電源制御回路

Publications (2)

Publication Number Publication Date
JP2012257005A JP2012257005A (ja) 2012-12-27
JP5445517B2 true JP5445517B2 (ja) 2014-03-19

Family

ID=47292637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011127964A Expired - Fee Related JP5445517B2 (ja) 2011-06-08 2011-06-08 電源制御回路

Country Status (4)

Country Link
US (1) US8786370B2 (ja)
JP (1) JP5445517B2 (ja)
KR (1) KR101389854B1 (ja)
CN (1) CN102820855B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104731141B (zh) * 2013-12-24 2017-01-25 北京北方微电子基地设备工艺研究中心有限责任公司 静电卡盘电源电压控制的方法及系统
CN106899270B (zh) * 2017-04-13 2023-04-28 成都信息工程大学 一种动态监测电路
CN107026618B (zh) * 2017-04-13 2023-05-02 成都信息工程大学 高效率放大器及控制其电源的方法
CN107070410B (zh) * 2017-04-13 2023-04-28 成都信息工程大学 一种动态电源放大器
CN107040218B (zh) * 2017-04-13 2023-05-16 成都信息工程大学 一种cap-free放大器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935207B2 (ja) * 1979-07-27 1984-08-27 ヤマハ株式会社 電力増幅器
US5396194A (en) * 1993-11-19 1995-03-07 Carver Corporation Audio frequency power amplifiers
JP3351637B2 (ja) * 1994-10-07 2002-12-03 アイワ株式会社 電力増幅回路
JPH10335944A (ja) * 1997-05-30 1998-12-18 Sanyo Electric Co Ltd 電源回路
DE69935198T2 (de) 1999-01-29 2007-10-31 Alcatel Lucent Leistungsverstärkervorrichtung
US7808324B1 (en) * 2009-03-17 2010-10-05 Cirrus Logic, Inc. Operating environment and process position selected charge-pump operating mode in an audio power amplifier integrated circuit
JP5333112B2 (ja) * 2009-09-18 2013-11-06 ヤマハ株式会社 電力増幅回路
US8436683B2 (en) * 2010-11-29 2013-05-07 Robert Gehrke High efficiency audio amplifier

Also Published As

Publication number Publication date
KR20120136307A (ko) 2012-12-18
US8786370B2 (en) 2014-07-22
CN102820855A (zh) 2012-12-12
CN102820855B (zh) 2015-12-09
JP2012257005A (ja) 2012-12-27
KR101389854B1 (ko) 2014-04-29
US20120313610A1 (en) 2012-12-13

Similar Documents

Publication Publication Date Title
US9065401B2 (en) Amplification systems and methods with noise reductions
US8823343B2 (en) Power amplifying circuit, DC-DC converter, peak holding circuit, and output voltage control circuit including the peak holding circuit
KR100967028B1 (ko) 전류원을 이용한 소프트 스타트를 갖는 레귤레이터
JP5445517B2 (ja) 電源制御回路
JP5330084B2 (ja) 電流検出回路及びこれを用いたスイッチングレギュレータ
JP5405891B2 (ja) 電源装置、制御回路、電源装置の制御方法
CN112106286B (zh) 促进用于谷值电流控制的功率转换器的电流感测的方法、设备及系统
JP4798561B2 (ja) スイッチング電源回路
US8525589B2 (en) Pop sound reduction circuit and audio circuit having such pop reduction circuit for use in audio amplifier
JP6360453B2 (ja) 電力増幅装置
JP2014086073A (ja) 低電圧降下レギュレータ
US20120154044A1 (en) Class-D Amplifier Circuit
JP4784155B2 (ja) Dc−dcコンバータ
JP2011003055A (ja) 出力装置
JP2021500787A (ja) スイッチング増幅器出力における電流測定
JP2019062647A (ja) 電源装置
JP2010130136A (ja) オーディオ信号処理回路およびチャージポンプ回路の制御方法
WO2016059965A1 (ja) 変圧装置
JP6848936B2 (ja) スイッチング素子の駆動回路
JP2008011585A (ja) スイッチングレギュレータ
JP2010017013A (ja) チャージポンプ回路
JP4346015B2 (ja) 高速コンパレータおよびそれを用いたdc/dcコンバータ
JP5881664B2 (ja) 電源装置、制御回路、電源装置の制御方法
JP5781870B2 (ja) オーディオ信号処理回路および電子機器
JP5103203B2 (ja) 増幅装置及びこれを用いた音声処理装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R150 Certificate of patent or registration of utility model

Ref document number: 5445517

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees