JP5781870B2 - オーディオ信号処理回路および電子機器 - Google Patents

Description

本発明は、オーディオ信号を増幅するオーディオ信号処理回路に関する。

図１（ａ）は、正負電源を利用したオーディオシステムの構成を示す回路図である。オーディオシステムは、電源回路２、メインアンプ４、電圧制御部５、ヘッドホン６を備える。メインアンプ４は、入力されたオーディオ信号Ｓ１を増幅し、ヘッドホン６を駆動する。電源回路２は、スイッチングレギュレータ２ａと、スイッチングレギュレータ２ａが生成した直流電圧ＶＤＤを受け、正の電源電圧ＣＰＶＤＤと、負の電源電圧ＣＰＶＳＳを生成する。正の電源電圧ＣＰＶＤＤ、負の電源電圧ＣＰＶＳＳはそれぞれ、メインアンプ４の上側電源ライン、下側電源ラインに供給される。

オーディオシステムが電池駆動型の電子機器１に搭載される場合、低消費電力化を目的として、オーディオ信号Ｓ２の振幅に応じて、メインアンプ４に供給する電源電圧を切りかえる技術が採用される。この技術は、Ｇ級アンプやＨ級アンプとも称される。

具体的には、オーディオ信号Ｓ２の振幅に応じて、チャージポンプ回路２ｂの昇圧率を切りかえ、メインアンプ４の電源電圧ＣＰＶＤＤ、ＣＰＶＳＳを変化させる。すなわち、オーディオ信号Ｓ２の振幅が大きいときには、オーディオ信号Ｓ２が歪まないように、電源電圧ＣＰＶＤＤ、ＣＰＶＳＳの絶対値を大きくし、オーディオ信号Ｓ２の振幅が小さくヘッドルームに余裕があるときには、電源電圧ＣＰＶＤＤ、ＣＰＶＳＳの絶対値を小さくして消費電力を低減する。
あるいは、オーディオ信号Ｓ２の振幅に応じて、スイッチングレギュレータ２ａの出力電圧、すなわちチャージポンプ回路２ｂの入力電圧ＶＤＤを変化させ、結果として電源電圧ＣＰＶＤＤ、ＣＰＶＳＳを変化させる。図１（ｂ）は、図１（ａ）のオーディオシステムの動作波形図である。

たとえばチャージポンプ回路２ｂは、その昇圧率が１倍と１／２倍で切りかえ可能に構成される。電圧制御部５は、オーディオ信号Ｓ２の振幅に応じて、チャージポンプ回路２ｂの昇圧率を切りかえる。昇圧率が１倍のとき、ＣＰＶＤＤ＝ＶＤＤ、ＣＰＶＳＳ＝−ＶＤＤがメインアンプ４に供給され、昇圧率が１／２倍のとき、ＣＰＶＤＤ＝ＶＤＤ／２、ＣＰＶＳＳ＝−ＶＤＤ／２が供給される。

特開２００５−２８６８１５号公報 特開平１１−１０３２１６号公報

本発明者は、図１（ａ）のオーディオシステムについて検討した結果、以下の課題を認識するに至った。

いま、出力オーディオ信号Ｓ２の振幅が小さく、チャージポンプ回路２ｂの昇圧率が１／２倍に設定される状況を考える。上述のように、チャージポンプ回路２ｂの昇圧率は、オーディオ信号Ｓ２の振幅に応じて切りかえられ、オーディオ信号Ｓ２の振幅が所定のしきい値より大きくなると、昇圧率が１倍に切りかえられる。

電源回路８およびチャージポンプ回路２ｂそれぞれが理想電源であり、かつメインアンプ４が、その負荷駆動能力（電流供給能力ともいう）が十分に大きい理想アンプである場合、メインアンプ４の出力オーディオ信号Ｓ２の振幅は、入力オーディオ信号Ｓ１の振幅にメインアンプ４の利得を乗じたものとなる。したがって、かかる理想的な状態では、入力オーディオ信号Ｓ１の振幅が大きくなると、出力オーディオ信号Ｓ２の振幅がしきい値を超え、昇圧率が直ちに１倍に切りかえられる。

ところが、実際のオーディオシステムにおいては、電源回路８もしくはチャージポンプ回路２ｂは、有限の出力インピーダンスを有しており、負荷電流に応じてそれらの出力電圧は低下し、これにより出力オーディオ信号Ｓ２の振幅が制限される。またメインアンプ４の負荷駆動能力も有限であるため、オーディオ信号Ｓ２の振幅が制限される場合がある。これらの要因により、入力オーディオ信号Ｓ１の振幅が増大しても、オーディオ信号Ｓ２の振幅がしきい値を超えず、昇圧率を１倍に戻すことができない状況が発生しうる。これは、オーディオ信号Ｓ２が歪んだ状態を持続することを意味するため好ましくない。

同様の問題は、スイッチングレギュレータの出力電圧、すなわちチャージポンプ回路への入力電圧を制御した場合にも発生しうる。特に、チャージポンプ回路の出力インピーダンスは、その入力電圧ＶＤＤが低下したときに顕著に増大する。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、アンプに対する電源電圧を好適に制御可能なオーディオ信号処理回路の提供にある。

本発明のある態様は、オーディオ信号処理回路に関する。オーディオ信号処理回路は、オーディオ信号を増幅するアンプと、アンプの上側電源ラインに正の電源電圧を、下側電源ラインに負の電源電圧を供給する電源回路と、アンプにより増幅されたオーディオ信号の振幅にもとづき、電源回路が生成する正の電源電圧および負の電源電圧を制御する電圧制御部と、を備える。
電圧制御部は、アンプにより増幅されたオーディオ信号の振幅が所定のしきい値より大きいときアサートされる電圧検出信号を生成する電圧検出部と、アンプの出力段に流れる負荷電流の振幅が所定のしきい値電流より大きいときアサートされる電流検出信号を生成する電流検出部と、を含む。電圧制御部は、（１）電圧検出信号がネゲートされると、電源回路が生成する正および負の電源電圧の絶対値を低下せしめ、（２）電圧検出信号がアサートされ、または電流検出信号がアサートされると、電源回路が生成する正および負の電源電圧の絶対値を増大せしめる。

しきい値電流は、アンプが供給しうる負荷電流の最大値よりも低く設定される。この態様によれば、電流検出部によって、負荷電流をしきい値電流と比較することにより、アンプ自体の電流供給能力の不足（マージンの低下）、もしくはアンプに電力を供給する電源の電流供給能力の不足を検知することができ、アンプに供給される電源電圧の絶対値を増大させることで、オーディオ信号を適切に増幅できる。

アンプの出力段は、上側電源ラインと下側電源ラインの間に直列に設けられたハイサイドトランジスタおよびローサイドトランジスタを含んでもよい。
電流検出部は、ハイサイドトランジスタに流れる電流が所定のしきい値電流より大きいときにアサートされる第１検出信号を生成する第１検出部を含んでもよい。
電流検出部は、ローサイドトランジスタに流れる電流が所定のしきい値電流より大きいときにアサートされる第２検出信号を生成する第２検出部を含んでもよい。
電流検出部は、ハイサイドトランジスタに流れる電流が所定のしきい値電流より大きいときにアサートされる第１検出信号を生成する第１検出部と、ローサイドトランジスタに流れる電流が所定のしきい値電流より大きいときにアサートされる第２検出信号を生成する第２検出部と、を含んでもよい。
ハイサイドトランジスタもしくはローサイドトランジスタに流れる電流を監視することにより、負荷電流を監視することができる。

第１検出部は、その第１端子が上側電源ラインに接続された第１抵抗と、その第１端子が上側電源ラインに接続され、第１抵抗のｍ倍の抵抗値を有する第２抵抗と、ハイサイドトランジスタと同型でハイサイドトランジスタの１／ｎ倍のサイズを有し、かつその第１端子が第１抵抗の第２端子と接続され、その第２端子がアンプの出力端子と接続され、その制御端子がハイサイドトランジスタの制御端子と接続された第１トランジスタと、ハイサイドトランジスタと同型で、かつその第１端子が第１抵抗の第２端子と接続された第２トランジスタと、ハイサイドトランジスタと同型で、かつその第１端子が第２抵抗の第２端子と接続され、その制御端子が第２トランジスタの制御端子と接続された第３トランジスタと、第２トランジスタの第２端子と下側電源ラインの間に設けられ、しきい値電流の１／（ｎ×ｍ）倍の電流を生成する第１電流源と、第３トランジスタの第２端子と下側電源ラインの間に設けられ、しきい値電流の１／（ｎ×ｍ）倍の電流を生成する第２電流源と、を含み、第１トランジスタと第１電流源の接続点の電位に応じて、第１検出信号を生成してもよい。
この構成によれば、ハイサイドトランジスタに流れる電流としきい値電流を高精度で比較することができる。

第２検出部は、その第１端子が下側電源ラインに接続された第３抵抗と、その第１端子が下側電源ラインに接続され、第３抵抗のｍ倍の抵抗値を有する第４抵抗と、ローサイドトランジスタと同型でローサイドトランジスタの１／ｎ倍のサイズを有し、かつその第１端子が第３抵抗の第２端子と接続され、その第２端子がアンプの出力端子と接続され、その制御端子がローサイドトランジスタの制御端子と接続された第４トランジスタと、ローサイドトランジスタと同型で、かつその第１端子が第３抵抗の第２端子と接続された第５トランジスタと、ローサイドトランジスタと同型で、かつその第１端子が第４抵抗の第２端子と接続され、その制御端子が第５トランジスタの制御端子と接続され、その第２端子がその制御端子と接続された第６トランジスタと、第５トランジスタの第２端子と上側電源ラインの間に設けられ、しきい値電流の１／（ｎ×ｍ）倍の電流を生成する第３電流源と、第６トランジスタの第２端子と上側電源ラインの間に設けられ、しきい値電流の１／（ｎ×ｍ）倍の電流を生成する第４電流源と、を含み、第５トランジスタと第３電流源の接続点の電位に応じて、第２検出信号を生成してもよい。
この構成によれば、ローサイドに流れる電流としきい値電流を高精度で比較することができる。

第１検出部は、ハイサイドトランジスタとカレントミラー回路を形成するように接続された第７トランジスタと、第７トランジスタと下側電源ラインの間に設けられ、しきい値電流に応じた電流を生成する第５電流源と、を含み、第７トランジスタと第５電流源の接続点の電位に応じて、第１検出信号を生成してもよい。
この構成によれば、簡易な構成でハイサイドトランジスタに流れる電流としきい値電流を比較することができる。

第２検出部は、ローサイドトランジスタとカレントミラー回路を形成するように接続された第８トランジスタと、第８トランジスタと上側電源ラインの間に設けられ、しきい値電流に応じた電流を生成する第６電流源と、を含み、第８トランジスタと第６電流源の接続点の電位に応じて、第２検出信号を生成してもよい。
この構成によれば、簡易な構成でハイサイドトランジスタに流れる電流としきい値電流を比較することができる。

電圧検出部は、上側電源ラインに供給される正の電圧を分圧する第１分圧回路と、当該第１分圧回路の出力電圧を、アンプにより増幅されたオーディオ信号に応じた電圧と比較する第１コンパレータと、を含んでもよい。
電圧検出部は、下側電源ラインに供給される負の電圧を分圧する第２分圧回路と、当該第２分圧回路の出力電圧を、アンプにより増幅されたオーディオ信号に応じた電圧と比較する第２コンパレータと、を含んでもよい。
チャージポンプ回路の出力インピーダンスが高い場合、負荷電流によってチャージポンプ回路の正の出力電圧は降下し、負の出力電圧は上昇する。この態様では、電圧検出部におけるしきい値は、チャージポンプ回路の入力電圧ではなく、チャージポンプ回路の出力電圧と連動する。負荷電流の増大にともないオーディオ信号と比較されるしきい値の絶対値が小さくなるため、オーディオ信号の振幅が相対的にしきい値より小さくなり、昇圧率を１倍に切りかえることができる。

電源回路は、昇圧率が少なくとも１／２倍と１倍で切りかえ可能に構成され、アンプの上側電源ラインに正の電圧を、アンプの前記下側電源ラインに負の電圧を供給するチャージポンプ回路を含んでもよい。電圧制御部は、チャージポンプ回路の昇圧率を制御してもよい。

電源回路は、その出力電圧を変更可能なスイッチングレギュレータと、スイッチングレギュレータの出力電圧を受け、アンプの前記上側電源ラインに正の電圧を、アンプの下側電源ラインに負の電圧を供給するチャージポンプ回路と、を含んでもよい。電圧制御部は、スイッチングレギュレータの出力電圧を制御してもよい。

オーディオ信号処理回路は、ひとつの半導体基板上に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。

本発明の別の態様は、電子機器に関する。電子機器は、上述の何れかの態様のオーディオ信号処理回路を備えてもよい。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、アンプに対する電源電圧を好適に制御できる。

図１（ａ）は、正負電源を利用したオーディオシステムの構成を示す回路図であり、図１（ｂ）は、図１（ａ）のオーディオシステムの動作波形図である。 第１の実施の形態に係るオーディオ信号処理回路を備える電子機器の構成を示す回路図である。 図３（ａ）、（ｂ）は、図２の電流検出部の構成例を示す回路図である。 図４（ａ）〜（ｃ）は、図２のオーディオ信号処理回路の動作を示す波形図である。 第２の実施の形態に係る電圧検出部の構成を示す回路図である。 図６（ａ）は、第２の実施の形態に係るオーディオ信号処理回路の動作を示す波形図であり、図６（ｂ）は、従来の電圧検出部を備えるオーディオ信号処理回路の動作を示す波形図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

（第１の実施の形態）
図２は、第１の実施の形態に係るオーディオ信号処理回路２００を備える電子機器１の構成を示す回路図である。電子機器１は、電源回路２、メインアンプ４、電圧制御部３０、電気音響変換素子６を備える。

メインアンプ４は、入力されたオーディオ信号Ｓ１を増幅し、負荷であるヘッドホンやスピーカをはじめとする電気音響変換素子（以下、ヘッドホンという）６を駆動する。

電源回路２は、メインアンプ４の上側電源ラインに正の電源電圧ＣＰＶＤＤを、下側電源ラインに負の電源電圧ＣＰＶＳＳを供給する。電源回路２は、スイッチングレギュレータ２ａおよびチャージポンプ回路２ｂを含む。スイッチングレギュレータ２ａは直流電圧ＶＤＤを生成する。チャージポンプ回路２ｂは、直流電圧ＶＤＤを受け、正の電源電圧ＣＰＶＤＤおよび負の電源電圧ＣＰＶＳＳを生成する。チャージポンプ回路２ｂの回路トポロジーおよびスイッチングのシーケンスは特に限定されず、公知の技術を用いればよい。

電圧制御部３０は、メインアンプ４により増幅されたオーディオ信号Ｓ２の振幅にもとづき、電源回路２が生成する正の電源電圧ＣＰＶＤＤおよび負の電源電圧ＣＰＶＳＳを制御する。オーディオ信号処理回路２００は、Ｇ級アンプあるいはＨ級アンプとして構成される。

本実施の形態では、チャージポンプ回路２ｂの昇圧率を切りかえることにより、電源電圧ＣＰＶＤＤ、ＣＰＶＳＳを制御する場合を説明する。チャージポンプ回路２ｂの昇圧率は少なくとも２値で切りかえ可能に構成される。一例では、昇圧率は１倍と１／２倍で切りかえ可能であり、１倍のときＣＰＶＤＤ≒ＶＤＤ、ＣＰＶＳＳ≒−ＶＤＤであり、１／２倍のとき、ＣＰＶＤＤ≒ＶＤＤ／２、ＣＰＶＳＳ＝−ＶＤＤ／２である。電圧制御部３０は、チャージポンプ回路２ｂの昇圧率を切りかえることにより、メインアンプ４に供給される電源電圧ＣＰＶＤＤ、ＣＰＶＳＳを制御する。

電圧制御部３０は、電圧検出部３２、電流検出部３４、ロジック部３６を備える。電圧検出部３２は、メインアンプ４により増幅されたオーディオ信号Ｓ２の振幅Ｖ_Ｓ２が所定のしきい値ＶＴＨより大きいときアサートされる電圧検出信号Ｓ２１を生成する。

電流検出部３４は、メインアンプ４の出力段に流れる負荷電流ＩＬの振幅が所定のしきい値電流ＩＴＨより大きいときアサートされる電流検出信号Ｓ２２を生成する。各信号の「アサート」、「ネゲート」は、デジタル信号のハイレベル、ローレベルのいずれに割り当てられてもよい。

ロジック部３６は、電圧検出信号Ｓ２１および電流検出信号Ｓ２２にもとづき、電源回路２の出力電圧、すなわちチャージポンプ回路２ｂの昇圧率を制御する。

ロジック部３６は、チャージポンプ回路２ｂの昇圧率が１倍に設定された状態において、電圧検出信号Ｓ２１がネゲートされると、チャージポンプ回路２ｂの昇圧率を１／２倍に設定することにより、電源回路２が生成する正および負の電源電圧ＣＰＶＤＤ、ＣＰＶＳＳの絶対値を低下せしめる。

また、ロジック部３６は、昇圧率が１／２倍の状態において、電圧検出信号Ｓ２１がアサートされ、または電流検出信号Ｓ２２がアサートされると、昇圧率を１倍に戻すことにより、電源回路８が生成する正および負の電源電圧ＣＰＶＤＤ、ＣＰＶＳＳの絶対値を増大せしめる。

図３（ａ）、（ｂ）は、図２の電流検出部３４の構成例を示す回路図である。メインアンプ４は、増幅段４ａと、出力段４ｂを備え、出力段４ｂは、上側電源ラインＬＶＤＤと下側電源ラインＬＶＳＳの間に直列に設けられたハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬを含む。

電流検出部３４は、第１検出部４０、第２検出部４２を備える。第１検出部４０は、ハイサイドトランジスタＭＨに流れる電流が所定のしきい値電流より大きいときにアサートされる第１検出信号Ｓ３１を生成する。第２検出部４２は、ローサイドトランジスタＭＬに流れる電流が所定のしきい値電流より大きいときにアサートされる第２検出信号Ｓ３２を生成する。図２のロジック部３６は、第１検出信号Ｓ３１および第２検出信号Ｓ３２にもとづき、電源回路２の出力電圧を制御する。

たとえば、ロジック部３６は、第１検出信号Ｓ３１、第２検出信号Ｓ３２の少なくとも一方がアサートされたときに、昇圧率を１倍に設定し、電源電圧ＣＰＶＤＤ、ＣＰＶＳＳの絶対値を増大させてもよい。第１検出部４０、第２検出部４２は一方を省略してもよい。

図３（ａ）の電流検出部３４ａは、第１検出部４０ａ、第２検出部４２ａを備える。
第１検出部４０ａは、第１トランジスタＭ１〜第３トランジスタＭ３、第１抵抗Ｒ１、第２抵抗Ｒ２、第１電流源ＣＳ１、第２電流源ＣＳ２を含む。

第１抵抗Ｒ１の第１端子は、上側電源ラインＬＶＤＤに接続される。第２抵抗Ｒ２の第１端子は上側電源ラインＬＶＤＤに接続される。第２抵抗Ｒ２は、第１抵抗のｍ倍の抵抗値を有する。

第１トランジスタＭ１は、ハイサイドトランジスタＭＨと同型、すなわちＰチャンネルＭＯＳＦＥＴであり、ハイサイドトランジスタＭＨの１／ｎ倍のサイズを有する。第１トランジスタＭ１の第１端子（ソース）は第１抵抗Ｒ１の第２端子と接続され、その第２端子（ドレイン）は、メインアンプ４の出力端子と接続される。第１トランジスタＭ１の制御端子（ゲート）は、ハイサイドトランジスタＭＨの制御端子（ゲート）と接続される。第２トランジスタＭ２は、ハイサイドトランジスタＭＨと同型であり、かつその第１端子（ソース）は、第１抵抗Ｒ１の第２端子と接続される。第３トランジスタＭ３は、ハイサイドトランジスタＭＨと同型で、かつその第１端子（ソース）が第２抵抗Ｒ２の第２端子と接続され、その制御端子（ゲート）が第２トランジスタＭ２の制御端子（ゲート）と接続される。第３トランジスタＭ３の第２端子（ゲート）は、その制御端子（ゲート）と接続される。

第１電流源ＣＳ１は、第２トランジスタＭ２の第２端子（ドレイン）と下側電源ラインＬＶＳＳの間に設けられ、しきい値電流ＩＴＨ_＋の１／（ｎ×ｍ）倍の電流を生成する。
第２電流源ＣＳ２は、第３トランジスタＭ３の第２端子（ドレイン）と下側電源ラインＬＶＳＳの間に設けられ、しきい値電流ＩＴＨ_＋の１／（ｎ×ｍ）倍の電流を生成する。

この構成において、第１トランジスタＭ１には、ハイサイドトランジスタＭＨに流れる負荷電流に応じた電流が流れる。ハイサイドトランジスタＭＨに流れる電流が、しきい値電流ＩＴＨ_＋より小さいとき、第１トランジスタＭ１と第１電流源ＣＳ１の接続点の電位（第１検出信号）Ｓ３１ａはハイレベルである。ハイサイドトランジスタＭＨに流れる電流が、しきい値電流ＩＴＨ_＋より大きくなると、第１検出信号Ｓ３１ａはローレベルとなる。

図３（ａ）の第２検出部４２ａは、第３抵抗Ｒ３、第４抵抗Ｒ４、第４トランジスタＭ４〜第６トランジスタＭ６、第３電流源ＣＳ３、第４電流源ＣＳ４を含み、第１検出部４０ａと天地対称に構成される。

この構成において、第４トランジスタＭ４には、ローサイドトランジスタＭＬに流れる負荷電流に応じた電流が流れる。ローサイドトランジスタＭＬに流れる負荷電流が、しきい値電流ＩＴＨ₋より小さいとき、第４トランジスタＭ４と第３電流源ＣＳ３の接続点の電位（第１検出信号）Ｓ３２ａはローレベルである。ハイサイドトランジスタＭＨに流れる電流が、しきい値電流ＩＴＨ₋より大きくなると、第１検出信号Ｓ３１ａはハイレベルとなる。

図３（ｂ）の第１検出部４０ａは、第７トランジスタＭ７および第５電流源ＣＳ５を含む。第７トランジスタＭ７は、ハイサイドトランジスタＭＨとカレントミラー回路を形成するように接続される。第７トランジスタＭ７は、ハイサイドトランジスタＭＨの１／ｎ倍のサイズで構成される。第５電流源ＣＳ５は、第７トランジスタＭ７と下側電源ラインＬＶＳＳの間に設けられ、しきい値電流ＩＴＨ_＋に応じた電流ＩＴＨ_＋／ｎを生成する。第１検出部４０ａは、第７トランジスタＭ７と第５電流源ＣＳ５の接続点の電位を、第１検出信号Ｓ３１ｂとして出力する。

第７トランジスタＭ７には、ハイサイドトランジスタＭＨに流れる負荷電流ＩＬに応じた電流が流れる。負荷電流ＩＬがしきい値電流ＩＴＨ_＋より小さいとき、第１検出信号Ｓ３１ｂはローレベルである。

図３（ｂ）の第２検出部４２ｂは、第８トランジスタＭ８および第６電流源ＣＳ６を含み、第１検出部４０ｂと天地対称に構成される。負荷電流ＩＬがしきい値電流ＩＴＨ₋より小さいとき、第２検出信号Ｓ３２ｂはハイレベルである。

以上が第１の実施の形態に係るオーディオ信号処理回路２００の構成である。続いてその動作を説明する。図４（ａ）〜（ｃ）は、図２のオーディオ信号処理回路２００の動作を示す波形図である。

この実施の形態に係るオーディオ信号処理回路２００の効果を理解するために、まず電流検出部３４が設けられない場合の動作を説明する。

図４（ａ）〜（ｃ）は、チャージポンプ回路２ｂの昇圧率が１／２に設定された状態を示す。このとき、メインアンプ４の電流供給能力が小さければ、負荷電流ＩＬは、正負の最大値ＩＬＭＡＸ_＋とＩＬＭＡＸ₋の間に制限される。また電源回路２の出力インピーダンスが高い場合にも、結果としてメインアンプ４の電流供給能力が低下する。

負荷電流ＩＬに制限がなければ、メインアンプ４の入力信号Ｓ１のレベル（振幅）が大きくなると、それに応じて出力信号Ｓ２の電圧レベルＶ_Ｓ２は、破線（ii）で示すように電圧検出部３２のしきい値ＶＴＨ_＋、ＶＴＨ₋を超える。

ところが、図４（ａ）に示すように負荷電流ＩＬに制限がある場合、入力信号Ｓ１が大きくなっても、図４（ｂ）の実線（i）で示すように、出力信号Ｓ２の電圧レベルＶ_Ｓ２が、電圧検出部３２のしきい値ＶＴＨ_＋、ＶＴＨ₋を超えない。つまり、昇圧率を１倍に高めることができず、メインアンプ４の電源電圧ＣＰＶＤＤ、ＣＰＶＳＳの絶対値が小さい状態が持続するため、オーディオ信号Ｓ２の波形が歪んでしまう。

図２のオーディオ信号処理回路２００は、電流検出部３４を設けたことにより、以下の効果を得ることができる。
図４（ｃ）に示すように、電流検出部３４には、負荷電流ＩＬの最大値ＩＬＭＡＸ_＋、ＩＬＭＡＸ₋より絶対値が小さいしきい値ＩＴＨ_＋、ＩＴＨ₋が設定される。そして、電圧Ｖ_Ｓ２がしきい値ＶＴＨ_＋、ＶＴＨ₋を超えていなくても、負荷電流ＩＬの振幅がしきい値ＩＴＨ_＋、ＩＴＨ₋を超えると、チャージポンプ回路２ｂの昇圧率が１倍に設定され、電源回路２の出力電圧ＣＰＶＤＤ、ＣＰＶＳＳの絶対値を増大することができる。電源回路２の出力電圧ＣＰＶＤＤ、ＣＰＶＳＳの絶対値が大きくなると、メインアンプ４の電流能力が増大し、および／または電源回路２の出力インピーダンスが低下するため、波形歪みを解消することができる。

このように、本実施の形態に係る制御回路１００によれば、電流検出部３４を設けたことにより、負荷電流ＩＬがクリップされる前に昇圧率を高めることができる。

また図３（ａ）、（ｂ）の電流検出部３４ａ、３４ｂによれば、負荷電流ＩＬを、しきい値電流ＩＴＨ_＋、ＩＴＨ₋と好適に比較することができる。特に図３（ａ）の電流検出部３４ａは、図３（ｂ）に比べて高精度で電流比較を行うことができる。

（第２の実施の形態）
第２の実施の形態では、電圧検出部３２について説明する。この電圧検出部３２は、第１の実施の形態のように、電流検出部３４と組み合わせてもよいし、電流検出部３４を省略して単独で用いることもできる。

図５は、第２の実施の形態に係る電圧検出部３２の構成を示す回路図である。上述のように電圧検出部３２は、オーディオ信号Ｓ２の電圧ＶＳ２を、しきい値ＶＴＨ_＋、ＶＴＨ₋と比較し、電圧検出信号を生成する。

電圧検出部３２は、第１検出部５０および第２検出部５６を含む。第１検出部５０は、第１分圧回路５２、第１コンパレータ５４を含む。第１分圧回路５２は、上側電源ラインＬＶＤＤに供給される正の電圧ＣＰＶＤＤを分圧し、しきい値電圧ＶＴＨ_＋を生成する。第１コンパレータ５４は、しきい値電圧ＶＴＨ＋とオーディオ信号Ｓ２の電圧Ｖ_Ｓ２を比較し、検出信号Ｓ４１を生成する。

同様に、第２検出部５６は、第２分圧回路５８、第２コンパレータ６０を含む。第２分圧回路５８は、下側電源ラインＬＶＳＳに供給される負の電圧ＣＰＶＳＳを分圧し、しきい値電圧ＶＴＨ₋を生成する。第２コンパレータ６０は、しきい値電圧ＶＴＨ−とオーディオ信号Ｓ２の電圧Ｖ_Ｓ２を比較し、検出信号Ｓ４２を生成する。電圧検出部３２は、第１検出部５０および第２検出部５６のいずれか一方のみを備えてもよい。

続いて、図５の電圧検出部３２を備えるオーディオ信号処理回路２００の動作を説明する。図６（ａ）は、第２の実施の形態に係るオーディオ信号処理回路２００の動作を示す波形図であり、図６（ｂ）は、従来の電圧検出部を備えるオーディオ信号処理回路の動作を示す波形図である。

はじめに、図６（ｂ）を参照し、従来の電圧検出部の動作を説明する。従来の電圧検出部は、しきい値電圧ＶＴＨ_＋、ＶＴＨ₋が変動しないように、チャージポンプ回路２ｂの入力電圧ＶＤＤを分圧することによりしきい値電圧ＶＴＨ_＋、ＶＴＨ₋を生成したり、あるいはレギュレータによって所定値に安定化されたしきい値電圧ＶＴＨ_＋、ＶＴＨ₋を生成していた。上述のように、チャージポンプ回路２ｂの出力インピーダンスが大きいと、その出力電圧ＣＰＶＤＤ、ＣＰＶＳＳは、負荷電流ＩＬに応じてドロップする。これにより、オーディオ信号Ｓ２の電圧Ｖ_Ｓ２の波形（i）が、破線で示す理想波形（ii）と比較して歪む。このとき、しきい値電圧ＶＴＨ＋、ＶＴＨ₋は一定値に保たれるため、電圧ＶＳ２がしきい値ＶＴＨ_＋、ＶＴＨ₋を超えず、オーディオ信号Ｓ２の波形は歪み続ける。

これに対して、図５の電圧検出部３２によれば、しきい値ＶＴＨ_＋、ＶＴＨ₋は、チャージポンプ回路２ｂの出力電圧ＣＰＶＤＤ、ＣＰＶＳＳに応じて変動する。すなわち正側のしきい値ＶＴＨ_＋は、負荷電流ＩＬが大きくなるに従って低下し、負側のしきい値ＶＴＨ₋は、負荷電流ＩＬが大きくなると上昇する。

その結果、スイッチングレギュレータ２ａやチャージポンプ回路２ｂの出力インピーダンスに起因した電源電圧ＣＰＶＤＤ、ＣＰＶＳＳの電圧降下によって、オーディオ信号Ｓ２がクリップされる場合でも、オーディオ信号Ｓ２の振幅は、しきい値ＶＴＨ_＋、ＶＨＴ₋を超える。したがって、直ちにチャージポンプ回路２ｂの昇圧率を高め、電圧ＣＰＶＤＤ、ＣＰＶＳＳの絶対値を増大することができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

第１、第２実施の形態では、チャージポンプ回路２ｂの昇圧率を切りかえる場合を説明したが、電圧制御部３０は、チャージポンプ回路２ｂの昇圧率に代えて、スイッチングレギュレータ２ａの出力電圧ＶＤＤを変化させてもよい。あるいは、チャージポンプ回路２ｂの昇圧率と、スイッチングレギュレータ２ａの出力電圧の制御を組み合わせてもよい。

実施の形態では、オーディオ信号処理回路２００が一体集積化される場合を説明したが、機能ブロックごとに別々のＩＣとして構成されてもよい。

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１…電子機器、２…電源回路、２ａ…スイッチングレギュレータ、２ｂ…チャージポンプ回路、４…メインアンプ、５…電圧制御部、６…ヘッドホン、２００…オーディオ信号処理回路、ＣＦ…フライングキャパシタ、ＣＨ１…第１ホールドキャパシタ、ＣＨ２…第２ホールドキャパシタ、１００…制御回路、３０…電圧制御部、３２…電圧検出部、３４…電流検出部、３６…ロジック部、４０…第１検出部、４２…第２検出部、Ｓ２１…電圧検出信号、Ｓ２２…電流検出信号、Ｓ３１…第１検出信号、Ｓ３２…第２検出信号、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ４…第４抵抗、ＭＨ…ハイサイドトランジスタ、ＭＬ…ローサイドトランジスタ、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、Ｍ３…第３トランジスタ、Ｍ４…第４トランジスタ、Ｍ５…第５トランジスタ、Ｍ６…第６トランジスタ、Ｍ７…第７トランジスタ、Ｍ８…第８トランジスタ、ＣＳ１…第１電流源、ＣＳ２…第２電流源、ＣＳ３…第３電流源、ＣＳ４…第４電流源、ＣＳ５…第５電流源、ＣＳ６…第６電流源、５０…第１検出部、５２…第１分圧回路、５４…第１コンパレータ、５６…第２検出部、５８…第２分圧回路、６０…第２コンパレータ。

Claims (12)

1. オーディオ信号を増幅するアンプと、
   前記アンプの上側電源ラインに正の電源電圧を、下側電源ラインに負の電源電圧を供給する電源回路と、
   前記アンプにより増幅されたオーディオ信号の振幅にもとづき、前記電源回路が生成する正の電源電圧および負の電源電圧を制御する電圧制御部と、
   を備え、
   前記電圧制御部は、
   前記アンプにより増幅されたオーディオ信号の振幅が所定のしきい値より大きいときアサートされる電圧検出信号を生成する電圧検出部と、
   前記アンプの出力段に流れる負荷電流の振幅が所定のしきい値電流より大きいときアサートされる電流検出信号を生成する電流検出部と、
   を含み、（１）前記電圧検出信号がネゲートされると、前記電源回路が生成する正および負の電源電圧の絶対値を低下せしめ、（２）前記電圧検出信号がアサートされ、または前記電流検出信号がアサートされると、前記電源回路が生成する正および負の電源電圧の絶対値を増大せしめ、
   前記アンプの出力段は、前記上側電源ラインと前記下側電源ラインの間に直列に設けられたハイサイドトランジスタおよびローサイドトランジスタを含み、
   前記電流検出部は、前記ハイサイドトランジスタに流れる電流が所定のしきい値電流より大きいときにアサートされる第１検出信号を生成する第１検出部を含み、
   前記第１検出部は、
   その第１端子が前記上側電源ラインに接続された第１抵抗と、
   その第１端子が前記上側電源ラインに接続され、前記第１抵抗のｍ倍の抵抗値を有する第２抵抗と、
   前記ハイサイドトランジスタと同型で前記ハイサイドトランジスタの１／ｎ倍のサイズを有し、かつその第１端子が前記第１抵抗の第２端子と接続され、その第２端子が前記アンプの出力端子と接続され、その制御端子が前記ハイサイドトランジスタの制御端子と接続された第１トランジスタと、
   前記ハイサイドトランジスタと同型で、かつその第１端子が前記第１抵抗の第２端子と接続された第２トランジスタと、
   前記ハイサイドトランジスタと同型で、かつその第１端子が前記第２抵抗の第２端子と接続され、その制御端子が前記第２トランジスタの制御端子と接続された第３トランジスタと、
   前記第２トランジスタの第２端子と前記下側電源ラインの間に設けられ、前記しきい値電流の１／（ｎ×ｍ）倍の電流を生成する第１電流源と、
   前記第３トランジスタの第２端子と前記下側電源ラインの間に設けられ、前記しきい値電流の１／（ｎ×ｍ）倍の電流を生成する第２電流源と、
   を含み、前記第２トランジスタと前記第１電流源の接続点の電位に応じて、前記第１検出信号を生成することを特徴とするオーディオ信号処理回路。
2. 前記電流検出部は、前記ローサイドトランジスタに流れる電流が所定のしきい値電流より大きいときにアサートされる第２検出信号を生成する第２検出部をさらに含むことを特徴とする請求項１に記載のオーディオ信号処理回路。
3. オーディオ信号を増幅するアンプと、
   前記アンプの上側電源ラインに正の電源電圧を、下側電源ラインに負の電源電圧を供給する電源回路と、
   前記アンプにより増幅されたオーディオ信号の振幅にもとづき、前記電源回路が生成する正の電源電圧および負の電源電圧を制御する電圧制御部と、
   を備え、
   前記電圧制御部は、
   前記アンプにより増幅されたオーディオ信号の振幅が所定のしきい値より大きいときアサートされる電圧検出信号を生成する電圧検出部と、
   前記アンプの出力段に流れる負荷電流の振幅が所定のしきい値電流より大きいときアサートされる電流検出信号を生成する電流検出部と、
   を含み、（１）前記電圧検出信号がネゲートされると、前記電源回路が生成する正および負の電源電圧の絶対値を低下せしめ、（２）前記電圧検出信号がアサートされ、または前記電流検出信号がアサートされると、前記電源回路が生成する正および負の電源電圧の絶対値を増大せしめ、
   前記アンプの出力段は、前記上側電源ラインと前記下側電源ラインの間に直列に設けられたハイサイドトランジスタおよびローサイドトランジスタを含み、
   前記電流検出部は、前記ローサイドトランジスタに流れる電流が所定のしきい値電流より大きいときにアサートされる第２検出信号を生成する第２検出部を含み、
   前記第２検出部は、
   その第１端子が前記下側電源ラインに接続された第３抵抗と、
   その第１端子が前記下側電源ラインに接続され、前記第３抵抗のｍ倍の抵抗値を有する第４抵抗と、
   前記ローサイドトランジスタと同型で前記ローサイドトランジスタの１／ｎ倍のサイズを有し、かつその第１端子が前記第３抵抗の第２端子と接続され、その第２端子が前記アンプの出力端子と接続され、その制御端子が前記ローサイドトランジスタの制御端子と接続された第４トランジスタと、
   前記ローサイドトランジスタと同型で、かつその第１端子が前記第３抵抗の第２端子と接続された第５トランジスタと、
   前記ローサイドトランジスタと同型で、かつその第１端子が前記第４抵抗の第２端子と接続され、その制御端子が前記第５トランジスタの制御端子と接続され、その第２端子がその制御端子と接続された第６トランジスタと、
   前記第５トランジスタの第２端子と前記上側電源ラインの間に設けられ、前記しきい値電流の１／（ｎ×ｍ）倍の電流を生成する第３電流源と、
   前記第６トランジスタの第２端子と前記上側電源ラインの間に設けられ、前記しきい値電流の１／（ｎ×ｍ）倍の電流を生成する第４電流源と、
   を含み、前記第５トランジスタと前記第３電流源の接続点の電位に応じて、前記第２検出信号を生成することを特徴とするオーディオ信号処理回路。
4. 前記電流検出部は、前記ハイサイドトランジスタに流れる電流が所定のしきい値電流より大きいときにアサートされる第１検出信号を生成する第１検出部をさらに含むことを特徴とする請求項３に記載のオーディオ信号処理回路。
5. 前記第１検出部は、
   前記ハイサイドトランジスタとカレントミラー回路を形成するように接続された第７トランジスタと、
   前記第７トランジスタと前記下側電源ラインの間に設けられ、前記しきい値電流に応じた電流を生成する第５電流源と、
   を含み、前記第７トランジスタと前記第５電流源の接続点の電位に応じて、前記第１検出信号を生成することを特徴とする請求項４に記載のオーディオ信号処理回路。
6. 前記第２検出部は、
   前記ローサイドトランジスタとカレントミラー回路を形成するように接続された第８トランジスタと、
   前記第８トランジスタと前記上側電源ラインの間に設けられ、前記しきい値電流に応じた電流を生成する第６電流源と、
   を含み、前記第８トランジスタと前記第６電流源の接続点の電位に応じて、前記第２検出信号を生成することを特徴とする請求項２に記載のオーディオ信号処理回路。
7. 前記電圧検出部は、
   前記上側電源ラインに供給される正の電圧を分圧する第１分圧回路と、
   当該第１分圧回路の出力電圧を、前記アンプにより増幅されたオーディオ信号に応じた電圧と比較する第１コンパレータと、
   を含むことを特徴とする請求項１から６のいずれかに記載のオーディオ信号処理回路。
8. 前記電圧検出部は、
   前記下側電源ラインに供給される負の電圧を分圧する第２分圧回路と、
   当該第２分圧回路の出力電圧を、前記アンプにより増幅されたオーディオ信号に応じた電圧と比較する第２コンパレータと、
   を含むことを特徴とする請求項１から６のいずれかに記載のオーディオ信号処理回路。
9. 前記電源回路は、
   昇圧率が少なくとも１／２倍と１倍で切りかえ可能に構成され、前記アンプの前記上側電源ラインに正の電圧を、前記アンプの前記下側電源ラインに負の電圧を供給するチャージポンプ回路を含み、
   前記電圧制御部は、前記チャージポンプ回路の昇圧率を制御することを特徴とする請求項１から８のいずれかに記載のオーディオ信号処理回路。
10. 前記電源回路は、
    その出力電圧を変更可能なスイッチングレギュレータと、
    前記スイッチングレギュレータの出力電圧を受け、前記アンプの前記上側電源ラインに正の電圧を、前記アンプの前記下側電源ラインに負の電圧を供給するチャージポンプ回路と、
    を含み、
    前記電圧制御部は、前記スイッチングレギュレータの出力電圧を制御することを特徴とする請求項１から８のいずれかに記載のオーディオ信号処理回路。
11. ひとつの半導体基板上に一体集積化されることを特徴とする請求項１から１０のいずれかに記載のオーディオ信号処理回路。
12. 請求項１から１１のいずれかに記載のオーディオ信号処理回路を備えることを特徴とする電子機器。

Images