JP5422212B2 - 電流検出回路 - Google Patents

Description

本発明は、電源等の回路に流れる電流を検出する電流検出回路に関する。

従来の電流検出回路について、図９及び図１０を参照して説明する。図９は、電源回路とその電源回路に流れる電流を検出する電流検出回路との構成を示す図である。図１０は、図９の電流検出回路に用いられる差動電圧回路の回路構成を示す図である。

図９において、電源回路１００は、スイッチＳＷと、ダイオードＤと、抵抗器Ｒと、コイルＬと、コンデンサＣとから構成される。スイッチＳＷは、一方の端部が直流電源Ｖｃｃに接続され、他方の端部がダイオードＤのカソード端子に接続されている。ダイオードＤのアノード端子は抵抗器Ｒの一方の端部に接続されている。抵抗器Ｒの他方の端部は接地されている。ダイオードＤと抵抗器Ｒとの接続点は、ノードＡと接続されている。なお、抵抗器Ｒの抵抗値はｒであるものとする。ノードＡは、電流検出回路３００に接続されている。コイルＬは、一方の端部がダイオードＤのカソード端子に接続され、他方の端部が出力端子ＯＵＴとコンデンサＣの一方の端部に接続されている。コンデンサＣの他方の端部は接地されている。

電源回路１００は、スイッチＳＷがオンされると、直流電源Ｖｃｃから供給される直流電圧をコイルＬとコンデンサＣとを介して出力端子ＯＵＴに接続される電気機器（負荷）に対して所定の電源電圧を供給する。また、電源回路１００において、ダイオードＤと抵抗器Ｒは、スイッチＳＷがオンされた際に急激に印加される過電圧（過電流）が負荷側に流れることを防止する過電流保護回路１０１Ａを構成する。例えば、出力端子ＯＵＴに接続される負荷側で短絡等が発生すると、図９に示すように過電流保護回路に過電流（マイナス電流）Ｉ_０が流れる。この時、その過電流量に応じたマイナス電圧がノードＡに接続された電流検出回路３００に入力される。

電流検出回路３００は、差動電圧回路３０１を備える。差動電圧回路３０１は、非反転入力端（＋）がノードＡに接続され、反転入力端子（−）が接地され、出力端子がノードＢに接続されている。差動電圧回路３０１は、非反転入力端子に入力される電圧と、反転入力端子（−）の接地電位との電位差が所定レベルを超えた時に電流検出信号をノードＢに対して出力する。すなわち、差動電圧回路３０１は、比較回路として用いられる。

差動電圧回路３０１の回路構成を図１０に示す。図１０において、差動電圧回路３０１は、第１電流源Ｉ１と、第２電流源Ｉ２と、ＰＭＯＳトランジスタＴＲ１〜ＴＲ３と、ＮＭＯＳトランジスタＴＲ４，ＴＲ５とから構成される。第１電流源Ｉ１は、ＰＭＯＳトランジスタＴＲ１のソース端子に接続されるとともに、ＰＭＯＳトランジスタＴＲ２のゲート端子に接続されている。ＰＭＯＳトランジスタＴＲ１は、ゲート端子が非反転入力端子（＋）に接続され、ドレイン端子が接地されている。第２電流源Ｉ２は、ＰＭＯＳトランジスタＴＲ２，ＴＲ３の各ソース端子に共通接続されている。ＰＭＯＳトランジスタＴＲ２のドレイン端子は、ＮＭＯＳトランジスタＴＲ４のソース端子に接続されている。ＰＭＯＳトランジスタＴＲ３は、ゲート端子が反転入力端子（−）に接続され、ドレイン端子がＮＭＯＳトランジスタＴＲ５のソース端子と出力端子ＯＵＴに接続されている。ＮＭＯＳトランジスタＴＲ４は、ゲート端子がＮＭＯＳトランジスタＴＲ５のゲート端子に接続され、ドレイン端子が接地されている。ＮＭＯＳトランジスタＴＲ５のドレイン端子は接地されている。

ＰＭＯＳトランジスタＴＲ１は、非反転入力端子（＋）に入力される上記過電流量に応じたマイナス電圧によりオンし、第１電流源Ｉ１から供給される定電流に応じた分圧電圧（プラス電圧）をＰＭＯＳトランジスタＴＲ２のゲート端子に入力する。ＰＭＯＳトランジスタＴＲ１と第１電流源Ｉ１は、非反転入力端子（＋）に入力されるマイナス電圧をプラス電圧としてＰＭＯＳトランジスタＴＲ２のゲート端子に入力するプラス電圧入力回路３０１Ａを構成する。

ＰＭＯＳトランジスタＴＲ２，ＴＲ３とＮＭＯＳトランジスタＴＲ４，ＴＲ５は、差動電圧回路部３０１Ｂを構成する。この差動電圧回路部３０１Ｂは、上記プラス電圧入力回路３０１Ａから入力されるプラス電圧と反転入力端子（−）の接地電位との差分電圧に応じて動作し、出力端子ＯＵＴから電圧信号として電流検出信号を出力する。すなわち、差動電圧回路部３０１Ｂは、プラス電圧入力回路３０１Ａに入力されるマイナス電圧によりＰＭＯＳトランジスタＴＲ１がオンし、プラス電圧が閾値Ｖｔｈを越えてＰＭＯＳトランジスタＴＲ２がオンし、プラス電圧と反転入力端子（−）の接地電位との差分電圧が所定範囲より拡大すると動作して、出力端子ＯＵＴから電圧信号として電流検出信号Ｉｄを出力する。

また、従来の電源等の回路における動作を検出するものとしては、例えば、特許文献１に記載されたものもある。この電源電圧監視回路では、パワーアンプへの電源オン時及びオフ時に供給される正・負電源電圧を監視し、異常検出時にはスイッチ回路を強制的にオフにし、異常な印加電圧下での動作を防止するようにしている。

特開２００５−２２９５６３号公報

図９に示した電流検出回路２００では、負荷電流として過電流（マイナス電流）Ｉ_０が流れた際に、ノードＡにはマイナス電圧が発生するため、図１０に示した差動電圧回路３００のように、過電流量に応じたプラス電圧を入力するプラス電圧入力回路が必要になる。例えば、電源回路１００内の抵抗器Ｒの抵抗値ｒが１０ｍΩであり、過電流（マイナス電流）Ｉ_０として−１０Ａが流れたとすると、ノードＡの電位は−１００ｍＶになる。すなわち、電源回路１００内で過電流（マイナス電流）Ｉ_０が流れた際に、抵抗器Ｒに依存したマイナス電圧が発生し、このマイナス電圧がノードＡから差動電圧回路３００の非反転入力端（＋）に入力される回路構成になっていた。このため、差動電圧回路３００を正常に動作させるため、図１０に示したような回路構成のプラス電圧入力回路３０１Ａが必要であった。この回路構成は、差動電圧回路３００内部の回路構成を複雑化して、電流検出回路のコストを上昇させる。また、プラス電圧入力回路３０１Ａは、差動電圧回路部３０１Ｂに入力するプラス電圧の範囲を拡大するため、差動電圧回路部３０１Ｂを構成するＭＯＳトランジスタＴＲ２〜ＴＲ５の動作電圧も拡大させる。このため、差動電圧回路部３０１Ｂに用いるＭＯＳトランジスタＴＲ２〜ＴＲ５は、動作電圧の拡大に対応して回路パターンの拡大等が必要になり、回路面積も増大させる。

本発明は、上記のような課題に鑑みてなされたものであり、差動電圧回路内の回路構成を複雑化せず、かつ、回路面積を拡大することなく、負荷に流れる過電流を確実に検出する電流検出回路を提供することを目的とする。

本発明の一実施の形態に係る電流検出回路は、電流検出対象となる回路の電流検出ノードに接続され、前記回路に流れるマイナス電流をプラス電圧として出力する入力回路と、前記入力回路から出力されるプラス電圧と基準電圧とを比較し、その比較結果を電流検出信号として出力する差動電圧回路と、を備えることを特徴とする。

本発明によれば、差動電圧回路内の回路構成を複雑化せず、かつ、回路面積を拡大することなく、負荷に流れる過電流を確実に検出する電流検出回路を提供することができる。

本発明の第１の実施の形態に係る電流検出回路の概略構成を示す図である。 第１の実施の形態に係る電流検出回路の回路構成を示す図である。 図２の差動電圧回路の回路構成を示す図である。 図２の入力回路における各部の電圧と電流の関係を示す図である。 本発明の第２の実施の形態に係る入力回路の回路構成を示す図である。 図５の入力回路に抵抗値調整部を接続した構成を示す図である。 本発明の第３の実施の形態に係る抵抗値切替部を接続した入力回路の回路構成を示す図である。 本発明の第４の実施の形態に係る入力回路を外部に接続した電流検出回路の概略構成を示す図である。 従来の電流検出回路の回路構成を示す図である。 図９の差動電圧回路の回路構成を示す図である。

以下、本発明の一実施の形態に係る電流検出回路について、図面を参照しながら詳細に説明する。なお、本実施の形態では、負荷として電源回路に流れる過電流を検出する電流検出回路の例を示しているが、電流検出回路が適用可能な負荷は電源回路に限定されるわけではない。

（第１の実施の形態）
図１は、本第１の実施の形態に係る電源回路（負荷回路）１００に接続された電流検出回路２００の概略構成を示す図である。なお、図１に示す電源回路１００は、図９に示した電源回路１００と同一の回路構成であるため、同一符号を付して構成説明を省略する。

図１において、電流検出回路２００は、入力回路２０１と差動電圧回路２０２により構成される。入力回路２０１は、入力部が電源回路１００の電流検出ノードＡに接続され、出力部がノードＣを介して差動電圧回路２０２に接続されている。入力回路２０１は、電流検出ノードＡに流れるマイナス電流Ｉ_０をプラス電圧としてノードＣに出力する。差動電圧回路２０２は、入力回路２０１から出力されるプラス電圧と、後述する基準電圧とを比較し、その比較結果を電流検出信号ＩｄとしてノードＢから出力する。

図２は、図１に示した入力回路２０１と差動電圧回路２０２の回路構成例を示す図である。図２において、電流検出回路２００は、第１定電圧源Ｖ１と、第２定電圧源Ｖ２と、入力回路２０１と、差動電圧回路２０２とにより構成される。第１定電圧源Ｖ１は第１基準電圧ＶＲ１を発生し、第２定電圧源Ｖ２は第２基準電圧ＶＲ２を発生する。

図２において、入力回路２０１は、抵抗器Ｒ１，Ｒ２により構成されている。抵抗器Ｒ１（第１抵抗器）は、一端部が電流検出ノードＡに接続され、他端部が抵抗器Ｒ２の一端部と差動電圧回路２０２の非反転入力端子（＋）（第１入力端子）に接続されている。抵抗器Ｒ２（第２抵抗器）は、一端部が抵抗器Ｒ１の他端部と非反転入力端子（＋）（第１入力端子）に接続され、他端部が第２定電圧源Ｖ２に接続されている。なお、抵抗器Ｒ１の抵抗値はｒ１、抵抗器Ｒ２の抵抗値はｒ２であるものとする。図２では、抵抗器Ｒ１，Ｒ２の接続点をノードＣとしている。この入力回路２０２は、上記過電流保護回路１０１Ａに流れるマイナス電流Ｉ_０と抵抗器Ｒにより電流検出ノードＡに発生するマイナス電圧ｒＩ_０と、第２定電圧源Ｖ２の第２基準電圧ＶＲ２との差分電圧を分圧して、プラス電圧として出力する分圧回路を構成する。

図２において、差動電圧回路２０２は、オペアンプにより構成されている。このオペアンプの反転入力端子（−）（第２入力端子）は、第１定電圧源Ｖ１に接続されている。この差動電圧回路２０２は、入力回路２０２から非反転入力端子（＋）に入力されるプラス電圧と、第１定電圧源Ｖ１から反転入力端子（−）に入力される第１基準電圧ＶＲ１とを比較し、その比較結果を電流検出信号ＩｄとしてノードＢから出力する。

図３は、図２に示した差動電圧回路２０２内の回路構成を示す図である。図３において、図９に示した差動電圧回路部３０１Ｂ内の構成部分と同一の構成部分には同一符号を付している。図３において、差動電圧回路２０２は、第２電流源Ｉ２と、ＰＭＯＳトランジスタＴＲ２，ＴＲ２と、ＮＭＯＳトランジスタＴＲ４，ＴＲ５とにより構成されている。

第２電流源Ｉ２は、ＰＭＯＳトランジスタＴＲ２，ＴＲ３の各ソース端子に共通接続されている。ＰＭＯＳトランジスタＴＲ２は、ゲート端子が非反転入力端子（＋）（ノードＣ）に接続され、ドレイン端子がＮＭＯＳトランジスタＴＲ４のソース端子に接続されている。ＰＭＯＳトランジスタＴＲ３は、ゲート端子が反転入力端子（−）に接続され、ドレイン端子がＮＭＯＳトランジスタＴＲ５のソース端子と出力端子ＯＵＴＰＵＴに接続されている。ＮＭＯＳトランジスタＴＲ４は、ゲート端子がＮＭＯＳトランジスタＴＲ５のゲート端子に接続され、ドレイン端子が接地されている。ＮＭＯＳトランジスタＴＲ５のドレイン端子は接地されている。

次に、図２に示した入力回路２０１において、ノードＣからプラス電圧を発生する条件について、図４を参照して説明する。図４は、入力回路２０１内の各部に流れる電流Ｉ_１〜Ｉ_３とし、入力回路２０１の両端部に印加される電圧ｒＩ_０−ＶＲ２として示した図である。この図に基づいてノードＣにおける電圧Ｖｃをプラス電圧にする条件を以下に説明する。

図４に示すように、抵抗器Ｒ１に流れる電流をＩ_１，抵抗器Ｒ２に流れる電流をＩ_２，ノードＣに流れる電流をＩ_３とすると、ノードＣの電圧Ｖｃは以下の数式（１）により表される。
Ｖｃ＝ＶＲ２−Ｉ_２・ｒ２・・・（１）
また、電流Ｉ_１は以下の数式（２）により表される。
Ｉ_１＝（Ｖｃ−ｒ・Ｉ_０）／ｒ１・・・（２）
また、電流Ｉ_１は以下の数式（３）により表される。
Ｉ_１＝Ｉ_２＋Ｉ_３・・・（３）
この時、Ｉ_３＝０であるためＩ_１＝Ｉ_２となり、
Ｉ_１＝Ｉ_２＝（ＶＲ２−Ｖｃ）／ｒ２・・・（４）
これを数式（２）に適用すると、電圧Ｖｃは以下に示す数式（５）により表される。
Ｖｃ＝｛ｒ１（ＶＲ２−Ｖｃ）／ｒ２｝＋ｒ・Ｉ_０・・・（５）
この数式（５）は以下に示す数式（６）により表される。
ｒ２・Ｖｃ＝ｒ１・ＶＲ２−ｒ１・Ｖｃ＋ｒ・ｒ２・Ｉ_０・・・（６）
この数式（６）は更に以下に示すように数式（７）により表される。
（ｒ１＋ｒ２）Ｖｃ＝ｒ１・ＶＲ２＋ｒ・ｒ２・Ｉ_０・・・（７）
この数式（７）から電圧Ｖｃを求めると以下に示す数式（８）になる。
Ｖｃ＝（ｒ１・ＶＲ２＋ｒ・ｒ２・Ｉ_０）／（ｒ１＋ｒ２）・・・（８）
このようにノードＣの電圧Ｖｃは、抵抗器Ｒ１，Ｒ２の各抵抗値ｒ１，ｒ２と第２定電圧源Ｖ２の第２基準電圧ＶＲ２とで表すことが可能である。

本第１の実施の形態では、数式（８）で示した電圧Ｖｃがプラス電圧（Ｖｃ＞０）になるように抵抗器Ｒ１，Ｒ２の抵抗値ｒ１，ｒ２と第２定電圧源Ｖ２の第２基準電圧ＶＲ２とを設定する。なお、本第１の実施の形態では、第１定電圧源Ｖ１の第１基準電圧ＶＲ１と第２定電圧源Ｖ２の第２基準電圧ＶＲ２との関係を、ＶＲ１＜ＶＲ２に設定する。

図２において、第１定電圧源Ｖ１の第１基準電圧ＶＲ１を０．６５Ｖ、第２定電圧源Ｖ２の第２基準電圧ＶＲ２を１．２Ｖ、入力回路２０２の抵抗器Ｒ１，Ｒ２の各抵抗値ｒ１，ｒ２を１０ｋΩ、電源回路１００の抵抗器Ｒの抵抗値ｒを１０ｍΩ、過電流保護回路１０１Ａに流れる過電流（マイナス電流）Ｉ_０を−１０Ａとする。この場合、ノードＡの電圧は、Ｉ_０・ｒ＝１０^−２×（−１０）＝−１００ｍＶとなり、ノードＣの電圧は上記数式（８）により求められる。また、この場合、ｒ１＝ｒ２となる。
Ｖｃ＝（ｒ１・ＶＲ２＋ｒ・ｒ２・Ｉ_０）／（ｒ１＋ｒ２）
＝（１．１×１０^４）／（２×１０^４）
＝１．１／２＝０．５５Ｖ

上記のように、入力回路２０２を接続したことにより、ノードＣには過電流Ｉ_０に応じたプラス電圧が発生し、差動電圧回路２０１の非反転入力端子（＋）には過電流Ｉ_０に応じたプラス電圧が入力される。このため、図２に示す差動電圧回路２０１では、プラス電圧入力回路３０１Ａが不要になり、回路構成を簡略化でき、設計が容易になる。また、入力回路２０２を接続したことにより、過電流量に応じて差動電圧回路２０１に入力される負荷電圧の電圧範囲が縮小される。このため、差動電圧回路２０１を構成するＭＯＳトランジスタＴＲ２〜ＴＲ５の動作電圧を拡大させる必要がなくなり、回路パターンの拡大も不要になる。その結果、電流検出回路２００のコスト上昇を抑制できる。

また、本第１の実施の形態の差動電圧回路２０１は、図４に示した差動電圧回路３００に比べて動作電圧を低減できるため、回路パターンの縮小が可能になり、電流検出回路２００のコスト低減を図ることが可能になる。さらに、本第１の実施の形態の差動電圧回路２０１は、入力回路２０２として抵抗器Ｒ１，Ｒ２を追加するだけであるため、プラス電圧入力回路３０１Ａに比べて回路構成を単純化でき、電流検出回路２００のコストの上昇を抑制できる。また、本実施の形態の差動電圧回路２０１では、第１定電圧源Ｖ１と第２定電圧源Ｖ２を接続しているが、これらの定電圧源は差動電圧回路２０１に接続される電源（図示せず）を利用することが可能であるため、コストの上昇は抑制可能である。

したがって、本第１の実施の形態の電流検出回路２００を電源回路１００等の負荷に適用することにより、負荷内に流れる過電流を確実に検出することが可能になり、過電流による異常事態の発生を未然に防止することが可能になる。その結果、電流検出回路２００を接続する電源回路１００等の負荷の信頼性を向上できる。

（第２の実施の形態）
本第２の実施の形態では、図２に示した入力回路２０１内の抵抗器Ｒ１，Ｒ２を可変抵抗器で構成した例を示す。図５は第２の実施の形態に係る入力回路２０１の回路構成を示す図である。図５において、入力回路２０１は、可変抵抗器Ｒ１１（第１抵抗器）と可変抵抗器Ｒ１２（第２抵抗器）により構成されている。

図５に示すように、入力回路２０１は、可変抵抗器Ｒ１１，Ｒ１２で構成することにより、差動電圧回路２０２や負荷側機器の仕様変更等に応じて各抵抗値を任意に調整することが可能になる。すなわち、上述したように、電流検出ノードＡに発生するマイナス電圧と第２基準電圧ＶＲ２との差分電圧がプラス電圧になるように可変抵抗器Ｒ１１，Ｒ１２の各抵抗値を調整することが可能になる。

また、図６に示すように抵抗値調整部２０３を設けて、可変抵抗器Ｒ１１，Ｒ１２の各抵抗値を外部から調整するようにしてもよい。この抵抗値調整部２０３は、外部から抵抗値の調整を可能にする操作部（図示せず）を設けることにより、接続される負荷装置の仕様等に応じて可変抵抗器Ｒ１１，Ｒ１２の各抵抗値を調整することが容易になる。

なお、図５では、入力回路２０１を可変抵抗器Ｒ１１，Ｒ１２で構成する例を示したが、どちらか一方を固定抵抗器により構成するようにしてもよい。この場合、上記抵抗値調整部２０３は、一方の可変抵抗器の抵抗値を調整する構成とすればよい。

（第３の実施の形態）
本第３の実施の形態では、図２に示した入力回路２０１内の抵抗器Ｒ１，Ｒ２を複数の抵抗器で構成し、この複数の抵抗器の接続を外部に設けた抵抗値切替部で切り替える例を示す。図７は第３の実施の形態に係る入力回路２０１と抵抗値切替部２０４の回路構成を示す図である。図７において、入力回路２０１は、抵抗器Ｒ１（第１抵抗器）を複数の抵抗器Ｒ２１Ａ，Ｒ２１Ｂで構成し、抵抗器Ｒ２（第２抵抗器）を複数の抵抗器Ｒ２２Ａ，Ｒ２２Ｂで構成した場合を示している。

抵抗器Ｒ２１Ａ，Ｒ２１Ｂの各接続ノードと抵抗器Ｒ２２Ａ，Ｒ２２Ｂの各接続ノードは、抵抗値切替部２０４に接続されている。抵抗値切替部２０４は、接続ノード間を短絡又は開放することにより、抵抗器Ｒ２１Ａ，Ｒ２１Ｂの一方又は双方を有効とし、抵抗器Ｒ２２Ａ，Ｒ２２Ｂの一方又は双方を有効として、抵抗値を切り替える機能を有する。この抵抗値切替部２０４は、外部から抵抗値の切り替えを可能にする操作部（図示せず）を設けることにより、接続される負荷装置の仕様等に応じて抵抗器Ｒ２１Ａ，Ｒ２１Ｂ及び抵抗器Ｒ２２Ａ，Ｒ２２Ｂの各抵抗値を切り替えることが容易になる。

図７に示すように、入力回路２０１は、抵抗器Ｒ１（第１抵抗器）を複数の抵抗器Ｒ２１Ａ，Ｒ２１Ｂで構成し、抵抗器Ｒ２（第２抵抗器）を複数の抵抗器Ｒ２２Ａ，Ｒ２２Ｂで構成し、この複数の抵抗器Ｒ２１Ａ，Ｒ２１Ｂ，Ｒ２２Ａ，Ｒ２２Ｂの接続を外部に設けた抵抗値切替部２０４で切り替える構成とすることにより、差動電圧回路２０２や負荷側機器の仕様変更等に応じて各抵抗値を任意に調整することが可能になる。すなわち、上述したように、電流検出ノードＡに発生するマイナス電圧と第２基準電圧ＶＲ２との差分電圧がプラス電圧になるように複数の抵抗器Ｒ２１Ａ，Ｒ２１Ｂ，Ｒ２２Ａ，Ｒ２２Ｂの抵抗値を切り替えることが可能になる。

（第４の実施の形態）
本第４の実施の形態では、電流検出回路２００の外部に入力回路２０１を接続する例を示す。図８は、本第３の実施の形態に係る電源回路（負荷回路）１００に接続された入力回路２０１と電流検出回路２００の概略構成を示す図である。なお、図８に示す電源回路１００は、図９に示した電源回路１００と同一の回路構成であるため、同一符号を付して構成説明を省略する。

図８において、電流検出回路２００は、図３に示した差動電圧回路２０２を備える。入力回路２０１は、負荷側の電流検出ノードＡと電流検出回路２００側のノードＣとの間に接続される。この場合、入力回路２０１としては、図２又は図５に示した入力回路２０１を適用可能である。また、入力回路２０１として、図６に示した抵抗値調整部２０３を接続した入力回路２０１、又は、図７に示した抵抗値切替部２０４を接続した入力回路２０１を適用してもよい。

本第４の実施の形態では、入力回路２０１を電流検出回路２００の外部に接続する構成とすることにより、差動電圧回路２０２のみから構成される電流検出回路２００に対して上記第１の実施の形態に示した電流検出回路２００の過電流検出機能を追加することが可能になる。したがって、既存の差動電圧回路２０２から構成される電流検出回路２００に対して入力回路２０１を接続し、抵抗値を調整することにより、負荷側の過電流を検出する機能を容易に付加することが可能になる。その結果、差動電圧回路２０２から構成される電流検出回路２００をチップ化した際に、負荷に対する適用範囲を拡大することが可能になる。

１００…電源回路、２００…電流検出回路、２０１…差動電圧回路、２０２…入力回路、２０３…抵抗値調整部、２０４…抵抗値切替部、Ｒ１，Ｒ２，Ｒ２１Ａ，Ｒ２１Ｂ，Ｒ２２Ａ，Ｒ２２Ｂ…抵抗器、Ｒ１１，Ｒ１２…可変抵抗器、Ｖ１…第１定電圧源、Ｖ２…第２定電圧源、ＶＲ１…第１基準電圧、ＶＲ２…第２基準電圧。

Claims (5)

1. 電流検出対象となる回路の電流検出ノードに接続され、前記回路に流れるマイナス電流をプラス電圧として出力する入力回路と、
   前記入力回路から出力されるプラス電圧と基準電圧とを比較し、その比較結果を電流検出信号として出力する差動電圧回路と、
   前記基準電圧である第１基準電圧を出力する第１定電圧源と、
   第２基準電圧を出力する第２定電圧源と、を備え、
   前記入力回路は、第１の端部が前記電流検出ノードに接続され、第２の端部が前記第２定電圧源に接続され、前記回路に流れる前記マイナス電流量に応じた前記プラス電圧を第３の端部から出力し、
   前記差動電圧回路は、前記第３の端部に接続される第１入力端子と、前記第１定電圧源に接続された第２入力端子とを有し、前記第１入力端子に入力される前記プラス電圧と、前記第２入力端子に入力される前記第１基準電圧とを比較し、その比較結果を電流検出信号として出力する
   ことを特徴とする電流検出回路。
2. 前記差動電圧回路は、前記プラス電圧が前記第１基準電圧より高い場合に過電流検出信号を出力することを特徴とする請求項１記載の電流検出回路。
3. 前記入力回路は、前記マイナス電流の量に応じて前記電流検出ノードに発生するマイナス電圧と前記第２基準電圧との差分電圧を前記プラス電圧として出力する分圧回路を有することを特徴とする請求項１又は２記載の電流検出回路。
4. 前記分圧回路は、一方の端部が前記第１の端部に接続され、他方の端部が前記第３の端部に接続された第１抵抗器と、一方の端部が前記第３の端部に接続され、他方の端部が前記第２の端部に接続された第２抵抗器と、を有することを特徴とする請求項３記載の電流検出回路。
5. 前記分圧回路は、前記第１抵抗器及び前記第２抵抗器のうち少なくとも一方が可変抵抗器であることを特徴とする請求項４記載の電流検出回路。
   

Images