KR101374848B1 - 전류검출회로 - Google Patents

전류검출회로 Download PDF

Info

Publication number
KR101374848B1
KR101374848B1 KR1020117016223A KR20117016223A KR101374848B1 KR 101374848 B1 KR101374848 B1 KR 101374848B1 KR 1020117016223 A KR1020117016223 A KR 1020117016223A KR 20117016223 A KR20117016223 A KR 20117016223A KR 101374848 B1 KR101374848 B1 KR 101374848B1
Authority
KR
South Korea
Prior art keywords
circuit
voltage
terminal
resistor
input
Prior art date
Application number
KR1020117016223A
Other languages
English (en)
Other versions
KR20110099312A (ko
Inventor
마사키 미타라이
히로타카 스가와라
Original Assignee
쟈인 에레쿠토로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쟈인 에레쿠토로닉스 가부시키가이샤 filed Critical 쟈인 에레쿠토로닉스 가부시키가이샤
Publication of KR20110099312A publication Critical patent/KR20110099312A/ko
Application granted granted Critical
Publication of KR101374848B1 publication Critical patent/KR101374848B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies

Abstract

차동전압회로 내부의 회로구성을 복잡하게 하지 않고 또한 회로면적을 확대하지 않고, 부하에 흐르는 과전류를 확실하게 검출하는 전류검출회로를 제공한다. 본 발명의 제1실시형태에 관한 전류검출회로는, 전류검출대상이 되는 회로의 전류검출 노드에 접속되어, 상기 회로에 흐르는 마이너스 전류를 플러스 전압으로 하여 출력하는 입력회로와, 상기 입력회로로부터 출력되는 플러스 전압과 기준전압을 비교하여, 그 비교결과를 전류검출신호로서 출력하는 차동전압회로를 구비한다.

Description

전류검출회로 {CURRENT DETECTING CIRCUIT}
본 발명은 전원(電源) 등의 회로에 흐르는 전류를 검출하는 전류검출회로(電流檢出回路)에 관한 것이다.
종래의 전류검출회로에 대하여 도9 및 도10을 참조하여 설명한다. 도9는 전원회로(電源回路)와 그 전원회로에 흐르는 전류를 검출하는 전류검출회로의 구성을 나타내는 도면이다. 도10은 도9의 전류검출회로에 사용되는 차동전압회로(差動電壓回路)의 회로구성을 나타내는 도면이다.
도9에 있어서, 전원회로(100)는, 스위치(SW)와 다이오드(D)와 저항기(抵抗器)(R)와 코일(L)과 콘덴서(C)로 구성된다. 스위치(SW)에 있어서, 한쪽 단자는 직류전원(直流電源)(Vcc)에 접속되고, 다른 쪽 단자는 다이오드(D)의 캐소드 단자(Cathode 端子)에 접속되어 있다. 다이오드(D)의 애노드 단자(Anode 端子)는 저항기(R)의 한쪽 단자에 접속되어 있다. 저항기(R)의 다른 쪽 단자는 접지(接地)되어 있다. 다이오드(D)와 저항기(R)의 접점(接點)은 노드(A)에 접속되어 있다. 또, 저항기(R)의 저항치(抵抗値)는 r인 것으로 한다. 노드(A)는 전류검출회로(300)에 접속되어 있다. 코일(L)에 있어서, 한쪽 단자는 다이오드(D)의 캐소드 단자에 접속되고, 다른 쪽 단자는 출력단자(出力端子)(OUT)와 콘덴서(C)의 한쪽 단자에 접속되어 있다. 콘덴서(C)의 다른 쪽 단자는 접지되어 있다.
스위치(SW)가 온(ON) 상태로 되면, 전원회로(100)는, 직류전원(Vcc)으로부터 공급되는 직류전압(直流電壓)을 코일(L)과 콘덴서(C)를 통하여 출력단자(OUT)에 접속되는 전기기기[부하(負荷)]에 대하여 소정의 전원전압(電源電壓)을 공급한다. 또한 전원회로(100)에 있어서, 다이오드(D)와 저항기(R)는, 스위치(SW)가 온 되는 때에 급격히 인가되는 과전압(과전류)이 부하측으로 흐르는 것을 방지하는 과전류 보호회로(101A)를 구성한다. 예를 들면 출력단자(OUT)에 접속되는 부하측에서 단락(短絡) 등이 발생하면, 도9에 나타나 있는 바와 같이 과전류 보호회로에는 과전류(마이너스 전류)(I0)가 흐르게 된다. 이때에, 그 과전류량(過電流量)에 따른 마이너스 전압이 노드(A)에 접속되는 전류검출회로(300)에 입력된다.
전류검출회로(300)는 차동전압회로(301)를 구비한다. 차동전압회로(301)에 있어서, 비반전입력단자(非反轉入力端子)(+)는 노드(A)에 접속되고, 반전입력단자(反轉入力端子)(-)는 접지되고, 출력단자는 노드(B)에 접속되어 있다. 차동전압회로(301)는, 비반전입력단자(+)에 입력되는 전압과 반전입력단자(-)의 접지전위(接地電位)와의 전위차(電位差)가 소정의 레벨을 넘었을 때에 전류검출신호(電流檢出信號)를 노드(B)에 출력한다. 즉 차동전압회로(301)는 비교회로(比較回路)로서 사용된다.
차동전압회로(301)의 회로구성을 도10에 나타낸다. 도10에 있어서, 차동전압회로(301)는 제1전류원(第一電流源)(I1)과, 제2전류원(第二電流源)(I2)과, PMOS 트랜지스터(TR1∼TR3)와, NMOS 트랜지스터(TR4, TR5)로 구성된다. 제1전류원(I1)은 PMOS 트랜지스터(TR1)의 소스 단자(source 端子)에 접속되고 또한 PMOS 트랜지스터(TR2)의 게이트 단자(gate 端子)에 접속되어 있다. PMOS 트랜지스터(TR1)에 있어서, 게이트 단자는 비반전입력단자(+)에 접속되고, 드레인 단자(drain 端子)는 접지되어 있다. 제2전류원(I2)은 각각의 PMOS 트랜지스터(TR2, TR3)의 소스 단자에 공통으로 접속되어 있다. PMOS 트랜지스터(TR2)의 드레인 단자는 NMOS 트랜지스터(TR4)의 소스 단자에 접속되어 있다. PMOS 트랜지스터(TR3)에 있어서, 게이트 단자는 반전입력단자(-)에 접속되고, 드레인 단자는 NMOS 트랜지스터(TR5)의 소스 단자와 출력단자(OUT)에 접속되어 있다. NMOS 트랜지스터(TR4)에 있어서, 게이트 단자는 NMOS 트랜지스터(TR5)의 게이트 단자에 접속되고, 드레인 단자는 접지되어 있다. NMOS 트랜지스터(TR5)의 드레인 단자는 접지되어 있다.
PMOS 트랜지스터(TR1)는 비반전입력단자(+)에 입력되는 상기 과전류량에 따른 마이너스 전압에 의하여 온(ON) 되고, 제1전류원(I1)으로부터 공급되는 정전류(定電流)에 따른 분압전압(分壓電壓)(플러스 전압)을 PMOS 트랜지스터(TR2)의 게이트 단자에 입력한다. 플러스 전압입력회로(301A)는 PMOS 트랜지스터(TR1)와 제1전류원(I1)으로 구성되며, 비반전입력단자(+)에 입력되는 마이너스 전압을 플러스 전압으로 하여 PMOS 트랜지스터(TR2)의 게이트 단자에 입력한다.
PMOS 트랜지스터(TR2, TR3)와 NMOS 트랜지스터(TR4, TR5)는 차동전압회로부(301B)를 구성한다. 이 차동전압회로부(301B)는 상기한 플러스 전압입력회로(301A)로부터 입력되는 플러스 전압과 반전입력단자(-)의 접지전위와의 차분전압(差分電壓)에 따라 동작하여, 출력단자(OUT)에 전압신호(電壓信號)로서 전류검출신호를 출력한다. 즉 차동전압회로부(301B)는, 플러스 전압입력회로(301A)에 입력되는 마이너스 전압에 의하여 PMOS 트랜지스터(TR1)가 온(ON) 되고, 플러스 전압이 임계치(Vth)를 넘으면 PMOS 트랜지스터(TR2)가 온 상태로 되고, 플러스 전압과 반전입력단자(-)의 접지전위와의 차분전압이 소정의 범위보다 확대되면 작동하여 출력단자(OUT)로부터 전압신호로서 전류검출신호(Id)를 출력한다.
또한 종래에 전원 등의 회로에서의 동작을 검출하는 것으로서는, 예를 들어, 특허문헌1에 기재된 것도 있다. 이 전원전압 감시회로(電源電壓監視回路)에서는, 파워앰프(power amplifier)의 전원이 온 될 때와 또한 오프(OFF) 될 때에 공급되는 플러스·마이너스 전원전압을 감시하고, 이상이 검출될 때에는 스위치 회로를 강제적으로 오프(OFF) 상태로 하여 비정상적인 인가전압(印加電壓) 상태에서는 동작이 되지 않도록 하고 있다.
특허문헌1: 일본국 공개특허공보 특개2005-229563호
도9에 나타낸 전류검출회로(300)에서는, 부하전류(負荷電流)로서 과전류(마이너스 전류)(I0)가 흘렀을 때에 노드(A)에는 마이너스 전압이 발생하기 때문에, 도10에 나타낸 차동전압회로(301)와 같이 과전류량에 따른 플러스 전압을 입력하는 플러스 전압입력회로가 필요하게 된다. 예를 들면 전원회로(100) 내부에 있어서, 저항기(R)의 저항치(r)가 10mΩ이고 과전류(마이너스 전류)(I0)가 -10A이라면 노드(A)의 전위는 -100mV가 된다. 즉 상기 전류검출회로(300)는, 전원회로(100) 내부에 과전류(마이너스 전류)(I0)가 흘렀을 때에 저항기(R)에 발생하는 마이너스 전압을 노드(A)로부터 차동전압회로(301)의 비반전입력단자(+)에 입력하는 회로로 구성되어 있다. 이 때문에 차동전압회로(301)를 정상적으로 동작시키기 위하여, 도10에 나타나 있는 바와 같은 회로로 구성된 플러스 전압입력회로(301A)가 필요하다. 이러한 회로구성은 차동전압회로(301) 내부의 회로구성을 복잡하게 함으로써 전류검출회로의 가격을 상승시킨다. 또한 플러스 전압입력회로(301A)는, 차동전압회로부(301B)에 입력되는 플러스 전압의 범위를 확대하기 위하여, 차동전압회로부(301B)를 구성하는 MOS 트랜지스터(TR2∼TR5)의 동작전압도 확대된다. 이 때문에, 차동전압회로부(301B)에 사용되는 MOS 트랜지스터(TR2∼TR5)는 동작전압의 확대에 대응하여 회로 패턴의 확대 등이 필요하게 되어, 회로면적도 증대하게 된다.
본 발명은 상기와 같은 과제를 감안하여 이루어진 것으로서, 차동전압회로의 회로구성을 복잡화하지 않고 또한 회로면적을 확대하지 않고, 부하에 흐르는 과전류를 확실하게 검출하는 전류검출회로를 제공하는 것을 목적으로 한다.
본 발명의 한 실시형태에 관한 전류검출회로는, 전류검출대상이 되는 회로의 전류검출 노드에 접속되어, 상기 회로에 흐르는 마이너스 전류를 플러스 전압으로 하여 출력하는 입력회로와, 상기 입력회로로부터 출력되는 플러스 전압과 기준전압을 비교하여, 그 비교결과를 전류검출신호로서 출력하는 차동전압회로를 구비하는 것을 특징으로 한다.
본 발명에 의하면, 차동전압회로의 회로구성을 복잡화하지 않고 또한 회로면적을 확대시키지 않고, 부하에 흐르는 과전류를 확실하게 검출하는 전류검출회로를 제공할 수 있다.
도1은 본 발명의 제1실시형태(第一實施形態)에 관한 전류검출회로의 개략적인 구성을 나타내는 도면이다.
도2는 제1실시형태에 관한 전류검출회로의 회로구성을 나타내는 도면이다.
도3은 도2의 차동전압회로의 회로구성을 나타내는 도면이다.
도4는, 도2의 입력회로에 있어서 각 부분의 전압과 전류의 관계를 나타내는 도면이다.
도5는 본 발명의 제2실시형태(第二實施形態)에 관한 입력회로의 회로구성을 나타내는 도면이다.
도6은 도5의 입력회로에 저항치조정부(抵抗値調整部)를 접속하는 구성을 나타내는 도면이다.
도7은 본 발명의 제3실시형태(第三實施形態)에 관한 저항치절체부(抵抗値切替部)에 접속하는 입력회로의 회로구성을 나타내는 도면이다.
도8은 본 발명의 제4실시형태(第四實施形態)에 관한 입력회로를 외부에 접속한 전류검출회로의 회로구성을 나타내는 도면이다.
도9는 종래의 전류검출회로의 회로구성을 나타내는 도면이다.
도10은 도9의 차동전압회로의 회로구성을 나타내는 도면이다.
이하, 본 발명의 한 실시형태(實施形態)에 관한 전류검출회로에 대하여, 도면을 참조하면서 상세하게 설명한다. 또, 본 실시형태에서는 전원회로의 부하에 흐르는 과전류를 검출하는 전류검출회로의 예를 나타내고 있지만, 전류검출회로를 적용할 수 있는 부하는 전원회로에 한정되는 것은 아니다.
(제1실시형태)
도1은 본 제1실시형태에 관한 전원회로[부하회로(負荷回路)](100)에 접속되는 전류검출회로(200)의 개략적인 구성을 나타내는 도면이다. 또, 도1에 도시된 전원회로(100)는 도9에 도시된 전원회로(100)와 동일한 회로구성이기 때문에 동일한 부호를 붙이고, 그 구성에 대한 설명을 생략한다.
도1에 있어서, 전류검출회로(200)는 입력회로(201)와 차동전압회로(202)로 구성된다. 입력회로(201)에 있어서 입력부는 전원회로(100)의 전류검출 노드(A)에 접속되고, 출력부는 노드(C)를 통하여 차동전압회로(202)에 접속되어 있다. 입력회로(201)는 전류검출 노드(A)에 흐르는 마이너스 전류(I0)를 플러스 전압으로 하여 노드(C)에 출력한다. 차동전압회로(202)는 입력회로(201)로부터 출력되는 플러스 전압과 후술하는 기준전압을 비교하여, 그 비교결과를 전류검출신호(Id)로서 노드(B)에 출력한다.
도2는 도1에 도시된 입력회로(201)와 차동전압회로(202)의 회로를 구성하는 예를 보여준다. 도2에 있어서, 전류검출회로(200)는 제1정전압원(第一定電壓源)(V1)과, 제2정전압원(第二定電壓源)(V2)과, 입력회로(201)와, 차동전압회로(202)로 구성된다. 제1정전압원(V1)은 제1기준전압(第一基準電壓)(VR1)을 발생하고, 제2정전압원(V2)은 제2기준전압(第二基準電壓)(VR2)을 발생한다.
도2에 있어서, 입력회로(201)는 저항기(R1, R2)로 구성되어 있다. 저항기(R1)[제1저항기(第一抵抗器)]에 있어서, 한쪽 단자[제1단자(第一端子)]는 전류검출 노드(A)에 접속되고, 다른 쪽 단자(제2단자)는 저항기(R2)의 한쪽 단자와 차동전압회로(202)의 비반전입력단자(+)[제1입력단자(第一入力端子)]에 접속되어 있다. 저항기(R2)(제2저항기)에 있어서, 한쪽 단자(제1단자)는 저항기(R1)의 제2단자와 비반전입력단자(+)(제1입력단자)에 접속되고, 다른 쪽 단자(제2단자)는 제2정전압원(V2)에 접속되어 있다. 또, 저항기(R1)의 저항치는 r1, 저항기(R2)의 저항치는 r2인 것으로 한다. 도2에서 저항기(R1)와 저항기(R2)의 접점을 노드(C)로 나타내고 있다. 이 입력회로(201)는, 상기한 과전류 보호회로(101A)에 흐르는 마이너스 전류(I0)와 저항기(R)에 의하여 전류검출 노드(A)에 발생하는 마이너스 전압(rI0)과, 제2정전압원(V2)의 제2기준전압(VR2)과의 차분전압를 분압하여 플러스 전압으로 출력하는 분압회로로 구성된다.
도2에 있어서, 차동전압회로(202)는 연산증폭기(演算增幅器, operational amplifier)로 구성되어 있다. 이 연산증폭기의 반전입력단자(-)(제2입력단자)는 제1정전압원(V1)에 접속되어 있다. 이 차동전압회로(202)는 입력회로(201)로부터 비반전입력단자(+)에 입력되는 플러스 전압과 제1정전압원(V1)으로부터 반전입력단자(-)에 입력되는 제1기준전압(VR1)을 비교하여, 그 비교결과를 전류검출신호(Id)로서 노드(B)에 출력한다.
도3은 도2에 나타낸 차동전압회로(202)의 내부 구성을 나타내는 도면이다. 도3에 있어서, 도10에 도시된 차동전압회로부(301B)의 내부와 동일한 구성부분에는 도10과 동일한 부호를 붙인다. 도3에 있어서, 차동전압회로(202)는 제2전류원(I2)과, PMOS 트랜지스터(TR2, TR3)와 NMOS 트랜지스터(TR4, TR5)로 구성되어 있다.
제2전류원(I2)은 PMOS 트랜지스터(TR2, TR3)에 있어서 각각의 소스 단자에 공통으로 접속되어 있다. PMOS 트랜지스터(TR2)에 있어서 게이트 단자는 비반전입력단자(+)[노드(C)]에 접속되고, 드레인 단자는 NMOS 트랜지스터(TR4)의 소스 단자에 접속되어 있다. PMOS 트랜지스터(TR3)에 있어서 게이트 단자는 반전입력단자(-)에 접속되고, 드레인 단자는 NMOS 트랜지스터(TR5)의 소스 단자와 출력단자(OUTPUT)에 접속되어 있다. NMOS 트랜지스터(TR4)에 있어서 게이트 단자는 NMOS 트랜지스터(TR5)의 게이트 단자에 접속되고, 드레인 단자는 접지되어 있다. NMOS 트랜지스터(TR5)의 드레인 단자는 접지되어 있다.
다음에, 도2에 도시된 입력회로(201)에 있어서, 노드(C)에 플러스 전압이 발생하는 조건에 대하여 도4를 참조하여 설명한다. 도4는 입력회로(201)의 내부에 흐르는 각각의 전류(I1∼I3)를 도시하고, 입력회로(201)의 양쪽 단자에 인가되는 전압을 VR2 - rI0로 나타내는 도면이다. 이 도면에 의거하여 노드(C)의 전압(Vc)을 플러스 전압으로 하는 조건을 아래에서 설명한다.
도4에 나타나 있는 바와 같이 저항기(R1)에 흐르는 전류를 I1, 저항기(R2)에 흐르는 전류를 I2, 노드(C)에 흐르는 전류를 I3이라고 하면, 노드(C)의 전압(Vc)은 아래의 수식(1)에 의하여 표현된다.
Vc = VR2 - I2 · r2 ·················(1)
또한 전류(I1)는 아래의 수식(2)에 의하여 표현된다.
I1 = ( Vc - r ·I0 ) / r1 ··············(2)
또한 전류(I1)는 아래의 수식(3)에 의해 나타내진다.
I1 = I2 + I3 ····················(3)
이때에, I3 = 0 이기 때문에 I1 = I2 이 되고,
I1 = I2 = ( VR2 - Vc ) / r2 ·············(4)
이것을 수식(2)에 적용하면, 전압(Vc)은 아래의 수식(5)에 의해 표현된다.
Vc = { r1 ( VR2 - Vc ) / r2 } + r ·I0 ·······(5)
수식(5)은 아래의 수식(6)으로 변형이 된다.
r2·Vc = r1·VR2 - r1·Vc + r·r2·I0 ·······(6)
수식(6)은 또한 아래의 수식(7)에 의해 표현된다.
( r1 + r2 ) Vc = r1·VR2 + r·r2·I0 ········(7)
수식(7)로부터 전압(Vc)을 구하면 아래 수식(8)처럼 된다.
Vc = ( r1·VR2 + r·r2·I0) / ( r1 + r2 ) ·····(8)
이와 같이 노드(C)의 전압(Vc)은 각각의 저항기(R1, R2)의 저항치 r1, r2과 제2정전압원(V2)의 제2기준전압(VR2)으로 표현하는 것이 가능하다.
본 제1실시형태에서는, 수식(8)에 나타낸 전압(Vc)이 플러스 전압( Vc > 0 )이 되도록 저항기(R1, R2)의 저항치 r1, r2과 제2정전압원(V2)의 제2기준전압(VR2)을 설정한다. 또, 본 제1실시형태에서는 제1정전압원(V1)의 제1기준전압(VR1)과 제2정전압원(V2)의 제2기준전압(VR2)과의 관계를 VR1 < VR2 이 되도록 설정한다.
도2에 있어서, 제1정전압원(V1)의 제1기준전압(VR1)을 0.65V로, 제2정전압원(V2)의 제2기준전압(VR2)을 1.2V로, 입력회로(201)의 저항기(R1, R2)에 있어서 각각의 저항치 r1, r2를 10kΩ으로, 전원회로(100)에 있어서 저항기(R)의 저항치 r을 10mΩ으로, 과전류 보호회로(101A)에 흐르는 과전류(마이너스 전류)(I0)를 -10A로 한다. 이 경우에 노드(A)의 전압은 I0·r = 10-2×(-10) = -100mV가 되고, 노드(C)의 전압은 상기 수식(8)에 의하여 구해진다. 또한 이 경우에 r1 = r2이 된다.
Vc = ( r1·VR2 + r·r2·I0 ) / ( r1 + r2 )
= (1.1×104)/(2×104)
= 1.1 / 2 = 0.55V
상기한 바와 같이 입력회로(201)를 접속함으로써, 노드(C)에는 과전류(I0)에 따른 플러스 전압이 발생하여, 차동전압회로(202)의 비반전입력단자(+)에는 과전류(I0)에 따른 플러스 전압이 입력된다. 이 때문에, 도2에 나타낸 차동전압회로(202)에는 플러스 전압입력회로(301A)가 불필요하게 되어, 회로구성이 간단해지고 설계가 용이하게 된다. 또한 입력회로(201)를 접속함으로써, 과전류량에 따라 차동전압회로(202)에 입력되는 부하전압의 전압범위가 축소된다. 이 때문에 차동전압회로(202)를 구성하는 MOS 트랜지스터(TR2∼TR5)의 동작전압을 확대할 필요가 없어지고, 회로 패턴의 확대도 불필요하게 된다. 그 결과 전류검출회로(200)의 가격 상승을 억제할 수 있다.
또한 본 제1실시형태의 차동전압회로(202)는 도9에 나타낸 차동전압회로(300)에 비하여 동작전압을 작게 할 수 있다. 이 때문에 회로 패턴의 축소가 가능하여, 전류검출회로(200)의 가격 절감을 꾀할 수 있다. 또한 본 제1실시형태의 차동전압회로(202)는 입력회로(201)로서 저항기(R1, R2)를 추가하는 것만으로 이루어진다. 이 때문에 플러스 전압입력회로(301A)에 비하여 회로구성을 단순화할 수 있어, 전류검출회로(200)의 가격 상승을 억제할 수 있다. 또한 본 실시형태의 차동전압회로(202)에서는 제1정전압원(V1)과 제2정전압원(V2)을 접속하고 있지만, 이러한 정전압원들은 차동전압회로(202)에 접속되는 다른 전원(도면에는 나타내지 않는다)을 이용할 수 있기 때문에 가격의 상승을 억제할 수 있다.
따라서 본 제1실시형태의 전류검출회로(200)를 전원회로(100) 등의 부하에 적용함으로써 부하 내에 흐르는 과전류를 확실하게 검출할 수 있어, 과전류에 의한 이상 사태의 발생을 미연에 방지할 수 있다. 그 결과, 전류검출회로(200)에 접속하는 전원회로(100) 등에 있어서 부하의 신뢰성을 향상시킬 수 있다.
(제2실시형태)
본 제2실시형태에서는, 도2에 나타낸 입력회로(201)의 저항기(R1, R2)를 가변저항기로 구성하는 예를 보여준다. 도5는 제2실시형태에 관한 입력회로(201)의 회로구성을 나타내는 도면이다. 도5에 있어서, 입력회로(201)는 가변저항기(R11)(제1저항기)와 가변저항기(R12)(제2저항기)로 구성되어 있다.
도5에 나타나 있는 바와 같이 입력회로(201)를 가변저항기(R11, R12)로 구성함으로써, 차동전압회로(202) 또는 부하측 기기의 사양변경(仕樣變更) 등에 따라 각각의 저항치를 임의로 조정할 수 있다. 즉 상기한 바와 같이 전류검출 노드(A)에 발생하는 마이너스 전압과 제2기준전압(VR2)의 차분전압가 플러스 전압이 되도록 가변저항기(R11, R12)의 저항치를 각각 조정할 수 있다.
또한 도6에 나타나 있는 바와 같이, 저항치조정부(203)를 설치하여, 각각의 가변저항기(R11, R12)의 저항치를 외부로부터 조정하여도 좋다. 이 저항치조정부(203)에 외부에서 저항치를 조정할 수 있는 조작부(操作部)(도면에는 나타내지 않는다)를 설치함으로써, 접속되는 부하측 장치의 사양 등에 따라 가변저항기(R11, R12)의 저항치를 각각 조정하는 것이 용이하게 된다.
또, 도5에서는 입력회로(201)를 가변저항기(R11, R12)로 구성하는 예를 나타냈지만, 상기 가변저항기(R11, R12) 중 어느 하나를 고정 저항기로 구성하여도 좋다. 이 경우, 상기한 저항치조정부(203)는 상기 가변저항기(R11, R12) 중 어느 하나의 저항치를 조정하는 구성으로 하면 좋다.
(제3실시형태)
본 제3실시형태에서는 도2에 나타낸 입력회로(201)의 저항기(R1, R2)를 복수의 저항기로 구성하고, 이 복수의 저항기에 대한 접속을 외부에 설치한 저항치절체부(抵抗値切替部)에서 절체(切替)하는 예를 나타낸다. 도7은 제3실시형태에 관한 입력회로(201)와 저항치절체부(204)의 회로구성을 나타내는 도면이다. 도7에 있어서, 입력회로(201)는 저항기(R1)(제1저항기)를 복수의 저항기(R21A, R21B)로 구성하고, 저항기(R2)(제2저항기)를 복수의 저항기(R22A, R22B)로 구성하는 경우를 나타내고 있다.
저항기(R21A, R21B)에 있어서 각각의 접속 노드와 저항기(R22A, R22B)에 있어서 각각의 접속 노드는 저항치절체부(204)에 접속되어 있다. 저항치절체부(204)는, 접속 노드 사이를 단락하거나 또는 개방함으로써 저항기(R21A, R21B)의 일방 또는 쌍방을 유효하게 접속하게 하고, 저항기(R22A, R22B)의 일방 또는 쌍방을 유효하게 접속하게 하여, 저항치를 절체하는 기능을 구비한다. 이 저항치절체부(204)에 외부에서 저항치를 절환할 수 있는 조작부(도면에는 나타내지 않는다)를 설치함으로써, 접속되는 부하측 장치의 사양 등에 따라 저항기(R21A, R21B) 및 저항기(R22A, R22B)에 있어서 각각의 저항치를 절체하는 것이 용이하게 된다.
도7에 나타나 있는 바와 같이, 입력회로(201)는 저항기(R1)(제1저항기)를 복수의 저항기(R21A, R21B)로 구성하고, 저항기(R2)(제2저항기)를 복수의 저항기(R22A, R22B)로 구성하고, 이 복수의 저항기(R21A, R21B, R22A, R22B)에 대한 접속을 외부에 설치한 저항치절체부(204)에 의하여 절체하는 구성으로 한다. 이 구성에 의하여, 차동전압회로(202) 또는 부하측 기기의 사양변경 등에 따라 각각의 저항치를 임의로 조정할 수 있게 된다. 즉 상기한 바와 같이 전류검출 노드(A)에 발생하는 마이너스 전압과 제2기준전압(VR2)의 차분전압가 플러스 전압이 되도록 복수의 저항기(R21A, R21B, R22A, R22B)의 저항치를 절체하는 것이 가능하게 된다.
(제4실시형태)
본 제4실시형태에서는 전류검출회로(200)의 외부에 입력회로(201)를 접속하는 예를 나타낸다. 도8은, 본 제4실시형태에 관한 전원회로(부하회로)(100)에 접속된 입력회로(201)와 전류검출회로(200)의 개략적인 구성을 나타내는 도면이다. 또, 도8에 나타내는 전원회로(100)는 도9에 나타낸 전원회로(100)와 동일한 회로구성이기 때문에, 동일한 부호를 붙이고 그 구성 설명을 생략한다.
도8에 있어서, 전류검출회로(200)는 도3에 나타낸 차동전압회로(202)를 구비한다. 입력회로(201)는 부하측의 전류검출 노드(A)와 전류검출회로(200) 측의 노드(C) 사이에 접속된다. 이 경우, 입력회로(201)로서, 도2 또는 도5에 나타낸 입력회로(201)를 적용할 수 있다. 또한 입력회로(201)로서, 도6에 나타낸 저항치조정부(203)를 접속하는 입력회로(201) 또는 도7에 나타낸 저항치절체부(204)를 접속하는 입력회로(201)를 적용하더라도 좋다.
본 제4실시형태에서는, 입력회로(201)를 전류검출회로(200)의 외부에서 접속하는 구성으로 함으로써, 차동전압회로(202)만으로 구성되는 전류검출회로(200)에 대하여 상기 제1실시형태에 나타낸 전류검출회로(200)의 과전류 검출기능을 추가할 수 있다. 따라서 기존의 차동전압회로(202)로 구성되는 전류검출회로(200)에 대하여, 입력회로(201)를 접속하고 저항치를 조정함으로써, 부하측의 과전류를 검출하는 기능을 용이하게 부가할 수 있다. 그 결과, 차동전압회로(202)로 구성되는 전류검출회로(200)를 칩화(chip 化)할 때에, 부하에 대한 적용범위를 확대할 수 있다.
100 : 전원회로
200 : 전류검출회로
201 : 입력회로
202 : 차동전압회로
203 : 저항치조정부
204 : 저항치절체부
R1, R2, R21A, R21B, R22A, R22B : 저항기
R11, R12 : 가변저항기
V1 : 제1정전압원
V2 : 제2정전압원
VR1 : 제1기준전압
VR2 : 제2기준전압

Claims (12)

  1. 전류검출대상이 되는 회로의 전류검출 노드에 접속되어, 상기 회로에 흐르는 마이너스 전류를 플러스 전압으로 하여 출력하는 입력회로(入力回路)와,
    상기 입력회로로부터 출력되는 플러스 전압과 기준전압(基準電壓)을 비교하여, 그 비교결과를 전류검출신호로서 출력하는 차동전압회로(差動電壓回路)를
    구비하고,
    상기 기준전압인 제1기준전압(第一基準電壓)을 출력하는 제1정전압원(第一定電壓源)과, 제2기준전압을 출력하는 제2정전압원을 구비하고,
    상기 입력회로는, 제1단자(第一端子)가 상기 전류검출 노드에 접속되고, 제2단자가 상기 제2정전압원에 접속되고, 상기 회로에 흐르는 상기 마이너스 전류의 전류량에 따른 상기 플러스 전압을 제3단자로부터 출력하고,
    상기 차동전압회로는, 상기 제3단자에 접속되는 제1입력단자와 상기 제1정전압원에 접속되는 제2입력단자를 구비하고, 상기 제1입력단자에 입력되는 상기 플러스 전압과 상기 제2입력단자에 입력되는 상기 제1기준전압을 비교하여, 그 비교결과를 전류검출신호(電流檢出信號)로서 출력하는 것을 특징으로 하는 전류검출회로.
  2. 제1항에 있어서,
    상기 차동전압회로는 상기 플러스 전압이 상기 제1기준전압보다 높은 경우에 과전류검출신호(過電流檢出信號)를 출력하는 것을 특징으로 하는 전류검출회로.
  3. 제1항에 있어서,
    상기 입력회로는, 상기 마이너스 전류의 전류량에 따라 상기 전류검출 노드에 발생하는 마이너스 전압과 상기 제2기준전압의 차분전압(差分電壓)을 상기 플러스 전압으로 하여 출력하는 분압회로(分壓回路)를 구비하는 것을 특징으로 하는 전류검출회로.
  4. 제3항에 있어서,
    상기 분압회로는, 제1저항기(第一抵抗器)와 제2저항기를 구비하고, 상기 제1저항기의 제1단자가 상기 입력회로의 제1단자에 접속되고, 상기 제1저항기의 제2단자가 상기 입력회로의 제3단자에 접속되고, 상기 제2저항기의 제1단자가 상기 입력회로의 제3단자에 접속되고, 상기 제2저항기의 제2단자가 상기 입력회로의 제2단자에 접속되는 것을 특징으로 하는 전류검출회로.
  5. 제4항에 있어서,
    상기 분압회로는, 상기 제1저항기 및 상기 제2저항기 중 적어도 하나가 가변저항기(可變抵抗器)인 것을 특징으로 하는 전류검출회로.
  6. 제5항에 있어서,
    상기 가변저항기의 저항치(抵抗値)를 조정하는 저항치조정부(抵抗値調整部)를 구비하는 것을 특징으로 하는 전류검출회로.
  7. 제4항에 있어서,
    상기 제1저항기 및 상기 제2저항기 중 적어도 하나를 복수의 저항기로 구성하는 것을 특징으로 하는 전류검출회로.
  8. 제7항에 있어서,
    상기 복수의 저항기의 접점을 바꾸어서 저항치를 조정하는 저항치절체부(抵抗値切替部)를 구비하는 것을 특징으로 하는 전류검출회로.
  9. 제4항에 있어서,
    상기 플러스 전압을 출력하도록, 상기 제1저항기 및 상기 제2저항기에 있어서 각각의 저항치와, 상기 제1정전압원의 제1기준전압값과, 상기 제2정전압원의 제2기준전압값을 각각 설정하는 것을 특징으로 하는 전류검출회로.
  10. 제9항에 있어서,
    상기 제2기준전압값을 상기 제1기준전압값보다 높게 설정하는 것을 특징으로 하는 전류검출회로.
  11. 제1항에 있어서,
    상기 입력회로는, 상기 전류검출회로의 외부에 접속하는 회로로서 설치되는 것을 특징으로 하는 전류검출회로.
  12. 삭제
KR1020117016223A 2009-01-22 2009-10-28 전류검출회로 KR101374848B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009011638A JP5422212B2 (ja) 2009-01-22 2009-01-22 電流検出回路
JPJP-P-2009-011638 2009-01-22
PCT/JP2009/068451 WO2010084652A1 (ja) 2009-01-22 2009-10-28 電流検出回路

Publications (2)

Publication Number Publication Date
KR20110099312A KR20110099312A (ko) 2011-09-07
KR101374848B1 true KR101374848B1 (ko) 2014-03-18

Family

ID=42355721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117016223A KR101374848B1 (ko) 2009-01-22 2009-10-28 전류검출회로

Country Status (4)

Country Link
JP (1) JP5422212B2 (ko)
KR (1) KR101374848B1 (ko)
TW (1) TWI414801B (ko)
WO (1) WO2010084652A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101458983B1 (ko) * 2013-04-29 2014-11-10 코원에너지서비스 주식회사 정류기 디지털 원격 감시제어회로
JP6436821B2 (ja) * 2015-03-19 2018-12-12 エイブリック株式会社 電流検出回路
JP6796732B1 (ja) * 2020-01-20 2020-12-09 日立ジョンソンコントロールズ空調株式会社 回路基板、回路および空気調和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04351969A (ja) * 1991-05-29 1992-12-07 Fujitsu Ltd 電流測定回路
JPH09243673A (ja) * 1996-03-05 1997-09-19 Nippon Telegr & Teleph Corp <Ntt> 信号レベル検出回路
JP2002082139A (ja) * 2000-09-05 2002-03-22 Advantest Corp 電源電圧監視回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182317A (ja) * 1982-04-19 1983-10-25 Sony Corp 比較回路
JPH10300798A (ja) * 1997-04-24 1998-11-13 Sanyo Electric Co Ltd オフセットの自動補正回路を備える電流検出回路
JP2002318250A (ja) * 2001-02-16 2002-10-31 Fuji Electric Co Ltd 電流検出装置およびこれを用いた過負荷電流保安装置
US6617838B1 (en) * 2001-09-11 2003-09-09 Analog Devices, Inc. Current measurement circuit
US6946828B1 (en) * 2003-05-20 2005-09-20 Ami Semiconductor, Inc. Bi-directional current measurement circuit that uses a transconductance amplifier to generate a copy current

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04351969A (ja) * 1991-05-29 1992-12-07 Fujitsu Ltd 電流測定回路
JPH09243673A (ja) * 1996-03-05 1997-09-19 Nippon Telegr & Teleph Corp <Ntt> 信号レベル検出回路
JP2002082139A (ja) * 2000-09-05 2002-03-22 Advantest Corp 電源電圧監視回路

Also Published As

Publication number Publication date
WO2010084652A1 (ja) 2010-07-29
TWI414801B (zh) 2013-11-11
JP5422212B2 (ja) 2014-02-19
TW201028706A (en) 2010-08-01
KR20110099312A (ko) 2011-09-07
JP2010172099A (ja) 2010-08-05

Similar Documents

Publication Publication Date Title
US7408390B2 (en) DC to DC converter and voltage detecting circuit and current detecting circuit thereof
KR101435238B1 (ko) 볼티지 레귤레이터
US7719242B2 (en) Voltage regulator
US7576524B2 (en) Constant voltage generating apparatus with simple overcurrent/short-circuit protection circuit
US7274226B2 (en) Power source voltage monitoring circuit for self-monitoring its power source voltage
US7969703B2 (en) Overcurrent protection circuit and voltage regulator incorporating same
US11467611B2 (en) Current limiting electronic fuse circuit
US20080272753A1 (en) Regulator circuit
KR20060127070A (ko) 과전류 검출 회로 및 그것을 구비한 레귤레이터
US9063558B2 (en) Current limiting circuit configured to limit output current of driver circuit
KR20100074317A (ko) 정전압 회로
US9071047B2 (en) Voltage regulator
US7772815B2 (en) Constant voltage circuit with higher speed error amplifier and current limiting
US11105830B2 (en) Voltage detector
US20080106245A1 (en) Voltage supply circuit
CN106066419B (zh) 电流检测电路
JP2004312231A (ja) 半導体集積回路装置
KR20110132974A (ko) 배터리 상태 감시 회로 및 배터리 장치
KR101374848B1 (ko) 전류검출회로
US7808756B2 (en) Circuit and method for short circuit protection
US20080218144A1 (en) On-Off-Valve
CN110045777B (zh) 逆流防止电路以及电源电路
US7116537B2 (en) Surge current prevention circuit and DC power supply
US7612550B2 (en) Dropper type regulator
JP6850199B2 (ja) 電源回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee