JPS58182317A - 比較回路 - Google Patents

比較回路

Info

Publication number
JPS58182317A
JPS58182317A JP6505382A JP6505382A JPS58182317A JP S58182317 A JPS58182317 A JP S58182317A JP 6505382 A JP6505382 A JP 6505382A JP 6505382 A JP6505382 A JP 6505382A JP S58182317 A JPS58182317 A JP S58182317A
Authority
JP
Japan
Prior art keywords
voltage
input
signal
differential amplifier
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6505382A
Other languages
English (en)
Inventor
Mitsuo Osawa
大沢 光男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6505382A priority Critical patent/JPS58182317A/ja
Publication of JPS58182317A publication Critical patent/JPS58182317A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は比較回路、特にサーボ制御系やレギュレータ
等に用いて好適な比較回路に関する。
この種、比較回路として例えば第1図に示すようなもの
が従来提案されている。即ち、第1図において、入力端
子(1)が差動増幅器(2)の非反転入力端子に接続さ
れ、との差動増幅器(2)の反転入力端子は基準電圧を
得るためのツェナーダイオード体)のカソード・アノー
ドを介して接地されると共に抵抗器(4)を介して正の
電源端子+VoK接続される。又、差動増幅器(2)の
出力側は出力端子(5)に接続され、との差動増幅器(
2)の出力側と非反転入力端子の間に帰還用の抵抗器(
6)が接続される。そして、入力端子(1)より差動増
幅器(2)の非反転入力端子に比較しようとする入力信
号を供給すると共に反転入力端子に基準信号(電圧)を
供給し、両者の差を誤差信号として出力端子(5)に取
り出すようKしている。
第2図はこのような従来の比較回路をスイッチングレギ
エレータ(DC−DCコンバータ)K適用した場合の一
例を示すもので、同図において、(11)は例えば商用
電源電圧を整流平滑して得た直流電圧が供給される入力
端子、(12)は例えばトランジスタを用いたスイッチ
ング回路、(13)は平滑回路、(14)は一定の直流
電圧が得られる出力端子、(15)は一定のパルス信号
を発生する発振回路、(16)はパルス幅変調器である
。そしてここでは第1図の比較回路は誤差検出回路とし
て使用される。即ち出力端子(14) K得られる直流
出力電圧を比較回路の差動増幅器(2)において基準電
圧と比較し、その誤差電圧をパルス幅制御信号としてパ
ルス幅変調器(16) K供給する。パルス幅変調器(
16)はこの供給されたパルス幅制御信号により発振回
路(11)からのパルス信号のデユーティを変えて、誤
差電圧に応じたパルス幅変N(PWM)信号を得、図示
せずもドライバーを通してスイッチング回路(12)に
供給する。スイッチング回路(12)はパルス幅変調信
号により、そのオン時間を制御され、その出力茗号が平
滑回路(13)を通して出力端子(14)に安定化され
た直流出力電圧とし【取り出される。
ところで、第1図の如き構成をなす従来の比較回路の場
合は、一方の入力端子に比較用の基準信号(電圧)、他
方の入力端子に被比較用の入力信轍電圧氷別々に供給す
るようにしているので、ある特定の目的にはよいが多種
の用途に用いようとするときには回路構成が複雑となっ
たり、あるいは使用できない等の不都合があった。
この発明は斯る点に鑑み、多種の用途に適用可能な汎用
性のある万能形の比較回路を提供するものである。
以下、この発明の諸実施例を第3図乃至第9図に基づい
て詳しく説明する。
第3図は、この発明の基本とも云うべき一実施例を示す
ものである。同図において、(21)は2入力端子を有
する差動増幅器であって、この2入力端子の一方例えば
非反転入力端子を可変抵抗器(22)の摺動端子に接続
し、抵抗器(22)の一端を抵抗器(23)を介して正
の入力端子(24)に接続すると共に可変抵抗器(22
)の他端を抵抗器(25)及び(26)を介して負の入
力端子(27)に接続する。
そして抵抗器(25)と(26)の接続点を基準電圧源
としての定電圧素子例えばツェナーダイオード(28)
のアノード・カソード関を介して接地する。
従って、ツェナーダイオード(28)よりの電圧は、こ
の場合実際の基準電圧の極性を反転したものである。又
、差動増幅器(21)の2入力端子の他方例えば反転入
力端子を接地し、その出力側より出力端子(29)を取
り出すようにする。尚、この差動増幅器(21)には電
源端子+v0及び−vcより電源を与えるようにしてい
るが、負の電源端子−vcの方は接地するよ5Kしても
よい。尚、抵抗器(23) (25)及び可変抵抗器(
22)の値はツェナーダイオード(28)で得られる比
較用の基準信号(電圧)と、入力端子(24)及び(2
7)間に得られる被比較用の入力信号(電圧)との和が
0となるように即ち差動増幅器(21)の非反転入力端
子の電位がOvとなるように設定される。つまり、差動
増幅器(21)の2入力端子の電位が同電位即ち°この
場合は接地電位(Ov)となるように設定されるわけで
ある。従って、比較用基準信号に対して被比較用入力信
号がずれると、差動増幅器(21)の2入力端子間には
レベル差が生じ、その差動出力が誤差信号として出力端
子(29) K取り出される。
第4図及び第5図は第3図の変形例を夫々示すものであ
る。第4図及び第5図において第3図と対応する部分に
は同一符号を付し、その詳細説明は省略する。
まず第4図は差動増幅器(21)の反転入力端子Ovを
基準とする別な入力信号例えば交流又は直流郷の変調入
力信号を供給しようとするものである。即ち、同図にお
いて、差動増幅器(21)の反転入力端子を抵抗器(3
0)を介して接地し、これ等反転入力端子と抵抗器(3
0)の接続点に上述の如き別な入力信号が供給される入
力端子(31)をアンプ(32)を介して接続するよう
にする。そし 。
て入力端子(31)より別な入力信号を供給することに
よって、この入力信号と非反転入力端子に印加される入
力信号との比較又は変調をも可能となる。
一方、第5図の回路では正負入力信号のバランス点を差
動増幅器(21)に供給することにより、この比較回路
を用いた回路系全体をトラッキングサーボ制御可能とす
るものである。即ち、同図において、入力端子(24)
及び(27)間に等価な抵抗値を有する抵抗器(33)
及び(34)を直列接続し、これら抵抗器(33)及び
(34)の接続点を差動増幅器(21)の非反転入力端
子に接続する。モして差動増幅器(21)の反転入力端
子は接地する。この第5図の具体的な回路の一例を夫々
第6図及び第7図に示す。
第6図は入力側に一対の電界効果トランジスタを用いた
場合である。即ち、同図において、1対の電界効果トラ
ンジスタ(21a)及び(21b)を設け、トランジス
タ(21a)のゲート端子すなわち差動増幅器(21)
の非反転入力端子を抵抗器(33)及び(34)の接続
点に接続し、ドレイン端子をトランジスタ(21c)の
コレクターエミツタ路を介して正の電源端子+voに接
続し、一方トランジスタ(21b)のゲート端子すなわ
ち差動増幅器(21)の反転入力端子を接地し、ドレイ
ン端子をトランジスタ(21d)のコレクターエミツタ
路を介して正の電源端子+voに接続し、トランジスタ
(21c)及び(21d)のゲート端子を相互接続する
と共K)?ンジスタ(21c)のペースとコレクタを相
互接続する。つまり、これらトランジスタ(21a) 
(21b)(21c)及び(21(1)は、いわゆるカ
レントミラー回路を構成するものである。又トランジス
タ(21a)と(21b)のソース端子を共通接続した
後定電流源としてのトランジスタ(21e)のコレクタ
ーエミツタ路を介して接地する。又このトランジスタ(
21@)のベースを、このトランジスタ(21e)とカ
レントミラー接続構成とされる他方のトランジスタ(2
1f)のペースに接続し、このトランジスタ(21f)
のエミッタを接地し、コレクタを抵抗器(21g)を介
して正の電源端子+voに接続すると共に自己のベース
と相互接続する。そして、例えばトランジスタ(21b
)のドレイン端子とトランジスタ(21d)のコレクタ
の接続点より出力端子(29)を導出するようにする。
尚、電界効果トランジスタ(21a)及び(21b)と
しては例えばにチャンネル・デプレッション形のものが
使用される。尚、トランジスタ(21a)及び(21b
)−は例えばここではゲート電圧が−1,8Vのときそ
のドレイン電流が1 mAとなるように設定される。従
って、この場合トランジスタ(21a)と(21b)の
各ソース端子の接続点すなわちトランジスタ(21e)
のコレクタ側の電位が1.8     □Vとなるよう
にトランジスタ(21f) K 1 mAの電流を流し
ている。
今、抵抗器(23)及び(24)を介して供給されてく
る正負の入力信号のバランスがくずれてトランジスタ(
21a)のゲート側に成る差電位が発生すると、トラン
ジスタ(21a)のドレイン側を流れる電流がΔ工。た
け増大し、これに伴ってトランジスタ(21d)にもΔ
工。増大した電流が流れ、逆にトランジスタ(21d)
のドレイン側を流れる電流はΔ工。分だけ減小する。従
って出力端子(29)には差動出力即ちトランジスタ(
21d)を流れる電流とトランジスタ(21b)を流れ
る電流の差即ち2Δ工。の電流が取り出されることにな
る。
第7図は電界効果トランジスタの代りにバイポーラトラ
ンジスタを用いた第5図の具体的な回路の一例である。
尚、同図において、第6図と対応する部分には同一符号
を付し、その詳細説明は省略する。
第7図において、1対のトランジスタ(21h)及び(
211)を設け、トランジスタ(21h)及び(211
)の各コレクタを夫々トランジスタ(21c)及び(2
1d)の各コレクタに接続し、トランジスタ(21h)
及び(211)の各エミッタを共通接続してトランジス
タ(21e)のコレクタに接続し、トランジスタ(21
h)及び(211)の各ベースを夫々トランジスタ(2
1j)及び(21k)の各エミッタに接続する。又トラ
ンジスタ(21j )及び(21k)の各コレクタは接
地し、各ペースはトランジスタ(211)及び(21m
)の各エミッタに夫々接続し、トランジスタ(211)
及び(21m)の各コレクタは共通接続して負の電源端
子−vcK接続し、トランジスタ(211)のペースす
なわち差動増幅器(21)の非反転入力端子は・抵抗器
(33)及び(34)の接続点に接続し、トランジスタ
(21m)のベースすなわち差動増幅器(21)の反転
入力端子は接地する。そしてこの場合も第6図と同様の
動作を行う。即ち入力端子(24)及び(27)からの
正負の入力信号のバランスがくずれると、その誤差分が
出力端子(29)に差動出力として取り出される。
第8図は第4図の回路を用いてアンプの電源電圧をアン
プの出力の大小に応じて制御する場合の応用例である。
尚、同図において、第4図と対応する部分には同一符号
を付して説明する。又同図において、(11)〜(16
)は第2図で用いたものと同様のものが、同様の目的で
使用されている。
第8図において、(35)は入力信号源、 (36)は
整流回路、 (37)は平滑回路、 (38)はアンプ
(39)はスピーカである。ここでは入力信号源(35
)からの入力信号の大小な差動増幅器(21)等からな
る比較回路で検出し、この検出出力に基づく制御信号に
より入力信号の大小、つまりアンプ(38)の出力の大
小に応じてアンプ(38)に供給する電源電圧を変えて
やろうとするものである。即ちアンプ(38)の出力が
大のときは電源電圧を上げ、一方アンプ(38)の出力
が小さいときは電源電圧を下げてやる。これは入力信号
が大きい時には略働かす必要もないのでアンプ(38)
の電源電圧を下げてやるわけである。例えばアンプ(3
8)の出力が大きいとき即ち入力信号源(35)からの
入力信号が大きいときは、差動増幅器(21) 郷から
なる比較回路からのパルス幅制御信号により見損回路(
15)からのパルス信号をパルス幅変調器(16)にお
いて、デユーティが大きくなるようにノ(ルス幅変調し
、得られたパルス幅変調信号によりスイッチング回路(
12)のオン時間を長くするように制御して平滑回路(
13)の出力側にアンプ(28)の規定電源電圧に略々
近い電圧を得、この電圧を電源電圧としてアンプ(38
)に供給するようにする。
一方アンプ(38)の出力が小さいとき即ち入力信号源
(35)からの入力信号が小さいときは上述同様比較回
路からのパルス幅制御信号によりノくルス幅変調器(1
6)の出力側′にデユーティの小さなノくルス幅変調信
号を得、これによってスイッチング回路(12)のオン
時間を短かくして平滑回路(13)の出力側に得られる
電圧を小ならしめ、この小さな電源電圧をもってアンプ
(38)を駆動するようにする。このようにして入力信
号の大小に応じて比較回路の出力を変え、アンプ(38
)に与える電源電圧を実質的にアンプ(38)の出力の
大小に応じて制御することができる。
第9図は第5図の回路を用いて1電源より、この電源電
位と絶対値が等しく互いに極性を異にする一対の直流電
位をもった2電源を得る場合の応用例である。なお、第
9図において、第5図と対応する部分には同一符号を付
して説明する。また、第9図でも、(12)、(13)
、(15)及び(16)は第2図で用いたものと同様の
ものが、同様の目的で使用されている。
第9図において、直流電源(40)を設け、この直流電
源(40)の正側を出力端子(41) K接続すると共
に負側を出力端子(42)に接続する。そして抵抗器(
33)の一端を出力端子(4i)KW続する1と共に抵
抗器(34)の一端を出力端子(43)に接続する。そ
して出力端子(42)を差動増幅器(21)の反転入力
端子に接続する。つまり出力端子(41)と(43)に
は出力端子(42)を接地電位として絶対値が等しく互
いに極性を異にする一対の直流電圧が得られるようにな
されている。
出力端子(41)及び(43)に絶対値が等しく互いに
極性を異にする一対の直流電圧が得られている通常の動
作状態では、等価な抵抗値を有する抵抗器(33)及び
(34)の接続点の電位はOVの筈である。そこで今、
抵抗器(33)及び(34)の接続点の電位のバランス
が何等かの原因でくずれるとその誤差分が差動増幅器(
21)よりパルス幅制御信号としてパルス幅変調器(1
6)に供給され、このパルス幅変調器(16)からのパ
ルス幅変調信号によりスイッチング回路(12)のオン
時間が制御され、平滑回路(13)を通して出力端子(
43)に出力端子(41)の直流電圧と極性は異なるも
絶対値の等しい直流電圧が得られるようにトラッキング
サーボ制御がなされる。このようにして電源は実際には
1つであるが、絶対値が等しく互いに極性を異にする一
対の直流電位をもった電源を得ることができる。肖、対
称でない電源電圧を必要とする場合には抵抗器(33)
及び(34)の一方を調整して所定電圧となるようにす
ればよい。そして出力端子(41)〜(43) K得ら
れる一対の電源電圧を例えば8、EPP回路の電源電圧
とすれば、電源1個の場合より実質的にその電源電圧が
2倍となるので、その出力も電源・1個の場合に比し、
4倍とすることができる。
上述の如くこの発明によれば、互いに対称な関係の入力
端子を有する差動増幅器を設け、これら2入力端子の一
方を実質的に接地すると共に他方に被比較用入力信号(
電圧)と比較用の零ボルトを含む任意の基準信号(電圧
)とを加算して入力するよ5にしたので、回路に汎用性
をもたせることができ、例えば幅広い多用途のコントロ
ールICの設計が可能となると共に省エネルギーの設計
が可能となる。
また、差動増幅器の一方の入力端子を接地する代りに零
ボルトを基準とする別な入力信号を供給することにより
、他の入力信号との比較又は変調をも可能(となる。
尚、上述の実施例において、差動増幅器の代りに演算増
幅器を使用するようにしてもよい。
【図面の簡単な説明】
第1図は従来回路の一例を示す回路図1.第2図は第1
図の応用例を示す構成図、第3図はこの発明の一実施例
を示す回路図、第4図及び第5図は第3図の変形例を夫
々示す回路図、第6図及び第7図は夫々第5図の具体的
な回路構成の一例を示す接続図、第8図は第4図の応用
例を示す構成図、第9図は第5図の応用例を示す構成図
である。 (21)は差動増幅器、(22)は可変抵抗器、(23
)(25) (26)は抵抗器、(28)はツェナーダ
イオードである。 第1図 第2図 第3図 第4図 第5図 第6図 第7図 ) 手続補正書 昭和s1年1月It’日 1、事件の表示 昭和s1年特許願第  6501Sl   号2、発明
の名称 比較回路 3、補正をする者 事件との関係   特許出願人 6、補正により増加する発明の数 *aの詳細なIII!嘴の欄及び■− (1)  Iji細書中、特許請求の範囲を別紙の通り
に訂正する。 (2)同、第3頁2行の「(Iυ」をr(IsJと訂正
する。 (3)図面中、第7図を別紙のとおり訂正する。 以   上 特許請求の範囲 互いに対称な関係の2入力端子を有する差動増幅器を設
け、上記2入力端子の一方を接地電位とすると共に他方
に被比較用入力電圧信号と比較用基準電圧信号とを加算
して供給するようにしたことを特徴とする比較回路。

Claims (1)

    【特許請求の範囲】
  1. 互いに対称な関係の2入力端子を有する差動増幅器を設
    け、上記2入力端子の一方を接地すると共に他方に被比
    較用入力電侶号と比較用基準信号とを加算して供給する
    ようにしたことを特徴とする比較回路。
JP6505382A 1982-04-19 1982-04-19 比較回路 Pending JPS58182317A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6505382A JPS58182317A (ja) 1982-04-19 1982-04-19 比較回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6505382A JPS58182317A (ja) 1982-04-19 1982-04-19 比較回路

Publications (1)

Publication Number Publication Date
JPS58182317A true JPS58182317A (ja) 1983-10-25

Family

ID=13275822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6505382A Pending JPS58182317A (ja) 1982-04-19 1982-04-19 比較回路

Country Status (1)

Country Link
JP (1) JPS58182317A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008234015A (ja) * 2007-03-16 2008-10-02 Fuji Electric Device Technology Co Ltd 過電流検出回路、dc−dcコンバータ、及び過電流検出方法
JP2010172099A (ja) * 2009-01-22 2010-08-05 Thine Electronics Inc 電流検出回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5067050A (ja) * 1973-10-15 1975-06-05

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5067050A (ja) * 1973-10-15 1975-06-05

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008234015A (ja) * 2007-03-16 2008-10-02 Fuji Electric Device Technology Co Ltd 過電流検出回路、dc−dcコンバータ、及び過電流検出方法
JP2010172099A (ja) * 2009-01-22 2010-08-05 Thine Electronics Inc 電流検出回路

Similar Documents

Publication Publication Date Title
US6897636B2 (en) Method and circuit for scaling and balancing input and output currents in a multi-phase DC-DC converter using different input voltages
US8922276B2 (en) Auto-zero amplifier and feedback amplifier circuit using the auto-zero amplifier
US7868603B2 (en) Method and apparatus to compensate for supply voltage variations in a PWM-based voltage regulator
US6522115B1 (en) Pulse-width-modulated DC-DC converter with a ramp generator
USRE41599E1 (en) Method of setting bi-directional offset in a PWM controller using a single programming pin
US10075139B2 (en) Linear high voltage driver with programmable differential and common mode gain
US10303193B2 (en) Voltage regulator circuit, corresponding device, apparatus and method
US7511461B2 (en) Switching regulator control circuit which prevents shoot-through current in a synchronous rectifier
US20040113597A1 (en) DC-DC converter and DC-DC converter drive circuit
US11218074B2 (en) Error amplifier with accurate output clamp function
JPS58182317A (ja) 比較回路
US20090066309A1 (en) Switching regulator
US7184288B2 (en) System for controlling the dissipated power supply of a power stage working in a mixed Linear/PWM mode and driving an electromagnetic load
WO2015098255A1 (ja) 出力回路および電圧発生装置
JPH049616Y2 (ja)
JPH04330812A (ja) Vca回路
JPH0246115Y2 (ja)
JPS58215815A (ja) コンパレ−タ回路
JP2021128530A (ja) エラーアンプおよび電源回路
JPH0517691Y2 (ja)
JPH0326435B2 (ja)
JP2707444B2 (ja) 電源装置
JPH01315259A (ja) 直流変換器
JPH0112547Y2 (ja)
JP2004363870A (ja) 電圧電流変換回路