JP4211741B2 - 出力カットオフ回路 - Google Patents

Description

本発明は、所定の監視対象電圧の低下時に、信号出力回路の出力信号の電位を略接地電位にする出力カットオフ回路に関するものである。

上述した出力カットオフ回路の一例として、例えば特許文献１に記載の断線故障検知回路がある。この断線故障検知回路を図５に示す。図５に示すように、機能回路１０１の信号ライン１１２は、抵抗１２１を介して電源ライン１１１に接続されるとともに、抵抗１２２を介して接地ライン１１３と接続される。さらに、電源ライン１１１と接地ライン１１３とが、抵抗１２３を介して接続される。

この機能回路１の電源ライン１１１は、当該機能回路１０１に電源を供給する上位回路１０４の電源ライン１４１に接続される。機能回路１０１の信号ライン１１２は、上位回路１０４の信号ライン１４２を介して信号出力端子１４５に接続される。機能回路１０１内には信号出力回路部１０３が設けられている。その信号出力回路部１０３内のアンプ１３１からの信号は、信号ライン１１２，１４２を介して信号出力端子１４５から出力される。機能回路１０１の接地ライン１１３は、上位回路１０４の接地ライン１４３に接続される。なお、Ｒ０１，Ｒ０２，Ｒ０３は、信号出力回路部１０３の内部抵抗値を示している。

上位回路１０４においても、電源ライン１４１と信号ライン１４２とは内部抵抗１２４を介して接続され、また信号ライン１４２と接地ライン１４３とは内部抵抗１２５を介して接続される。上位回路１０４の電源ライン１４１および接地ライン１４３は、それぞれ電源端子１４４および接地端子１４６に接続されている。

上述した構成の断線故障検知回路が例えば自動車用の半導体圧力センサに適用された場合、センサを構成する機能回路１０１には電源電圧ＶＣＣとして５Ｖが供給される。そして、断線故障がない場合には、機能回路の出力電圧Ｖｏｕｔは、印加圧力に応じてたとえば０．３Ｖ〜４．８Ｖの正常出力電圧範囲において変化する。

しかし、機能回路１０１と上位回路１０４との電源ラインが断線して、機能回路１０１への電源供給が断たれた場合には、信号ライン１１２，１４２を接地ライン１１３、１４３に接続するプルダウン抵抗により出力電圧Ｖｏｕｔのカットオフ動作が行なわれるので、機能回路１０１の出力電圧Ｖｏｕｔは、正常出力電圧範囲よりも低い略接地電位ＧＮＤとなる。このようにして、異常発生時に、機能回路１０１の出力電圧が不定となることを防止するとともに、その異常の検出を可能としている。
特開２００３−３０４６３３号公報

上述した従来技術のように、機能回路１０１の信号ライン１１２，１４２にプルダウン抵抗を接続して、出力電圧のカットオフ動作を行なうと、以下に説明するように種々の不具合が生じる。

第１に、機能回路１０１からプルダウン抵抗に常時電流が流れるので、例えば、出力段トランジスタのサイズを大きくするなど、信号出力回路１０３のアンプ１３１の電流出力能力を増強する必要が生じる。その結果、断線故障検知回路における消費電流が増加するとの問題が発生する。

さらに、信号ライン１１２，１４２や電源ライン１１１，１４１には、図５には示していないが、高周波ノイズを除去するためのコンデンサが接続される。このため、そのコンデンサに充電された電荷により、信号出力端子１４５から出力される電圧Ｖｏｕｔが、電源電圧ＶＣＣの低下、遮断に応じて即座に略接地電位ＧＮＤまで低下しないとの問題が生じる。

本発明は上述した点に鑑みてなされたもので、電流消費を抑制しつつ、電源電圧などの監視対象電圧が低下したときには、瞬時に出力電圧をカットオフすることが可能な出力カットオフ回路を提供することを目的とする。

上記目的を達成するために、請求項１に記載の出力カットオフ回路は、所定の監視対象電圧の低下時に、信号出力回路の出力信号の電位を略接地電位にするものであって、
監視対象電圧が閾値よりも低下したときに、電圧低下信号を出力する電圧低下信号出力回路と、
信号出力回路の出力ラインをアースに導通させる第１のスイッチング素子と、
電圧低下信号出力回路から出力される電圧低下信号の有無に応じて、第１のスイッチング素子をオン・オフする駆動回路とを備え、
駆動回路は、
電圧低下信号出力回路から出力される電圧低下信号によってオンされる第２のスイッチング素子と、
第２のスイッチング素子がオンしたときに、当該第２のスイッチング素子を介して充電電流が供給されるコンデンサと、
第２のスイッチング素子とコンデンサとの間に挿入され、コンデンサからの放電を防止するための放電防止ダイオードとから構成され、
第１のスイッチング素子は、コンデンサの充電電圧によってオンされることを特徴とする。

請求項１に記載の出力カットオフ回路は上述のように構成されるので、監視対象電圧が低下して、電圧低下信号が出力されると、第１のスイッチング素子がオンし、電圧低下信号が出力されていないときには、第１のスイッチング素子がオフする。第１のスイッチング素子がオンすることにより、信号出力回路の出力ラインはアースに導通されるので、その出力ラインの電位を瞬時に略接地電位とすることができる。また、電圧低下信号の非出力時には第１のスイッチング素子がオフするので、この第１のスイッチング素子を介して信号出力回路の出力ラインからアースへ電流が流れることはなく、結果として、消費電流を減少させることができる。
ここで、例えば、出力カットオフ回路の電源電圧を監視対象電圧とした場合、その電源電圧の低下の進行により、第１のスイッチング素子をオンするための駆動信号を生成できなくなる可能性が生じる。これに対して、請求項１では、第２のスイッチング素子及び放電防止ダイオードを介した充電電流によって充電されるコンデンサの充電電圧を用いて第１のスイッチング素子をオンしているので、第１のスイッチング素子のオン状態を確実に維持することができる。

請求項２に記載したように、少なくとも第１のスイッチング素子は、電界効果型トランジスタによって構成されることが好ましい。電界効果型トランジスタの場合、コンデンサの充電電圧を用いてオンしても、コンデンサから電流が放電されることがなく、第１のスイッチング素子のオン状態を長期間にわたって維持できるためである。

請求項３に記載したように、電圧低下信号出力回路が電圧低下信号の出力を停止したときにオンされ、コンデンサの充電電圧を放電させる第３のスイッチング素子を備えることが好ましい。

例えば、出力カットオフ回路の電源電圧を監視対象電圧とした場合、その電源電圧は負荷等に応じて変動することがある。電源電圧が閾値を超えて低下した場合には、出力信号が不定となることを防止するために、強制的に略接地電位とすることが必要であるが、電源電圧が回復した場合には、出力信号のカットオフ動作を停止することが望ましい。

請求項３に記載した構成によれば、電圧低下信号の出力停止時にコンデンサの充電電圧を放電させることができるので、出力信号のカットオフ動作を瞬時に停止することができる。

なお、上述した監視対象電圧は、請求項４に記載したように、信号出力回路及び出力カットオフ回路の電源が供給する電源電圧であっても良いし、請求項５に記載したように、信号出力回路の出力信号を生成するために、当該信号出力回路に入力される入力信号の電圧であっても良い。

以下、本発明の実施形態に係る出力カットオフ回路について、図面に基づいて説明する。なお、本実施形態に係る出力カットオフ回路は、加速度センサや圧力センサの検知信号を増幅して出力する信号出力回路に適用される他、各種の演算を行なってその演算結果に応じた信号を出力する信号出力回路などにも適用することができる。

図１は、実施形態に係る出力カットオフ回路の構成を示す回路図である。１は、信号出力回路であり、例えば図示しない加速度センサの検知信号を増幅して出力する出力アンプ２を備える。

信号出力回路１は、その上位回路である電子制御装置（ＥＣＵ）３から電源電圧ＶＣＣ及び接地電位ＧＮＤの供給を受けて動作する。信号出力回路１の出力信号Ｖｏｕｔは、ＥＣＵ３に入力される。なお、ＥＣＵ３内では、出力信号Ｖｏｕｔが入力される出力ラインとアース間にプルダウン抵抗１２が設けられ、何らかの異常の発生時に、出力信号Ｖｏｕｔの電位を接地電位に固定できるように構成されている。ただし、このプルダウン抵抗１２の抵抗値は非常に高い値（例えば１００ｋΩ）に設定されるので、通常時に当該プルダウン抵抗１２を流れる電流は極僅かに抑えられる。

出力カットオフ回路４が、上述した信号出力回路１内に設けられ、電源電圧ＶＣＣが所定の閾値電圧Ｖｔｈよりも低下したときに、信号出力回路１の出力信号Ｖｏｕｔを略接地電位ＧＮＤに維持するカットオフ動作を実施する。以下、本実施形態の特徴部分に係る出力カットオフ回路４の構成及び動作に関して詳しく説明する。

出力カットオフ回路４は、電源電圧ＶＣＣを監視対象電圧とし、その電源電圧ＶＣＣが所定の閾値電圧Ｖｔｈよりも低下したときに、電圧低下信号Ｖｌｏｗを出力する電圧低下検出回路５を備える。図２は、電圧低下検出回路５の構成の一例を示す回路図である。

図２に示すように、電圧低下検出回路５は、直列に接続された一対の抵抗２１，２２を有する。この一対の抵抗２１，２２は、電源電圧ＶＣＣを分圧し、その分圧した電圧を後述する比較器２３の一方の端子に入力する。

一方、比較器２３の他方の端子には、閾値電圧発生回路２４から閾値電圧Ｖｔｈが入力される。閾値電圧発生回路２４は、制御トランジスタ２５、抵抗２６、及び定電圧ダイオード２７とによって構成され、定電圧ダイオード２７が発生するツェナ電圧を利用して、閾値電圧Ｖｔｈの安定化を図っている。従って、電源電圧ＶＣＣが低下した場合であっても、閾値電圧Ｖｔｈの変動が抑制される。その結果、一対の抵抗２１，２２による分圧値は、閾値電圧Ｖｔｈよりも低下し、比較器２３からＨレベルの電圧低下信号Ｖｌｏｗが出力される。

ただし、比較器２３から出力される電圧低下信号Ｖｌｏｗは、電源電圧ＶＣＣによる影響を受けるため、図３に示すように、電圧低下信号ＶｌｏｗのＨレベルの大きさは、電源電圧ＶＣＣの低下に伴なって減少する。

６はインバータであり、電圧低下検出回路５の電圧低下信号Ｖｌｏｗを入力する。このインバータ６からは、電圧低下信号Ｖｌｏｗを反転した反転信号Ｖｌｏｗ’が出力される。インバータ６から出力される反転信号Ｖｌｏｗ’は、ＰチャネルＭＯＳＦＥＴ７及びＮチャネルＭＯＳＦＥＴ１１の両ゲート端子に与えられる。従って、インバータ６から出力される反転信号Ｖｌｏｗ’のレベルがＬｏｗであるときには、ＰチャネルＭＯＳＦＥＴ７がオンし、かつＮチャネルＭＯＳＦＥＴ１１がオフし、逆に反転信号Ｖｌｏｗ’のレベルがＨｉであるときには、ＰチャネルＭＯＳＦＥＴ７がオフし、かつＮチャネルＭＯＳＦＥＴ１１がオンする。

ＰチャネルＭＯＳＦＥＴ７のソース端子は電源Ｖｃｃに接続され、ドレイン端子は放電防止ダイオード８に接続されている。この放電防止ダイオード８の出力先には、コンデンサ９が接続されている。

すなわち、放電防止ダイオード８は、ＰチャネルＭＯＳＦＥＴ７からコンデンサ９へ向かう方向が順方向となるように接続されている。従って、ＰチャネルＭＯＳＦＥＴ７を介して印加されるダイオード電圧Ｖｄが、コンデンサ９の充電電圧Ｖｃよりも大きい場合、放電防止ダイオード８が導通して、コンデンサ９に充電電流を供給する。逆に、ダイオード電圧Ｖｄが充電電圧Ｖｃよりも小さいときには、放電防止ダイオード８が非導通状態となり、コンデンサ９からの放電を防止する。

なお、この放電防止ダイオード８は、ＰチャンネルＭＯＳＦＥＴを図３（ａ）に示すようにダイオード接続することによって構成することが可能であり、また、ＮチャンネルＭＯＳＦＥＴを図３（ｂ）に示すように接続することによって構成することも可能である。

コンデンサ９の充電電圧Ｖｃは、信号出力回路１の出力ラインにドレイン端子が接続され、アースにソース端子が接続されたＮチャネルＭＯＳＦＥＴ１０のゲート端子に印加される。従って、コンデンサ９に充電電圧Ｖｃが生じている状態では、ＮチャネルＭＯＳＦＥＴ１０がオンして、信号出力回路１の出力ラインの電位を略接地電位ＧＮＤに固定する。逆に、コンデンサ９に電圧が充電されていない場合には、ＮチャネルＭＯＳＦＥＴ１０はオフした状態を維持する。

反転信号Ｖｌｏｗ’がゲート端子に与えられるＮチャネルＭＯＳＦＥＴ１１は、そのドレイン端子が、放電防止ダイオード８とコンデンサ９との間に接続され、ソース端子がアースに接続されている。このため、ＮチャネルＭＯＳＦＥＴ１１がオンすると、コンデンサ９の充電電圧Ｖｃが瞬時にＮチャネルＭＯＳＦＥＴ１１を介して放電する。

上述したように、本実施形態では、出力カットオフ回路４における複数のスイッチング素子をＣＭＯＳ回路を用いて実現しているので、消費電流の抑制を図ることができる。特に、コンデンサ９の充電電圧Ｖｃによって駆動されるスイッチング素子が、電界効果型トランジスタであるＮチャネルＭＯＳＦＥＴ１０によって構成される。このため、ＮチャネルＭＯＳＦＥＴ１０がオンしても、コンデンサ９からＮチャネルＭＯＳＦＥＴ１０を介して電流が放電されることがなく、そのオン状態を長期間にわたって維持することができる。

上述した構成を有する出力カットオフ回路４の作動を図４の波形図を参照しつつ説明する。

電源電圧ＶＣＣが、負荷の変動等の原因で低下し、閾値電圧Ｖｔｈよりも小さくなった場合、電圧低下検出回路５からＨレベルの電圧低下信号Ｖｌｏｗが出力される。この電圧低下信号Ｖｌｏｗはインバータ６によって反転信号Ｖｌｏｗ’に変換されるので、電源電圧ＶＣＣの低下時には、インバータ６からＬレベルの反転信号Ｖｌｏｗ’が出力される。

従って、Ｌレベルの反転信号Ｖｌｏｗ’によって、ＰチャネルＭＯＳＦＥＴ７がオンし、ＮチャネルＭＯＳＦＥＴ１１がオフする。この結果、電源電圧ＶＣＣ相当のダイオード電圧Ｖｄが、放電防止ダイオード８の一端に印加される。このダイオード電圧Ｖｄの印加によって放電防止ダイオード８が導通し、コンデンサ９に充電電流が供給される。

このコンデンサ９の充電電圧Ｖｃの発生に伴なって、その充電電圧Ｖｃがゲート端子に印加されるＮチャネルＭＯＳＦＥＴ１０がオンする。このため、信号出力回路１の出力ラインが、そのＮチャネルＭＯＳＦＥＴ１０を介して接地される。その結果、信号出力回路１の出力ラインの電位は、略接地電位ＧＮＤに低下する。なお、図１には示していないが、信号処理回路１の出力ラインには、ノイズ除去用のコンデンサが接続される。このため、ＮチャネルＭＯＳＦＥＴ１０がオンされたとき、信号出力回路１の出力ラインの電位は、そのコンデンサ等の時定数に従う極僅かな遅れ時間の経過後に、略接地電位ＧＮＤまで低下する。

コンデンサ９が充電されて、その充電電圧Ｖｃが、ダイオード電圧Ｖｄよりも大きくなると、放電防止ダイオード８が非導通となり、コンデンサ９から充電電圧Ｖｃが放電されることを防止する。このため、電源電圧ＶＣＣが低下している間、ＮチャネルＭＯＳＦＥＴ１０のオン状態を維持することができ、信号出力回路１の出力ラインの電位を略接地電位ＧＮＤに安定させることができる。

電源電圧Ｖｃｃが、閾値電圧Ｖｔｈを超えるまで回復した場合には、電圧低下検出回路５が出力する電圧低下信号ＶｌｏｗはＬレベルとなる。そのため、インバータ６が出力する反転信号Ｖｌｏｗ’のレベルは、Ｈレベルとなる。

このＨレベルの反転信号Ｖｌｏｗ’によってＰチャネルＭＯＳＦＥＴ７はオフし、ＮチャネルＭＯＳＦＥＴ１１がオンするようになる。すると、ＮチャネルＭＯＳＦＥＴ１１のオンによって、コンデンサ９の充電端子が接地されるので、コンデンサ９の充電電圧Ｖｃは即座に放電される。この結果、ＮチャネルＭＯＳＦＥＴ１０がオフするので、出力カットオフ回路４によるカットオフ動作が終了する。

以上、説明したように、本実施形態に係る出力カットオフ回路４によれば、監視対象電圧である電源電圧ＶＣＣが低下したときには、ＮチャネルＭＯＳＦＥＴ１０をオンすることにより、信号出力回路１の出力ラインをアースに導通させている。このため、その出力ラインの電位を瞬時に略接地電位ＧＮＤまで低下することができる。また、電源電圧Ｖｃｃの低下が生じていない時には、ＮチャネルＭＯＳＦＥＴ１０がオフするので、このＮチャネルＭＯＳＦＥＴ１０を介して信号出力回路１の出力ラインからアースへ電流が流れることはなく、結果として、消費電流を減少することができる。

また、電源電圧ＶＣＣが閾値電圧Ｖｔｈよりも低下した後に、その閾値電圧Ｖｔｈを超えるまで回復した場合には、ＮチャネルＭＯＳＦＥＴ１１によってコンデンサ９の充電電圧Ｖｃを放電させることができるので、出力カットオフ回路４のカットオフ動作を瞬時に停止することができる。

以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することができる。

例えば、上述した実施形態においては、信号処理回路１に供給される電源電圧ＶＣＣを監視対象電圧とした。しかしながら、例えば信号処理回路１が出力信号を生成するために、当該信号出力回路１に入力される入力信号の電圧を監視対象電圧としても良い。この場合、信号処理回路１から不安定な出力信号が出力されることを防止することができる。

なお、信号処理回路１に入力される入力信号の電圧を監視対象電圧とする場合であっても、上述した実施形態のように、コンデンサ９及び放電防止ダイオード８を用いて、ＮチャネルＭＯＳＦＥＴ１０をオンするようにしても良い。この場合、電源電圧Ｖｃｃの変動によらず、入力信号の電圧の低下に応じて、確実に信号出力回路１の出力をカットオフすることができる。

ただし、電源電圧Ｖｃｃの安定化が図られている場合や、電源電圧Ｖｃｃの変動を考慮する必要がない場合などは、上述したコンデンサ９や放電防止ダイオード８等を省略し、ＰチャネルＭＯＳＦＥＴ７から供給される電源電圧ＶｃｃによってＮチャネルＭＯＳＦＥＴ１０を直接オンするようにしても良い。この場合、出力カットオフ回路４の回路構成をシンプルにすることができる。

また、上述した実施形態においては、出力カットオフ回路４の各スイッチング素子をＣＭＯＳ回路によって構成したが、バイポーラトランジスタを用いて構成することも可能である。

実施形態に係る出力カットオフ回路の構成を示す回路図である。 図１における電圧低下検出回路５の構成の一例を示す回路図である。 （ａ）はＰチャネルＭＯＳＦＥＴによって放電防止ダイオードを構成する場合の接続例を示し、（ｂ）はＮチャネルＭＯＳＦＥＴによって放電防止ダイオードを構成する場合の接続例を示す説明図である。 実施形態に係る出力カットオフ回路の動作を説明するための波形図である。 従来の出力カットオフ回路の構成を示す回路図である。

符号の説明

１ 信号出力回路
２ 出力アンプ
３ 電子制御装置３
４ 出力カットオフ回路
５ 電圧低下検出回路
６ インバータ
７，ＰチャネルＭＯＳＦＥＴ
８ 放電防止用ダイオード
９ コンデンサ
１０，１１ ＮチャネルＭＯＳＦＥＴ

Claims (5)

1. 所定の監視対象電圧の低下時に、信号出力回路の出力信号の電位を略接地電位にする出力カットオフ回路であって、
   前記監視対象電圧が閾値よりも低下したときに、電圧低下信号を出力する電圧低下信号出力回路と、
   前記信号出力回路の出力ラインをアースに導通させる第１のスイッチング素子と、
   前記電圧低下信号出力回路から出力される前記電圧低下信号の有無に応じて、前記第１のスイッチング素子をオン・オフする駆動回路とを備え、
   前記駆動回路は、
   前記電圧低下信号出力回路から出力される前記電圧低下信号によってオンされる第２のスイッチング素子と、
   前記第２のスイッチング素子がオンしたときに、当該第２のスイッチング素子を介して充電電流が供給されるコンデンサと、
   前記第２のスイッチング素子と前記コンデンサとの間に挿入され、前記コンデンサからの放電を防止するための放電防止ダイオードとから構成され、
   前記第１のスイッチング素子は、前記コンデンサの充電電圧によってオンされることを特徴とする出力カットオフ回路。
2. 少なくとも前記第１のスイッチング素子は、電界効果型トランジスタによって構成されることを特徴とする請求項１に記載の出力カットオフ回路。
3. 前記電圧低下信号出力回路が前記電圧低下信号の出力を停止したときにオンされ、前記コンデンサの充電電圧を放電させる第３のスイッチング素子を備えることを特徴とする請求項１又は２に記載の出力カットオフ回路。
4. 前記監視対象電圧は、前記信号出力回路及び前記出力カットオフ回路の電源が供給する電源電圧であることを特徴とする請求項１乃至請求項３のいずれかに記載の出力カットオフ回路。
5. 前記監視対象電圧は、前記信号出力回路の出力信号を生成するために、当該信号出力回路に入力される入力信号の電圧であることを特徴とする請求項１乃至請求項３のいずれかに記載の出力カットオフ回路。

Images