JP5420419B2 - 歪みが低減された発光層を備えるiii−窒化物発光デバイス - Google Patents

歪みが低減された発光層を備えるiii−窒化物発光デバイス Download PDF

Info

Publication number
JP5420419B2
JP5420419B2 JP2009542380A JP2009542380A JP5420419B2 JP 5420419 B2 JP5420419 B2 JP 5420419B2 JP 2009542380 A JP2009542380 A JP 2009542380A JP 2009542380 A JP2009542380 A JP 2009542380A JP 5420419 B2 JP5420419 B2 JP 5420419B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
grown
emitting layer
type region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009542380A
Other languages
English (en)
Other versions
JP2010514191A (ja
Inventor
スンスー イー
オレリアン ジ エフ ダヴィッド
ネイサン エフ ガードナー
マイケル アール クレイムズ
リンダ ティ ロマーノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2010514191A publication Critical patent/JP2010514191A/ja
Application granted granted Critical
Publication of JP5420419B2 publication Critical patent/JP5420419B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体発光デバイスのための成長技術及びデバイス構造体に関する。
発光ダイオード(LED)、共振空洞発光ダイオード(RCLED)、垂直共振器レーザ・ダイオード(VCSEL)、及び端面発光型レーザを含む半導体発光デバイスは、現在利用可能な光源の中でもとりわけ効率的である。可視スペクトルにわたって作動可能な高輝度発光デバイスの製造において現在注目されている材料系は、III−V族半導体、特に、III−窒化物材料とも呼ばれる、ガリウム、アルミニウム、インジウム、及び窒素の2成分系、3成分系、及び4成分系の合金を含む。典型的には、III−窒化物発光デバイスは、異なる組成及びドーパント濃度の半導体層のスタックを金属・有機化学気相成長(MOCVD)、分子線エピタキシ(MBE)、又はその他のエピタキシャル技術によって適切な基板上にエピタキシャル成長させることによって製造される。スタックはしばしば、基板の上に形成された、例えばSiでドープされた1つ又はそれ以上のn型層と、n型層(単層又は複層)の上に形成された発光又は活性領域と、活性領域の上に形成された、例えばMgでドープされた1つ又はそれ以上のp型層とを含む。導電性基板上に形成されたIII−窒化物デバイスは、デバイスの対向する側に形成されたp−コンタクト及びn−コンタクトを有することができる。しばしば、III−窒化物は、両方のコンタクトをデバイスの同じ側に設けて絶縁体基板上に作製される。
米国特許第6,274,924号明細書
本発明の実施形態において、III−窒化物発光デバイスは、デバイス内の、特に発光層内の歪みを減らすように設計された歪み軽減層を含む。発光デバイス内の歪みを減らすことで、デバイスの性能を向上させることができる。歪み軽減層をその上に成長させる面は、歪み軽減層をその面の一部の上にのみ成長させて、歪み軽減層が横方向に拡がり少なくとも部分的に緩和するような空間を提供するように構成される。本発明の幾つかの実施形態において、歪み軽減層は、テクスチャ構造を有する(textured)半導体層又はマスク層の上で成長する。本発明の幾つかの実施形態において、歪み軽減層は半導体材料の柱状部の群である。
テクスチャ層上で成長させた歪み緩和発光層を有する発光デバイスの部分を示す。 テクスチャ層上で成長させた歪み緩和層の上で成長させた発光層を有する発光デバイスの部分を示す。 マスク上で成長させた発光層を有する発光デバイスの部分を示す。 半導体材料の柱状部の群の中で成長させた発光層を有する発光デバイスの部分を示す。 半導体材料の柱状部の群の上に成長させた結合層の上に成長させた発光層を有する発光デバイスの部分を示す。 半導体材料の柱状部の群の上に成長させた発光層と、n型及びp型材料の領域を電気的に隔離する抵抗性材料とを有する、発光デバイスの部分を示す。 半導体材料の柱状部の群の上に成長させた発光層と、n型及びp型材料の領域を電気的に隔離する抵抗性材料とを有する、発光デバイスの部分を示す。 成長基板が除去された、フリップチップ発光デバイスの部分を示す。 パッケージングされた発光デバイスの組立分解図を示す。 マスク内の開口部の上に成長させた多角形の上に成長させた共形発光層を有する発光デバイスの部分を示す。 マスク内の開口部の上に成長させた多角形の上に成長させた共形発光層を有する発光デバイスの部分を示す。
半導体発光デバイスの性能は、デバイスに供給される1電子当たりのデバイス内で発生する光子の数を測る内部量子効率を測定することによって評価される。従来のIII−窒化物発光デバイスに対して印加される電流密度が増大するにつれ、デバイスの内部量子効率は最初に増大し、その後、減少する。電流密度が増大してゼロを越えると、内部量子効率は増大して、所与の電流密度(例えば、あるデバイスでは約10A/cm2)でピークに達する。電流密度がピークを越えて増大すると、内部量子効率は最初に急速に降下し、次にもっと高い電流密度において(例えば、あるデバイスでは200A/cm2を越えると)緩やかに減少する。
高電流密度における量子効率の降下を減少又は反転させるための1つの技術は、より厚い発光層を形成することである。例えば、450nmで発光するように構成された発光層は、50Åよりも厚いことが好ましい。より厚い発光層内の電荷担体密度は量子井戸内の電荷担体密度よりも低くなることができるので、これにより、非発光再結合(nonradiative recombination)で失われる担体の数を減らすことができ、それにより外部量子効率を高めることができる。しかしながら、厚いIII−窒化物発光層の成長は、III−窒化物デバイス層内の歪みのせいで困難である。
天然の(native)III−窒化物成長基板は一般に高価であり、広く入手可能ではなく、商用のデバイスの成長のためには実際的ではないので、III−窒化物デバイスはしばしばサファイア又はSiC基板の上で成長させる。このような非天然の基板は、基板上で成長させたIII−窒化物デバイス層のバルクの格子定数とは異なる格子定数を有するので、その結果、基板上で成長させたIII−窒化物層内に歪みが生じる。ここで用いられる場合、「面内(in−plane)」格子定数は、デバイス内の層の実際の格子定数のことを指し、「バルク」格子定数は、所与の組成の、緩和した、自立した(free standing)材料の格子定数のことを指す。層における歪みの量は、特定の層を形成する材料の面内格子定数とデバイス内の層のバルク格子定数との差を、その層のバルク格子定数で除したものである。
III−窒化物デバイスを従来通りAl23上で成長させる場合、基板上で最初に成長させる層は通常、面内a格子定数が約3.1885ÅのGaN緩衝層である。GaN緩衝層は、InGaN発光層を含めて緩衝層の上で成長する全てのデバイス層の格子定数を設定するという点で、発光領域のための格子定数のテンプレートとして働く。InGaNのバルク格子定数はGaN緩衝層テンプレートの面内格子定数よりも大きいので、GaN緩衝層の上に成長する場合、発光層は歪むことになる。例えば、約450nmの光を放出するように構成される発光層は、組成In0.16Ga0.84Nを有することができ、この組成のバルク格子定数は3.342Åの組成である。より長波長の光を放出するデバイスの場合のように、発光層におけるInN組成が増大するにつれて、発光層内の歪みも増大する。
歪み層の厚さが臨界値を超えると、転位又は他の欠陥が層内に形成され、歪みに関連したエネルギーを減少させる。欠陥は非発光再結合中心となり、これはデバイスの量子効率をかなり低下させることがある。結果として、発光層の厚さはこの臨界厚さを下回るように保持されなければならない。InN組成及びピーク波長が増大するにつれて発光層内の歪みは増大するので、そのため発光層の臨界厚さは減少する。
発光層の厚さを臨界厚さ未満に維持したとしても、InGaN合金は、特定の組成及び温度において熱力学的に不安定である。例えば、InGaN成長のために典型的に用いられる温度において、合金はスピノーダル分解を呈することがあり、その場合、均一な組成のInGaNは、平均より高いInN組成の領域と平均より低いInN組成の領域とを有する層へと変質する。InGaN発光層におけるスピノーダル分解は、非発光再結合中心を生じさせ、これはデバイスの量子効率を低下させることがある。スピノーダル分解の問題は、発光層の厚さが増大するにつれて、発光層内の平均InN組成が増大するにつれて、及び/又は発光層内の歪みが増大するにつれて、悪化する。例えば、発光層をサファイア基板上で成長させて、450nmの光を放出するように構成する場合、16%のInN組成と50Åを上回る好ましい厚さとの組合せは、スピノーダル分解の限界を超える。
従って、上記のように、電流密度が増大したときに生じる量子効率の降下を低減又は排除するためには発光層の厚さを増大することが望ましい。より厚い発光層を成長させるために、臨界厚さを増大させることによって許容範囲内に欠陥数を維持するために、及びスピノーダル分解なしに層が成長することができる厚さを増大させるために、発光層内の歪みを低減させることが必要である。本発明の実施形態は、III−窒化物デバイスのデバイス層内の、特に発光層内の歪みを減らすように設計される。
本発明の実施形態によれば、III−窒化物発光デバイスの発光層における少なくとも部分的な歪みの軽減は、デバイスの少なくとも1つの層がその上に成長する面を、その層が横方向に拡がり、それにより少なくとも部分的に緩和するように構成することによって提供される。この層を歪み軽減層と呼ぶ。従来のデバイスにおいては、デバイス内の全ての層をそれらが歪むのに十分なほど薄く成長させるので、基板の上で成長させる最初の単結晶層がデバイス内の各々の歪み層の格子定数を定めることになる。本発明の実施形態においては、歪み軽減層が少なくとも部分的に緩和し、その結果、歪み軽減層における格子定数は歪み軽減層の前に成長させた層の格子定数よりも大きくなる。歪み軽減層はこのように、歪み軽減層の後に成長させる層の格子定数を拡大する。
幾つかの実施形態において、発光層自体が歪み軽減層であり、これは、発光層を横方向に拡げて歪みを軽減させることができる面の上で発光層を成長させることを意味する。幾つかの実施形態において、発光層の前に成長させる層が歪み軽減層である。第1のグループの実施形態において、歪み軽減層をテクスチャ面上で成長させる。第2のグループの実施形態において、歪み軽減層を、しばしばナノワイヤ又はナノカラムと呼ばれるIII−窒化物材料の柱状部の中又は上で成長させる。
以下で説明される実施形態において、III−窒化物発光デバイスは、適切な成長基板上に典型的には最初に成長させるn型領域を含む。n型領域は、例えば、n型の又は意図的に非ドープの緩衝層又は核形成層のような調製層、後で成長基板を剥離すること又は基板を除去した後で半導体構造体を薄くすることを容易にするように設計された剥離層、及び発光領域が効率的に光を放出するために望ましい特定の光学的又は電気的特性に対して設計されたn型デバイス層を含む、異なる組成及びドーパント濃度の複数の層を含むことができる。
発光層をn型領域の上で成長させる。以下の実施形態は単一の発光層について言及しているかもしれないが、以下の実施形態のいずれも、1つ又はそれ以上の厚い又は薄い発光層を備えた発光領域を含むことができることを理解されたい。適切な発光領域の例は、単一の厚い又は薄い発光層、及び障壁層で分離された複数の厚い又は薄い量子井戸発光層を含む多重量子井戸発光領域を含む。
幾つかの実施形態において、デバイス内の各々の発光層の厚さは好ましくは50Åよりも厚い。幾つかの実施形態において、デバイスの発光領域は、厚さが50Å〜600Å、より好ましくは100Å〜250Åの単一の厚い発光層である。最適な厚さは、発光層内の欠陥の数に依存し得る。発光層における欠陥の濃度は、好ましくは109cm-2未満に制限され、より好ましくは108cm-2未満に制限され、より好ましくは107cm-2未満に制限され、より好ましくは106cm-2未満に制限される。
幾つかの実施形態において、デバイス内の少なくとも1つの発光層は、Siのようなドーパントで1×1018cm-3〜1×1020cm-3のドーパント濃度までドープされる。Siドーピングは発光層における面内a格子定数に影響を与えることがあり、潜在的に発光層における歪みをさらに低減させる。
p型領域を発光層の上で成長させる。n型領域と同様に、p型領域も、意図的に非ドープの層又はn型層を含めて、異なる組成、厚さ、及びドーパント濃度の複数の層を含むことができる。
図1は、歪み軽減発光層を半導体層のテクスチャ面の上に成長させた本発明の実施形態を示す。図1のデバイスにおいて、面内格子定数a1を有するn型領域11を成長基板20の上に成長させる。例えばGaN、InGaN、AlGaN、又はAlInGaNとすることができるn型領域11の上面にはテクスチャ構造が設けられる。次に、面内格子定数a2を有する歪み軽減発光層12をテクスチャ面の上に成長させる。これもまた面内格子定数a2を有するp型領域13を、発光層12の上に成長させる。
n型領域11の表面には、例えばピークと谷とが交互する断面プロファイルを有する構造部(feature)のような制御された粗い表面を有するテクスチャ構造が設けられる。隣接するピーク間の距離は50nmから200nmまでとすることができ、より好ましくは50nmから100nmまでとすることができる。ピークの頂上から谷の底までの深さは200nm未満とすることができ、より好ましくは100nm未満とすることができる。適切な大きさ、深さ、及び間隔の構造部は、例えば、従来のフォトリソグラフィ・エッチング、スパッタ・エッチング、光電気化学エッチングによって、又は結晶性材料がテクスチャ構造を持って成長するようなインサイチュ・プロセスによって、例えば高圧での成長によって形成することができる。構造部が適切な大きさである場合、発光層12のInGaN材料は、島構造(island)の群としてピーク上で優先的に成長する。初期には島構造はテクスチャ構造が設けられたn型領域11の表面全体を覆わないので、島構造は、発光層12が少なくとも部分的に緩和するように横方向に拡がることができる。歪み軽減発光層12の面内格子定数a2は、n型領域11の面内格子定数a1よりも大きい。
図2は、歪み軽減を提供するためにテクスチャ面上に成長させる層が発光層12ではなく、発光層12の前にn型領域11の上に成長させたn型層21である、図1のデバイスのバリエーションを示す。図1のデバイスの場合のように、面内格子定数a1を有するn型領域11を基板20の上に成長させる。n型領域11の上面には、図1を参照して説明されたようにテクスチャ構造が設けられている。第2のn型領域21は、GaN、InGaN、AlGaN、又はAlInGaNとすることができ、n型領域11のテクスチャ面上に成長させる。n型領域21が成長し始めるとき、n型領域21のIII−窒化物材料は、n型領域11のテクスチャ面のピーク上で優先的に島構造の群として成長する。材料の島構造は横方向に拡がり、少なくとも部分的に緩和することができ、その結果、n型領域21の面内格子定数a2はn型領域11の面内格子定数a1よりも大きくなる。歪み軽減領域21の上で成長させる発光層12及びp型領域13を含めた層は、歪み軽減領域21の、より大きい面内格子定数a2を複製する。
図3は、歪み軽減層をマスクの上で成長させる本発明の実施形態を示す。図3のデバイスにおいて、格子定数a1を有するn型領域14を成長基板20の上に成長させる。n型領域14の表面は、その表面が一部は窒化シリコン材料SiNxで覆われ、一部は窒化シリコン内の小さい開口部内で露出されるように、シランのようなシリコン前駆体で処理され、マスクが形成される。露出された領域は10nmから200nmまで、より好ましくは50nmから150nmまで、より好ましくは100nmより小さい横方向範囲を有することができる。
発光領域17をマスクの上で成長させる。発光領域17の材料は、マスク材料15内の開口部上でn型領域14の露出された表面上に優先的に成長する。発光層材料の島構造は横方向に拡がり、少なくとも部分的に緩和することができ、その結果、発光領域17の面内格子定数a2はn型領域14の面内格子定数a1よりも大きくなる。これもまた面内格子定数a2を有するp型領域18を、発光領域17の上に成長させる。図1及び図2に示されるデバイスの場合のように、発光領域17は必ずしもマスクの上に直接成長させる必要はなく、例えばGaN、InGaN、AlGaN、又はAlInGaNなどの第2のn型領域を最初にマスク上で成長させ、その後で発光領域17を成長させることができる。
発光層を図1及び図2のテクスチャ層又は図3のマスク層のようなテクスチャ界面の上で成長させる図1、図2、及び図3に示される実施形態において、テクスチャ界面は一般に発光層に近接して位置する。幾つかの実施形態において、テクスチャ界面は、発光層の少なくとも一部の1000Å以内にある。
図4、図5、図6、及び図7は、半導体材料の柱状部を含むデバイスを示す。図4において、n型領域22を基板20の上に成長させる。平面のn型領域22の上に、上記のSiNxマスクのようなマスク層24を形成させる。マスク材料の島構造の間の開口部内で、半導体材料の柱状部を成長させる。幾つかの実施形態において、半導体材料の柱状部の成長温度は、マスク材料の島構造の間のGaN材料が分解し始める温度、幾つかの応用では1000℃よりも下に維持される。図3の実質的に平面の層ではなく半導体材料の柱状部を形成するために、半導体材料の柱状部は、図3の場合のようにマスクの上に成長する平面層よりも狭い温度範囲内で、かつ、よりゆっくりとした成長に適した条件下で成長させることができる。例えば、柱状部は、900℃〜1000℃の成長温度で、0.5Å/s未満の成長速度で、4000より大きいV族前駆体のIII族前駆体に対する比において成長させることができる。平面材料は、1000℃を超える温度及び900℃未満の温度で、より速い成長速度で、異なる前駆体比率で成長させることができる。n型材料の柱状部26を最初に成長させ、次に発光領域材料の柱状部28を成長させ、その次にp型材料の柱状部30を成長させる。
p型柱状部30を成長させた後、例えば、Mgドーパント前駆体のようなドーパント前駆体のフローを導入するか又は増加させること、窒素前駆体(通常NH3)を減少させること、又は成長速度を増大させることによって成長条件を変更して、柱状部の上に倒立した角錐が形成されるようにさせ、この角錐が徐々に合体して柱状部と柱状部間の空間25との上に平面層32を形成する。
III−窒化物材料の柱状部の寸法は、柱状部が横方向に拡がって柱状部内の異なる組成の層間の格子定数の違いを適合させることができるように選択される。例えば、柱状部の直径は、500nm未満、より好ましくは200nm未満に制限されることができる。10nmという小さい直径が可能であり得る。50nm〜150nmの直径、例えば100nmの領域がふさわしい。直径は、柱状部内の材料が少なくとも部分的に緩和できるのに十分なほど小さく、かつ発光層材料の充填率が許容可能な高さとなるのに十分に大きくなるように選択される。柱状部は、必ずしも図4に示されているように一定の直径を有している必要はない。例えば、柱状部は切頭角錐とすることができる。幾つかの実施形態において、充填率は少なくとも90%であり、これは成長したときに柱状部がデバイスの半導体構造体の横方向の範囲の少なくとも90%を占めることを意味する。充填率は、柱状部の直径と柱状部間の間隔の両方によって決定される。柱状部の数を減らす場合、所定の充填率を維持するためには柱状部の数密度を高めなければならない。幾つかの実施形態において、柱状部の数密度は少なくとも1010cm-2である。
柱状部の高さは50nmから3μmまでの範囲とすることができる。単一発光層を有するデバイスにおいて、50nm〜150nmの高さ、例えば100nmがふさわしい。多重量子井戸発光領域を有するデバイスにおいては、200nm〜1μmの高さ、例えば500nmがふさわしい。柱状部内の発光層28は、少なくとも部分的に緩和することができる。
幾つかの実施形態において、図4に示されるデバイスにおいて、単一のデバイス内の異なる柱状部内の発光領域を異なる波長の光を放出するように形成することができる。例えば、赤、緑、及び青色の光の組合せが白色に見えるように、デバイス内の幾つかの柱状部は赤色光を放出するように構成することができ、デバイス内の幾つかの柱状部は緑色光を放出するように構成することができ、デバイス内の幾つかの柱状部は青色光を放出するように構成することができる。
発光領域の発光波長はInN組成に依存し、InGaN発光層中のInNが多いほど、発光波長は長くなる。中断されていない平面の発光層を有する従来のデバイスでは、発光層内の歪みが、発光層内に取り込まれることができるInNの量を制限する。一般に、青色光を放出する平面InGaN発光層は、緑色光を放出する平面InGaN発光層よりも高品質で成長する。緑色よりも長波長で発光する十分に高品質の平面InGaN発光層を成長させることは、非常に困難である。図4に示されるような柱状部内で成長する発光領域は少なくとも部分的に緩和することができるので、従来の歪んだ平面層よりも成長中により多くのInNが取り込まれることができる。柱状部内の材料が緩和するほど、より多くのInNが発光層内に取り込まれることができる。
本発明者らは、少なくとも1つのInGaN層を含む柱状部を有する構造体を成長させた。構造体は光ルミネセンスによって特徴付けられ、InGaN材料からの発光波長が従来の平面成長よりも有意に赤方偏位したことを示した。青から緑及び黄色を含めて赤までの色を表す430nm〜750nmの発光波長が達成された。
幾つかの実施形態において、個別の柱状部の中のInN組成は、柱状部の直径を制御することによって制御される。柱状部の直径が小さいほど、柱状部内の材料はより緩和するので、従って発光領域の成長中により多くのInNが取り込まれる。例えば、直径が約10nmから約150nmまで様々である柱状部を有するデバイスにおいて、10nmの範囲の直径を有する柱状部が最も緩和し、最も高いInN組成を有する発光層を有し、最も長波長の最も赤色の光を放出することが予想される。150nmの範囲の直径を有する柱状部は緩和が少なく、より低いInN組成の発光層を有し、より短波長のより青色の光を放出することが予想される。
白色光を放出するデバイスを作るためには、可視スペクトルの各領域の光を放出する制御された数の柱状部が存在しなければならない。上記のように、各柱状部によって放出される光の波長は、柱状部の直径を制御することによって制御することができる。所与の直径及び対応する発光波長の各々の柱状部が十分な数で存在することを保証するために、マスク層24を例えばナノインプリント・リソグラフィ法によってパターン形成して、所望の直径の複数の開口部を形成することができる。白色光を放出するデバイスを例として用いるが、デバイスからの発光スペクトルは、適切なサイズの開口部を有するマスク24をパターン形成することによって、他の色の光に合わせることができることを理解されたい。
異なる柱状部が異なる色の光を放出して、組み合わされた光が白色に見えるようするデバイスは、従来の、青色発光半導体光発光デバイスを蛍光体のような1つ又は複数の波長変換材料と組み合わせ、蛍光体で変換された光が蛍光体から漏出した未変換の青色光と組み合わされて白色光を形成する白色光デバイスと比べて、優れた利点を提供することができる。異なる色の光を放出する柱状部を有するデバイスは、デバイスを形成した後に波長変換層を形成する必要がないので製造の複雑さを低減することができ、発光スペクトルが潜在的により容易に制御されるので、色度、色温度、及び演色の制御の向上を提供することができ、例えば波長変換材料に関連した非効率性を排除することにより、より高い効率にすることができ、高価な波長変換材料がもはや必要ないのでより安価に製造することができ、発光スペクトルの調整においてより高い自由度を提供することができる。
図5のデバイスにおいて、歪み軽減発光層は、半導体柱状部の群の上で合体した層の上で成長する。面内格子定数a1を有するn型領域22を、基板20の上に成長させる。平面n型領域22の上に、上記のSiNxマスクのようなマスク層24が形成される。マスク材料の島構造の間の開口部内で、n型材料の柱状部26を成長させる。上記のように、柱状部が横方向に拡がって、それにより少なくとも部分的に緩和することができるのに十分なほど直径が小さくなるように、柱状部を成長させる。n型領域34が柱状部26の上で合体するように成長条件が変更された場合、n型領域34は少なくとも部分的に緩和した柱状部の面内格子定数を保持するので、n型領域22の面内格子定数a1よりも大きい面内格子定数a2を有する。どちらも面内格子定数a2を複製する発光領域36及びp型領域38を、n型領域34の上で成長させる。
n型領域34が柱状部26の上で合体するとき、2つの柱状部の上で成長した材料が一緒になるところに縫合欠陥27が形成されることがある。欠陥27は発光領域36及びp型領域38を通して複製されることがあり、効率を低下させ、又は信頼性の問題を引き起こすことがある。図6及び図7は、縫合欠陥を排除し、又は縫合欠陥の数を減らすように設計された本発明の実施形態を示す。
図6のデバイスにおいて、n型領域22を基板20の上に成長させ、次にマスク24を形成させ、柱状部26が少なくとも部分的に緩和するように、上記のようにn型柱状部26を成長させる。抵抗性材料の共形層40を柱状部26の上に形成させる。抵抗層40は、例えば、Zn又はFeでドープされたエピタキシャル成長させた抵抗性GaN、又はシリコン酸化物のような抵抗性酸化物とすることができる。柱状部26の頂部の上に形成された抵抗層はその後、抵抗性材料40が柱状部26の間の空間内にのみ残るように従来のリソグラフィによって除去される。次に発光領域42を露出された柱状部の頂部の上に柱状部として成長させ、その次にp型領域44を成長させこれが発光領域42の上に合体する。抵抗性領域40はn型領域22及び26をp型領域44から電気的に隔離する。
図7のデバイスにおいて、n型領域22を基板20の上に成長させ、次にマスク24を形成させ、柱状部26が少なくとも部分的に緩和するように、上記のようにn型柱状部26を成長させる。非ドープのInGaNの共形層46を柱状部26の上に成長させ、次に、ドープされた発光領域48を柱状部26の上の共形層46の領域の頂部の上に成長させるために、成長条件を柱状部の成長に適した条件に切り換える。次にp型領域52を成長させ、これが発光領域48の上に合体する。発光領域の島構造48のドーピングは、柱状部26の間の非ドープのInGaN領域46よりも低い破壊電圧をもたらし、それゆえ、n型領域22及び26はp型領域52から電気的に隔離される。
幾つかの実施形態において、発光領域の島構造48が成長した後で、イオン注入ステップが柱状部26の間の領域50を非導電性にする。注入の後、柱状部26の頂部の上のイオンでダメージを受けたInGaN領域46をエッチングによって除去することができる。このような実施形態において、発光領域の島構造48は、柱状部26の上で直接成長させることができる。
図10及び図11で示される実施形態において、図4の場合のように、n型領域22を基板20の上に成長させる。平面n型領域22の上に、上記のようなSiNxマスクのようなマスク層24を形成する。マスク材料の島構造間の開口部80内で、半導体材料の多角体82を成長させる。図4及び図5の柱状部のように、多角体82をマスク材料の島構造間の開口部80内で成長させるので、多角体82は横方向に拡がることができ、従って、少なくとも部分的に緩和することができる。それゆえ多角体82は、平面層22の格子定数a1よりも大きい格子位定数a2を有する。幾つかの実施形態において、開口部80の直径は、500nm未満、より好ましくは200nm未満に制限されることができる。10nmという小さい直径が可能であり得る。50nm〜150nmの直径、例えば100nmの領域がふさわしい。開口部80の直径は、多角体82内の材料が少なくとも部分的に緩和できるのに十分なほど小さくなるように選択される。図4の場合のように、マスク24は、充填率が少なくとも90%となるように形成することができ、これは、成長したときに、多角体82の基部がデバイスの半導体構造体の横方向の範囲の少なくとも90%を占めることを意味する。
少なくとも1つの発光層84を、発光層84内の材料が多角体82の拡がった格子定数a2を複製するように、多角体82の上に成長させる。次にp型領域を発光層84の上に成長させる。図10に示されるデバイスにおいて、p型領域86は優先的に多角体82の上で成長する。成長は、マスク24で覆われた隣接する多角体間の領域が充填される前に停止される。厚い金属層(図示せず)を多角体の上に堆積させて、平らな表面を形成することができる。絶縁マスク層24は、p型材料に接する金属と開口部80の間の領域内の半導体のn型領域との間に、電気的な隔離を提供する。図11に示されるデバイスにおいて、p型領域88の成長は隣接する多角体間の領域が充填されるまで続けられ、実質的に平らなp型層がもたらされる。
上記の実施形態における発光層は、典型的には3.1885Åを超えない面内a格子定数を有する従来のGaNテンプレート上で成長させた発光層よりも、大きい面内a格子定数を有することができる。発光層を歪み軽減層として又は歪み軽減層の上で成長させることで、面内格子定数を3.189Åよりも大きくさせることができるので、欠陥密度が許容可能でスピノーダル分解が低減されたより厚い発光層を成長させるのに十分なほど発光層内の歪みを減少させることができる。幾つかの実施形態において、発光層における面内a格子定数は、少なくとも3.195Åまで、より好ましくは少なくとも3.2Åまで増大させることができる。例えば、青色光を放出するInGaN層は組成In0.12Ga0.88Nを有することができ、この組成のバルク格子定数は3.23Åである。発光層内の歪みは、発光層における面内格子定数(従来のGaN緩衝層上で成長させた発光層について約3.189Å)と発光層のバルク格子定数との差であり、従って、歪みは(a面内−aバルク)/aバルクとして表すことができる。従来のIn0.12Ga0.88N層の場合、歪みは(3.189Å−3.23Å)/3.23Åであり、約1.23%である。同じ組成の発光層を上記の実施形態に従って成長させた場合、歪みを低減又は排除することができる。本発明の幾つかの実施形態において、430nm〜480nmの光を放出するデバイスの発光層内の歪みは、1%未満まで、より好ましくは0.5%未満まで減らすことができる。シアン光を放出するInGaN層は、In0.16Ga0.84Nの組成を有することができ、従来のGaN緩衝層の上で成長させた場合、この組成の歪みは約1.7%である。本発明の幾つかの実施形態において、480nm〜520nmの光を放出するデバイスの発光層内の歪みは、1.5%未満まで、より好ましくは1%未満まで減らすことができる。緑色光を放出するInGaN層はIn0.2Ga0.8Nの組成を有することができ、この組成の自立した格子定数は3.26Åであり、従来のGaN緩衝層の上で成長させた場合、約2.1%の歪みを生じる。本発明の幾つかの実施形態において、520nm〜560nmの光を放出するデバイスの発光層内の歪みは、2%未満まで、より好ましくは1.5%未満まで減らすことができる。
上記で図示及び説明した半導体構造体は、デバイスの対向する側にコンタクトが形成されたデバイス又はデバイスの同じ側に両方のコンタクトが形成されたデバイスのような、どのような適切な構成の発光デバイスにも含めることができる。両方のコンタクトが同じ側に配置される場合、デバイスは、透明なコンタクトを用いて形成され、コンタクトが形成されている同じ側を通って光がいずれも抽出されるようにマウントされるか、又は反射コンタクトを用いて形成されてフリップチップとしてマウントされ、光はコンタクトが形成されている側の反対側から抽出されるかの、いずれかである。
図8は、成長基板が除去されたフリップチップである適切な構成の一例の一部を示す。p型領域66及び発光領域64の一部が除去されて、n型領域62を露出するメサを形成する。図8にはn型領域62を露出する1つのビアを図示しているが、単一のデバイス内に複数のビアを形成することができることを理解されたい。n−コンタクト70及びp−コンタクト68は、n型領域62及びp型領域66の露出された部分の上に、例えば蒸着又はめっきによって形成される。コンタクト68及び70は、空気又は誘電体層によって互いに電気的に隔離されてもよい。コンタクト金属68及び70が形成された後で、デバイスのウェファをダイシングして個別のデバイスにすることができ、次に各デバイスは成長方向に対して裏返されてマウント73の上にマウントされ、この場合マウント73はデバイスよりも横方向に大きい範囲を有することができる。あるいは、デバイスのウェファをマウントのウェファに接続して、次にダイシングして個別のデバイスとすることができる。マウント73は、Siのような半導体、金属、又はAlNのようなセラミックとすることができ、p−コンタクト68に電気的に接続する少なくとも1つの金属パッド71及びn−コンタクト70に電気的に接続する少なくとも1つの金属パッド72を有することができる。はんだ又は金スタッドバンプのような相互接続(図示せず)が、半導体デバイスをマウント73に接続する。
マウントした後、成長基板(図示せず)をエッチング又はレーザ溶融のような基板材料に適したプロセスによって除去する。半導体層を支持し、基板の除去の間のひび割れを防止するために、マウントの前又は後にデバイスとマウント73との間に剛直なアンダーフィルを設けることができる。基板を除去した後、薄層化(thinning)によって半導体構造体の一部を除去することができる。n型領域62の露出された表面を、例えば、光電気化学的エッチングのようなエッチングプロセスによって、又は研削のような機械的プロセスによって粗面化することができる。光が抽出される面の粗面化は、デバイスからの光抽出を向上させることができる。あるいは、フォトニック結晶構造体を、成長基板を除去することによって露出されたn型領域62の上面に形成することができる。蛍光体層又はダイクロイック若しくは偏光子のような当該分野で公知の二次光学素子などの構造体74を、発光面に取り付けることができる。
図9は、より詳細には特許文献1に記載されているようなパッケージングされた発光デバイスの組立分解図である。放熱スラグ100が、インサート成形されたリードフレームの中に配置される。インサート成形されたリードフレームは、例えば、電気パスを提供する金属フレーム106の周囲の充填されたプラスチック材料105である。スラグ100は、任意に反射カップ102を含むことができる。発光デバイスのダイ104は上記の実施形態で説明されたいずれのデバイスとすることもでき、これが直接、又は熱伝導性サブマウント103を介して間接的に、スラグ100にマウントされる。カバー108を追加することができ、これは光学レンズとすることができる。
本発明を詳細に説明してきたが、当業者は、本開示が与えられれば、ここに記載された発明の概念の精神から逸脱することなく本発明に対して改変を行うことができることを認識するであろう。従って、本発明の範囲は、図示され説明された特定の実施形態に限定されることを意図するものではない。
11、14、21、22、34、62:n型領域
12、17、28、36、42、48、64、84:発光層、発光領域
13、18、32、38、44、52、66、86、88:p型領域
15、25:絶縁体材料
16、80:開口部
20:基板
24:マスク層
26:柱状部
40:抵抗層
68、70:コンタクト
71、72:金属パッド
73:マウント
82:多角体
100:放熱シンク
104:発光デバイス・ダイ
108:カバー

Claims (10)

  1. n型領域とp型領域との間に配置された発光層と前記発光層の1000オングストローム以内に配置されたテクスチャ面とを備えたIII−窒化物半導体構造体を含み、
    前記テクスチャが前記半導体構造体内に配置された絶縁体材料の層の面を含み、複数の開口部が前記絶縁体材料中に配置されることを特徴とするデバイス。
  2. 前記発光層が前記テクスチャ面に隣接することを特徴とする請求項1に記載のデバイス。
  3. 前記テクスチャ面がn型領域の上面に配置されることを特徴とする請求項1に記載のデバイス。
  4. 前記絶縁体材料が少なくとも1つのシリコン窒化物を含むことを特徴とする請求項1に記載のデバイス。
  5. 前記開口部のうちの1つの最大横方向範囲が200nm未満であることを特徴とする請求項1に記載のデバイス。
  6. 前記開口部のうちの1つの最大横方向範囲が100nm未満であることを特徴とする請求項1に記載のデバイス。
  7. 前記発光層が、前記発光層と同じ組成の自立した材料の格子定数に対応するバルク格子定数aバルクを有し、前記発光層が、前記構造体中で成長したときの前記発光層の格子定数に対応する面内格子定数a面内を有し、(a面内−aバルク)/aバルクが1%未満であることを特徴とする請求項1に記載のデバイス。
  8. 前記発光層が50オングストロームを上回る厚さを有することを特徴とする請求項1に記載のデバイス。
  9. 前記発光層が、シリコンで1×1018cm-3〜1×1020cm-3のドーパント濃度までドープされていることを特徴とする請求項1に記載のデバイス。
  10. 前記n型領域及び前記p型領域に電気的に接続したコンタクトと、前記III−窒化物半導体構造体の上に配置されたカバーとをさらに含むことを特徴とする請求項1に記載のデバイス。
JP2009542380A 2006-12-22 2007-12-20 歪みが低減された発光層を備えるiii−窒化物発光デバイス Active JP5420419B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/615,479 US7663148B2 (en) 2006-12-22 2006-12-22 III-nitride light emitting device with reduced strain light emitting layer
US11/615,479 2006-12-22
PCT/IB2007/055263 WO2008078298A2 (en) 2006-12-22 2007-12-20 Iii-nitride light emitting device with reduced strain light emitting layer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013210291A Division JP5726255B2 (ja) 2006-12-22 2013-10-07 歪みが低減された発光層を備えるiii−窒化物発光デバイス

Publications (2)

Publication Number Publication Date
JP2010514191A JP2010514191A (ja) 2010-04-30
JP5420419B2 true JP5420419B2 (ja) 2014-02-19

Family

ID=39387241

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009542380A Active JP5420419B2 (ja) 2006-12-22 2007-12-20 歪みが低減された発光層を備えるiii−窒化物発光デバイス
JP2013210291A Active JP5726255B2 (ja) 2006-12-22 2013-10-07 歪みが低減された発光層を備えるiii−窒化物発光デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013210291A Active JP5726255B2 (ja) 2006-12-22 2013-10-07 歪みが低減された発光層を備えるiii−窒化物発光デバイス

Country Status (11)

Country Link
US (1) US7663148B2 (ja)
EP (1) EP2095436B1 (ja)
JP (2) JP5420419B2 (ja)
KR (2) KR101445810B1 (ja)
CN (1) CN101601140B (ja)
AT (1) ATE535027T1 (ja)
BR (1) BRPI0720931B1 (ja)
ES (1) ES2377487T3 (ja)
RU (2) RU2457581C2 (ja)
TW (2) TWI520371B (ja)
WO (1) WO2008078298A2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2038456B1 (en) * 2006-06-09 2014-03-05 Soitec System and process for high volume deposition of gallium nitride
KR101330156B1 (ko) 2006-11-22 2013-12-20 소이텍 삼염화 갈륨 주입 구조
US9481943B2 (en) 2006-11-22 2016-11-01 Soitec Gallium trichloride injection scheme
JP5575483B2 (ja) * 2006-11-22 2014-08-20 ソイテック Iii−v族半導体材料の大量製造装置
ATE546570T1 (de) * 2006-11-22 2012-03-15 Soitec Silicon On Insulator Verfahren zur epitaktischen abscheidung von einkristallinen iii-v halbleitermaterial
US9481944B2 (en) 2006-11-22 2016-11-01 Soitec Gas injectors including a funnel- or wedge-shaped channel for chemical vapor deposition (CVD) systems and CVD systems with the same
US8382898B2 (en) * 2006-11-22 2013-02-26 Soitec Methods for high volume manufacture of group III-V semiconductor materials
US8545628B2 (en) * 2006-11-22 2013-10-01 Soitec Temperature-controlled purge gate valve for chemical vapor deposition chamber
US20090223441A1 (en) * 2006-11-22 2009-09-10 Chantal Arena High volume delivery system for gallium trichloride
US9331240B2 (en) * 2008-06-06 2016-05-03 University Of South Carolina Utlraviolet light emitting devices and methods of fabrication
KR101034053B1 (ko) * 2010-05-25 2011-05-12 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
EP2583317A4 (en) * 2010-06-18 2016-06-15 Glo Ab NANODRAHT LED STRUCTURE AND METHOD FOR THE PRODUCTION THEREOF
CN102447026B (zh) * 2010-10-11 2014-11-05 展晶科技(深圳)有限公司 发光二极管磊晶结构
US9184344B2 (en) 2012-01-25 2015-11-10 Invenlux Limited Lighting-emitting device with nanostructured layer and method for fabricating the same
WO2013139888A1 (de) 2012-03-21 2013-09-26 Freiberger Compound Materials Gmbh Verfahren zur herstellung von iii-n-templaten und deren weiterverarbeitung, und iii-n-template
EP2831930B1 (en) * 2012-03-30 2018-09-19 Lumileds Holding B.V. Sealed semiconductor light emitting device and method of forming thereof
KR102337405B1 (ko) 2014-09-05 2021-12-13 삼성전자주식회사 나노구조 반도체 발광소자
KR102335105B1 (ko) 2014-11-14 2021-12-06 삼성전자 주식회사 발광 소자 및 그의 제조 방법
KR102376468B1 (ko) 2014-12-23 2022-03-21 엘지이노텍 주식회사 적색 발광소자 및 조명장치
CN105633229B (zh) 2016-03-17 2020-05-12 天津三安光电有限公司 发光二极管及其制作方法
JP2019515860A (ja) * 2016-04-01 2019-06-13 ヘキサジェム アーベー Iii族窒化物材料の平坦な表面の形成
JP6911541B2 (ja) * 2017-05-31 2021-07-28 セイコーエプソン株式会社 発光装置およびプロジェクター
RU2698574C1 (ru) * 2018-11-28 2019-08-28 Акционерное общество "Научно-исследовательский институт молекулярной электроники" Способ изготовления полупроводниковой структуры, выступающей из монолитного кремниевого тела
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
US11164844B2 (en) * 2019-09-12 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Double etch stop layer to protect semiconductor device layers from wet chemical etch
US10847625B1 (en) 2019-11-19 2020-11-24 Opnovix Corp. Indium-gallium-nitride structures and devices
JP2023062213A (ja) * 2020-03-23 2023-05-08 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法
CN114762083A (zh) * 2020-03-27 2022-07-15 谷歌有限责任公司 应变减少的氮化铟镓发光二极管

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5779924A (en) * 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
JP3612985B2 (ja) * 1998-02-02 2005-01-26 豊田合成株式会社 窒化ガリウム系化合物半導体素子及びその製造方法
US6091085A (en) * 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
US6046465A (en) * 1998-04-17 2000-04-04 Hewlett-Packard Company Buried reflectors for light emitters in epitaxial material and method for producing same
US6274924B1 (en) * 1998-11-05 2001-08-14 Lumileds Lighting, U.S. Llc Surface mountable LED package
RU2179353C2 (ru) * 1999-11-15 2002-02-10 Федеральное государственное унитарное предприятие "НИИПП" Полупроводниковый излучающий диод
JP2001185493A (ja) * 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体及びその製造方法
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US6841808B2 (en) * 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
JP3841146B2 (ja) * 2000-06-23 2006-11-01 豊田合成株式会社 Iii族窒化物系化合物半導体素子の製造方法
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
TW536841B (en) * 2001-03-21 2003-06-11 Mitsubishi Cable Ind Ltd Semiconductor light emitting element
US6829281B2 (en) * 2002-06-19 2004-12-07 Finisar Corporation Vertical cavity surface emitting laser using photonic crystals
US7335908B2 (en) * 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
US7085301B2 (en) * 2002-07-12 2006-08-01 The Board Of Trustees Of The University Of Illinois Photonic crystal single transverse mode defect structure for vertical cavity surface emitting laser
JP4748924B2 (ja) * 2002-12-05 2011-08-17 日本碍子株式会社 半導体積層構造
US7071494B2 (en) * 2002-12-11 2006-07-04 Lumileds Lighting U.S. Llc Light emitting device with enhanced optical scattering
JP2004354617A (ja) * 2003-05-28 2004-12-16 Sharp Corp フォトニック結晶とその製造方法
US6847057B1 (en) * 2003-08-01 2005-01-25 Lumileds Lighting U.S., Llc Semiconductor light emitting devices
US7122827B2 (en) * 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
KR100714639B1 (ko) * 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
JP4765632B2 (ja) * 2004-01-20 2011-09-07 日亜化学工業株式会社 半導体発光素子
KR100601945B1 (ko) * 2004-03-10 2006-07-14 삼성전자주식회사 탑에미트형 질화물계 발광소자 및 그 제조방법
US7419912B2 (en) * 2004-04-01 2008-09-02 Cree, Inc. Laser patterning of light emitting devices
KR100552707B1 (ko) * 2004-04-07 2006-02-20 삼성전자주식회사 나노와이어 발광소자 및 그 제조방법
JP2005302980A (ja) * 2004-04-12 2005-10-27 Rohm Co Ltd 窒化物系半導体発光素子及びその製造方法
EP1735838B1 (en) * 2004-04-15 2011-10-05 Trustees of Boston University Optical devices featuring textured semiconductor layers
US7442964B2 (en) * 2004-08-04 2008-10-28 Philips Lumileds Lighting Company, Llc Photonic crystal light emitting device with multiple lattices
KR100649494B1 (ko) * 2004-08-17 2006-11-24 삼성전기주식회사 레이저를 이용하여 발광 다이오드 기판을 표면 처리하는발광 다이오드 제조 방법 및 이 방법에 의해 제조된 발광다이오드
TWI500072B (zh) * 2004-08-31 2015-09-11 Sophia School Corp 發光元件之製造方法
US7633097B2 (en) 2004-09-23 2009-12-15 Philips Lumileds Lighting Company, Llc Growth of III-nitride light emitting devices on textured substrates
WO2006060599A2 (en) 2004-12-02 2006-06-08 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
KR100580751B1 (ko) 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US20060204865A1 (en) * 2005-03-08 2006-09-14 Luminus Devices, Inc. Patterned light-emitting devices
KR100669142B1 (ko) * 2005-04-20 2007-01-15 (주)더리즈 발광 소자와 이의 제조 방법
US8163575B2 (en) * 2005-06-17 2012-04-24 Philips Lumileds Lighting Company Llc Grown photonic crystals in semiconductor light emitting devices
KR100896576B1 (ko) * 2006-02-24 2009-05-07 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
US20080149946A1 (en) * 2006-12-22 2008-06-26 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Configured To Emit Multiple Wavelengths Of Light

Also Published As

Publication number Publication date
BRPI0720931A2 (pt) 2014-03-11
KR101484467B1 (ko) 2015-01-20
ES2377487T3 (es) 2012-03-28
KR101445810B1 (ko) 2014-10-01
JP2010514191A (ja) 2010-04-30
TWI520371B (zh) 2016-02-01
JP2014057076A (ja) 2014-03-27
US20080149942A1 (en) 2008-06-26
TW201535780A (zh) 2015-09-16
RU2591246C2 (ru) 2016-07-20
RU2457581C2 (ru) 2012-07-27
TW200843150A (en) 2008-11-01
RU2009128232A (ru) 2011-01-27
JP5726255B2 (ja) 2015-05-27
CN101601140A (zh) 2009-12-09
US7663148B2 (en) 2010-02-16
KR20090095656A (ko) 2009-09-09
RU2012103169A (ru) 2013-08-10
KR20140036022A (ko) 2014-03-24
CN101601140B (zh) 2012-11-14
EP2095436A2 (en) 2009-09-02
WO2008078298A3 (en) 2008-08-21
WO2008078298A2 (en) 2008-07-03
EP2095436B1 (en) 2011-11-23
BRPI0720931B1 (pt) 2018-12-11
ATE535027T1 (de) 2011-12-15

Similar Documents

Publication Publication Date Title
JP5726255B2 (ja) 歪みが低減された発光層を備えるiii−窒化物発光デバイス
US10312404B2 (en) Semiconductor light emitting device growing active layer on textured surface
US8026117B2 (en) Semiconductor light emitting device with lateral current injection in the light emitting region
TWI392106B (zh) 具縮減極化場之三族氮化物發光裝置
KR101732524B1 (ko) 붕소를 포함하는 ⅲ-질화물 발광 장치
US20160093770A1 (en) Iii-nitride light emitting device with double heterostructure light emitting region
KR101198760B1 (ko) 수직형 발광 소자 및 그 제조방법
JP2008288538A (ja) III族窒化物発光デバイスのためのp型層

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121127

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130408

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130605

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130612

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130711

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131120

R150 Certificate of patent or registration of utility model

Ref document number: 5420419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250