JP5417088B2 - 接続抵抗値の予測方法 - Google Patents

接続抵抗値の予測方法 Download PDF

Info

Publication number
JP5417088B2
JP5417088B2 JP2009195692A JP2009195692A JP5417088B2 JP 5417088 B2 JP5417088 B2 JP 5417088B2 JP 2009195692 A JP2009195692 A JP 2009195692A JP 2009195692 A JP2009195692 A JP 2009195692A JP 5417088 B2 JP5417088 B2 JP 5417088B2
Authority
JP
Japan
Prior art keywords
connection
resistance value
surface contact
connection resistance
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009195692A
Other languages
English (en)
Other versions
JP2011049306A (ja
Inventor
宣明 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2009195692A priority Critical patent/JP5417088B2/ja
Publication of JP2011049306A publication Critical patent/JP2011049306A/ja
Application granted granted Critical
Publication of JP5417088B2 publication Critical patent/JP5417088B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Description

本発明は、接続抵抗値の予測方法に関し、特に、ウエハまたはチップからなる複数枚の基体が貼り合わされてなる半導体装置などにおいて形成される積層された基体と基体との間の接触部の接続抵抗値を容易に精度良く予測できる接続抵抗値の予測方法に関する。
従来より、2枚以上のウエハを積層し、その間を埋込配線で電気的に接続した構成の3次元半導体集積回路装置が知られている(例えば特許文献1参照)。特許文献1に記載の半導体装置では、積層する一方のウエハに埋込配線を形成し、埋込配線と接続してウエハの裏面の埋込配線の位置に裏面のバンプを形成した後、この裏面のバンプと、積層するためのもう一方のウエハの表面に形成された表面のバンプとを接触させることにより、積層されたウエハ間を電気的に接続している。
このようにして積層されたウエハ間を電気的に接続する場合、バンプの表面が完全に平坦ではないため、一方のウエハに形成されたバンプと、もう一方のウエハに形成されたバンプとの接触は点接触となる。ウエハ間を点接触により電気的に接続する場合、ウエハ間の接触部の接続抵抗値が高くなり、ウエハ間の電気的な接続における抵抗値や信頼性が十分に得られない場合があった。
この問題を解決する方法としては、積層されたウエハ間に荷重を加えて、一方または両方のバンプを変形させてバンプとバンプとを面接触させる方法がとられている。しかし、この方法では、積層されたウエハ間に加えられる荷重が、ウエハやウエハ上に形成されている回路を構成する素子などに悪影響を来たして、製造上高い歩留まりが得られない場合があった。
また、一方のウエハに形成されたバンプと、もう一方のウエハに形成されたバンプとを接触させて積層されたウエハ間を電気的に接続する場合、ウエハ間の接触部の接触面積のばらつきが大きくなるため、接続抵抗値の制御が難しく、接続抵抗値のばらつきが大きいという問題もあった。
この問題を解決する技術として、一方のウエハを貫通して一方の基板から突出する貫通電極と、他方のウエハに形成されたバンプとを接触させて、積層されたウエハ間を電気的に接続する方法が挙げられる(例えば特許文献2参照)。特許文献2に記載の半導体装置では、上側の基板の裏面から露出する貫通配線部と、下側の基板の主面のバンプとを接触した状態で接合することで、互いに電気的に接続されている。
また、ウエハまたはチップからなる基体が積層されている場合、積層された基体と基体との間の接触部の接続抵抗値は、基体上に形成されている回路の性能などに影響を与えるものである。積層された基体と基体との間の接触部の接続抵抗値を測定する方法としては、例えば、被測定抵抗材料を用いてダブルブリッジ回路を構成し、パッドを介してプローブにより測定する方法、例えばケルビン法が知られている。
特開平11−261000号公報 特開2007−59769号公報
しかしながら、従来の技術では、ウエハまたはチップからなる基体が積層されている場合、積層された基体と基体との間の接触部の接続抵抗値は、基体と基体とを積層してから実測しなければ、知ることはできなかった。このため、従来の技術では、ウエハまたはチップからなる複数枚の基体を積層してなる半導体装置を設計する際に、基体と基体との間の接触部の接続特性に対応する最適な設計を行うことができない場合があり、半導体装置の設計段階で、基体と基体との間の接触部の接続抵抗値を把握できる方法を提供することが望まれていた。
本発明は、このような事情に鑑みてなされたものであり、ウエハまたはチップからなる基体が積層されている場合に、積層された基体と基体との間の接触部の接続抵抗値を容易に精度良く予測できる接続抵抗値の予測方法を提供することを課題としている。
本発明者は、上記の目的を達成するために、基体と基体との間の接触部の接触面積に着目して鋭意研究を重ねた。その結果、予測したい基体間の接触部と同じ抵抗率を有する導電材料からなる基準面接触部を形成し、その接続抵抗を実測して基準接続抵抗値とし、基準接続抵抗値と、その接触面積と、予測したい基体間の接触部の接触面積とを用いて、基体間の接触部の接続抵抗値を容易に精度良く予測できることを見出し、本発明の接続抵抗値の予測方法を想到した。
本発明の接続抵抗値の予測方法は、第1接続部(例えば、実施形態における第1接続部32)を有するウエハまたはチップからなる第1基体(例えば、実施形態における第1ウエハ13)と、第2接続部(例えば、実施形態におけるバンプ部42a)を有するウエハまたはチップからなる第2基体(例えば、実施形態における第2ウエハ14)とを積層し、前記第1接続部と前記第2接続部とを面接触させて導電接続した面接触部(例えば、実施形態における面接触部12)の接続抵抗値を予測する方法であって、前記面接触部における前記第1接続部と前記第2接続部との接触面積である被接触面積を算出する工程と、前記第1接続部と同じ抵抗率を有する導電材料からなる第1基準接続部(例えば、実施形態における第1基準接続部31)を有するウエハまたはチップからなる基準値設定用第1基体(例えば、実施形態における基準値設定用第1ウエハ3)と、前記第2接続部と同じ抵抗率を有する導電材料からなる第2基準接続部(例えば、実施形態におけるバンプ部41a)を有するウエハまたはチップからなる基準値設定用第2基体(例えば、実施形態における基準値設定用第2ウエハ4)とを積層し、前記第1基準接続部と前記第2基準接続部とを面接触させて導電接続することにより形成された基準面接触部(例えば、実施形態における基準面接触部2)における前記第1基準接続部と前記第2基準接続部との接触面積である基準接触面積を算出する工程と、前記基準面接触部の接続抵抗値を測定した結果から基準接続抵抗値を得る工程と、以下に示す(式1)を用いて前記面接触部の接続抵抗値を算出する工程とを備えることを特徴とする。
R=R{1/(S/S)}・・・(式1)
(式1)において、Rは前記面接触部の接続抵抗値を示し、Sは基準接触面積を示し、Rは基準接続抵抗値を示し、Sは被接触面積を示す。
本発明の接続抵抗値の予測方法においては、前記第1接続部が、前記第1基体の裏面から柱状に突出する柱状部(例えば、実施形態における柱状部32a)を有するものであり、前記第2接続部が、前記第2基体の表面に形成され、前記第1接続部の前記柱状部を平面視で取り囲む形状を有するバンプ部(例えば、実施形態におけるバンプ部42a)を有するものであり、前記第1接続部の前記柱状部の少なくとも一部が前記第2接続部の前記バンプ部に埋め込まれることにより、前記面接触部が形成されているとともに、前記第1基準接続部が、前記基準値設定用第1基体の裏面から柱状に突出する柱状部(例えば、実施形態における柱状部31a)を有するものであり、前記第2基準接続部が、前記基準値設定用第2基体の表面に形成され、前記第1基準接続部の前記柱状部を平面視で取り囲む形状を有するバンプ部(例えば、実施形態におけるバンプ部41a)を有するものであり、前記第1基準接続部の前記柱状部の少なくとも一部が前記第2基準接続部の前記バンプ部に埋め込まれることにより、前記基準面接触部が形成されていることを特徴とする方法とすることができる。
本発明の接続抵抗値の予測方法においては、様々な金属材料が対象となるが、前記第1接続部および前記第1基準接続部が、タングステンや銅のような硬い金属材料からなるものであり、前記第2接続部および前記第2基準接続部が、インジウムや錫のような柔らかい金属材料からなるものであることを特徴とする方法とすることができる。
本発明の接続抵抗値の予測方法においては、前記基準接続抵抗値を得る工程が、複数の第1基準接続部を有する前記基準値設定用第1基体と、複数の第2基準接続部を有する前記基準値設定用第2基体とを積層し、前記複数の第1基準接続部と前記複数の第2基準接続部とをそれぞれ面接触させて複数の基準面接触部を形成し、この基準面接触部の接続抵抗値の平均値を算出する工程であることを特徴とする方法とすることができる。
本発明の接続抵抗値の予測方法によれば、被接触面積と基準接触面積と基準接続抵抗値とを用いる、R=R{1/(S/S)}(式1)((式1)において、Rは前記面接触部の接続抵抗値を示し、Sは基準接触面積を示し、Rは基準接続抵抗値を示し、Sは被接触面積)を用いて前記面接触部の接続抵抗値を算出するので、第1基体と第2基体との面接触部の接続抵抗値を精度良く予測できる。
本発明の接続抵抗値の予測方法を用いることで、第1基体と第2基体との面接触部の接続抵抗値を実測した場合と比較して、容易に面接触部の接続抵抗値を知ることができる。
また、本発明の接続抵抗値の予測方法によれば、被接触面積と基準接触面積と基準接続抵抗値とを用いて、第1基体と第2基体との面接触部の接続抵抗値を算出するので、面接触部の形状にかかわらず、接続抵抗値を容易に精度良く予測できる。
また、本発明の接続抵抗値の予測方法によれば、第1基体と第2基体とを実際に積層して導電接続しなくても、積層された第1基体と第2基体との面接触部の接続抵抗値を容易に精度良く予測できるので、設計段階で、第1基体と第2基体との面接触部の接続抵抗値を把握できる。
このため、例えば、第1基体と第2基体との面接触部の接続抵抗値の予測結果を反映させて、第1基体と第2基体との間の接触部の接続特性に適した設計を行うことができる。特に、第1基体と第2基体とを積層してなる構造が、デジタル回路および/またはアナログ回路を有するものである場合など、第1基体と第2基体との間の接触部の接続特性による回路性能への影響が大きい場合、第1基体と第2基体との面接触部の接続抵抗値の予測結果を反映させて、第1基体と第2基体との間の接触部の接続特性に対応する最適な設計を行うことができ、好ましい。
図1は、本実施形態の接続抵抗値の予測方法において用いられる基準面接触部の一例を備えた積層後の半導体装置を説明するための平面図である。 図2は、図1に示す半導体装置の一部を示した縦断面図であり、図1において、格子状に分割された1bの各領域にそれぞれ備えられた基準面接触部を説明するための断面模式図である。 図3(a)は、図2に示す基準面接触部近傍のみを拡大して示した縦断面図であり、図3(b)は、図3(a)のA−A線に対応する横断面図である。 図4は、本実施形態の接続抵抗値の予測方法を用いて接続抵抗値が予測される他の面接触部の一例を備えた半導体装置を説明するための平面図である。 図5は、図4に示す半導体装置の一部を示した縦断面図であり、図4において、格子状に分割された各領域にそれぞれ備えられた面接触部を説明するための断面模式図である。 図6は、図5に示す面接触部近傍のみを拡大して示した縦断面図である。 図7は、図1の形態における基準面接触部の接続抵抗値のばらつきを示したグラフである。 図8は、予測される面接触部の接続抵抗値のばらつきを示したグラフである。 図9は、被接触面積(S)と、面接触部の接続抵抗値の予測値(8.45Ω)および実測値から算出された面接触部の接続抵抗値(8.37Ω)との関係と、基準接触面積(S)と基準接続抵抗値(R)との関係を示したグラフである。
次に、本発明を図面を用いて詳細に説明する。
本実施形態の接続抵抗値の予測方法は、第1接続部を有する第1ウエハ(第1基体)と、第2接続部を有する第2ウエハ(第2基体)とを積層し、第1接続部と第2接続部とを面接触させて導電接続した面接触部の接続抵抗値を予測する方法である。
まず、本実施形態の接続抵抗値の予測方法において用いられる基準面接触部について、図面を用いて説明する。
図1は、本実施形態の接続抵抗値の予測方法において用いられる基準面接触部の一例を備えた半導体装置を説明するための平面図である。図2は、図1に示す半導体装置の一部を示した縦断面図であり、図1において、格子状に分割された1bの各領域にそれぞれ備えられた基準面接触部を説明するための断面模式図である。図3(a)は、図2に示す基準面接触部近傍のみを拡大して示した縦断面図であり、図3(b)は、図3(a)のA−A線に対応する横断面図である。
図1に示す半導体装置1は、図2に示すように、基準値設定用第1ウエハ3(基準値設定用第1基体)と基準値設定用第2ウエハ4(基準値設定用第1基体)とが積層して貼り合わされてなるものである。基準値設定用第1ウエハ3および基準値設定用第2ウエハ4はそれぞれ、シリコンなどからなる基板3b、4b上に設けられた多層配線層3a、4aを備えている。多層配線層3a、4aには、それぞれ半導体装置1の半導体回路を構成する複数のMOS・FET(Metal Oxide Semiconductor Field Effect Transistor)などの素子6と、素子6に電気的に接続された複数の接続配線7とが形成されている。
図1において、格子状に分割された各領域1bにはそれぞれ、図2に示す基準面接触部2が形成されている。各基準面接触部2は、基準値設定用第1ウエハ3に設けられた2つの第1基準接続部31と、基準値設定用第2ウエハ4に設けられたバンプ部(第2基準接続部)41aとを面接触させて導電接続してなるものである。第1基準接続部31は、たとえばタングステンからなるものであり、バンプ部41aは、たとえばインジウムからなるものである。
各第1基準接続部31は、図2に示すように、基準値設定用第1ウエハ3の多層配線層3aに設けられた接続配線7と電気的に接続されており、基準値設定用第1ウエハ3を構成する基板3bを厚さ方向に貫通して設けられている。また、各第1基準接続部31は、図3(a)に示すように、基準値設定用第1ウエハ3の裏面から柱状に突出する柱状部31aを有している。柱状部31aの横断面形状は、図3(b)に示すように、長方形となっている。ただし、柱状部31aの横断面形状は長方形に限定されるものではない。
また、各バンプ部41aは、基準値設定用第2ウエハ4の表面に形成され、第1基準接続部31の柱状部31aを平面視で取り囲む形状を有している。バンプ部41aは、図3(a)に示すメタル部41bを介して図2の基準値設定用第2ウエハ4の多層配線層4aに設けられた接続配線7と電気的に接続されている。
本実施形態においては、図2および図3(a)、図3(b)に示すように、第1基準接続部31の柱状部31aの一部がバンプ部41aに埋め込まれることにより、各基準面接触部2が形成されている。
また、図2および図3(a)、図3(b)において符号5は、基準値設定用第1ウエハ3を構成する基板3bを貫通する絶縁膜からなる基板3bと第1基準接続部とを分離する貫通分離部である。図3(a)に示すように、貫通分離部5は、基準値設定用第1ウエハ3の裏面から突出して設けられている。貫通分離部5は、第1基準接続部31を取り囲む形状とされ、一部がバンプ部41aに埋め込まれている。
次に、本実施形態において予測される面接触部について、図面を用いて説明する。
図4は、本実施形態の面接触部の接続抵抗値の予測方法を用いて接続抵抗値が予測される面接触部の一例を備えた半導体装置を説明するための平面図である。図5は、図4に示す半導体装置の一部を示した縦断面図であり、図4において、格子状に分割された各領域10bにそれぞれ備えられた面接触部を説明するための断面模式図である。図6は、図5に示す面接触部近傍のみを拡大して示した縦断面図である。
図4に示す半導体装置10は、図5に示すように、第1ウエハ13と第2ウエハ14とが積層されて貼り合わされてなるものである。第1ウエハ13および第2ウエハ14はそれぞれ、シリコンなどからなる基板3b、4b上に設けられた多層配線層13a、14aを備えている。多層配線層13a、14aには、それぞれ半導体装置10の半導体回路を構成する複数のMOS・FETなどの素子6と、素子6に電気的に接続された複数の接続配線7とが形成されている。
また、図4において、格子状に分割された各領域10bにはそれぞれ、図5に示す面接触部12が形成されている。各面接触部12は、第1ウエハ13に設けられた1つの第1接続部32と、第2ウエハ14に設けられたバンプ部(第2接続部)42aとを面接触させて導電接続してなるものである。第1接続部32は、図2に示す第1基準接続部31と同様にタングステンからなるものであり、バンプ部42aは、図2に示すバンプ部41aと同様にインジウムからなるものである。
各第1接続部32は、図5に示すように、第1ウエハ13の多層配線層13aに設けられた接続配線7と電気的に接続されており、第1ウエハ13を構成する基板3bを裏面方向に貫通して設けられている。また、各第1接続部32は、図6に示すように、第1ウエハ13の裏面から柱状に突出する柱状部32aを有している。柱状部32aの横断面形状は、円形となっている場合を想定している。
また、各バンプ部42aは、第2ウエハ14の表面に形成され、第1接続部32の柱状部32aを平面視で取り囲む形状を有している。バンプ部42aは、図6に示すメタル部42bを介して第2ウエハ14の多層配線層14aに設けられた接続配線7と電気的に接続されている。
本実施形態においては、図5および図6に示すように、第1接続部32の柱状部32aの一部がバンプ部42aに埋め込まれることにより、各面接触部12が形成されている。
また、図5および図6において符号15は、第1ウエハ13を構成する基板3bを貫通する絶縁膜からなる基板3bと第1接続部32とを分離する貫通分離部である。貫通分離部15は、第1ウエハ13に埋め込まれている第1接続部32の周囲に接して設けられており、一部が第1ウエハ13の裏面から突出している。また、貫通分離部15は、第1接続部32の柱状部32aにおけるバンプ部42aに埋め込まれている部分には設けられておらず、図6に示すように、バンプ部42aに埋め込まれた柱状部32aの全面がバンプ部42aと接している。
本実施形態において、図4〜図6に示す半導体装置10の面接触部12の接続抵抗値を、図1〜図3に示す半導体装置1の基準面接触部2を用いて予測するには、被接触面積(S)と基準接触面積(S)と基準接続抵抗値(R)とを用いる。
被接触面積(S)としては、図6に示す面接触部12における柱状部32aとバンプ部42aとの接触面積(第1接続部と第2接続部との接触面積)を算出する。
本実施形態においては、柱状部32aが円柱状であり、バンプ部42aに埋め込まれているので、柱状部32aの横断面積に、柱状部32aの周長とバンプ部42aに埋め込まれた柱状部32aの長さとの積を加えた面積となる。
基準接触面積(S)としては、図3に示すように基準値設定用第1ウエハ3と、基準値設定用第2ウエハ4とを積層し、第1基準接続部31の柱状部31aとバンプ部41aとを面接触させて導電接続することにより形成された基準面接触部2における2つの柱状部31aとバンプ部41aとの接触面積を算出する。
本実施形態においては、柱状部31aが柱状で図3に示すように2本の柱状部31aがあり、バンプ部41aに埋め込まれているので、柱状部31aの横断面積に、柱状部31aの周長とバンプ部41aに埋め込まれた柱状部31aの長さとの積を加えた面積の2倍の面積となる。
被接触面積(S)と基準接触面積(S)との比(S/S)により、積層された半導体装置10の面接触部12の接続抵抗値が精度良く予測できる。
基準接続抵抗値(R)は、基準面接触部2の接続抵抗値を測定した結果から得られる。基準面接触部2の接続抵抗値を測定する方法としては、特に限定されないが、例えば、被測定抵抗材料を用いてダブルブリッジ回路を構成し、測定はパッドを介してプローブにより測定する方法、たとえばケルビン法などを用いることができる。
基準接続抵抗値(R)は、図1において、格子状に分割された各領域1bに形成されている複数の基準面接触部2の接続抵抗値を測定し、複数の基準面接触部2の接続抵抗値の平均値を精度よく算出することによって得られるので、積層された半導体装置10の面接触部12の接続抵抗値をより一層精度良く予測できる。
本実施形態においては、このようにして得られた被接触面積(S)と基準接触面積(S)と基準接続抵抗値(R)とを、以下に示す(式1)に代入し、接続抵抗値を算出する。
R=R{1/(S/S)}・・・(式1)
(式1)において、Rは面接触部の接続抵抗値を示し、Sは基準接触面積を示し、Rは基準接続抵抗値を示し、Sは被接触面積を示す。
本実施形態によれば、被接触面積(S)と基準接触面積(S)と基準接続抵抗値(R)を得て、上記(式1)を用いて面接触部の接続抵抗値Rを算出するので、第1ウエハ13と第2ウエハ14との面接触部12の接続抵抗値を精度良く予測でき、第1ウエハ13と第2ウエハ14との面接触部12の接続抵抗値を実測した場合と比較して、容易に面接触部12の接続抵抗値を知ることができる。
また、本発明の接続抵抗値の予測方法によれば、被接触面積(S)と同一材料を用いた基準接触面積(S)と基準接続抵抗値(R)とを用いて、第1ウエハ13と第2ウエハ14との面接触部12の接続抵抗値を算出するので、面接触部12の形状にかかわらず、接続抵抗値を容易に精度良く予測できる。
また、本発明の接続抵抗値の予測方法によれば、第1ウエハ13と第2ウエハ14とを実際に積層して導電接続しなくても、積層された第1ウエハ13と第2ウエハ14との面接触部12の接続抵抗値を容易に精度良く予測できるので、設計段階で、第1ウエハ13と第2ウエハ14との面接触部12の接続抵抗値を把握できる。
なお、本実施形態においては、第1基体および第2基体が接続部を有するウエハである場合を例に挙げて説明したが、第1基体および/または第2基体は接続部を有するチップであってもよい。したがって、第1基体と第2基体とを積層した構造は、本実施形態のように、ウエハとウエハとを積層したものであってもよいし、ウエハとチップとを積層したものや、チップとチップとを積層したものであってもよい。また、チップとしては、例えば、上述した第1接続部32またはバンプ部42aを1以上有するものなどが挙げられる。
また、本実施形態においては、基準値設定用第1基体および基準値設定用第2基体が基準接続部を有するウエハである場合を例に挙げて説明したが、基準値設定用第1基体および/または基準値設定用第2基体は接続部を有するチップであってもよい。したがって、基準値設定用第1基体と基準値設定用第2基体とを積層した構造は、本実施形態のように、ウエハとウエハとを積層したものであってもよいし、ウエハとチップとを積層したものや、チップとチップとを積層したものであってもよい。また、チップとしては、例えば、上述した第1基準接続部31またはバンプ部41aを1以上有するものなどが挙げられる。
また、上述した実施形態においては、第1接続部32および第1基準接続部31が、タングステンからなるものであり、バンプ部41aおよびバンプ部42aが、インジウムからなるものである場合を例に挙げて説明したが、第1接続部と第1基準接続部とが同じ抵抗率を有する導電材料であって、第2接続部と第2基準接続部とが同じ抵抗率を有する導電材料あればよく、上記の材料に限定されるものではない。
例えば、第1接続部および/または第1基準接続部に用いることのできる他の導電材料としては、銅などが挙げられる。また、第2接続部および/または第2基準接続部に用いることのできる他の導電材料としては、インジウムの表面に金を複合化したもの(In/Au)や、は錫(Sn)などが挙げられる。
また、上述した実施形態においては、基準面接触部2が、横断面形状が矩形の2本の第1基準接続部31とバンプ部41aとの接触面積であり、面接触部12が、横断面形状が円形の1本の第1接続部32とバンプ部42aとの接触面積である場合を例に挙げて説明したが、面接触部12および基準面接触部2の横断面形状や数は、上述した実施例に限定されるものではない。
具体的には、第1接続部32や第1基準接続部31の数はいくつであってもよいし、第1接続部32や第1基準接続部31の横断面形状は円形、矩形、多角形などいかなる形状であってもよい。
また、上述した実施形態においては、図4〜図6に示す半導体装置10の面接触部12の接続抵抗値を、図1〜図3に示す半導体装置1の基準面接触部2を用いて予測する場合を例に挙げて説明したが、面接触部12は、第1接続部を有する第1ウエハと、第2接続部を有する第2ウエハとを積層し、第1接続部と第2接続部とを面接触させて導電接続したものであればよく、基準面接触部2は、第1接続部と同じ抵抗率を有する導電材料からなる第1基準接続部を有する基準値設定用第1ウエハと、第2接続部と同じ抵抗率を有する導電材料からなる第2基準接続部を有する基準値設定用第2ウエハとを積層し、第1基準接続部と第2基準接続部とを面接触させて導電接続することにより形成されたものであればよく、半導体装置1、10の構造は、上述した実施形態に限定されるものではない。
具体的には、基準値設定用第1ウエハ3および基準値設定用第2ウエハ4、第1ウエハ13および第2ウエハ14、基板3b、4bや、多層配線層13a、14aについても、上述した実施形態に限定されるものではない。
「実験例」
タングステンからなる第1接続部32を有する第1ウエハ13と、インジウムからなるバンプ部42aを有する第2ウエハ14とを積層して図4に示す半導体装置10を製造し、第1接続部32とバンプ部42aとが面接触されることにより、図4において、格子状に分割された各領域10bに、それぞれ導電接続された図5に示す面接触部12を形成し、以下に示す方法により、その接続抵抗値を予測した。
なお、図4に示す半導体装置10を構成する基板3b、4bとしては、直径200mm(8インチ)のシリコンからなるものを用いた。また、各面接触部12は1本の第1接続部32の柱状部32aとバンプ部42aとが面接触されてなるものであり、各柱状部32aの横断面形状は直径1μmの円形であり、第1ウエハ13の裏面から突出する各柱状部32aの長さは5μm、バンプ部42aに埋め込まれた柱状部32aの長さは3μmであった。
まず、タングステンからなる第1基準接続部31を有する基準値設定用第1ウエハ3と、インジウムからなるバンプ部41aを有する基準値設定用第2ウエハ4とを積層して図1に示す半導体装置1を製造し、第1基準接続部31とバンプ部41aとが面接触されることにより、図1において、格子状に分割された各領域1bに、それぞれ導電接続された図2に示す基準面接触部2を形成した。
なお、図1に示す半導体装置1は6セット製造した。また、図1に示す半導体装置1を構成する基板3b、4bとしては、図4に示す半導体装置10を構成する基板3b、4bと同様に、直径200mm(8インチ)のシリコンからなるものを用いた。また、各基準面接触部2は2本の第1基準接続部31の柱状部31aとバンプ部41aとが面接触されてなるものであり、各柱状部31aの横断面形状は長さ5.6μm、幅1.5μmの矩形であり、基準値設定用第1ウエハ3の裏面から突出する各柱状部31aの長さは10μm、バンプ部41aに埋め込まれた各柱状部31aの長さは7μmであった。
次に、被接触面積(S)として、図5に示す面接触部12における1つの柱状部32aとバンプ部42aとの接触面積を算出した。
すなわち、柱状部32aの横断面積(0.5μm×0.5μm×3.14=0.785μm)に、柱状部32aの周長とバンプ部42aに埋め込まれた柱状部32aの長さとの積((1μm×3.14)×3μm=9.42μm2)を加えた面積(0.785μm+9.42μm=10.205μm)とした。
基準接触面積(S)として、図2に示す基準面接触部2における2つの柱状部31aとバンプ部41aとの接触面積を算出した。
すなわち、柱状部31aの横断面積(5.6μm×1.5μm=8.4μm)に、柱状部31aの周長とバンプ部41aに埋め込まれた柱状部31aの長さとの積((5.6μm×1.5μm×2)×7=99.4μm)を加えた面積(8.4μm+99.4μm=107.8μm)の2倍(107.8μm×2=215.6μm)の面積とした。
このようにして算出した被接触面積(S)と基準接触面積(S)との比(S/S)は、1/21.1であった。
また、基準面接触部2の接続抵抗値を測定することによって、基準接続抵抗値(R)を得た。基準面接触部2の接続抵抗値を測定する方法としては、被測定抵抗材料を用いてダブルブリッジ回路を構成し、測定はパッドを介してプローブにより測定する方法、すなわちケルビン法を用いた。
基準接続抵抗値(R)は、6セットの半導体装置1それぞれについて、図1において、格子状に分割された各領域1bに配置された58箇所の基準面接触部2の接続抵抗値を測定し、得られた合計310箇所の基準面接触部2の接続抵抗値の結果の平均値を算出することによって得た。算出された基準接続抵抗値(R)は、0.4Ωであった。
基準面接触部2の接続抵抗値を測定した結果を図7に示す。図7は、基準面接触部2の接続抵抗値のばらつきを示したグラフである。図7に示すように、基準面接触部2の接続抵抗値の頻度分布は急峻でばらつきは、非常に小さかった。また、基準面接触部2の接続抵抗値の標準偏差を求めた。その結果、標準偏差は±0.025であった。
このようにして得られた被接触面積(S)と基準接触面積(S)と基準接続抵抗値(R)とを、以下に示す(式1)に代入し、面接触部の接続抵抗値を算出した。
R=R{1/(S/S)}・・・(式1)
(式1)において、Rは面接触部の接続抵抗値を示し、Sは基準接触面積を示し、Rは基準接続抵抗値を示し、Sは被接触面積を示す。
すなわち、被接触面積(S)と基準接触面積(S)の比1/21.1の逆数21.1と基準接続抵抗値(R)0.4とから、0.4×21.1=8.44(Ω)が得られ、
この値が面接触部の接続抵抗値の予測値となった。
また、図4に示す半導体装置10を3セット製造し、3セットの半導体装置10それぞれについて、図4において、格子状に分割された各領域10bに配置された31箇所の面接触部12の接続抵抗値を基準面接触部2と同様にして測定し、得られた合計91箇所の面接触部12の接続抵抗値の平均値を算出した。実測値から算出された面接触部12の接続抵抗値は、8.37Ωであった。
面接触部12の接続抵抗値を測定した結果を図8に示す。図8は、面接触部12の接続抵抗値のばらつきを示したグラフである。図8に示すように、面接触部12の接続抵抗値の頻度分布は急峻でばらつきは、小さかった。また、面接触部12の接続抵抗値の標準偏差を求めた。その結果、標準偏差は±0.05であった。
このように面接触部12の接続抵抗値の予測値(8.44Ω)と、実測値から算出された面接触部12の接続抵抗値(8.37Ω)とは近似しており、上記の予測方法により第1ウエハ13と第2ウエハ14との面接触部12の接続抵抗値を精度良く予測できることが確認できた。
また、被接触面積(S)と、面接触部12の接続抵抗値の予測値(8.44Ω)および実測値から算出された面接触部12の接続抵抗値(8.37Ω)との関係と、基準接触面積(S)と基準接続抵抗値(R)との関係を図9に示す。図9において、白丸は基準接続抵抗値(R)を示し、黒丸は実測値から算出された面接触部12の接続抵抗値を示し、星印は面接触部12の接続抵抗値の予測値を示している。
図9より、被接触面積(S)と比較して面積の広い基準接触面積(S)と、面接触部12の接続抵抗値とを比較して抵抗値の低い基準接続抵抗値(R)とを用いて、広い面積範囲および抵抗値範囲にわたって、面接触部12の予測が可能であることが分かる。
1,10…半導体装置、1b、10b…領域、2…基準面接触部、3…基準値設定用第1ウエハ(基準値設定用第1基体)、3a、4a、13a、14a…多層配線層、3b、4b…基板、4…基準値設定用第2ウエハ(基準値設定用第2基体)、4c…絶縁層、5、15…貫通分離部、6…素子、7…接続配線、12…面接触部、13…第1ウエハ(第1基体)、14…第2ウエハ(第2基体)、31…第1基準接続部、31a、32a…柱状部、32…第1接続部、41a…バンプ部(第2基準接続部)、41b、42b…メタル部、42a…バンプ部(第2接続部)。

Claims (4)

  1. 第1接続部を有するウエハまたはチップからなる第1基体と、第2接続部を有するウエハまたはチップからなる第2基体とを積層し、前記第1接続部と前記第2接続部とを面接触させて導電接続した面接触部の接続抵抗値を予測する方法であって、
    前記面接触部における前記第1接続部と前記第2接続部との接触面積である被接触面積を算出する工程と、
    前記第1接続部と同じ抵抗率を有する導電材料からなる第1基準接続部を有するウエハまたはチップからなる基準値設定用第1基体と、前記第2接続部と同じ抵抗率を有する導電材料からなる第2基準接続部を有するウエハまたはチップからなる基準値設定用第2基体とを積層し、前記第1基準接続部と前記第2基準接続部とを面接触させて導電接続することにより形成された基準面接触部における前記第1基準接続部と前記第2基準接続部との接触面積である基準接触面積を算出する工程と、
    前記基準面接触部の接続抵抗値を測定した結果から基準接続抵抗値を得る工程と、
    以下に示す(式1)を用いて前記面接触部の接続抵抗値を算出する工程とを備えることを特徴とする接続抵抗値の予測方法。
    R=R{1/(S/S)}・・・(式1)
    (式1)において、Rは面接触部の接続抵抗値を示し、Sは基準接触面積を示し、Rは基準接続抵抗値を示し、Sは被接触面積を示す。
  2. 前記第1接続部が、前記第1基体の裏面から柱状に突出する柱状部を有するものであり、前記第2接続部が、前記第2基体の表面に形成され、前記第1接続部の前記柱状部を平面視で取り囲む形状を有するバンプ部を有するものであり、前記第1接続部の前記柱状部の少なくとも一部が前記第2接続部の前記バンプ部に埋め込まれることにより、前記面接触部が形成されているとともに、
    前記第1基準接続部が、前記基準値設定用第1基体の裏面から柱状に突出する柱状部を有するものであり、前記第2基準接続部が、前記基準値設定用第2基体の表面に形成され、前記第1基準接続部の前記柱状部を平面視で取り囲む形状を有するバンプ部を有するものであり、前記第1基準接続部の前記柱状部の少なくとも一部が前記第2基準接続部の前記バンプ部に埋め込まれることにより、前記基準面接触部が形成されていることを特徴とする請求項1に記載の接続抵抗値の予測方法。
  3. 前記第1接続部および前記第1基準接続部が、タングステンまたは銅からなるものであり、
    前記第2接続部および前記第2基準接続部が、インジウムまたは錫からなるものであることを特徴とする請求項1または請求項2に記載の接続抵抗値の予測方法。
  4. 前記基準接続抵抗値を得る工程が、複数の第1基準接続部を有する前記基準値設定用第1基体と、複数の第2基準接続部を有する前記基準値設定用第2基体とを積層し、前記複数の第1基準接続部と前記複数の第2基準接続部とをそれぞれ面接触させて複数の基準面接触部を形成し、前記複数の基準面接触部の接続抵抗値を測定し、基準面接触部の接続抵抗値の平均値を算出する工程であることを特徴とする請求項1〜請求項3のいずれかに記載の接続抵抗値の予測方法。
JP2009195692A 2009-08-26 2009-08-26 接続抵抗値の予測方法 Expired - Fee Related JP5417088B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009195692A JP5417088B2 (ja) 2009-08-26 2009-08-26 接続抵抗値の予測方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009195692A JP5417088B2 (ja) 2009-08-26 2009-08-26 接続抵抗値の予測方法

Publications (2)

Publication Number Publication Date
JP2011049306A JP2011049306A (ja) 2011-03-10
JP5417088B2 true JP5417088B2 (ja) 2014-02-12

Family

ID=43835372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009195692A Expired - Fee Related JP5417088B2 (ja) 2009-08-26 2009-08-26 接続抵抗値の予測方法

Country Status (1)

Country Link
JP (1) JP5417088B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2555875B2 (ja) * 1988-06-24 1996-11-20 日本電気株式会社 バンプ電極結合の形成方法
JPH0541440A (ja) * 1991-02-08 1993-02-19 Toshiba Corp コンタクト・ホールの接触面積測定方法
JP2006112967A (ja) * 2004-10-15 2006-04-27 Dainippon Printing Co Ltd 接合抵抗値測定用半導体チップおよび半導体チップの接合抵抗値測定方法

Also Published As

Publication number Publication date
JP2011049306A (ja) 2011-03-10

Similar Documents

Publication Publication Date Title
JP6802536B2 (ja) キャパシタ
CN111106092A (zh) 包括测试焊盘的半导体封装及其形成方法
TWI287822B (en) Film substrate and its manufacturing method
TW201115697A (en) Semiconductor device
JP2007317740A (ja) 配線基板及びその製造方法ならびに半導体装置
JP2006253289A5 (ja)
TWI508240B (zh) Laminated wiring board
US7728424B2 (en) Semiconductor device and method of manufacturing the same
JP2017195321A (ja) チップコンデンサ
JP5864954B2 (ja) 基材
JP5417088B2 (ja) 接続抵抗値の予測方法
JP6100617B2 (ja) 多層配線基板およびプローブカード用基板
US8519547B2 (en) Chip arrangement and method for producing a chip arrangement
JP6697547B2 (ja) 追加的トラックを備えた半導体パワーデバイスおよび半導体パワーデバイスを製造する方法
JP2015053371A (ja) 半導体装置およびその製造方法
JP2013052449A (ja) Memsセンサ
JP2012160633A (ja) 半導体装置の配線構造及びその製造方法
JP2016208036A (ja) 配線基板
CN100499054C (zh) 半导体装置及其制造方法
JP2006210802A (ja) 半導体装置
JP6470320B2 (ja) 半導体装置
JP6392630B2 (ja) 回路基板および回路装置
JP6119211B2 (ja) 電子デバイス及びその製造方法
JP6819894B2 (ja) 電子部品
JP2018031659A (ja) 回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

LAPS Cancellation because of no payment of annual fees