JP5417088B2 - 接続抵抗値の予測方法 - Google Patents
接続抵抗値の予測方法 Download PDFInfo
- Publication number
- JP5417088B2 JP5417088B2 JP2009195692A JP2009195692A JP5417088B2 JP 5417088 B2 JP5417088 B2 JP 5417088B2 JP 2009195692 A JP2009195692 A JP 2009195692A JP 2009195692 A JP2009195692 A JP 2009195692A JP 5417088 B2 JP5417088 B2 JP 5417088B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- resistance value
- surface contact
- connection resistance
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Description
この問題を解決する方法としては、積層されたウエハ間に荷重を加えて、一方または両方のバンプを変形させてバンプとバンプとを面接触させる方法がとられている。しかし、この方法では、積層されたウエハ間に加えられる荷重が、ウエハやウエハ上に形成されている回路を構成する素子などに悪影響を来たして、製造上高い歩留まりが得られない場合があった。
この問題を解決する技術として、一方のウエハを貫通して一方の基板から突出する貫通電極と、他方のウエハに形成されたバンプとを接触させて、積層されたウエハ間を電気的に接続する方法が挙げられる(例えば特許文献2参照)。特許文献2に記載の半導体装置では、上側の基板の裏面から露出する貫通配線部と、下側の基板の主面のバンプとを接触した状態で接合することで、互いに電気的に接続されている。
(式1)において、Rは前記面接触部の接続抵抗値を示し、S0は基準接触面積を示し、R0は基準接続抵抗値を示し、S1は被接触面積を示す。
本発明の接続抵抗値の予測方法を用いることで、第1基体と第2基体との面接触部の接続抵抗値を実測した場合と比較して、容易に面接触部の接続抵抗値を知ることができる。
また、本発明の接続抵抗値の予測方法によれば、被接触面積と基準接触面積と基準接続抵抗値とを用いて、第1基体と第2基体との面接触部の接続抵抗値を算出するので、面接触部の形状にかかわらず、接続抵抗値を容易に精度良く予測できる。
このため、例えば、第1基体と第2基体との面接触部の接続抵抗値の予測結果を反映させて、第1基体と第2基体との間の接触部の接続特性に適した設計を行うことができる。特に、第1基体と第2基体とを積層してなる構造が、デジタル回路および/またはアナログ回路を有するものである場合など、第1基体と第2基体との間の接触部の接続特性による回路性能への影響が大きい場合、第1基体と第2基体との面接触部の接続抵抗値の予測結果を反映させて、第1基体と第2基体との間の接触部の接続特性に対応する最適な設計を行うことができ、好ましい。
本実施形態の接続抵抗値の予測方法は、第1接続部を有する第1ウエハ(第1基体)と、第2接続部を有する第2ウエハ(第2基体)とを積層し、第1接続部と第2接続部とを面接触させて導電接続した面接触部の接続抵抗値を予測する方法である。
図1は、本実施形態の接続抵抗値の予測方法において用いられる基準面接触部の一例を備えた半導体装置を説明するための平面図である。図2は、図1に示す半導体装置の一部を示した縦断面図であり、図1において、格子状に分割された1bの各領域にそれぞれ備えられた基準面接触部を説明するための断面模式図である。図3(a)は、図2に示す基準面接触部近傍のみを拡大して示した縦断面図であり、図3(b)は、図3(a)のA−A線に対応する横断面図である。
また、各バンプ部41aは、基準値設定用第2ウエハ4の表面に形成され、第1基準接続部31の柱状部31aを平面視で取り囲む形状を有している。バンプ部41aは、図3(a)に示すメタル部41bを介して図2の基準値設定用第2ウエハ4の多層配線層4aに設けられた接続配線7と電気的に接続されている。
図4は、本実施形態の面接触部の接続抵抗値の予測方法を用いて接続抵抗値が予測される面接触部の一例を備えた半導体装置を説明するための平面図である。図5は、図4に示す半導体装置の一部を示した縦断面図であり、図4において、格子状に分割された各領域10bにそれぞれ備えられた面接触部を説明するための断面模式図である。図6は、図5に示す面接触部近傍のみを拡大して示した縦断面図である。
また、各バンプ部42aは、第2ウエハ14の表面に形成され、第1接続部32の柱状部32aを平面視で取り囲む形状を有している。バンプ部42aは、図6に示すメタル部42bを介して第2ウエハ14の多層配線層14aに設けられた接続配線7と電気的に接続されている。
本実施形態においては、柱状部32aが円柱状であり、バンプ部42aに埋め込まれているので、柱状部32aの横断面積に、柱状部32aの周長とバンプ部42aに埋め込まれた柱状部32aの長さとの積を加えた面積となる。
本実施形態においては、柱状部31aが柱状で図3に示すように2本の柱状部31aがあり、バンプ部41aに埋め込まれているので、柱状部31aの横断面積に、柱状部31aの周長とバンプ部41aに埋め込まれた柱状部31aの長さとの積を加えた面積の2倍の面積となる。
R=R0{1/(S1/S0)}・・・(式1)
(式1)において、Rは面接触部の接続抵抗値を示し、S0は基準接触面積を示し、R0は基準接続抵抗値を示し、S1は被接触面積を示す。
また、本発明の接続抵抗値の予測方法によれば、第1ウエハ13と第2ウエハ14とを実際に積層して導電接続しなくても、積層された第1ウエハ13と第2ウエハ14との面接触部12の接続抵抗値を容易に精度良く予測できるので、設計段階で、第1ウエハ13と第2ウエハ14との面接触部12の接続抵抗値を把握できる。
例えば、第1接続部および/または第1基準接続部に用いることのできる他の導電材料としては、銅などが挙げられる。また、第2接続部および/または第2基準接続部に用いることのできる他の導電材料としては、インジウムの表面に金を複合化したもの(In/Au)や、は錫(Sn)などが挙げられる。
具体的には、第1接続部32や第1基準接続部31の数はいくつであってもよいし、第1接続部32や第1基準接続部31の横断面形状は円形、矩形、多角形などいかなる形状であってもよい。
具体的には、基準値設定用第1ウエハ3および基準値設定用第2ウエハ4、第1ウエハ13および第2ウエハ14、基板3b、4bや、多層配線層13a、14aについても、上述した実施形態に限定されるものではない。
タングステンからなる第1接続部32を有する第1ウエハ13と、インジウムからなるバンプ部42aを有する第2ウエハ14とを積層して図4に示す半導体装置10を製造し、第1接続部32とバンプ部42aとが面接触されることにより、図4において、格子状に分割された各領域10bに、それぞれ導電接続された図5に示す面接触部12を形成し、以下に示す方法により、その接続抵抗値を予測した。
すなわち、柱状部32aの横断面積(0.5μm×0.5μm×3.14=0.785μm2)に、柱状部32aの周長とバンプ部42aに埋め込まれた柱状部32aの長さとの積((1μm×3.14)×3μm=9.42μm2)を加えた面積(0.785μm2+9.42μm2=10.205μm2)とした。
すなわち、柱状部31aの横断面積(5.6μm×1.5μm=8.4μm2)に、柱状部31aの周長とバンプ部41aに埋め込まれた柱状部31aの長さとの積((5.6μm×1.5μm×2)×7=99.4μm2)を加えた面積(8.4μm2+99.4μm2=107.8μm2)の2倍(107.8μm2×2=215.6μm2)の面積とした。
R=R0{1/(S1/S0)}・・・(式1)
(式1)において、Rは面接触部の接続抵抗値を示し、S0は基準接触面積を示し、R0は基準接続抵抗値を示し、S1は被接触面積を示す。
すなわち、被接触面積(S1)と基準接触面積(S0)の比1/21.1の逆数21.1と基準接続抵抗値(R0)0.4とから、0.4×21.1=8.44(Ω)が得られ、
この値が面接触部の接続抵抗値の予測値となった。
図9より、被接触面積(S1)と比較して面積の広い基準接触面積(S0)と、面接触部12の接続抵抗値とを比較して抵抗値の低い基準接続抵抗値(R0)とを用いて、広い面積範囲および抵抗値範囲にわたって、面接触部12の予測が可能であることが分かる。
Claims (4)
- 第1接続部を有するウエハまたはチップからなる第1基体と、第2接続部を有するウエハまたはチップからなる第2基体とを積層し、前記第1接続部と前記第2接続部とを面接触させて導電接続した面接触部の接続抵抗値を予測する方法であって、
前記面接触部における前記第1接続部と前記第2接続部との接触面積である被接触面積を算出する工程と、
前記第1接続部と同じ抵抗率を有する導電材料からなる第1基準接続部を有するウエハまたはチップからなる基準値設定用第1基体と、前記第2接続部と同じ抵抗率を有する導電材料からなる第2基準接続部を有するウエハまたはチップからなる基準値設定用第2基体とを積層し、前記第1基準接続部と前記第2基準接続部とを面接触させて導電接続することにより形成された基準面接触部における前記第1基準接続部と前記第2基準接続部との接触面積である基準接触面積を算出する工程と、
前記基準面接触部の接続抵抗値を測定した結果から基準接続抵抗値を得る工程と、
以下に示す(式1)を用いて前記面接触部の接続抵抗値を算出する工程とを備えることを特徴とする接続抵抗値の予測方法。
R=R0{1/(S1/S0)}・・・(式1)
(式1)において、Rは面接触部の接続抵抗値を示し、S0は基準接触面積を示し、R0は基準接続抵抗値を示し、S1は被接触面積を示す。 - 前記第1接続部が、前記第1基体の裏面から柱状に突出する柱状部を有するものであり、前記第2接続部が、前記第2基体の表面に形成され、前記第1接続部の前記柱状部を平面視で取り囲む形状を有するバンプ部を有するものであり、前記第1接続部の前記柱状部の少なくとも一部が前記第2接続部の前記バンプ部に埋め込まれることにより、前記面接触部が形成されているとともに、
前記第1基準接続部が、前記基準値設定用第1基体の裏面から柱状に突出する柱状部を有するものであり、前記第2基準接続部が、前記基準値設定用第2基体の表面に形成され、前記第1基準接続部の前記柱状部を平面視で取り囲む形状を有するバンプ部を有するものであり、前記第1基準接続部の前記柱状部の少なくとも一部が前記第2基準接続部の前記バンプ部に埋め込まれることにより、前記基準面接触部が形成されていることを特徴とする請求項1に記載の接続抵抗値の予測方法。 - 前記第1接続部および前記第1基準接続部が、タングステンまたは銅からなるものであり、
前記第2接続部および前記第2基準接続部が、インジウムまたは錫からなるものであることを特徴とする請求項1または請求項2に記載の接続抵抗値の予測方法。 - 前記基準接続抵抗値を得る工程が、複数の第1基準接続部を有する前記基準値設定用第1基体と、複数の第2基準接続部を有する前記基準値設定用第2基体とを積層し、前記複数の第1基準接続部と前記複数の第2基準接続部とをそれぞれ面接触させて複数の基準面接触部を形成し、前記複数の基準面接触部の接続抵抗値を測定し、基準面接触部の接続抵抗値の平均値を算出する工程であることを特徴とする請求項1〜請求項3のいずれかに記載の接続抵抗値の予測方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009195692A JP5417088B2 (ja) | 2009-08-26 | 2009-08-26 | 接続抵抗値の予測方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009195692A JP5417088B2 (ja) | 2009-08-26 | 2009-08-26 | 接続抵抗値の予測方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011049306A JP2011049306A (ja) | 2011-03-10 |
JP5417088B2 true JP5417088B2 (ja) | 2014-02-12 |
Family
ID=43835372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009195692A Expired - Fee Related JP5417088B2 (ja) | 2009-08-26 | 2009-08-26 | 接続抵抗値の予測方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5417088B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2555875B2 (ja) * | 1988-06-24 | 1996-11-20 | 日本電気株式会社 | バンプ電極結合の形成方法 |
JPH0541440A (ja) * | 1991-02-08 | 1993-02-19 | Toshiba Corp | コンタクト・ホールの接触面積測定方法 |
JP2006112967A (ja) * | 2004-10-15 | 2006-04-27 | Dainippon Printing Co Ltd | 接合抵抗値測定用半導体チップおよび半導体チップの接合抵抗値測定方法 |
-
2009
- 2009-08-26 JP JP2009195692A patent/JP5417088B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011049306A (ja) | 2011-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6802536B2 (ja) | キャパシタ | |
CN111106092A (zh) | 包括测试焊盘的半导体封装及其形成方法 | |
TWI287822B (en) | Film substrate and its manufacturing method | |
TW201115697A (en) | Semiconductor device | |
JP2007317740A (ja) | 配線基板及びその製造方法ならびに半導体装置 | |
JP2006253289A5 (ja) | ||
TWI508240B (zh) | Laminated wiring board | |
US7728424B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2017195321A (ja) | チップコンデンサ | |
JP5864954B2 (ja) | 基材 | |
JP5417088B2 (ja) | 接続抵抗値の予測方法 | |
JP6100617B2 (ja) | 多層配線基板およびプローブカード用基板 | |
US8519547B2 (en) | Chip arrangement and method for producing a chip arrangement | |
JP6697547B2 (ja) | 追加的トラックを備えた半導体パワーデバイスおよび半導体パワーデバイスを製造する方法 | |
JP2015053371A (ja) | 半導体装置およびその製造方法 | |
JP2013052449A (ja) | Memsセンサ | |
JP2012160633A (ja) | 半導体装置の配線構造及びその製造方法 | |
JP2016208036A (ja) | 配線基板 | |
CN100499054C (zh) | 半导体装置及其制造方法 | |
JP2006210802A (ja) | 半導体装置 | |
JP6470320B2 (ja) | 半導体装置 | |
JP6392630B2 (ja) | 回路基板および回路装置 | |
JP6119211B2 (ja) | 電子デバイス及びその製造方法 | |
JP6819894B2 (ja) | 電子部品 | |
JP2018031659A (ja) | 回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131118 |
|
LAPS | Cancellation because of no payment of annual fees |