JP5415993B2 - 電源供給装置 - Google Patents
電源供給装置 Download PDFInfo
- Publication number
- JP5415993B2 JP5415993B2 JP2010042277A JP2010042277A JP5415993B2 JP 5415993 B2 JP5415993 B2 JP 5415993B2 JP 2010042277 A JP2010042277 A JP 2010042277A JP 2010042277 A JP2010042277 A JP 2010042277A JP 5415993 B2 JP5415993 B2 JP 5415993B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor element
- voltage
- power supply
- value
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
始めに、図1乃至図3を参照して、本発明の第1の実施形態である電源供給装置の構成及び動作について説明する。
図1は、本発明の第1の実施形態である電源供給装置の構成を示す回路図である。図1に示すように、本発明の第1の実施形態である電源供給装置1は、車両に搭載され、電源2と負荷3との間に接続されたトランジスタ素子Tをオン/オフすることによって、電源2から負荷3への電力供給を制御するものである。本実施形態では、トランジスタ素子Tは、Nチャネル型FETによって構成されている。トランジスタ素子Tのドレイン電極には、コネクタC1を介して電源2が接続され、ソース電極には、コネクタC2を介して負荷3が接続されている。
図2は、トランジスタ素子Tのオン/オフに応じたスイッチング回路20の出力電圧Vout,ゲートバイアス電流Ig,ゲートバイアス電圧Vg,及びソース電圧Vsの変化を示す波形図である。ここで、スイッチング回路20の出力電圧Voutとは、スイッチング回路20から出力されるトランジスタ素子Tの駆動電圧を意味し、本実施形態では図1に示すノードN1の電圧値を示す。ゲートバイアス電流Igとは、トランジスタ素子Tのゲート電極に供給される電流を意味し、本実施形態では図1に示す抵抗素子Rを流れる電流を示す。ゲートバイアス電圧Vgとは、トランジスタ素子Tのゲート電極に印加される電圧を意味し、本実施形態では図1に示すノードN2の電圧値を示す。ソース電圧Vsとは、トランジスタ素子Tのソース電極の電圧を意味し、本実施形態では図1に示すノードN4の電圧値を示す。なお、図2では、トランジスタ素子Tの過渡的な動作に伴う波形の変化は図示を省略している。
始めに、トランジスタ素子Tが正常である場合における電源供給装置1の動作について説明する。トランジスタ素子Tが正常である場合、図2(a)に示すように、時刻T=T1において制御回路50がトランジスタ素子Tをオフ状態からオン状態に切り替えることをスイッチング回路20に指示すると、図2(b)に示すようにスイッチング回路20の出力電圧Voutは駆動電圧Vout1まで増加する。これにより、図2(c)の実線L1に示すように、ゲートバイアス電流Igは電流Ig1まで増加し、図2(d)の実線L4に示すように、ゲートバイアス電圧Vgはゲートバイアス電圧Vg1まで増加し、トランジスタ素子Tはオン状態になる。この結果、図2(e)の実線L6に示すように、ソース電圧Vsはソース電圧Vs1まで増加し、電源2からの電力がトランジスタ素子Tを介して負荷3に供給される。
次に、トランジスタ素子Tにオン故障の予兆がある場合における電源供給装置1の動作について説明する。トランジスタ素子Tにオン故障の予兆がある場合、図2(b)に示すようにスイッチング回路20の出力電圧Voutが駆動電圧Vout1まで増加すると、ゲートバイアス電流Igにオン故障に由来するゲートリーク電流が加算されることによって、ゲートバイアス電流Igは、図2(c)の破線L2に示すように、正常動作時のゲートバイアス電流Ig1より大きいゲートバイアス電流Ig2まで増加する。なお、ゲートバイアス電圧Vg及びソース電圧Vsはそれぞれ正常動作時のゲートバイアス電圧Vg1及びソース電圧Vs1程度まで増加する。
次に、トランジスタ素子Tにオープン故障が発生した場合における電源供給装置1の動作について説明する。トランジスタ素子Tにオープン故障が発生した場合、スイッチング回路20の出力電圧Voutが駆動電圧Vout1まで増加してもトランジスタ素子Tがオン状態にならないため、図2(e)の一点鎖線L7に示すように、ソース電圧Vsは接地電位(この場合、電圧ゼロ)に保持される。このため、ゲートバイアス電圧Vgは、図2(d)の一点鎖線L5に示すように、ゲートバイアス電圧Vg 1より大きいゲートバイアス電圧Vg2まで増加し、トランジスタ素子Tのゲート電極とソース電極との間に設けられたツェナーダイオードZDにクランプ電圧以上の電圧が印加されることによってクランプ電流が流れる。これにより、ゲートバイアス電流Igは、図2(c)の一点鎖線L3に示すように、ゲートバイアス電流Ig1,Ig2より大きいゲートバイアス電流Ig3まで増加する。
次に、過電流が発生した場合における電源供給装置1の動作について説明する。過電流が発生した場合、ゲートバイアス電圧Vgが正常動作時のゲートバイアス電圧Vg1より若干低下するが、ゲートバイアス電流Ig及びソース電圧Vsは変化しない。一方、トランジスタ素子のドレイン電極とソース電極との間の電圧は増加する。
図3は、本発明の第1の実施形態である故障検出処理の流れを示すフローチャートである。図3に示すフローチャートは、車両のイグニッションスイッチがオフ状態からオン状態に切り替えられたタイミングで開始となり、故障検出処理はステップS1の処理に進む。
次に、図4乃至図6を参照して、本発明の第2の実施形態である電源供給装置の構成及び動作について説明する。
図4は、本発明の第2の実施形態である電源供給装置の構成を示す回路図である。図4に示すように、本発明の第2の実施形態である電源供給装置1は、第1の実施形態である電源供給装置の構成に加えて、電源2とトランジスタ素子Tとの間に接続されたダイオード素子D1を備える。ダイオード素子D1のアノード電極は電源2に接続され、カソード電極はトランジスタ素子Tのドレイン電極に接続されている。ダイオード素子D1は、トランジスタ素子Tにオープン故障が発生した場合に発生するトランジスタ素子Tのゲート電極側から電源2側への電流の流れを規制する。なお、本実施形態では、ダイオード素子によって電流を規制することとしたが、トランジスタ素子を設け、トランジスタ素子内部の寄生ダイオードによって電流を規制してもよい。
図5は、トランジスタ素子Tのオン/オフに応じたスイッチング回路20の出力電圧Vout,ゲートバイアス電流Ig,ゲートバイアス電圧Vg,及びソース電圧Vsの変化を示す波形図である。なお、正常動作時、トランジスタ素子Tのオン故障予兆時、トランジスタ素子Tのオープン故障時、及び過電流発生時における電源供給装置1の動作は第1の実施形態と同様である。そこで、以下ではその説明を省略し、電源供給装置1の出力オープン故障時における電源供給装置1の動作についてのみ説明する。
電源供給装置1に出力オープン故障が発生した場合、ゲートバイアス電流Igは抵抗素子R2を介して接地電位に流れるために、図5(c)の二点鎖線L11に示すように、ゲートバイアス電流Igは正常動作時のゲートバイアス電流Ig1より小さいゲートバイアス電流Ig4まで増加する。一方、ゲートバイアス電圧Vgは正常動作時のゲートバイス電圧Vg1から大きく変化しないが、図5(e)の二点鎖線L12に示すように、ソース電圧Vsは、正常動作時のソース電圧Vs1より大きいソース電圧Vs2まで増加する。
図6は、本発明の第2の実施形態である故障検出処理の流れを示すフローチャートである。図6に示すフローチャートは、車両のイグニッションスイッチがオフ状態からオン状態に切り替えられたタイミングで開始となり、故障検出処理はステップS11の処理に進む。
2 電源
3 負荷
10 昇圧回路
20 スイッチング回路
30 故障検出回路
31 定電圧源
32 比較器
40 過電流検出回路
50 制御回路
C1,C2 コネクタ
L1,L2,L3,L4,L5 電気配線
R,R1,R2,R3,R4,R5 抵抗素子
T トランジスタ素子
ZD ツェナーダイオード
Claims (3)
- 電源と、
前記電源と該電源からの電力によって駆動される負荷との間に接続され、該電源から該負荷への電力供給を制御するトランジスタ素子と、
前記トランジスタ素子のゲート電極に接続された抵抗素子と、
前記トランジスタ素子のゲート電極とソース電極との間に接続されたツェナーダイオード素子と、
前記抵抗素子を介して前記トランジスタ素子のゲート電極に駆動電圧を印加することによって、該トランジスタ素子のオン/オフを制御する制御回路と、
前記トランジスタ素子のドレイン電極とソース電極との間の電圧を検出する過電流検出回路と、を備え、
前記制御回路は、前記抵抗素子を流れる電流値を検出し、前記過電流検出回路によって検出された電圧値が所定値以上である場合、該電流値が第1判定値以上であるか否かを判別し、該電流値が第1判定値以上である場合、前記トランジスタ素子のオープン故障が発生したと判定し、該電流値が第1判定値未満である場合には、過電流が発生したと判定し、前記第1判定値は、前記トランジスタ素子が正常である場合に前記抵抗素子を流れる電流値より大きく、かつ、前記ツェナーダイオード素子にクランプ電流が流れている場合に前記抵抗素子を流れる電流値以下であることを特徴とする電源供給装置。 - 前記制御回路は、前記過電流検出回路によって検出された電圧値が所定値未満である場合、前記電流値が第2判定値以上であるか否かを判別し、前記電流値が第2判定値以上である場合、前記トランジスタ素子にオン故障の予兆があると判定することを特徴とする請求項1に記載の電源供給装置。
- 前記電源と前記トランジスタ素子との間に接続され、該トランジスタ素子側から該電源側への電流の流れを規制する逆流防止回路を備え、
前記制御回路は、前記電流値が第2判定値未満である場合、該電流値が該第2判定値より小さい第3判定値未満であるか否かを判別し、該電流値が第3判定値未満である場合、出力オープン故障が発生していると判定することを特徴とする請求項2に記載の電源供給装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010042277A JP5415993B2 (ja) | 2010-02-26 | 2010-02-26 | 電源供給装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010042277A JP5415993B2 (ja) | 2010-02-26 | 2010-02-26 | 電源供給装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011182066A JP2011182066A (ja) | 2011-09-15 |
JP5415993B2 true JP5415993B2 (ja) | 2014-02-12 |
Family
ID=44693144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010042277A Active JP5415993B2 (ja) | 2010-02-26 | 2010-02-26 | 電源供給装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5415993B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102005450B1 (ko) * | 2012-03-14 | 2019-07-30 | 삼성전자주식회사 | 누설전류 보호회로가 구비된 파워모듈 |
EP3435543A1 (en) * | 2017-07-27 | 2019-01-30 | ABB Schweiz AG | A semiconductor device and method of measurement of physical parameters of a semiconductor device |
EP3702793A1 (en) * | 2019-03-01 | 2020-09-02 | Mitsubishi Electric R & D Centre Europe B.V. | A method and a device for monitoring the gate signal of a power semiconductor |
JPWO2021199738A1 (ja) * | 2020-03-30 | 2021-10-07 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000308250A (ja) * | 1999-04-16 | 2000-11-02 | Yazaki Corp | 電源供給制御装置および電源供給制御方法 |
JP3643298B2 (ja) * | 2000-06-02 | 2005-04-27 | 株式会社デンソー | 出力回路 |
JP3931627B2 (ja) * | 2001-11-01 | 2007-06-20 | 株式会社日立製作所 | 半導体スイッチング素子のゲート駆動装置 |
JP2007028278A (ja) * | 2005-07-19 | 2007-02-01 | Denso Corp | 駆動回路 |
JP4862405B2 (ja) * | 2006-01-24 | 2012-01-25 | 東京電力株式会社 | 絶縁ゲート形パワー半導体素子の故障検出装置 |
JP2007274828A (ja) * | 2006-03-31 | 2007-10-18 | Denso Corp | 駆動回路 |
-
2010
- 2010-02-26 JP JP2010042277A patent/JP5415993B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011182066A (ja) | 2011-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100843366B1 (ko) | 부하구동장치 | |
US10651837B2 (en) | Power supply device | |
TWI484710B (zh) | 電子保險絲裝置及其操作方法 | |
JP4158754B2 (ja) | 過電流検知方法および検知回路 | |
JP4229656B2 (ja) | 電流制限回路およびそれを備えた出力回路 | |
JP2009296367A (ja) | 負荷回路の過電流保護装置 | |
WO2015030069A1 (ja) | 突入電流制限回路 | |
JP2010110091A (ja) | 負荷駆動装置 | |
JP5415993B2 (ja) | 電源供給装置 | |
JP2007014195A (ja) | 不足電圧保護装置 | |
EP3038223B1 (en) | Load driving circuit | |
JP5171402B2 (ja) | 負荷回路の過電流保護装置 | |
JP6387888B2 (ja) | 誘導性負荷駆動装置 | |
JP2004032641A (ja) | 半導体スイッチ装置 | |
US20100026227A1 (en) | Motor control device | |
JP6414440B2 (ja) | スイッチング素子の駆動装置 | |
WO2019155890A1 (ja) | 給電制御装置、給電制御方法及びコンピュータプログラム | |
WO2015104921A1 (ja) | 車載用電子制御装置 | |
JP2000308250A (ja) | 電源供給制御装置および電源供給制御方法 | |
JP7256008B2 (ja) | スイッチング電源 | |
JP2019186880A (ja) | 負荷駆動装置 | |
JP2011041349A (ja) | 負荷回路の制御装置 | |
JP2007097333A (ja) | 電源ショート保護回路 | |
TW201436436A (zh) | 保護電路及電子裝置 | |
JP5394868B2 (ja) | 突入電流防止装置及び突入電流防止装置の短絡診断方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131114 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5415993 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |