JP2004032641A

JP2004032641A - 半導体スイッチ装置

Info

Publication number: JP2004032641A
Application number: JP2002189897A
Authority: JP
Inventors: Yoshikazu Nagashima; 長嶋　良和; Yoshiyuki Sano; 佐野　嘉之
Original assignee: Toshiba Corp; Toshiba Microelectronics Corp; Yazaki Corp
Current assignee: Toshiba Corp; Yazaki Corp; Toshiba Electronic Device Solutions Corp
Priority date: 2002-06-28
Filing date: 2002-06-28
Publication date: 2004-01-29

Abstract

【課題】突入電流による回路の誤遮断を確実に防止することのできる半導体スイッチ装置を提供することが課題である。
【解決手段】ランプ負荷２に流れる電流を検出するシャント抵抗Ｒｓと、ランプ負荷２を駆動させるべくスイッチが投入された際には、ＦＥＴ３をオンとすると共に、シャント抵抗Ｒｓにて検出される負荷電流Ｉｄが所定値以上である場合には、ＦＥＴ３をオフとすることにより、ランプ負荷２を保護する機能を備えたＦＥＴ駆動回路６と、を有し、シャント抵抗Ｒｓにて検知される電流値が所定の基準値よりも大きいときには、ＦＥＴ駆動回路６によりＦＥＴ３をオフとする操作を、一定時間マスクすることを特徴とする。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、直流電源と負荷との間に配置され、当該負荷の駆動、停止を切り換え制御する半導体スイッチ装置に関する。
【０００２】
【従来の技術】
例えば、車両に搭載されるランプ負荷（ヘッドランプ、テールランプ等）は、バッテリより出力される直流電源と接続されており、半導体スイッチにより、オン、オフが制御される。
【０００３】
また、ランプ負荷、或いは該ランプ負荷を接続する電線にて短絡事故が発生した場合には、ランプ負荷、半導体素子、或いはこれらを連結する電線を損傷する恐れがある。そこで、このようなトラブルを回避するために、従来より、過電流が発生した場合には、これを検出し、回路を遮断することにより、回路を保護する機能を具備した半導体スイッチ装置が提案され、実用に供されている。
【０００４】
このような半導体スイッチ装置の従来例として、例えば、特開２００１−１１９８５０号公報（以下、従来例という）に記載されたものが知られている。
【０００５】
図８は、該従来例に記載された半導体スイッチ装置の構成を示す回路図である。同図に示すように、このスイッチ装置１０１は、車両に搭載されるバッテリＶＢと、ランプ負荷１０２との間に設置して、該ランプ負荷１０２の駆動、停止を切り換え操作するものであり、バッテリＶＢと、ランプ負荷１０２との間には、メインＦＥＴ１０３が設置され、更に、該メインＦＥＴ１０３とバッテリＶＢとの間には、シャント抵抗Ｒｓが介置されている。
【０００６】
更に、第１のサブＦＥＴ１０４、第２のサブＦＥＴ１０５、及び第３のサブＦＥＴ１０６と、抵抗Ｒ１０１〜Ｒ１０３を具備している。そして、メインＦＥＴ１０３がオンとされた状態では、バッテリＶＢより出力される電圧がランプ負荷１０２に印加されるので、該ランプ負荷１０２は点灯する。
【０００７】
また、何らかの原因により、負荷１０２に過電流が流れると、抵抗Ｒ１０２、Ｒ１０３間の電圧が上昇するので、コンパレータ１０８の出力信号が「Ｈ」レベルとなる。この信号を受けて、駆動回路１０７は、メインＦＥＴ１０３をオフとするべく制御する。これにより、過電流発生時には回路が遮断されるので、メインＦＥＴ１０３、ランプ負荷１０２、及びこれらを連結する電線の損傷を防止することができる。
【０００８】
また、ランプ負荷１０２を駆動させる際には、マスク回路１０９により、コンパレータ１０８の出力が所定時間マスクされるので、駆動時の突入電流による誤動作を防止することができる。即ち、ランプ負荷１０２駆動時に、該ランプ負荷１０２に過大な突入電流が流れ、抵抗Ｒ１０２、１０３間の電圧が上昇してコンパレータ１０８の出力が「Ｈ」レベルとなった場合でも、ランプ負荷１０２に流れる電流値が安定するまでの間は、コンパレータ１０８の出力がマスクされるので、回路を遮断するというトラブルを回避することができる。
【０００９】
しかしながら、上述した従来例に係るスイッチ装置では、ランプ負荷１０２駆動時、即ち、操作スイッチ（図示せず）により、ランプ負荷１０２を点灯させる際にのみ、マスク回路１０９が作動する構成であるので、例えば、メインＦＥＴ１０３がオンとされたままの状態で、断芯したランプ負荷１０２を交換する作業を行った場合においては、通電時に発生する過電流をマスクすることができない。
【００１０】
【発明が解決しようとする課題】
上述したように、従来におけるスイッチ装置１０１においては、ランプ負荷１０２の駆動時においては、突入電流による回路の誤遮断を回避することができるものの、ランプ負荷１０２交換時等に発生する過電流による回路の誤遮断を回避することができないという問題があった。
【００１１】
この発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、突入電流による回路の誤遮断を確実に防止することのできる半導体スイッチ装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本願請求項１に記載の発明は、直流電源と負荷との間に介置される半導体素子を具備し、該半導体素子の導通、非導通を制御して、前記負荷の駆動、停止を切り換える半導体スイッチ装置において、前記負荷に流れる電流値を検出する電流検知手段と、前記負荷を駆動させるべくスイッチが投入された際には、前記半導体素子を導通状態とすると共に、前記電流検知手段にて検出される電流値が所定値以上である場合には、前記半導体素子を非導通とすることにより、前記負荷を保護する機能を備えた駆動手段と、を有し、前記電流検知手段にて検知される電流値が所定の基準値よりも大きいときには、前記駆動手段により前記半導体素子を非導通とする操作を、一定時間マスクすることを特徴とする。
【００１３】
請求項２に記載の発明は、直流電源と負荷との間に介置される半導体素子を具備し、該半導体素子の導通、非導通を制御して、前記負荷の駆動、停止を切り換える半導体スイッチ装置において、前記負荷に流れる電流値を検出する電流検知手段と、該電流検知手段にて検出される電流値と、基準電流値とを比較する比較手段と、該比較手段にて、前記検出された電流値が、前記基準電流値よりも大きいと判定された際には、一定のマスク時間を設定するマスク時間設定手段と、前記負荷を駆動させるべくスイッチが投入された際には、前記半導体素子を導通状態とすると共に、前記比較手段にて、前記電流検知手段で検出された電流値が前記基準電流値よりも大きいと判定された際には前記半導体素子の導通状態を維持し、且つ、前記マスク時間の経過後にて、前記検出された電流値が前記基準電流値よりも大きいと判定された際には、前記半導体素子を非導通として前記負荷を保護する機能を具備した駆動手段と、を有することを特徴とする。
【００１４】
請求項３に記載の発明は、請求項１または２のいずれかに記載の発明において、前記電流検知手段は、前記直流電源と前記半導体素子との間に介置されたシャント抵抗であり、該シャント抵抗の両端に発生する電圧を用いて前記負荷に流れる電流を検知することを特徴とする。
【００１５】
請求項４に記載の発明は、請求項１または２のいずれかに記載の発明において、前記半導体素子は、第１のＦＥＴであり、前記電流検知手段は、前記第１のＦＥＴとドレイン、及びゲートが共通する第２のＦＥＴを有し、前記第１のＦＥＴのソース電圧の変化に起因して生じる、前記第２のＦＥＴに流れるソース電流の変化に基づいて、前記負荷に流れる電流を検知することを特徴とする。
【００１６】
請求項５に記載の発明は、請求項１または２のいずれかに記載の発明において、前記半導体素子は、第１のＦＥＴであり、前記電流検知手段は、前記第１のＦＥＴとドレイン、及びゲートが共通する第２のＦＥＴと、前記第１のＦＥＴのソースを一方の入力とし、前記第２のＦＥＴのソースを他方の入力とする増幅手段と、該増幅手段の出力段に配設される検出用抵抗と、を具備し、前記第１のＦＥＴのソース電圧の変化に起因して生じる、前記第２のＦＥＴに流れるソース電流を前記増幅手段にて増幅し、当該増幅された電流を前記検出用抵抗に流した際に、該検出用抵抗の両端に発生する電圧値に基づいて、前記負荷に流れる電流を検知することを特徴とする。
【００１７】
請求項６に記載の発明は、直流電源と負荷との間に介置される半導体素子を具備し、該半導体素子の導通、非導通を制御して、前記負荷の駆動、停止を切り換える半導体スイッチ装置において、前記負荷に流れる電流値を検出する電流検知手段と、該電流検知手段にて検出される電流値と、複数の基準電流値とを比較し、各基準電流値との比較結果に応じて、電源投入時における各基準電流値毎のマスク時間を設定するマスク時間設定手段と、前記負荷を駆動させるべくスイッチが投入された際には、前記半導体素子を導通状態とすると共に、前記電流検知手段にて検出される電流値が所定値以上である場合には、前記半導体素子を非導通とすることにより、前記負荷を保護する機能を備え、且つ、前記負荷を駆動させるべくスイッチが投入された際には、前記マスク時間設定手段にて設定される各マスク時間に応じて、前記半導体素子を非導通とする操作をマスクする駆動手段と、を具備したことを特徴とする。
【００１８】
請求項７に記載の発明は、直流電源と負荷との間に介置される半導体素子を具備し、該半導体素子の導通、非導通を制御して、前記負荷の駆動、停止を切り換える半導体スイッチ装置において、前記負荷に流れる電流値を検出する電流検知手段と、それぞれ異なる基準電流値が設定され、当該基準電流値と、前記電流検知手段にて検出された電流値とを比較する複数の比較手段と、前記各比較手段毎に設けられ、前記検出された電流値が当該比較手段にて設定されている基準電圧値よりも大きいと判定された際には、該比較手段に対応したマスク時間を設定するマスク時間設定手段と、前記負荷を駆動させるべくスイッチが投入された際には、前記半導体素子を導通状態とすると共に、前記電流検知手段にて検出される電流値が、前記比較手段にて設定される基準電流値よりも大きいときには、前記半導体素子を非導通とすることにより、前記負荷を保護する機能を備え、且つ、前記負荷を駆動させるべくスイッチが投入された際には、前記マスク時間設定手段にて設定される各マスク時間だけ、前記半導体素子を非導通とする操作をマスクする駆動手段と、を具備したことを特徴とする。
【００１９】
請求項８に記載の発明は、前記各マスク時間設定手段は、対応する前記比較手段にて設定される基準電流値が小さい程、マスク時間を長く設定することを特徴とする。
【００２０】
請求項９に記載の発明は、請求項６〜８のいずれかに記載の発明において、前記電流検知手段は、前記直流電源と前記半導体素子との間に介置されたシャント抵抗であり、該シャント抵抗の両端に発生する電圧を用いて前記負荷に流れる電流を検知することを特徴とする。
【００２１】
請求項１０に記載の発明は、請求項６〜８のいずれかに記載の発明において、前記半導体素子は、第１のＦＥＴであり、前記電流検知手段は、前記第１のＦＥＴとドレイン、及びゲートが共通する第２のＦＥＴを有し、前記第１のＦＥＴのソース電圧の変化に起因して生じる、前記第２のＦＥＴに流れるソース電流の変化に基づいて、前記負荷に流れる電流を検知することを特徴とする。
【００２２】
請求項１１に記載の発明は、請求項６〜８のいずれかに記載の発明において、前記半導体素子は、第１のＦＥＴであり、前記電流検知手段は、前記第１のＦＥＴとドレイン、及びゲートが共通する第２のＦＥＴと、前記第１のＦＥＴのソースを一方の入力とし、前記第２のＦＥＴのソースを他方の入力とする増幅手段と、該増幅手段の出力段に配設される検出用抵抗と、を具備し、前記第１のＦＥＴのソース電圧の変化に起因して生じる、前記第２のＦＥＴに流れるソース電流を前記増幅手段にて増幅し、当該増幅された電流を前記検出用抵抗に流した際に、該検出用抵抗の両端に発生する電圧値に基づいて、前記負荷に流れる電流を検知することを特徴とする。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の第１の実施形態に係る半導体スイッチ装置の構成を示す回路図である。同図に示すように、該半導体スイッチ装置１は、車両に搭載されるバッテリＶＢと、ランプ負荷２との間に設けられ、該ランプ負荷２の駆動、停止を適宜切り換える操作を行うものであり、スイッチング用のＦＥＴ３（半導体素子）と、該ＦＥＴ３とバッテリＶＢとの間に介置されるシャント抵抗（電流検知手段）Ｒｓと、を有している。即ち、ＦＥＴ３のソースがランプ負荷２に接続され、ドレインはシャント抵抗Ｒｓを介してバッテリＶＢに接続されている。
【００２４】
シャント抵抗Ｒｓの一端は、アンプ４のプラス側入力端子に接続され、他端は該アンプ４のマイナス側入力端子に接続されている。更に、該アンプ４の出力端子は、コンパレータ（比較手段）５のマイナス側入力端子に接続され、このコンパレータ５のプラス側入力端子には、基準電圧Ｖｒｅｆが供給されるようになっている。
【００２５】
また、コンパレータ５の出力端子は、ＦＥＴ駆動回路（駆動手段）６と接続される共に、マスクタイマ回路（マスク時間設定手段）７に接続される。
【００２６】
ＦＥＴ駆動回路６は、ランプ負荷２の投入スイッチ（図示省略）と接続されており、該投入スイッチがオンとされた際には、ＦＥＴ３のゲートに駆動信号を出力する。マスクタイマ回路７は、コンパレータ５の出力信号が「Ｌ」レベルとなったときに、マスクタイマ（例えば、８０ｍｓｅｃ）を動作させて、ＦＥＴ駆動回路６によるＦＥＴ３のオフ動作をマスクさせる。
【００２７】
また、符号８はＦＥＴ駆動回路６に駆動電圧を印加するチャージポンプ回路、符号９は、５ボルト電圧を出力するレギュレータ、符号１０はアンプ４に一定電圧を出力するための電圧補正回路である。
【００２８】
次に、上述のように構成された本実施形態に係る半導体スイッチ装置１の動作を、図２に示すタイミングチャートを参照しながら説明する。なお、図２において、（ａ）はランプ負荷２の投入スイッチのオン、オフ状態を示し、（ｂ）はＦＥＴ３のソース・ゲート間電圧Ｖｇｓを示し、（ｃ）はＦＥＴ３のドレイン・ソース間に流れる電流（負荷電流）Ｉｄを示し、（ｄ）はランプ負荷２の状態を示している。
【００２９】
操作者がランプ負荷２を点灯させるべく投入スイッチ（図示省略）をオンとすると、ＦＥＴ駆動回路６に投入信号が与えられ、これを受けて該ＦＥＴ駆動回路６は、ＦＥＴ３に駆動信号を出力する。
【００３０】
これにより、ＦＥＴ３は導通状態となるので、バッテリＶＢより出力される直流電圧は、シャント抵抗Ｒｓ、ＦＥＴ３を介して、ランプ負荷２に供給される。その結果、ランプ負荷２は点灯する。
【００３１】
この際、ランプ負荷２には、電源オンに伴って、定常電流よりも大きい突入電流（定常時の３〜５倍程度の電流）が流れる。従って、これと同一の電流がシャント抵抗Ｒｓに流れることになり、該シャント抵抗Ｒｓの両端に発生する電圧値が上昇する。即ち、図２（ａ）に示すように、時刻ｔ１にて投入スイッチをオンとすると、同図（ｂ）に示すように、ＦＥＴ３のソース・ゲート間電圧Ｖｇｓが上昇して、該ＦＥＴ３が導通状態となり、同図（ｃ）に示す如くの負荷電流Ｉｄが流れる。
【００３２】
このとき、突入電流の大きさは、基準電流Ｉｌｉｍ（Ｉｌｉｍは、基準電圧Ｖｒｅｆに対応する電流値）を越えているが、突入電流が流れている間は、スイッチの投入からマスク時間ｔｍａｓが経過していないので、ＦＥＴ３は遮断されず、導通が継続される。つまり、突入電流による回路の遮断を回避することができる。
【００３３】
ここで、例えば、時刻ｔ２にてランプ負荷２が断芯すると、回路が遮断されるので、ランプ負荷２に流れる電流は遮断され、図２（ｃ）に示すように、負荷電流Ｉｄはゼロとなる。その後、ＦＥＴ３がオン状態とされたままランプ負荷２を復旧するべく交換作業を行うと、回路が結線された瞬間に突入電流が流れることになる。即ち、図２（ｄ）に示す時刻ｔ３にて回路が復旧されると、同図（ｃ）に示すように、突入電流が流れる。
【００３４】
この際、前述したように、マスクタイマ回路７が作動するので、所定のマスク時間ｔｍａｓの間は、過電流が検出された場合であっても（即ち、負荷電流Ｉｄが図２（ｃ）に示す基準電流Ｉｌｉｍを越えた場合であっても）ＦＥＴ３がオフすることはなく、確実にランプ負荷２を点灯させることができる。
【００３５】
また、時刻ｔ４で一旦投入スイッチをオフとした後（図２（ａ）参照）、時刻ｔ５で再度投入スイッチをオンとし、且つ、この際にデッドショート（短絡事故）が発生した場合には、過電流が発生し、負荷電流Ｉｄが基準電流Ｉｌｉｍを大きく上回る。この場合においても、前述と同様にマスクタイマ回路７が作動して、所定のマスク時間ｔｍａｓの間は、ＦＥＴ３のオン状態が維持される。
【００３６】
その後、マスク時間ｔｍａｓが経過し、未だ過電流が検出され続けていると（即ち、負荷電流Ｉｄが基準電流Ｉｌｉｍを越えていると）、ＦＥＴ駆動回路６によりＦＥＴ３の駆動が停止される。従って、ランプ負荷２及びその接続回路に流れる過電流が阻止され、ランプ負荷２、ＦＥＴ３、及び接続回路の損傷を防止することができる。
【００３７】
また、ＦＥＴ３がオフ状態（非導通）となると、過電流が解除されるので（負荷電流Ｉｄが基準電流Ｉｌｉｍ以下となるので）、ＦＥＴ駆動回路６により、再度ＦＥＴ３がオン状態とされる。この際、マスクタイマ回路７は、一旦作動した後は所定の時間が経過するまでは次の計時を行わないように設定されており、該マスクタイマ回路７は作動せず、負荷電流Ｉｄが基準電流Ｉｌｉｍを上回り、瞬時にＦＥＴ３はオフ状態となる。そして、これが繰り返されるので、図２（ｂ）に示すように、ＦＥＴ３のソース・ゲート間電圧Ｖｇｓは、櫛歯状の波形となる。その後、時刻ｔ６で投入スイッチがオフとされると（図２（ａ）参照）、ＦＥＴ３がオフ状態となる。
【００３８】
こうして、デッドショートが発生した場合であっても、電圧Ｖｇｓは櫛歯状に変化するので、ＦＥＴ３及びランプ負荷２に流れる電流値は、小さくなり、回路素子の損傷を防止することができる。
【００３９】
また、図２（ｃ）の時刻ｔ７に示すように、ランプ負荷２に定常電流が流れているときにデッドショートが発生した場合についても、前記と同様に、電圧Ｖｇｓが櫛歯状の波形となり、回路素子の損傷を防止することができる。
【００４０】
このようにして、本実施形態に係る半導体スイッチ装置１では、ランプ負荷２に流れる電流Ｉｄが基準電流Ｉｌｉｍを越えたときに、マスクタイマ回路７を動作させ、所定のマスク時間ｔｍａｓの間は、ＦＥＴ３のオン状態を維持している。従って、投入スイッチをオンとしたときに発生する突入電流、或いは、ランプ負荷２の交換時等に発生する突入電流により、回路が誤遮断することを防止することができ、確実にランプ負荷２を点灯させることができる。
【００４１】
また、回路にデッドショートが発生した場合には、マスク時間ｔｍａｓ経過後に、回路を遮断するので、ランプ負荷２、ＦＥＴ３、及び接続回路の損傷を防止することができる。
【００４２】
次に、本発明の第２の実施形態について説明する。図３は、第２の実施形態に係る半導体スイッチ装置の構成を示す回路図である。同図に示すように該半導体スイッチ装置１１は、前述の図１に示した半導体スイッチ装置１と比較して、マルチソースＦＥＴ１２を用いている点で相違している。即ち、第１の実施形態では、シャント抵抗Ｒｓを用いてランプ負荷２に流れる過電流を検出する方法を用いたが、本実施形態では、マルチソースＦＥＴ１２（以下、単に「ＦＥＴ１２」という）を用いている点で相違している。図４は、ＦＥＴ１２の等価回路を示しており、ベース、及びドレインが共通とされた２つのＦＥＴ１２ａ（第１のＦＥＴ）、１２ｂ（第２のＦＥＴ）とを具備した構成となっている。
【００４３】
ＦＥＴ１２の第１のソースＳ１は、アンプ（増幅手段）１３のプラス側入力端子に接続され、第２のソースＳ２は、該アンプ１３のマイナス側入力端子に接続されている。また、アンプ１３の出力端子は、ＦＥＴ１４のゲートに接続され、該ＦＥＴ１４のソースは、アンプ１３のマイナス側入力端子に連結されている。
【００４４】
更に、ＦＥＴ１４のドレインは、コンパレータ（比較手段）１５のプラス側入力端子に接続され、抵抗（検出用抵抗）Ｒｒにより接地され、該コンパレータ１５のマイナス側入力端子には、基準電圧Ｖｒｅｆが供給される。コンパレータ１５の出力信号は、ＦＥＴ駆動回路６及びマスクタイマ回路７に供給されるようになっている。
【００４５】
そして、上述のように構成された半導体スイッチ１１においても、上述した第１の実施形態と同様に、突入電流による回路の誤遮断を確実に防止することができる。
【００４６】
即ち、ランプ負荷２に過電流が流れた場合には、ＦＥＴ１２ｂ（図４）に流れる電流が増大し、この電流は、ＦＥＴ１４により増幅されて抵抗（検出用抵抗）Ｒｒに流れる。従って、該抵抗Ｒｒの両端に発生する電圧が増大し、ひいては、コンパレータ１５のプラス側入力端子の電圧が増大する。そして、この電圧が基準電圧Ｖｒｅｆを上回ると、ＦＥＴ駆動回路６により、ＦＥＴ１２ａが遮断される。これにより、過電流によるランプ負荷２、回路素子、及び回路配線の損傷を防止することができる。
【００４７】
また、投入スイッチオン時には、過電流が検出された場合でも、マスクタイマ回路７により、所定のマスク時間ｔｍａｓだけＦＥＴ１２のオン状態が維持されるので、投入スイッチオン時に発生する突入電流による回路の誤遮断を防止することができる。
【００４８】
更に、ランプ負荷２が断芯し、ＦＥＴ１２がオンとされたままの状態でランプ負荷２を新しいものに交換した場合であっても、交換時に発生する突入電流により、回路が誤遮断することがなく、確実にランプ負荷２を点灯させることができる。
【００４９】
次に、本発明の第３の実施形態について説明する。図５は、第３の実施形態に係る半導体スイッチ装置の構成を示す回路図である。
【００５０】
同図に示すように、該半導体スイッチ装置２１は、前述の第１に示した半導体スイッチ１と比較して、３つのコンパレータ５（５ａ，５ｂ，５ｃ）、及び２つのマスクタイマ回路７（７ａ，７ｂ）を具備している点で相違している。その他の構成要素は、図１と同一であるので、同一符号を付して、その構成説明を省略する。
【００５１】
図５に示すように、アンプ４の出力端子は、３系統に分岐され、一つ目の分岐線は第１のコンパレータ５ａのプラス側入力端子に接続され、二つ目の分岐線は第２のコンパレータ５ｂのプラス側入力端子に接続され、更に、三つ目の分岐線は、第３のコンパレータ５ｃのプラス側入力端子に接続されている。
【００５２】
また、第１のコンパレータ５ａのマイナス側入力端子には、第１の基準電圧Ｖｒｅｆ１が供給され、第２のコンパレータ５ｂのマイナス側入力端子には、第２の基準電圧Ｖｒｅｆ２が供給され、第３のコンパレータ５ｃのマイナス側入力端子には、第３の基準電圧Ｖｒｅｆ３が供給されるようになっている。
【００５３】
更に、第１のコンパレータ５ａの出力端子は、ＦＥＴ駆動回路６に接続され、コンパレータ５ｂの出力端子は、第１のマスクタイマ回路７ａに接続され、第３のコンパレータ５ｃの出力端子は、第２のマスクタイマ回路７ｂ、及びＦＥＴ駆動回路６に接続されている。
【００５４】
第１の基準電圧Ｖｒｅｆ１は、第１の基準電流Ｉｌｉｍ１に対応して設定される電圧値であり、シャント抵抗Ｒｓに流れる電流が第１の基準電流Ｉｌｉｍ１を上回った際に、第１のコンパレータ５ａの出力信号が「Ｈ」レベルとなるように設定されている。
【００５５】
同様に、第２の基準電圧Ｖｒｅｆ２は、第２の基準電流値Ｉｌｉｍ２（第１の基準電流Ｉｌｉｍ１よりも小さい値）に対応して設定される電圧値であり（Ｖｒｅｆ２＜Ｖｒｅｆ１）、負荷電流Ｉｄが第２の基準電流Ｉｌｉｍ２を上回った際に、第２のコンパレータ５ｂの出力信号が「Ｈ」レベルとなるように設定されている。
【００５６】
また、第３の基準電圧Ｖｒｅｆ３は、第３の基準電流Ｉｌｉｍ３（第２の基準電流Ｉｌｉｍ２よりも小さい値）に対応して設定される電圧値（Ｖｒｅｆ３＜Ｖｒｅｆ２）であり、負荷電流Ｉｄが第３の基準電流Ｉｌｉｍ３を上回った際に、第３のコンパレータ５ｃの出力信号が「Ｈ」レベルとなるように設定される。
【００５７】
第１のマスク回路７ａは、ランプ負荷２を駆動させるべくスイッチ（図示省略）が投入された際に、負荷電流Ｉｄが、第２の基準電流Ｉｌｉｍ２よりも大きい場合（アンプ４の出力電圧が第２の基準電圧Ｖｒｅｆ２よりも大きい場合）には、第１のマスク時間ｔｍａｓ１だけ、ＦＥＴ駆動回路６の出力をマスクする。即ち、負荷電流Ｉｄが、第２の基準電流Ｉｌｉｍ２よりも大きい場合には、第１のマスク時間ｔｍａｓ１の間だけ、ＦＥＴ３を遮断する操作を行わない。
【００５８】
同様に、第２のマスクタイマ回路７ｂは、ランプ負荷２を駆動させるべくスイッチが投入された際に、負荷電流Ｉｄが、第３の基準電流値Ｉｌｉｍ３よりも大きい場合（アンプ４の出力電圧が第３の基準電圧Ｖｒｅｆ３よりも大きい場合）には、第２のマスク時間ｔｍａｓ２（ｔｍａｓ２＞ｔｍａｓ１）だけ、ＦＥＴ駆動回路６の出力をマスクする。即ち、負荷電流Ｉｄが、第３の基準電流値Ｉｌｉｍ３よりも大きい場合には、第２のマスク時間ｔｍａｓ２の間だけ、ＦＥＴ３を遮断する操作を行わない。
【００５９】
次に、上述のように構成された本実施形態に係る半導体スイッチ装置２１の動作を、図６に示すタイミングチャートを参照しながら説明する。なお、図６において、（ａ）はランプ負荷２の投入スイッチのオン、オフ状態を示し、（ｂ）はＦＥＴ３のソース・ゲート間電圧Ｖｇｓを示し、（ｃ）はＦＥＴ３のドレイン・ソース間に流れる電流電流Ｉｄを示し、（ｄ）はランプ負荷２の状態を示している。
【００６０】
操作者がランプ負荷２を点灯させるべく投入スイッチ（図示省略）をオンとすると、ＦＥＴ駆動回路６に投入信号が与えられ、これを受けて該ＦＥＴ駆動回路６は、ＦＥＴ３に駆動信号を出力する。
【００６１】
これにより、ＦＥＴ３は導通状態となるので、バッテリＶＢより出力される直流電圧は、シャント抵抗Ｒｓ、ＦＥＴ３を介して、ランプ負荷２に供給される。その結果、ランプ負荷２は点灯する。
【００６２】
この際、ランプ負荷２には、電源オンに伴って、定常電流よりも大きい突入電流が流れる。従って、これと同一の電流がシャント抵抗Ｒｓに流れることになり、該シャント抵抗Ｒｓの両端に発生する電圧値が上昇する。
【００６３】
即ち、図６（ａ）に示すように、時刻ｔ１１にて投入スイッチをオンとすると、同図（ｂ）に示すように、ＦＥＴ３のソース・ゲート間電圧Ｖｇｓが上昇して、該ＦＥＴ３が導通状態となり、同図（ｃ）の符号Ｐ１に示す如くの負荷電流Ｉｄが流れる。このとき、突入電流の大きさは、スイッチの投入に伴い、急激に上昇し、その後、徐々に低下して定格電流で安定する。
【００６４】
この際、スイッチの投入に伴って、ランプ負荷２に流れる電流値が増大し、第２のコンパレータ５ｂ及びコンパレータ５ｃの出力信号が「Ｈ」レベルとなる。このとき、第１のコンパレータ５ａの出力信号は「Ｌ」レベルである。よって、第１のマスクタイマ回路７ａ、及び第２のマスクタイマ回路７ｂにより、第１のマスク時間ｔｍａｓ１、及び第２のマスク時間ｔｍａｓ２だけ、ＦＥＴ駆動回路６によるＦＥＴ３のオフ操作がマスクされる。これにより、ＦＥＴ３はオフとならず、ランプ負荷２に駆動信号を供給し続けることができる。つまり、突入電流による回路の誤遮断を防止することができる。
【００６５】
その後、時刻ｔ１２では、第１のマスク時間ｔｍａｓ１が経過したものの、第２のマスク時間ｔｍａｓ２は経過していないので、第２の基準電流Ｉｌｉｍ２によるマスク動作が継続される。つまり、第１のマスク時間ｔｍａｓ１が経過してから、第２のマスク時間ｔｍａｓ２が経過するまでの時間（時刻ｔ１２〜時刻ｔ１３までの間）は、第３のコンパレータ５ｃによる出力信号に基づいて、マスクするかどうがが判断される。
【００６６】
従って、負荷電流Ｉｄが第２の基準電流Ｉｌｉｍ２以下であれば、第３の基準電流Ｉｌｉｍ３を上回っていても回路は遮断されず、負荷電流Ｉｄが第２の基準電流値Ｉｌｉｍ２を上回れば、回路は遮断されることになる。
【００６７】
そして、時刻ｔ１３にて第２のマスク時間が経過すると、定格電流よりも若干高い値に設定されている第３の基準電流Ｉｌｉｍ３による過電流検出が行われる。従って、ランプ負荷２に流れる電流Ｉｄがこの第３の基準電流Ｉｌｉｍ３を上回った際には、ＦＥＴ駆動回路６により、ＦＥＴ３がオフとされ、回路が遮断される。
【００６８】
ここで、図６（ｄ）に示すように、時刻ｔ１４でスイッチを投入し、この際、デッドショートが発生し、ランプ負荷２に流れる電流Ｉｄが第１の基準電流Ｉｌｉｍ１を越えると、２つのマスクタイマ回路７ａ，７ｂの動作は停止され、優先的にＦＥＴ駆動回路６の制御下にて、ＦＥＴ３が瞬時にオフとされる。そして、前述と同様に、ＦＥＴ３がオフとされると、負荷電流Ｉｄが低下するので、該ＦＥＴ３は再度オンとなり、これが繰り返されるので、図６（ｂ）に示すように、ＦＥＴ３のソース・ゲート間電圧Ｖｇｓは櫛歯状に変化する波形となる。
【００６９】
また、時刻ｔ１５にて、ランプ負荷２に中規模の過電流（電流値が第１の基準電流Ｉｌｉｍ１と第２の基準電流Ｉｌｉｍ２との間の電流）が流れた場合には、第１のマスク時間ｔｍａｓ１が経過するまでは、ＦＥＴ３はオン状態を継続し、その後、オフとされる。
【００７０】
更に、時刻ｔ１６にて、ランプ負荷２に小規模の過電流（電流値が第２の基準電流Ｉｌｉｍ２と第３の基準電流Ｉｌｉｍ３との間の電流）が流れた場合には、第２のマスク時間ｔｍａｓ２が経過するまでは、ＦＥＴ３はオン状態を継続し、その後、オフとされる。こうして、ランプ負荷２に流れる負荷電流Ｉｄの大きさに応じて、ＦＥＴ３の導通、非導通を制御することができるのである。
【００７１】
このようにして、本実施形態に係る半導体スイッチ装置２１では、第１のマスク時間ｔｍａｓ１、及び第２のマスク時間ｔｍａｓ２を設定し、ランプ負荷２に流れる電流Ｉｄと、２つの基準電流Ｉｌｉｍ２、Ｉｌｉｍ３との比較結果に応じて、マスク時間の長さを設定している。従って、点灯直後に発生する突入電流に応じた、好適なマスク時間の設定が可能となる。その結果、デッドショート、或いは中規模、小規模の短絡事故が発生した場合には、これに対して適切に対応することができ、且つ、スイッチ投入時に発生する突入電流による誤動作を確実に防止することができる。
【００７２】
なお、上述した第３の実施形態では、２つのマスクタイマ回路７ａ，７ｂを具備する構成としたが、本発明はこれに限定されるものではなく、３つ以上のマスクタイマ回路を具備する構成とすることも可能である。このようにした場合には、より高精度に、過電流発生時におけるＦＥＴ３の遮断操作を行うことができ、且つ、突入電流発生時における回路の誤遮断を回避することができる。
【００７３】
図７は、第３の実施形態に係る半導体スイッチ装置２１の変形例の構成を示す回路図である。同図に示すように、該半導体スイッチ装置３１は、図５に示した回路と比較し、シャント抵抗Ｒｓではなく、マルチソースＦＥＴ１２を用いて過電流を検知する点で相違している。該マルチソースＦＥＴ１２は、図４に示したものと同一であるのでその説明を省略する。そして、このような構成においても、上述した第３の実施形態と同様の効果を得ることができる。
【００７４】
【発明の効果】
以上説明したように、本願請求項１〜請求項４に記載の発明では、負荷に過電流が流れた際には、予め設定されたマスク時間だけ、半導体素子を遮断する操作がマスクされるので、電源投入時やランプ負荷を交換する際に発生する過電流により、回路が誤遮断するというトラブルの発生を回避することができる。
【００７５】
また、デッドショートが発生した場合には、マスク時間経過後に、即時に回路が遮断されるので、回路素子の損傷を防止することができる。
【００７６】
本願請求項５〜請求項１１に記載の発明では、電源投入時には、負荷電流の大きさに応じて異なる複数のマスク時間が設定される。例えば、第１の基準電流に対して、第１のマスク時間が設定され、第１の基準電流よりも小さい第２の基準電流に対して、第１のマスク時間よりも長い第２のマスク時間が設定される。従って、電源投入時に発生する突入電流に適合した基準電流、及びマスク時間を設定することができ、突入電流による回路の誤遮断を確実に防止することができる。また、回路に短絡事故が発生した場合には、この規模に応じて適切に回路を遮断することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体スイッチ装置の構成を示す回路図である。
【図２】第１の実施形態に係る半導体スイッチ装置の動作を示すタイミングチャートである。
【図３】本発明の第２の実施形態に係る半導体スイッチ装置の構成を示す回路図である。
【図４】マルチソースＦＥＴの等価回路図である。
【図５】本発明の第３の実施形態に係る半導体スイッチ装置の構成を示す回路図である。
【図６】第３の実施形態に係る半導体スイッチ装置の動作を示すタイミングチャートである。
【図７】本発明の第３の実施形態に係る半導体スイッチ装置の、変形例の構成を示す回路図である。
【図８】従来例を示す回路図である。
【符号の説明】
１，１１，２１，３１　半導体スイッチ装置
２　ランプ負荷
３　ＦＥＴ
４　アンプ
５　コンパレータ（比較手段）
５ａ〜５ｃ　コンパレータ（比較手段）
６　ＦＥＴ駆動回路
７　マスクタイマ回路
７ａ，７ｂ　マスクタイマ回路
８　チャージポンプ回路
９　レギュレータ
１０　電圧補正回路
１２　マルチソースＦＥＴ
１２ａ，１２ｂ　ＦＥＴ
１３　アンプ
１４　ＦＥＴ
１５　コンパレータ（比較手段）
Ｒｓ　シャント抵抗
ＶＢ　バッテリ
Ｒｒ　抵抗（検出用抵抗）

Claims

直流電源と負荷との間に介置される半導体素子を具備し、該半導体素子の導通、非導通を制御して、前記負荷の駆動、停止を切り換える半導体スイッチ装置において、
前記負荷に流れる電流値を検出する電流検知手段と、
前記負荷を駆動させるべくスイッチが投入された際には、前記半導体素子を導通状態とすると共に、前記電流検知手段にて検出される電流値が所定値以上である場合には、前記半導体素子を非導通とすることにより、前記負荷を保護する機能を備えた駆動手段と、を有し、
前記電流検知手段にて検知される電流値が所定の基準値よりも大きいときには、前記駆動手段により前記半導体素子を非導通とする操作を、一定時間マスクすることを特徴とする半導体スイッチ装置。
直流電源と負荷との間に介置される半導体素子を具備し、該半導体素子の導通、非導通を制御して、前記負荷の駆動、停止を切り換える半導体スイッチ装置において、
前記負荷に流れる電流値を検出する電流検知手段と、
該電流検知手段にて検出される電流値と、基準電流値とを比較する比較手段と、
該比較手段にて、前記検出された電流値が、前記基準電流値よりも大きいと判定された際には、一定のマスク時間を設定するマスク時間設定手段と、
前記負荷を駆動させるべくスイッチが投入された際には、前記半導体素子を導通状態とすると共に、前記比較手段にて、前記電流検知手段で検出された電流値が前記基準電流値よりも大きいと判定された際には前記半導体素子の導通状態を維持し、且つ、前記マスク時間の経過後にて、前記検出された電流値が前記基準電流値よりも大きいと判定された際には、前記半導体素子を非導通として前記負荷を保護する機能を具備した駆動手段と、
を有することを特徴とする半導体スイッチ装置。
前記電流検知手段は、前記直流電源と前記半導体素子との間に介置されたシャント抵抗であり、該シャント抵抗の両端に発生する電圧を用いて前記負荷に流れる電流を検知することを特徴とする請求項１または請求項２のいずれかに記載の半導体スイッチ装置。
前記半導体素子は、第１のＦＥＴであり、
前記電流検知手段は、
前記第１のＦＥＴとドレイン、及びゲートが共通する第２のＦＥＴを有し、前記第１のＦＥＴのソース電圧の変化に起因して生じる、前記第２のＦＥＴに流れるソース電流の変化に基づいて、前記負荷に流れる電流を検知することを特徴とする請求項１または請求項２のいずれかに記載の半導体スイッチ装置。
前記半導体素子は、第１のＦＥＴであり、
前記電流検知手段は、
前記第１のＦＥＴとドレイン、及びゲートが共通する第２のＦＥＴと、
前記第１のＦＥＴのソースを一方の入力とし、前記第２のＦＥＴのソースを他方の入力とする増幅手段と、該増幅手段の出力段に配設される検出用抵抗と、を具備し、
前記第１のＦＥＴのソース電圧の変化に起因して生じる、前記第２のＦＥＴに流れるソース電流を前記増幅手段にて増幅し、当該増幅された電流を前記検出用抵抗に流した際に、該検出用抵抗の両端に発生する電圧値に基づいて、前記負荷に流れる電流を検知することを特徴とする請求項１または請求項２のいずれかに記載の半導体スイッチ装置。
直流電源と負荷との間に介置される半導体素子を具備し、該半導体素子の導通、非導通を制御して、前記負荷の駆動、停止を切り換える半導体スイッチ装置において、
前記負荷に流れる電流値を検出する電流検知手段と、
該電流検知手段にて検出される電流値と、複数の基準電流値とを比較し、各基準電流値との比較結果に応じて、電源投入時における各基準電流値毎のマスク時間を設定するマスク時間設定手段と、
前記負荷を駆動させるべくスイッチが投入された際には、前記半導体素子を導通状態とすると共に、前記電流検知手段にて検出される電流値が所定値以上である場合には、前記半導体素子を非導通とすることにより、前記負荷を保護する機能を備え、且つ、前記負荷を駆動させるべくスイッチが投入された際には、前記マスク時間設定手段にて設定される各マスク時間に応じて、前記半導体素子を非導通とする操作をマスクする駆動手段と、
を具備したことを特徴とする半導体スイッチ装置。
直流電源と負荷との間に介置される半導体素子を具備し、該半導体素子の導通、非導通を制御して、前記負荷の駆動、停止を切り換える半導体スイッチ装置において、
前記負荷に流れる電流値を検出する電流検知手段と、
それぞれ異なる基準電流値が設定され、当該基準電流値と、前記電流検知手段にて検出された電流値とを比較する複数の比較手段と、
前記各比較手段毎に設けられ、前記検出された電流値が当該比較手段にて設定されている基準電圧値よりも大きいと判定された際には、該比較手段に対応したマスク時間を設定するマスク時間設定手段と、
前記負荷を駆動させるべくスイッチが投入された際には、前記半導体素子を導通状態とすると共に、前記電流検知手段にて検出される電流値が、前記比較手段にて設定される基準電流値よりも大きいときには、前記半導体素子を非導通とすることにより、前記負荷を保護する機能を備え、且つ、前記負荷を駆動させるべくスイッチが投入された際には、前記マスク時間設定手段にて設定される各マスク時間だけ、前記半導体素子を非導通とする操作をマスクする駆動手段と、
を具備したことを特徴とする半導体スイッチ装置。
前記各マスク時間設定手段は、対応する前記比較手段にて設定される基準電流値が小さい程、マスク時間を長く設定することを特徴とする請求項７に記載の半導体スイッチ装置。
前記電流検知手段は、前記直流電源と前記半導体素子との間に介置されたシャント抵抗であり、該シャント抵抗の両端に発生する電圧を用いて前記負荷に流れる電流を検知することを特徴とする請求項６〜請求項８のいずれか１項に記載の半導体スイッチ装置。
前記半導体素子は、第１のＦＥＴであり、
前記電流検知手段は、
前記第１のＦＥＴとドレイン、及びゲートが共通する第２のＦＥＴを有し、前記第１のＦＥＴのソース電圧の変化に起因して生じる、前記第２のＦＥＴに流れるソース電流の変化に基づいて、前記負荷に流れる電流を検知することを特徴とする請求項６〜請求項８のいずれか１項に記載の半導体スイッチ装置。
前記半導体素子は、第１のＦＥＴであり、
前記電流検知手段は、
前記第１のＦＥＴとドレイン、及びゲートが共通する第２のＦＥＴと、
前記第１のＦＥＴのソースを一方の入力とし、前記第２のＦＥＴのソースを他方の入力とする増幅手段と、該増幅手段の出力段に配設される検出用抵抗と、を具備し、
前記第１のＦＥＴのソース電圧の変化に起因して生じる、前記第２のＦＥＴに流れるソース電流を前記増幅手段にて増幅し、当該増幅された電流を前記検出用抵抗に流した際に、該検出用抵抗の両端に発生する電圧値に基づいて、前記負荷に流れる電流を検知することを特徴とする請求項６〜請求項８のいずれか１項に記載の半導体スイッチ装置。