JP5406331B2 - プログラマブルロジックデバイスのための特殊処理ブロック - Google Patents
プログラマブルロジックデバイスのための特殊処理ブロック Download PDFInfo
- Publication number
- JP5406331B2 JP5406331B2 JP2012092020A JP2012092020A JP5406331B2 JP 5406331 B2 JP5406331 B2 JP 5406331B2 JP 2012092020 A JP2012092020 A JP 2012092020A JP 2012092020 A JP2012092020 A JP 2012092020A JP 5406331 B2 JP5406331 B2 JP 5406331B2
- Authority
- JP
- Japan
- Prior art keywords
- special processing
- processing block
- output
- partial product
- processing units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013598 vector Substances 0.000 claims description 37
- 230000004044 response Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 238000007792 addition Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 238000009825 accumulation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003044 adaptive effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000006855 networking Effects 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 241001673391 Entandrophragma candollei Species 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17732—Macroblocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/527—Multiplying only in serial-parallel fashion, i.e. one operand being entered serially and the other in parallel
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/527—Multiplying only in serial-parallel fashion, i.e. one operand being entered serially and the other in parallel
- G06F7/5272—Multiplying only in serial-parallel fashion, i.e. one operand being entered serially and the other in parallel with row wise addition of partial products
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Complex Calculations (AREA)
- Logic Circuits (AREA)
Description
（関連出願の参照）
本出願は、２００６年２月９日および２００６年４月４日にそれぞれ出願された同時係属であり、同一出願人に係る米国仮特許出願第６０／７７２，１９７号および第６０／７８９，５３５号の利益を主張する。各々は、本明細書においてそのそれぞれの全容が参考により援用される。
本出願は、２００６年２月９日および２００６年４月４日にそれぞれ出願された同時係属であり、同一出願人に係る米国仮特許出願第６０／７７２，１９７号および第６０／７８９，５３５号の利益を主張する。各々は、本明細書においてそのそれぞれの全容が参考により援用される。
（技術分野）
本発明は、プログラマブルロジックデバイス（ＰＬＤ）に関し、より詳細には、そのようなデバイスに含まれ得る特殊処理ブロックに関する。
本発明は、プログラマブルロジックデバイス（ＰＬＤ）に関し、より詳細には、そのようなデバイスに含まれ得る特殊処理ブロックに関する。
ＰＬＤが使用されるアプリケーションが複雑性を増す一方、ジェネリックプログラマブルロジックリソースのブロックに加えて特殊処理ブロックを含むようにＰＬＤを設計することはより一般的になった。そのような特殊処理ブロックは、論理演算または数学演算のような特定タスクの１つ以上を実行するために部分的または全体的にハードワイヤードであるＰＬＤ上の回路網の集中を含み得る。特殊処理ブロックは、構成可能メモリ要素のアレイのような１つ以上の特定構造も含み得る。そのような特殊処理ブロックに一般的にインプリメントされる構造の例は、乗算器、演算論理ユニット（ＡＬＵ）、バレルシフタ、様々なメモリ要素（ＦＩＦＯ／ＬＩＦＯ／ＳＩＰＯ／ＲＡＭ／ＲＯＭ／ＣＡＭブロックおよびレジスタファイル等）、ＡＮＤ／ＮＡＮＤ／ＯＲ／ＮＯＲアレイ等、またはそれらの組み合わせを含む。
ＰＬＤ上に提供された特殊処理ブロックの特に有用な種類の１つは、例えば、オーディオ信号を処理するために使用され得るデジタル信号処理（ＤＳＰ）ブロックである。そのようなブロックは、乗累算（「ＭＡＣ」）ブロックとしてもよく呼ばれる。なぜなら、それらは、乗算演算、および乗算演算の合計および／または累積を実行するための構造を含むからである。
例えば、Ｓａｎ Ｊｏｓｅ， ＣａｌｉｆｏｒｎｉａのＡｌｔｅｒａ ＣｏｒｐｏｒａｔｉｏｎによってＳＴＲＡＴＩＸ（登録商標）ＩＩの名の下に販売されるＰＬＤは、各々が４つの１８×１８乗算器を含むＤＳＰブロックを含む。それらのＤＳＰブロックの各々は、様々な構成要素が異なる態様に構成されることを可能にするプログラマブルコネクタ（例えば、マルチプレクサ）とともに、加算器およびレジスタをも含む。そのようなブロックの各々において、乗算器は、４つの個々の１８×１８乗算器としてのみ構成され得るのではなく、４つのより小さい乗算器、または１つ大きい（３６×３６）乗算器としても構成され得る。更に、１つの１８×１８複素数（ｃｏｍｐｌｅｘ）乗算（実部および複素数部の各々に対して２つの１８×１８乗算演算に分解される）が実行され得る。４つの１８×１８乗算演算をサポートするために、ブロックは、４×（１８＋１８）＝１４４個の入力を有する。同様に、１８×１８乗算の出力は、３６ビット幅である。そのため、４つのそのような乗算演算の出力をサポートするために、ブロックは３６×４＝１４４個の出力をも有する。
しかしながら、それらの入力および出力は、ＤＳＰが動作できるあらゆるモードに使用されない可能性がある。例えば、ＤＳＰブロックが１８ビットデータおよび係数を用いる有限インパルス応答（ＦＩＲ）フィルタとして構成される場合、各ブロックは、より長いＦＩＲフィルタの４タップサブブロックを形成するために４つの１８×１８乗算の加算を実行するために使用され得る。この場合、入力の数は４×（１８＋１８）＝１４４ラインであるが、出力は、ＤＳＰブロックが１４４個の出力ラインをサポートできるにも関らず、たった３８ビット幅である。同様に、３６×３６ビット乗算においては、全ての４つの内部乗算器が使用されるが、（３６＋３６）＝７２個の入力ラインおよび７２個の出力ラインのみが使用される（たとえ１４４個の入力ラインおよび１４４個の出力ラインがあっても）。従って、その構成においては、ＤＳＰブロックのコアは完全に使用されるが、入力ラインは完全に使用されない。
入力／出力（Ｉ／Ｏ）ドライバおよびラインは、かなりのデバイス領域を消費し得る。実際に、上記のＳＴＲＡＴＩＸ（登録商標）ＩＩ ＰＬＤのＤＳＰブロックにおいては、Ｉ／Ｏリソースは、ＤＳＰブロック領域の約５０％を消費する。更に、上述されたように、それらはいつも使用されるというわけではない。同時に、ブロックの全ての可能な構成がサポートされるべきであるため、それらを消去することもできない。
ＤＳＰブロックのような特殊処理ブロックによって消費されるＰＬＤの領域を、ブロックの機能性を失わずに減少できることが望ましい。
本発明は、ＰＬＤのための特殊処理ブロックに関する。特殊処理ブロックは、機能性を失わずに減少された領域を有する。本発明の一局面に従うと、特殊処理ブロックは、好ましくは、ディスクリート乗算器の代わりに複数の基本処理ユニットを含む。基本処理ユニットの各々は、好ましくは、少なくとも２つの乗算器の均等物およびこの少なくとも２つの乗算器全ての部分積を合計するためのロジックを含む。結果的に、全ての乗算の合計は、個々の積を形成し、次いでそれらの積を合計するために各乗算器の部分積を合計するよりもむしろ、単一のステップにおいて計算される。そのような基本処理ユニットは、個々の乗算器および加算器のものよりも小さい領域によって構成され得る。単一の乗算が実行されることが必要とされた場合、基本処理ユニットにおける乗算器のうちの１つが使用される一方、他に対する入力はゼロになる。それでも、基本処理ユニットの規定が特殊処理ブロックの領域を減少させるため、効率は上がる。
好ましい実施形態においては、基本処理ユニットは、２つの１８×１８乗算器および１つの加算器の均等物を含む。それは、基本処理ユニットが、２つの乗算演算の合計を出力できるようにである。１８×１８乗算器の各々がより小さい乗算演算（例えば、９×９または１２×１２）に対して構成され得る一方、基本処理ユニットの統合された本質は、個々の乗算器出力がアクセス可能ではないことを意味する。合計のみが、残りの特殊処理ブロックによって使用可能である。従って、１８×１８ビット以下である単一の非複素数乗算の結果を得るために、基本処理ユニットの全体が使用されるべきである。離すことができない第２の乗算器は、単に、その入力がゼロになる。
本発明に従う特殊処理ブロックは、好ましくは、オプションとしてパイプラインレジスタおよびフレキシブル出力（ｆｌｅｘｉｂｌｅ ｏｕｔｐｕｔ）段とともに、基本処理ユニットの出力の追加の処理に対する１つ以上の追加の加算器をも有する。従って、特殊処理ブロックは、好ましくは、様々な形式のフィルタリングおよび他のデジタル信号処理動作のために構成され得る。更に、特殊処理ブロックは、好ましくは、適合フィルタリング動作において有用である、その出力の少なくとも１つを入力としてフィードバックし、かつ追加の特殊処理ブロックに入力および出力の両方をチェーン状にする能力をも有する。
従って、本発明に従うと、プログラマブルロジックデバイスのための特殊処理ブロックが提供される。特殊処理ブロックは、好ましくは、複数の基本処理ユニットを含む。基本処理ユニットの各々は、複数の乗算器およびこの複数の乗算器全てによって生成させる部分積を、一演算において加算するための回路網を含む。
本発明はさらに、以下の手段を提供する。
（項目１）
プログラマブルロジックデバイスのための特殊処理ブロックであって、該特殊処理ブロックは、
複数の基本処理ユニットを備え、該基本処理ユニットの各々は、
複数の乗算器と、
該複数の乗算器の全てによって生成された部分積を、一演算において、加算するための回路網と
を含む、特殊処理ブロック。
プログラマブルロジックデバイスのための特殊処理ブロックであって、該特殊処理ブロックは、
複数の基本処理ユニットを備え、該基本処理ユニットの各々は、
複数の乗算器と、
該複数の乗算器の全てによって生成された部分積を、一演算において、加算するための回路網と
を含む、特殊処理ブロック。
（項目２）
上記基本処理ユニットの各々が、上記部分積を加算する前にシフトするための回路網をさらに含む、項目１に記載の特殊処理ブロック。
上記基本処理ユニットの各々が、上記部分積を加算する前にシフトするための回路網をさらに含む、項目１に記載の特殊処理ブロック。
（項目３）
上記特殊処理ブロックの出力を該特殊処理ブロックの入力にフィードバックするためのループバック回路網をさらに備える、項目１に記載の特殊処理ブロック。
上記特殊処理ブロックの出力を該特殊処理ブロックの入力にフィードバックするためのループバック回路網をさらに備える、項目１に記載の特殊処理ブロック。
（項目４）
上記ループバック回路網が、上記特殊処理ブロックを適合フィルタとして構成するために使用される、項目３に記載の特殊処理ブロック。
上記ループバック回路網が、上記特殊処理ブロックを適合フィルタとして構成するために使用される、項目３に記載の特殊処理ブロック。
（項目５）
複数のソースからの入力を整列させるための入力前処理回路網をさらに備える、項目３に記載の特殊処理ブロック。
複数のソースからの入力を整列させるための入力前処理回路網をさらに備える、項目３に記載の特殊処理ブロック。
（項目６）
上記複数のソースが、上記特殊処理ブロックへの入力および該特殊処理ブロックの出力を含む、項目５に記載の特殊処理ブロック。
上記複数のソースが、上記特殊処理ブロックへの入力および該特殊処理ブロックの出力を含む、項目５に記載の特殊処理ブロック。
（項目７）
上記複数のソースが、他の上記特殊処理ブロックの出力をさらに含む、項目６に記載の特殊処理ブロック。
上記複数のソースが、他の上記特殊処理ブロックの出力をさらに含む、項目６に記載の特殊処理ブロック。
（項目８）
上記入力前処理回路網が、上記入力を登録するためのレジスタを含む、項目５に記載の特殊処理ブロック。
上記入力前処理回路網が、上記入力を登録するためのレジスタを含む、項目５に記載の特殊処理ブロック。
（項目９）
上記レジスタが、データを上記複数の乗算器の各々に順次入力するためにチェーン状にされている、項目８に記載の特殊処理ブロック。
上記レジスタが、データを上記複数の乗算器の各々に順次入力するためにチェーン状にされている、項目８に記載の特殊処理ブロック。
（項目１０）
上記レジスタが、上記乗算器の群の間における遅延を上記チェーンにおいて導入するための追加のレジスタを含む、項目９に記載の特殊処理ブロック。
上記レジスタが、上記乗算器の群の間における遅延を上記チェーンにおいて導入するための追加のレジスタを含む、項目９に記載の特殊処理ブロック。
（項目１１）
出力段をさらに備えており、
該出力段は、
該特殊処理ブロックのうちの少なくとも１つのサブセットの各々に対して複数の加算器を含み、該複数の加算器は、（ａ）複数の上記基本処理ユニットを含む乗算演算の出力と、（ｂ）（１）該基本処理ユニットのうちの少なくとも１つを含む乗算演算と、（２）該特殊処理ブロックのうちの他の１つにおける他の出力段における他の該複数の加算器からカスケードされる対応出力との合計とのうちの１つを出力として提供するように適合可能である、項目１に記載の特殊処理ブロック。
出力段をさらに備えており、
該出力段は、
該特殊処理ブロックのうちの少なくとも１つのサブセットの各々に対して複数の加算器を含み、該複数の加算器は、（ａ）複数の上記基本処理ユニットを含む乗算演算の出力と、（ｂ）（１）該基本処理ユニットのうちの少なくとも１つを含む乗算演算と、（２）該特殊処理ブロックのうちの他の１つにおける他の出力段における他の該複数の加算器からカスケードされる対応出力との合計とのうちの１つを出力として提供するように適合可能である、項目１に記載の特殊処理ブロック。
（項目１２）
上記出力段が、上記加算器のうちの１つと協働して、累積機能を提供するためのフィードバック回路網をさらに含む、項目１１の特殊処理ブロック。
上記出力段が、上記加算器のうちの１つと協働して、累積機能を提供するためのフィードバック回路網をさらに含む、項目１１の特殊処理ブロック。
（項目１３）
上記ブロック出力の複数のビット範囲のうちの１つをシフトされた出力として選択するための回路網をさらに備える、項目１１に記載の特殊処理ブロック。
上記ブロック出力の複数のビット範囲のうちの１つをシフトされた出力として選択するための回路網をさらに備える、項目１１に記載の特殊処理ブロック。
（項目１４）
シフトされた出力を選択するための上記回路網が、上記出力段および上記複数の基本ユニット間のパイプラインレジスタ段を含む、項目１３に記載の特殊処理ブロック。
シフトされた出力を選択するための上記回路網が、上記出力段および上記複数の基本ユニット間のパイプラインレジスタ段を含む、項目１３に記載の特殊処理ブロック。
（項目１５）
上記複数のビット範囲を結合出力へと結合するための回路網、および、（ａ）該複数のビット範囲のうちの１つと、（ｂ）該結合出力とのうちの１つを選択するための回路網をさらに備える、項目１３に記載の特殊処理ブロック。
上記複数のビット範囲を結合出力へと結合するための回路網、および、（ａ）該複数のビット範囲のうちの１つと、（ｂ）該結合出力とのうちの１つを選択するための回路網をさらに備える、項目１３に記載の特殊処理ブロック。
（項目１６）
上記結合するための回路網が、ＯＲ回路網を含み、上記結合出力が、上記ブロック出力のローテートを含む、項目１５に記載の特殊処理ブロック。
上記結合するための回路網が、ＯＲ回路網を含み、上記結合出力が、上記ブロック出力のローテートを含む、項目１５に記載の特殊処理ブロック。
（項目１７）
上記基本処理ユニットの各々が２つの乗算器を含み、
該複数の基本処理ユニットが、２つずつの該基本処理ユニットの群に構成された少なくとも２つの該基本処理ユニットを含み、
上記出力段における上記複数の加算器が、該群の各々に対して２つの加算器を含み、該加算器の各々が、第１の加算器幅を有し、該２つの加算器が、（ａ）該少なくとも２つの基本処理ユニットを含む上記乗算演算の上記出力を提供するために該第１の加算器幅より広い幅を有する単一の加算と、（ｂ）該基本処理ユニットのうちの少なくとも１つを含む上記乗算演算を提供するために該第１の加算器幅の最大幅を有する第１の加算、および、（１）該乗算演算と、（２）上記特殊処理ブロックのうちの他の１つにおける他の出力段における他の該複数の加算器からカスケードされる上記対応出力との上記合計を提供するために該第１の加算器幅の最大幅を有する第２の加算とのうちの１つを実行するように構成可能である、項目１１に記載の特殊処理ブロック。
上記基本処理ユニットの各々が２つの乗算器を含み、
該複数の基本処理ユニットが、２つずつの該基本処理ユニットの群に構成された少なくとも２つの該基本処理ユニットを含み、
上記出力段における上記複数の加算器が、該群の各々に対して２つの加算器を含み、該加算器の各々が、第１の加算器幅を有し、該２つの加算器が、（ａ）該少なくとも２つの基本処理ユニットを含む上記乗算演算の上記出力を提供するために該第１の加算器幅より広い幅を有する単一の加算と、（ｂ）該基本処理ユニットのうちの少なくとも１つを含む上記乗算演算を提供するために該第１の加算器幅の最大幅を有する第１の加算、および、（１）該乗算演算と、（２）上記特殊処理ブロックのうちの他の１つにおける他の出力段における他の該複数の加算器からカスケードされる上記対応出力との上記合計を提供するために該第１の加算器幅の最大幅を有する第２の加算とのうちの１つを実行するように構成可能である、項目１１に記載の特殊処理ブロック。
（項目１８）
上記出力段および上記基本処理ユニット間のパイプラインレジスタ段をさらに備えており、
該パイプラインレジスタ段が、上記加算器幅より広い幅を有する上記加算を実行するために該基本ユニットによるデータ出力を整列させるように適合可能である、項目１７に記載の特殊処理ブロック。
上記出力段および上記基本処理ユニット間のパイプラインレジスタ段をさらに備えており、
該パイプラインレジスタ段が、上記加算器幅より広い幅を有する上記加算を実行するために該基本ユニットによるデータ出力を整列させるように適合可能である、項目１７に記載の特殊処理ブロック。
（項目１９）
出力段および上記基本処理ユニット間のパイプラインレジスタ段をさらに備える、項目１に記載の特殊処理ブロック。
出力段および上記基本処理ユニット間のパイプラインレジスタ段をさらに備える、項目１に記載の特殊処理ブロック。
（項目２０）
項目１の特殊処理ブロックを備える、プログラマブルロジックデバイス。
項目１の特殊処理ブロックを備える、プログラマブルロジックデバイス。
（項目２１）
処理回路網と、
該処理回路網に結合されているメモリと、
該処理回路網および該メモリに結合されている、項目２０に記載のプログラマブルロジックデバイスと
を備える、デジタル処理システム。
処理回路網と、
該処理回路網に結合されているメモリと、
該処理回路網および該メモリに結合されている、項目２０に記載のプログラマブルロジックデバイスと
を備える、デジタル処理システム。
（項目２２）
項目２０に記載のプログラマブルロジックデバイスが上に取り付けられている、プリント基板。
項目２０に記載のプログラマブルロジックデバイスが上に取り付けられている、プリント基板。
（項目２３）
メモリ回路網であって、上記プリント基板上に取り付けられており、かつ上記プログラマブルロジックデバイスに結合されている、メモリ回路網をさらに備える、項目２２に記載のプリント基板。
メモリ回路網であって、上記プリント基板上に取り付けられており、かつ上記プログラマブルロジックデバイスに結合されている、メモリ回路網をさらに備える、項目２２に記載のプリント基板。
（項目２４）
処理回路網であって、上記プリント基板上に取り付けらており、かつ上記メモリ回路網に結合されている、処理回路網をさらに備える、項目２３に記載のプリント基板。
処理回路網であって、上記プリント基板上に取り付けらており、かつ上記メモリ回路網に結合されている、処理回路網をさらに備える、項目２３に記載のプリント基板。
（項目２５）
項目１に記載の特殊処理ブロックを備える、集積回路デバイス。
項目１に記載の特殊処理ブロックを備える、集積回路デバイス。
（項目２６）
処理回路網と、
該処理回路網に結合されているメモリと、
該処理回路網および該メモリに結合されている、項目２５に記載の集積回路デバイスと
を備える、デジタル処理システム。
処理回路網と、
該処理回路網に結合されているメモリと、
該処理回路網および該メモリに結合されている、項目２５に記載の集積回路デバイスと
を備える、デジタル処理システム。
（項目２７）
項目２６に記載の集積回路デバイスが上に取り付けられている、プリント基板。
項目２６に記載の集積回路デバイスが上に取り付けられている、プリント基板。
（項目２８）
メモリ回路網であって、上記プリント基板上に取り付けらており、かつ上記プログラマブルロジックデバイスに結合されている、メモリ回路網をさらに備える、項目２７に記載のプリント基板。
メモリ回路網であって、上記プリント基板上に取り付けらており、かつ上記プログラマブルロジックデバイスに結合されている、メモリ回路網をさらに備える、項目２７に記載のプリント基板。
（項目２９）
処理回路網であって、上記プリント基板上に取り付けられており、かつ上記メモリ回路網に結合されている処理回路網をさらに備える、項目２８に記載のプリント基板。
処理回路網であって、上記プリント基板上に取り付けられており、かつ上記メモリ回路網に結合されている処理回路網をさらに備える、項目２８に記載のプリント基板。
本発明により、ＤＳＰブロックのような特殊処理ブロックによって消費されるＰＬＤの領域を、ブロックの機能性を失わずに減少できる。
本発明の上記および他の目的および利点は、同一の参照番号が本明細書全体に亘って同一部分である、添付の図面と一緒に上記の詳細な説明を考慮して明らかになるであろう。
本発明は、図１〜図９を参照して説明される。
図１は、本発明に従って、特殊処理ブロックの好ましい一実施形態１０の高レベル図を示す。その一方、図２は、同じ実施形態１０の機能図である。
図１に見られるように、特殊処理ブロック１０は、入力プレＭＵＸ段１１（オプション）、入力レジスタ段１２（オプション）、入力マルチプレクシング段１３（オプション）、乗算段１４、パイプラインレジスタ段１５（オプション）および加算器／出力段１６を含む。
入力プレＭＵＸ段１１の機能は、提供された場合、通常入力、ループバック入力およびカスケード入力（以下参照）を登録に適した形式にフォーマットすることである。
通常入力は、特定フォーマッティングを全く必要としない。カスケード入力は、前の入力の１レジスタ遅れバージョンになり得、従って、状況に応じてフォーマッティングが必要になり得る。しかしながら、そのようなフォーマッティングは、特殊処理ブロック１０が一部であるプログラマブルロジックデバイスのプログラマブルロジックにおいても行われ得る。従って、カスケード入力のフォーマッティングが、必要とされている唯一のプレＭＵＸ機能である場合、入力プレＭＵＸ段１１は省略され得るか、または提供された場合でも、バイパスされ得る。ループバック入力１７は、特定の乗算器または乗算器の群に常に接続されるように構成され得る。入力プレＭＵＸ段１１によって実行されるフォーマッティングは、特殊処理ブロック１０によって実行される機能によって、特定入力の特定ビット位置への入力の方向付けを含み得る。フォーマッティングは、様々な可能な動作（例えば、様々なサイズの単純または複素数乗算、シフト動作、ローテート動作等）を識別し、かつ必要とされる対応するフォーマッティングを特定する格納された表に従う一実施形態において行われ得る。
入力プレＭＵＸ段１１の出力は、提供された場合、入力レジスタ段１２（オプション）によって登録され得る。入力プレＭＵＸ段１１がない場合、入力レジスタ機能は、必要な場合、ブロック１０が一部であるプログラマブルロジックデバイスのプログラマブルロジック部において実行され得る。従って、入力レジスタ段１２は、オプションであると考えられる。入力レジスタ段１２は、提供された場合でも、好ましくは、未登録出力が必要とされるか、または望まれる場合においては任意にバイパスされ得る。
入力マルチプレクシング段１３は、提供された場合、登録済および未登録入力を入力プレＭＵＸ段１１から取得し、場合により、プログラマブルロジックデバイスの他の場所からも入力を取得し、異なる動作モードに対してデータをフォーマットする。そのことに留意すると、入力マルチプレクシング段１３は、入力プレＭＵＸ段１１に類似している。従って、多くの場合、入力プレＭＵＸ段１１および入力マルチプレクシング段１３のうちの１つが提供された場合、もう一方は提供されない。
入力プレＭＵＸ段１１または入力マルチプレクシング段１３によって実行されるフォーマッティングの種類の一例として、
Ｒｅａｌ Ｒｅｓｕｌｔ＝Ｒｅ［（ａ＋ｊｂ）×（ｃ＋ｊｄ）］＝（ａｃ−ｂｄ）
Ｉｍａｇ Ｒｅｓｕｌｔ＝Ｉｍ［（ａ＋ｊｂ）×（ｃ＋ｊｄ）］＝（ａｄ＋ｂｃ）
である１８×１８複素数乗算を考慮する。この複素数演算は、４つの１８×１８乗算を必要とし、従って、８つの１８ビット入力を必要とする。しかしながら、４つの固有１８ビット共有入力しかないため、入力マルチプレクシング段１３は、入力ａ，ｂ，ｃおよびｄを取得し、かつ必要な複製を実行する。それは、その４つの入力が、実計算および虚計算の各々に対する正確な乗算器入力に適切にルートされるようにである。同様に、９および１２ビットモード動作に対して、入力プレＭＵＸ段１１および／または入力マルチプレクシング段１３は、正確な結果を得るために入力ビットの正確な整列を保証する。
Ｒｅａｌ Ｒｅｓｕｌｔ＝Ｒｅ［（ａ＋ｊｂ）×（ｃ＋ｊｄ）］＝（ａｃ−ｂｄ）
Ｉｍａｇ Ｒｅｓｕｌｔ＝Ｉｍ［（ａ＋ｊｂ）×（ｃ＋ｊｄ）］＝（ａｄ＋ｂｃ）
である１８×１８複素数乗算を考慮する。この複素数演算は、４つの１８×１８乗算を必要とし、従って、８つの１８ビット入力を必要とする。しかしながら、４つの固有１８ビット共有入力しかないため、入力マルチプレクシング段１３は、入力ａ，ｂ，ｃおよびｄを取得し、かつ必要な複製を実行する。それは、その４つの入力が、実計算および虚計算の各々に対する正確な乗算器入力に適切にルートされるようにである。同様に、９および１２ビットモード動作に対して、入力プレＭＵＸ段１１および／または入力マルチプレクシング段１３は、正確な結果を得るために入力ビットの正確な整列を保証する。
乗算段１４は、好ましくは、上述されたように、複数の基本処理ユニットを含む。好ましい実施形態においては、特殊処理ブロック１０（図２参照）の各々は、４つの基本処理ユニット３０を含み、すなわち、合計される２つの乗算の群において８つの乗算まで実行できる。その実施形態においては、特殊処理ブロック１０における基本処理ユニットは、好ましくは、同一の半ブロックに分類される。それは、半ブロックの各々が、それ自体で、本発明内の特殊処理ブロックとして考慮され得るようにである。
基本処理ユニットの各々は、好ましくは、２つの１８×１８乗算の合計に対する機能性を含む。基本処理ユニットは、好ましくは、全て同一であるが、一部の実施形態においては、例えば、上記から明らかであるように、減算が必要とされ得る複素数乗算に対して必要とされ得る、一部の乗算器の一部の入力のみにおいて否定（ｎｅｇａｔｉｏｎ）機能を提供することが可能である。代替的に、否定機能は、１つ以上の加算器も減算が実行できるように、基本処理ユニットの加算器部分に提供され得る。
基本処理ユニットの好ましい実施形態の構造が図３に示される。基本処理ユニット３０の各々は、好ましくは、２つの１８×１８乗算の和をサポートし、好ましくは、２つの部分積生成器３１、２つの１０ベクトル−２ベクトル圧縮器３２、４−２圧縮器３３、および２つのキャリー伝搬（ｃａｒｒｙ−ｐｒｏｐａｇａｔｅ）加算器３４を含む。加算器３４は、好ましくは、制御信号３４２によって選択的に接続可能である１つの３０ビット加算器３４０および１つの２４ビット加算器３４１を含む。９×９または１２×１２のようなより小さな乗算に対しては、２４ビットのみが必要とされ、２つの加算器は、２つの独立した乗算を可能にするために接続が断ち切られ得る。１８×１８のようなより大きな乗算に対しては、２つの加算器３４は、単一の加算器としてリンクされるべきである。
部分積生成器３１の各々は、好ましくは、１７ビット符号なしキャリーベクトル（ネガティブ部分積は、キャリーベクトルにおける関連キャリーインビットを用いる１の補数フォーマットにある）とともに、９つの２０ビットブース符号化ベクトル（ブース符号化は、部分積の数を減少できる既知の技術である）を生成する。追加の１９ビット符号付き部分積は、符号なし乗算器の場合に生成され得る（好ましくは、符号付き乗算器に対して常にゼロである）。好ましくは、１１ベクトルまで生成され得るが、キャリービットは、好ましくは、１０ベクトルのみが圧縮されることを必要として部分積ベクトルと組み合わされ得る。
部分積は、好ましくは、２つの３９ビットベクトル（３６ビット＋符号拡張ビット）に圧縮される。任意の符号拡張は、３６ビット１８×１８乗算器境界を越えて適切に保存されるべきである。それは、任意の符号拡張が、７２ビット３６×３６乗算境界まで有効になり得るようにである（下述されるように、２つの基本処理ユニットが、３６×３６乗算をインプリメントするために組み合わされる場合）。圧縮の後、結果は、ｍｕｘ・シフト回路網３５において処理される。その回路網は、好ましくは、実行される動作によって必要とされ得る加算前の結果の任意の符号拡張、ゼロ充てんまたはシフトが４−２圧縮器３３およびキャリー伝搬加算器３４における結果の最後の組み合わせの前に達成され得る組み合わせロジックを含む。回路３５０，３５１の各々に対して、入力が、好ましくは、合計７８入力ビットに対して２つの３９ビットベクトルである一方、出力は、好ましくは、合計１０８ビットに対して２つの５４ビットベクトルである。エキストラ３０ビットは、符号拡張、ゼロ充てんおよび／またはシフトの結果である。マルチプレクサ３５２は、符号拡張されたかまたはゼロ充てんされた結果の間の選択を示す。４つの５４ビットベクトルは、５４ビット出力を生成するために加算器３４に加算される、２つの５４ビットベクトルを出力する圧縮器３３に入力される。
上述されたように、両方の乗算器からの部分積は一度に加算されるため、基本処理ユニットの２つの乗算器は、２つの独立した乗算に対して使用されることができない。しかしながら、単一の乗算は、第２の乗算器の入力をゼロにすることによって行われ得る。
より小さい乗算に対しては、独立したサブセット乗算器（９×９および１２×１２の場合）は、以下のように扱われ得る。
２つの９×９乗算に対して、第１の９×９乗算は、好ましくは、第１の乗算器の最上位ビット（ＭＳＢ）を使用して計算される（図３の左）。第２の９×９乗算は、好ましくは、第２の乗算器の最下位ビット（ＬＳＢ）を使用して計算される（図３の右）。右の乗算器のＭＳＢは、適宜、対応する値の符号拡張によって埋められる。左の乗算器の出力（合計およびキャリーベクトル）は、１８ビットだけ左にシフトされる。２つの乗算器出力は、好ましくは、一緒に圧縮される。２つの結果的最終ベクトルは、次いで、この動作のために接続されていない２つの加算器３４を用いて加算される。第１の９×９結果が、好ましくは、左（３０ビット）加算器３４０のＭＳＢ上に出力される一方、第２の９×９結果は、好ましくは、右（２４ビット）加算器３４１のＬＳＢ上に出力される。
独立した１２×１２乗算は、ＭＳＢ／ＬＳＢ方法を使用して、９×９乗算に類似した方法において計算され得る。
両方の場合において、好ましくは、右の乗算器出力は、独立した左の乗算器結果に対するどの干渉をも防ぐために２４ビットより上でゼロなる。
精度に関らず、乗算合計の場合においては、全ての入力は、好ましくは、使用される乗算器のＭＳＢを占有するためにシフトされ、出力ベクトルは、好ましくは、シフトされない。出力ベクトルは、しかしながら、好ましくは、完全に符号拡張される。それは、加算器３４外の符号拡張が累積器の全幅に対して使用され得るようにである（以下）。
好ましくは、複素数乗算および積の減算を必要とする他の演算に対しては、加算器入力は、否定され得る（加算器を効率的に加算器／減算器にする）。代替的に、しかしながら、１つ以上の乗算器に、入力を反転させ（１の補数）、かつ結果に被乗数を加算することによって、その出力ベクトルを選択的に否定する能力が提供され得る。被乗数加算は、部分積の圧縮において実行され得る。それは、否定が加算器３４の前にインプリメントされ得るようにである。
ユーザのオプションにおいて好ましくバイパスされ得るパイプラインレジスタ段１５は、好ましくは、乗算段１４の出力が更なる加算または累積または他の処理の前に登録されることを可能にする。
加算器／出力段１６は、好ましくは、その入力または上記の任意の組み合わせを選択的にシフト、加算、累積、または登録する。その入力は、好ましくは、特殊処理ブロック１０における２つの基本処理ユニットの出力である。図４に見られるように、それらの２つの入力４０，４１は、必要に応じて入力４０，４１をシフトまたは符号拡張し得るレジスタ／シフタユニット４２，４３のそれぞれに入力される。好ましい実施形態においては、入力４０，４１の各々は、それぞれの７２ビットベクトルを生成するためにシフトされるか、または符号拡張される５４ビットベクトルである。
好ましくは、ユニット４２，４３の出力は、好ましくは段１６自体の出力４５とともに、３：２圧縮器４４に入力される。このフィードバックは、累積機能を特殊処理ブロック１０に提供する。好ましくは、フィードバックされた出力４５は、累積が必要ではないか、または望まれない場合に代替的にゼロ（例えば、接地）を選択できるマルチプレクサ４６を通過する。
下述されるように、圧縮器４４の出力は、それらが出される宛先の使用によって、プログラマブル制御の下でチェーン状になり得る２つの加算器４７，４８に提供される（下述されるように適切なマルチプレクサを介して）。加算器４７，４８の出力は、好ましくは、マルチプレクサ４０１，４０２によって決定されるように、レジスタ４９，４００において登録されるか、またはされないかであり得る。登録されていてもされてなくても、出力４７，４８は、好ましくは、特殊処理ブロック１０の出力ベクトルを作り上げる。代替的な経路として、マルチプレクサ４０３，４０４，４０５は、基本処理ユニット３０の出力が更なる処理なしに出力されるところで加算器４７，４８がバイパスされることを可能にする。
上述されたように、基本処理ユニット３０の各々が２つの１８×１８乗算の合計を実行できる場合、２つの基本処理ユニット３０は、３６×３６乗算を実行できる。ここにおいて、３６×３６乗算は、周知であるように、４つの１８×１８乗算に分解され得る。そのような場合において、２つの圧縮された７２ビットベクトルは、好ましくは、圧縮器４４によって出力され、かつ好ましくは、ＡＮＤゲート４０６によってこのモードのためにプログラム可能に接続される２つの４４ビット加算器４７，４８によって、加算される。上位１６ビットは、このモードにおいて無視され得る。
加算器４７，４８が相互に接続される必要がないより狭い出力を用いる他のモードにおいては、加算器４７，４８は、必要に応じて、特殊処理ブロック１０の出力が他の特殊処理ブロック１０の同様の出力とチェーン状になるように構成され得る。そのようなモードを容易にするために、レジスタ４００の出力は、例えば、加算器４７に２つの入力を提供する４：２マルチプレクサ４０７に与えられ得る。マルチプレクサ４０７への他の入力は、他の特殊処理ブロック１０からのチェーンイン（ｃｈａｉｎ−ｉｎ）入力４０８になり得る。ここにおいて、その入力は、その他の特殊処理ブロック１０のレジスタ４９からチェーンアウト（ｃｈａｉｎ−ｏｕｔ）出力４０９を介して提供され得る。
従って、チェーンモード（ｃｈａｉｎｉｎｇ ｍｏｄｅ）において、４４ビット加算器４８は、例えば、単一の乗算器、乗算器の合計、または累積器として構成される複数の特殊処理ブロック１０のうちの１つ内の結果を、前のブロックの結果と加算するために使用され得る。加算器４７への入力として、加算器４８の出力、および他の特殊処理ブロック１０の出力を選択するためにマルチプレクサ４０７を使用することによって、現行の特殊処理ブロック１０の出力は、現行および前の特殊処理ブロック１０の出力のチェーン状の合計になり得る。チェーンモードが使用された場合、４４ビット累積器のみが利用可能であるが、それでも乗算器の数によって、６ビットから８ビットのガードバンドを与える。しかしながら、明らかであるように、チェーンモードは、加算器４７，４８の両方が単一の特殊処理ブロック１０の結果を得るために必要である３６ビットモードに対して利用不可能である。
出力経路は、動作のモードによって、わずかに異なり得る。従って、マルチプレクサ４０１，４０２は、加算器４７，４８の登録済または未登録出力の選択を可能にする。しかしながら、示されるように、登録済出力が好ましくは、カスケードまたはチェーンモードにおいて使用されることが理解される。
更に、少なくとも１つの出力は、１７においてのように、特殊処理ブロック１０の入力にループバックされ得る。そのようなループバック特徴は、例えば、特殊処理ブロック１０が適合フィルタリングに対してプログラム可能に構成された場合に使用され得る。複数のループバックが提供され得るが、好ましい一実施形態においては、単一の乗算器または一群の乗算器への１つのループバック１７が提供される。
本発明の特殊処理ブロック１０は、長いチェーンの有限インパルス応答（ＦＩＲ）フィルタとしてプログラム的に構成され得る。図５に示されるように、４つの基本処理ユニット３０は、そのようなＦＩＲフィルタ５０の一部として構成される。上述されたように、これは、複数の特殊処理ブロック１０のうちの１つまたは２つのいずれかになるものと考慮され得る。示されるように、加算器４８の各々は、４つの乗算の結果を加算するために使用される。ここにおいて、加算器４７は、長いＦＩＲフィルタを形成するために加算器４８の出力（可能であれば、他の特殊処理ブロック１０の加算器４８の出力も）を一緒に加算することに対して、上述されたチェーンまたはカスケードモードにおいて使用される。ＦＩＲフィルタの係数が５１にて入力される一方、フィルタリングされるデータは、レジスタチェーン５２を介して入力され、それは、好ましくは、入力プレＭＵＸ段１１、入力レジスタ段１２または入力マルチプレクシング段１３のうちの１つにおいて形成される。出力カスケードチェーンによって導入される遅延を補償するために、少なくとも１つの追加遅延５３（例えば、エキストラレジスタの形式で）は、好ましくは、入力カスケードチェーン５２に提供される。好ましくは、遅延の数は、加算器４７の数に、またはより詳細には、遅延５３が補償する出力レジスタ４００の数に対応する。一般に、これは、基本処理ユニット３０の各対に対する一遅延５３に等しい。更なるＦＩＲフィルタインプリメンテーションは、本明細書においてその全容が参考により援用され、本願と同時に出願され、同時係属であり、同一出願人に係る米国特許出願第１１／ ， 号（代理人整理番号第０００１７４−０４６５−１０１）に説明される。
ＦＩＲフィルタをインプリメントすることに加えて、本発明の特殊処理ブロック１０は、バレルシフタとしてプログラム可能に構成され得る。特に、３６×３６乗算器モードを使用することによって、３２ビットベクトルは、左または右に算術シフトまたは論理シフトされ得る。そのようなＮビットのシフトは、１であるＮ番目最下位ビット以外は全てのビットが０である均一の長さの第２のベクトルによってシフトされるようにベクトルを乗算することによって達成され得る。
シフトされるベクトルが３６ビットに符号拡張され、第２のベクトルが３６ビットまでゼロでパッドされた（ｐａｄｄｅｄ）場合、結果は算術シフトである。シフトが左または右であるかは、結果がそれぞれ６４ビット結果の３２最上位ビット、または３２最下位ビットからとられたかによる。図６は、そのようなシフト動作を示す。
同様に、両方のベクトルが３６ビットまでゼロでパッドされた場合、結果は論理シフトであり、シフトが左または右であるかは、結果がそれぞれ６４ビット結果の３２最上位ビット、または３２最下位ビットからとられたかによる。図７は、そのようなシフト動作を示す。
更に、両方のベクトルが、３６ビットまでゼロでパッドされ、６４ビット結果の３２最上位ビットが３２最下位ビットを用いてＯＲされた場合、結果は、図８に示されるように、第１のベクトルのＮ最上位ビットから結果のＮ最下位ビットへのローテートである。
図９は、算術および論理シフトならびにローテートが、上述されるような３２×３２乗算を実行するための３６×３６乗算器モード９０、入力が２つの３２ビットで６４ビット結果の半分であるＯＲゲート９１、および３入力マルチプレクサ９２を使用して、以下の表に従って動作してどのように実行され得るかを示す。
従って、複数の基本処理ユニットに基づいて、プログラマブルロジックデバイスのための特殊処理ブロックが提供されたことが見られる。
本発明に従うそのような回路網を組み入れるＰＬＤ １００は、多種の電子デバイスにおいて使用され得る。１つの可能な使用は、図１０に示されるデータ処理システム９００にある。データ処理システム９００は、以下の構成要素、プロセッサ９０１、メモリ９０２、Ｉ／Ｏ回路網９０３、および周辺デバイス９０４の１つ以上を含み得る。これらの構成要素は、システムバス９０５によって相互に結合され、エンドユーザシステム９０７に含まれる回路基板９０６上を占有する。
システム９００は、コンピュータネットワーキング、データネットワーキング、計装、映像処理、デジタル信号処理、もしくはプログラマブルまたは再プログラマブルロジックを使用する利点が好ましい任意の他のアプリケーションのような様々なアプリケーションにおいて使用され得る。ＰＬＤ １００は、様々な異なる論理機能を実行するために使用され得る。例えば、ＰＬＤ １００は、プロセッサ９０１と協働するプロセッサまたはコントローラとして構成され得る。ＰＬＤ １００は、システム９００における共有リソースへのアービトレーティングアクセスのためのアービターとしても使用され得る。更なる他の例においては、ＰＬＤ １００は、プロセッサ９０１とシステム９００における他の構成要素のうちの１つと間のインターフェースとして構成され得る。システム９００が単に例示に過ぎず、本発明の真の範囲および精神が添付の特許請求の範囲によって示されるべきことに留意されたい。
様々な技術は、上述されたようにＰＬＤ ９０をインプリメントし、本発明を組み入れるために使用され得る。
前述したものが、本発明の原理の単なる例示に過ぎず、様々な修正が、本発明の範囲および精神から逸脱せずに当業者によって行われ得ることが理解される。例えば、本発明の様々な要素は、任意の所望の数および／または構成においてＰＬＤ上に提供され得る。本発明が、限定の目的ではなく例示目的のために示される説明された実施形態以外によって実施され得ることが当業者に理解されるであろう。更に、本発明は、添付の特許請求の範囲にのみ限定される。
プログラマブルロジックデバイスのための特殊処理ブロックは、個々の乗算を計算せずに両方の乗算の部分積を加算して、２つの乗算の合計を実行する基本処理ユニットを組み入れる。そのような基本処理ユニットは、従来の別々の乗算器および加算器より少ない領域を消費する。特殊処理ブロックは、ブロックが様々なデジタル信号処理動作のために構成されることを可能にするために、ループバック機能とともに、入力および出力段を更に有する。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
１０ 特殊処理ブロック
１１ 入力プレＭＵＸ段
１２ 入力レジスタ段
１３ 入力マルチプレクシング段
１４ 乗算段
１５ パイプラインレジスタ段
１６ 加算器／出力段
１７ ループバック
１１ 入力プレＭＵＸ段
１２ 入力レジスタ段
１３ 入力マルチプレクシング段
１４ 乗算段
１５ パイプラインレジスタ段
１６ 加算器／出力段
１７ ループバック
Claims (10)
- プログラマブルロジックデバイスのための特殊処理ブロックであって、該特殊処理ブロックは、有限インパルス応答（ＦＩＲ）フィルタを形成するように適合可能であり、該特殊処理ブロックは、
複数の基本処理ユニットであって、該複数の基本処理ユニットの各々は、
複数の部分積生成器であって、該複数の部分積生成器のうちのそれぞれ１つは、それぞれの部分積を表すそれぞれの複数のベクトルを提供する、複数の部分積生成器と、
該複数の部分積生成器の全てによって生成された該複数のベクトルによって表された部分積を、一演算において、加算するための回路網であって、該複数の部分積生成器のうちのいずれの部分積生成器の部分積も個別には出力されず、該加算するための回路網は、該複数の部分積生成器の全ての部分積の全ての合計のみを出力する、加算するための回路網と
を含む、複数の基本処理ユニットと、
該複数の部分積生成器への入力として該ＦＩＲフィルタの係数を入力するための第１の複数の入力レジスタと、
該ＦＩＲフィルタにデータを入力するための第２の複数の入力レジスタであって、該複数のレジスタは、該複数の部分積生成器の各々にデータを順次入力するためにチェーン状にされている、第２の複数の入力レジスタと、
（１）該複数の基本処理ユニットのうちの２つの基本処理ユニットを必要とする演算と、（２）該複数の特殊処理ブロックのうちの第１の他の特殊処理ブロックからカスケードされる対応出力とを出力として結合するための出力段であって、該出力段は、該複数の特殊処理ブロックのうちの第２の他の特殊処理ブロックにおいて第２の他の出力段にカスケードするために該出力を登録するための出力カスケードレジスタを含む、出力段と
を含み、
該第２の複数の入力レジスタは、該複数の特殊処理ブロックのうちの該第２の他の特殊処理ブロックにおいて、該第２の複数の入力レジスタが対応する第２の複数の入力レジスタにチェーン状にされているとき、該出力カスケードレジスタに対して補償するための遅延レジスタを含む、特殊処理ブロック。 - 前記遅延レジスタは、複数の遅延レジスタを含み、該複数の遅延レジスタは、前記複数の基本処理ユニットの各対に対して１つの遅延レジスタを含む、請求項１に記載の特殊処理ブロック。
- 前記複数の基本処理ユニットの各々は、それぞれの複数のベクトルの各々が前記加算するための回路網によって加算される前に、該それぞれの複数のベクトルの各々を圧縮する圧縮器回路網をさらに含む、請求項１に記載の特殊処理ブロック。
- 前記出力段は、複数の加算器をさらに含み、該複数の加算器は、（１）前記複数の基本処理ユニットのうちの２つの基本処理ユニットを必要とする前記演算と、（２）前記複数の特殊処理ブロックのうちの第１の他の特殊処理ブロックからカスケードされた前記対応出力との合計を出力として提供するように適合可能である、請求項１に記載の特殊処理ブロック。
- 有限インパルス応答（ＦＩＲ）フィルタを形成するように適合可能であるプログラマブルロジックデバイスであって、該プログラマブルロジックデバイスは、
少なくとも１つの特殊処理ブロックであって、該少なくとも１つの特殊処理ブロックの各々は、
複数の基本処理ユニットであって、該複数の基本処理ユニットの各々は、
複数の部分積生成器であって、該複数の部分積生成器のうちのそれぞれ１つは、それぞれの部分積を表すそれぞれの複数のベクトルを提供する、複数の部分積生成器と、
該複数の部分積生成器の全てによって生成された該複数のベクトルによって表された部分積を、一演算において、加算するための回路網であって、該複数の部分積生成器のうちのいずれの部分積生成器の部分積も個別には出力されず、該加算するための回路網は、該複数の部分積生成器の全ての部分積の全ての合計のみを出力する、加算するための回路網と
を含む、複数の基本処理ユニットと、
（１）該複数の基本処理ユニットのうちの２つの基本処理ユニットを必要とする演算と、（２）該複数の特殊処理ブロックのうちの第１の他の特殊処理ブロックにおいて第１の他の出力段からカスケードされる対応出力とを出力として結合するための出力段と
を含み、
該少なくとも１つの特殊処理ブロックの各々は、
該複数の特殊処理ブロックのうちの第２の他の特殊処理ブロックにおいて、第２の他の出力段にカスケードするために該出力を登録するための出力カスケードレジスタをさらに含み、
該プログラマブルロジックデバイスは、
該ＦＩＲフィルタにデータを入力するための第１の複数の入力レジスタであって、該複数のレジスタは、該複数の乗算器の各々にデータを順次入力するためにチェーン状にされている、第１の複数の入力レジスタと、
該第１の複数の入力レジスタが、該複数の特殊処理ブロックのうちの該第２の他の特殊処理ブロックにおいて対応する第１の複数の入力レジスタにチェーン状にされているとき、該出力カスケードレジスタを補償するために該第１の複数の入力レジスタにチェーン状にされる遅延レジスタと
をさらに含む、プログラマブルロジックデバイス。 - 前記遅延レジスタは、複数の遅延レジスタを含み、該複数の遅延レジスタは、前記複数の基本処理ユニットの各対に対して１つの遅延レジスタを含む、請求項５に記載のプログラマブルロジックデバイス。
- 前記複数の基本処理ユニットの各々は、それぞれの複数のベクトルの各々が前記加算するための回路網によって加算される前に、該それぞれの複数のベクトルの各々を圧縮する圧縮器回路網をさらに含む、請求項５に記載のプログラマブルロジックデバイス。
- 前記出力段は、複数の加算器を含み、該複数の加算器は、（１）前記複数の基本処理ユニットのうちの２つの基本処理ユニットを必要とする前記演算と、（２）前記複数の特殊処理ブロックのうちの前記第１の他の特殊処理ブロックにおいて、前記第１の他の出力段からカスケードされた前記対応出力との合計を出力として提供するように適合可能である、請求項５に記載のプログラマブルロジックデバイス。
- 前記第１の複数の入力レジスタと前記遅延レジスタとは、前記特殊処理ブロックに含まれている、請求項５に記載のプログラマブルロジックデバイス。
- 前記複数の部分積生成器への入力として、前記ＦＩＲフィルタの係数を入力するための第２の複数の入力レジスタをさらに含む、請求項５に記載のプログラマブルロジックデバイス。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US77219706P | 2006-02-09 | 2006-02-09 | |
| US60/772,197 | 2006-02-09 | ||
| US78953506P | 2006-04-04 | 2006-04-04 | |
| US60/789,535 | 2006-04-04 | ||
| US11/447,472 US8266199B2 (en) | 2006-02-09 | 2006-06-05 | Specialized processing block for programmable logic device |
| US11/447,472 | 2006-06-05 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006344566A Division JP5069459B2 (ja) | 2006-02-09 | 2006-12-21 | プログラマブルロジックデバイスのための特殊処理ブロック |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012157066A JP2012157066A (ja) | 2012-08-16 |
| JP5406331B2 true JP5406331B2 (ja) | 2014-02-05 |
Family
ID=37983550
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006344566A Expired - Fee Related JP5069459B2 (ja) | 2006-02-09 | 2006-12-21 | プログラマブルロジックデバイスのための特殊処理ブロック |
| JP2012092020A Active JP5406331B2 (ja) | 2006-02-09 | 2012-04-13 | プログラマブルロジックデバイスのための特殊処理ブロック |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006344566A Expired - Fee Related JP5069459B2 (ja) | 2006-02-09 | 2006-12-21 | プログラマブルロジックデバイスのための特殊処理ブロック |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8266199B2 (ja) |
| EP (1) | EP1819049B1 (ja) |
| JP (2) | JP5069459B2 (ja) |
| CN (2) | CN101018055B (ja) |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8620980B1 (en) | 2005-09-27 | 2013-12-31 | Altera Corporation | Programmable device with specialized multiplier blocks |
| US8041759B1 (en) * | 2006-02-09 | 2011-10-18 | Altera Corporation | Specialized processing block for programmable logic device |
| US8301681B1 (en) | 2006-02-09 | 2012-10-30 | Altera Corporation | Specialized processing block for programmable logic device |
| US8266198B2 (en) | 2006-02-09 | 2012-09-11 | Altera Corporation | Specialized processing block for programmable logic device |
| US8266199B2 (en) | 2006-02-09 | 2012-09-11 | Altera Corporation | Specialized processing block for programmable logic device |
| US7836117B1 (en) | 2006-04-07 | 2010-11-16 | Altera Corporation | Specialized processing block for programmable logic device |
| US7822799B1 (en) | 2006-06-26 | 2010-10-26 | Altera Corporation | Adder-rounder circuitry for specialized processing block in programmable logic device |
| US8386550B1 (en) | 2006-09-20 | 2013-02-26 | Altera Corporation | Method for configuring a finite impulse response filter in a programmable logic device |
| US7930336B2 (en) | 2006-12-05 | 2011-04-19 | Altera Corporation | Large multiplier for programmable logic device |
| US8386553B1 (en) | 2006-12-05 | 2013-02-26 | Altera Corporation | Large multiplier for programmable logic device |
| US8650231B1 (en) | 2007-01-22 | 2014-02-11 | Altera Corporation | Configuring floating point operations in a programmable device |
| US8645450B1 (en) | 2007-03-02 | 2014-02-04 | Altera Corporation | Multiplier-accumulator circuitry and methods |
| US20080225939A1 (en) * | 2007-03-15 | 2008-09-18 | Jiun-In Guo | Multifunctional video encoding circuit system |
| US7949699B1 (en) | 2007-08-30 | 2011-05-24 | Altera Corporation | Implementation of decimation filter in integrated circuit device using ram-based data storage |
| US8959137B1 (en) | 2008-02-20 | 2015-02-17 | Altera Corporation | Implementing large multipliers in a programmable integrated circuit device |
| US8244789B1 (en) | 2008-03-14 | 2012-08-14 | Altera Corporation | Normalization of floating point operations in a programmable integrated circuit device |
| US8626815B1 (en) | 2008-07-14 | 2014-01-07 | Altera Corporation | Configuring a programmable integrated circuit device to perform matrix multiplication |
| US8255448B1 (en) | 2008-10-02 | 2012-08-28 | Altera Corporation | Implementing division in a programmable integrated circuit device |
| US8307023B1 (en) | 2008-10-10 | 2012-11-06 | Altera Corporation | DSP block for implementing large multiplier on a programmable integrated circuit device |
| US8886696B1 (en) | 2009-03-03 | 2014-11-11 | Altera Corporation | Digital signal processing circuitry with redundancy and ability to support larger multipliers |
| US8549055B2 (en) | 2009-03-03 | 2013-10-01 | Altera Corporation | Modular digital signal processing circuitry with optionally usable, dedicated connections between modules of the circuitry |
| US8468192B1 (en) | 2009-03-03 | 2013-06-18 | Altera Corporation | Implementing multipliers in a programmable integrated circuit device |
| US8706790B1 (en) | 2009-03-03 | 2014-04-22 | Altera Corporation | Implementing mixed-precision floating-point operations in a programmable integrated circuit device |
| US8805916B2 (en) | 2009-03-03 | 2014-08-12 | Altera Corporation | Digital signal processing circuitry with redundancy and bidirectional data paths |
| US8645449B1 (en) | 2009-03-03 | 2014-02-04 | Altera Corporation | Combined floating point adder and subtractor |
| US8650236B1 (en) | 2009-08-04 | 2014-02-11 | Altera Corporation | High-rate interpolation or decimation filter in integrated circuit device |
| US8412756B1 (en) | 2009-09-11 | 2013-04-02 | Altera Corporation | Multi-operand floating point operations in a programmable integrated circuit device |
| US8396914B1 (en) | 2009-09-11 | 2013-03-12 | Altera Corporation | Matrix decomposition in an integrated circuit device |
| US8892620B2 (en) | 2009-10-07 | 2014-11-18 | Qsigma, Inc. | Computer for Amdahl-compliant algorithms like matrix inversion |
| US7948267B1 (en) | 2010-02-09 | 2011-05-24 | Altera Corporation | Efficient rounding circuits and methods in configurable integrated circuit devices |
| US8539016B1 (en) | 2010-02-09 | 2013-09-17 | Altera Corporation | QR decomposition in an integrated circuit device |
| US8601044B2 (en) | 2010-03-02 | 2013-12-03 | Altera Corporation | Discrete Fourier Transform in an integrated circuit device |
| US8458243B1 (en) | 2010-03-03 | 2013-06-04 | Altera Corporation | Digital signal processing circuit blocks with support for systolic finite-impulse-response digital filtering |
| US8484265B1 (en) | 2010-03-04 | 2013-07-09 | Altera Corporation | Angular range reduction in an integrated circuit device |
| US8510354B1 (en) | 2010-03-12 | 2013-08-13 | Altera Corporation | Calculation of trigonometric functions in an integrated circuit device |
| US8539014B2 (en) | 2010-03-25 | 2013-09-17 | Altera Corporation | Solving linear matrices in an integrated circuit device |
| US8862650B2 (en) | 2010-06-25 | 2014-10-14 | Altera Corporation | Calculation of trigonometric functions in an integrated circuit device |
| US8589463B2 (en) | 2010-06-25 | 2013-11-19 | Altera Corporation | Calculation of trigonometric functions in an integrated circuit device |
| US8577951B1 (en) | 2010-08-19 | 2013-11-05 | Altera Corporation | Matrix operations in an integrated circuit device |
| US8645451B2 (en) | 2011-03-10 | 2014-02-04 | Altera Corporation | Double-clocked specialized processing block in an integrated circuit device |
| US9600278B1 (en) | 2011-05-09 | 2017-03-21 | Altera Corporation | Programmable device using fixed and configurable logic to implement recursive trees |
| US8812576B1 (en) | 2011-09-12 | 2014-08-19 | Altera Corporation | QR decomposition in an integrated circuit device |
| US8949298B1 (en) | 2011-09-16 | 2015-02-03 | Altera Corporation | Computing floating-point polynomials in an integrated circuit device |
| US9053045B1 (en) | 2011-09-16 | 2015-06-09 | Altera Corporation | Computing floating-point polynomials in an integrated circuit device |
| US8762443B1 (en) | 2011-11-15 | 2014-06-24 | Altera Corporation | Matrix operations in an integrated circuit device |
| US8543634B1 (en) * | 2012-03-30 | 2013-09-24 | Altera Corporation | Specialized processing block for programmable integrated circuit device |
| US9098332B1 (en) | 2012-06-01 | 2015-08-04 | Altera Corporation | Specialized processing block with fixed- and floating-point structures |
| US8996600B1 (en) | 2012-08-03 | 2015-03-31 | Altera Corporation | Specialized processing block for implementing floating-point multiplier with subnormal operation support |
| US9207909B1 (en) | 2012-11-26 | 2015-12-08 | Altera Corporation | Polynomial calculations optimized for programmable integrated circuit device structures |
| US9207908B1 (en) | 2013-01-29 | 2015-12-08 | Altera Corporation | Digital signal processing blocks with embedded arithmetic circuits |
| US9189200B1 (en) | 2013-03-14 | 2015-11-17 | Altera Corporation | Multiple-precision processing block in a programmable integrated circuit device |
| US9348795B1 (en) | 2013-07-03 | 2016-05-24 | Altera Corporation | Programmable device using fixed and configurable logic to implement floating-point rounding |
| JP6102645B2 (ja) * | 2013-09-11 | 2017-03-29 | 富士通株式会社 | 積和演算回路及び積和演算システム |
| US9379687B1 (en) | 2014-01-14 | 2016-06-28 | Altera Corporation | Pipelined systolic finite impulse response filter |
| EP3550440A1 (en) * | 2014-05-29 | 2019-10-09 | Altera Corporation | An accelerator architecture on a programmable platform |
| US11797473B2 (en) | 2014-05-29 | 2023-10-24 | Altera Corporation | Accelerator architecture on a programmable platform |
| CN104102470A (zh) * | 2014-07-23 | 2014-10-15 | 中国电子科技集团公司第五十八研究所 | 可配置可扩展的流水线乘累加器 |
| CN104407836B (zh) * | 2014-10-14 | 2017-05-31 | 中国航天科技集团公司第九研究院第七七一研究所 | 利用定点乘法器进行级联乘累加运算的装置和方法 |
| US9684488B2 (en) | 2015-03-26 | 2017-06-20 | Altera Corporation | Combined adder and pre-adder for high-radix multiplier circuit |
| US9904514B1 (en) | 2015-10-06 | 2018-02-27 | Altera Corporation | Fused floating-point arithmetic circuitry |
| US10037192B2 (en) | 2015-10-21 | 2018-07-31 | Altera Corporation | Methods and apparatus for performing product series operations in multiplier accumulator blocks |
| US10140091B2 (en) | 2016-09-27 | 2018-11-27 | Altera Corporation | Integrated circuits with specialized processing blocks for performing floating-point fast fourier transforms and complex multiplication |
| US10942706B2 (en) | 2017-05-05 | 2021-03-09 | Intel Corporation | Implementation of floating-point trigonometric functions in an integrated circuit device |
| US11175892B2 (en) | 2017-11-20 | 2021-11-16 | Intel Corporation | Integrated circuits with machine learning extensions |
| US10970042B2 (en) | 2017-11-20 | 2021-04-06 | Intel Corporation | Integrated circuits with machine learning extensions |
| US11314504B2 (en) * | 2019-04-09 | 2022-04-26 | Flex Logix Technologies, Inc. | Multiplier-accumulator processing pipelines and processing component, and methods of operating same |
| CN113031912A (zh) * | 2019-12-24 | 2021-06-25 | 上海寒武纪信息科技有限公司 | 乘法器、数据处理方法、装置及芯片 |
| CN117234458B (zh) * | 2023-11-09 | 2024-02-23 | 深圳大普微电子股份有限公司 | 乘法阵列、数据处理方法、处理终端及存储介质 |
Family Cites Families (342)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3473160A (en) | 1966-10-10 | 1969-10-14 | Stanford Research Inst | Electronically controlled microelectronic cellular logic array |
| US4215406A (en) | 1972-08-22 | 1980-07-29 | Westinghouse Electric Corp. | Digital computer monitored and/or operated system or process which is structured for operation with an improved automatic programming process and system |
| US4215407A (en) | 1972-08-22 | 1980-07-29 | Westinghouse Electric Corp. | Combined file and directory system for a process control digital computer system |
| US6556044B2 (en) | 2001-09-18 | 2003-04-29 | Altera Corporation | Programmable logic device including multipliers and configurations thereof to reduce resource utilization |
| US3800130A (en) | 1973-07-09 | 1974-03-26 | Rca Corp | Fast fourier transform stage using floating point numbers |
| US4179746A (en) | 1976-07-19 | 1979-12-18 | Texas Instruments Incorporated | Digital processor system with conditional carry and status function in arithmetic unit |
| US4156927A (en) | 1976-08-11 | 1979-05-29 | Texas Instruments Incorporated | Digital processor system with direct access memory |
| US4212076A (en) | 1976-09-24 | 1980-07-08 | Giddings & Lewis, Inc. | Digital computer structure providing arithmetic and boolean logic operations, the latter controlling the former |
| US4484259A (en) | 1980-02-13 | 1984-11-20 | Intel Corporation | Fraction bus for use in a numeric data processor |
| US4422155A (en) | 1981-04-01 | 1983-12-20 | American Microsystems, Inc. | Multiplier/adder circuit |
| US4521907A (en) | 1982-05-25 | 1985-06-04 | American Microsystems, Incorporated | Multiplier/adder circuit |
| US4597053A (en) | 1983-07-01 | 1986-06-24 | Codex Corporation | Two-pass multiplier/accumulator circuit |
| US4616330A (en) | 1983-08-25 | 1986-10-07 | Honeywell Inc. | Pipelined multiply-accumulate unit |
| US4623961A (en) | 1984-03-07 | 1986-11-18 | Westinghouse Electric Corp. | Programmable controller having automatic contact line solving |
| USRE34363E (en) | 1984-03-12 | 1993-08-31 | Xilinx, Inc. | Configurable electrical circuit having configurable logic elements and configurable interconnects |
| US4575812A (en) | 1984-05-31 | 1986-03-11 | Motorola, Inc. | X×Y Bit array multiplier/accumulator circuit |
| US4736335A (en) | 1984-11-13 | 1988-04-05 | Zoran Corporation | Multiplier-accumulator circuit using latched sums and carries |
| US4727508A (en) | 1984-12-14 | 1988-02-23 | Motorola, Inc. | Circuit for adding and/or subtracting numbers in logarithmic representation |
| US4682302A (en) | 1984-12-14 | 1987-07-21 | Motorola, Inc. | Logarithmic arithmetic logic unit |
| US4718057A (en) | 1985-08-30 | 1988-01-05 | Advanced Micro Devices, Inc. | Streamlined digital signal processor |
| US4791590A (en) | 1985-11-19 | 1988-12-13 | Cornell Research Foundation, Inc. | High performance signal processor |
| US4823295A (en) | 1986-11-10 | 1989-04-18 | Harris Corp. | High speed signal processor |
| US4918637A (en) | 1987-01-13 | 1990-04-17 | Hewlett-Packard Company | Multichannel decimation/interpolation filter |
| JPS63182585A (ja) | 1987-01-26 | 1988-07-27 | Toshiba Corp | テスト容易化機能を備えた論理回路 |
| JP2523590B2 (ja) * | 1987-03-04 | 1996-08-14 | 松下電器産業株式会社 | 多値演算回路 |
| US4839847A (en) | 1987-04-14 | 1989-06-13 | Harris Corp. | N-clock, n-bit-serial multiplier |
| US4982354A (en) | 1987-05-28 | 1991-01-01 | Mitsubishi Denki Kabushiki Kaisha | Digital finite impulse response filter and method |
| US5142677A (en) | 1989-05-04 | 1992-08-25 | Texas Instruments Incorporated | Context switching devices, systems and methods |
| FR2621144B1 (fr) | 1987-09-25 | 1989-12-29 | Labo Electronique Physique | Multiplieur pipeline serie |
| JP2639543B2 (ja) | 1987-12-02 | 1997-08-13 | 日本ビクター株式会社 | デジタル・フィルタ装置 |
| US4871930A (en) | 1988-05-05 | 1989-10-03 | Altera Corporation | Programmable logic device with array blocks connected via programmable interconnect |
| FR2633467B1 (fr) | 1988-06-24 | 1990-08-24 | Thomson Csf | Multiplicateur de frequence a rang de multiplication programmable |
| US5452231A (en) | 1988-10-05 | 1995-09-19 | Quickturn Design Systems, Inc. | Hierarchically connected reconfigurable logic assembly |
| JPH02155045A (ja) | 1988-12-07 | 1990-06-14 | Aputo Instr Kk | 真理値コンバータ |
| US4912345A (en) | 1988-12-29 | 1990-03-27 | Sgs-Thomson Microelectronics, Inc. | Programmable summing functions for programmable logic devices |
| IT1235679B (it) | 1989-01-25 | 1992-09-21 | Sgs Thomson Microelectronics | Dispositivo programmabile integrato di tipo misto, logico ed analogico. |
| US5046038A (en) | 1989-07-07 | 1991-09-03 | Cyrix Corporation | Method and apparatus for performing division using a rectangular aspect ratio multiplier |
| US5255203A (en) | 1989-08-15 | 1993-10-19 | Advanced Micro Devices, Inc. | Interconnect structure for programmable logic device |
| US5128559A (en) | 1989-09-29 | 1992-07-07 | Sgs-Thomson Microelectronics, Inc. | Logic block for programmable logic devices |
| US4991010A (en) | 1989-11-13 | 1991-02-05 | Eastman Kodak Company | Dual-mode image interpolation filter operable in a first mode for storing interpolation coefficients and in a second mode for effecting television standards conversion at a pixel rate |
| KR940002479B1 (ko) | 1990-03-20 | 1994-03-24 | 후지쓰 가부시끼가이샤 | 고속 디지탈 병렬승산기(multiplier) |
| US5267187A (en) | 1990-05-10 | 1993-11-30 | Xilinx Inc | Logic structure and circuit for fast carry |
| JPH0468709A (ja) * | 1990-07-05 | 1992-03-04 | Oki Electric Ind Co Ltd | ディジタルフィルタ |
| US5768613A (en) | 1990-07-06 | 1998-06-16 | Advanced Micro Devices, Inc. | Computing apparatus configured for partitioned processing |
| EP0466997A1 (en) | 1990-07-18 | 1992-01-22 | International Business Machines Corporation | Improved digital signal processor architecture |
| JPH04256103A (ja) | 1991-02-08 | 1992-09-10 | Hitachi Ltd | プログラマブルコントローラ |
| US5122685A (en) | 1991-03-06 | 1992-06-16 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
| US5338984A (en) | 1991-08-29 | 1994-08-16 | National Semiconductor Corp. | Local and express diagonal busses in a configurable logic array |
| US5550782A (en) | 1991-09-03 | 1996-08-27 | Altera Corporation | Programmable logic array integrated circuits |
| US5371422A (en) | 1991-09-03 | 1994-12-06 | Altera Corporation | Programmable logic device having multiplexers and demultiplexers randomly connected to global conductors for interconnections between logic elements |
| JPH05252025A (ja) | 1991-10-28 | 1993-09-28 | Texas Instr Inc <Ti> | 論理モジュールおよび集積回路 |
| US5208491A (en) | 1992-01-07 | 1993-05-04 | Washington Research Foundation | Field programmable gate array |
| FR2686175B1 (fr) | 1992-01-14 | 1996-12-20 | Andre Thepaut | Systeme de traitement de donnees multiprocesseur. |
| JPH05216624A (ja) | 1992-02-03 | 1993-08-27 | Mitsubishi Electric Corp | 演算装置 |
| GB9202613D0 (en) | 1992-02-07 | 1992-03-25 | Questech Ltd | Improvements in and relating to digital filters |
| US5642437A (en) | 1992-02-22 | 1997-06-24 | Texas Instruments Incorporated | System decoder circuit with temporary bit storage and method of operation |
| US5636150A (en) | 1992-08-06 | 1997-06-03 | Sharp Kabushiki Kaisha | Data driven type digital filter unit and data driven type information processor including the same |
| US5416799A (en) * | 1992-08-10 | 1995-05-16 | Stanford Telecommunications, Inc. | Dynamically adaptive equalizer system and method |
| US5497498A (en) | 1992-11-05 | 1996-03-05 | Giga Operations Corporation | Video processing module using a second programmable logic device which reconfigures a first programmable logic device for data transformation |
| US5357152A (en) | 1992-11-10 | 1994-10-18 | Infinite Technology Corporation | Logic system of logic networks with programmable selected functions and programmable operational controls |
| US5498975A (en) | 1992-11-19 | 1996-03-12 | Altera Corporation | Implementation of redundancy on a programmable logic device |
| JPH06187129A (ja) * | 1992-12-21 | 1994-07-08 | Hitachi Ltd | 半導体装置 |
| EP0606653A1 (en) | 1993-01-04 | 1994-07-20 | Texas Instruments Incorporated | Field programmable distributed processing memory |
| US5339263A (en) | 1993-01-28 | 1994-08-16 | Rockwell International Corporation | Combined decimation/interpolation filter for ADC and DAC |
| US5424589A (en) | 1993-02-12 | 1995-06-13 | The Board Of Trustees Of The Leland Stanford Junior University | Electrically programmable inter-chip interconnect architecture |
| US5483178A (en) | 1993-03-29 | 1996-01-09 | Altera Corporation | Programmable logic device with logic block outputs coupled to adjacent logic block output multiplexers |
| EP0626661A1 (en) | 1993-05-24 | 1994-11-30 | Societe D'applications Generales D'electricite Et De Mecanique Sagem | Digital image processing circuitry |
| US5528550A (en) | 1993-05-28 | 1996-06-18 | Texas Instruments Incorporated | Apparatus, systems and methods for implementing memory embedded search arithmetic logic unit |
| US5528549A (en) | 1993-05-28 | 1996-06-18 | Texas Instruments Incorporated | Apparatus, systems and methods for distributed signal processing |
| US5381357A (en) | 1993-05-28 | 1995-01-10 | Grumman Corporation | Complex adaptive fir filter |
| JPH06348455A (ja) | 1993-06-14 | 1994-12-22 | Matsushita Electric Ind Co Ltd | 乗算における丸め込み方法及び乗算回路 |
| JPH0736858A (ja) | 1993-07-21 | 1995-02-07 | Hitachi Ltd | 信号処理プロセッサ |
| EP0638859B1 (de) | 1993-08-09 | 1999-09-29 | Siemens Aktiengesellschaft | Signalverarbeitungseinrichtung |
| US5457644A (en) | 1993-08-20 | 1995-10-10 | Actel Corporation | Field programmable digital signal processing array integrated circuit |
| US5546018A (en) | 1993-09-02 | 1996-08-13 | Xilinx, Inc. | Fast carry structure with synchronous input |
| US5349250A (en) | 1993-09-02 | 1994-09-20 | Xilinx, Inc. | Logic structure and circuit for fast carry |
| US5740404A (en) | 1993-09-27 | 1998-04-14 | Hitachi America Limited | Digital signal processor with on-chip select decoder and wait state generator |
| US5404324A (en) | 1993-11-01 | 1995-04-04 | Hewlett-Packard Company | Methods and apparatus for performing division and square root computations in a computer |
| US6116768A (en) | 1993-11-30 | 2000-09-12 | Texas Instruments Incorporated | Three input arithmetic logic unit with barrel rotator |
| US6098163A (en) | 1993-11-30 | 2000-08-01 | Texas Instruments Incorporated | Three input arithmetic logic unit with shifter |
| US5640578A (en) | 1993-11-30 | 1997-06-17 | Texas Instruments Incorporated | Arithmetic logic unit having plural independent sections and register storing resultant indicator bit from every section |
| US5465224A (en) | 1993-11-30 | 1995-11-07 | Texas Instruments Incorporated | Three input arithmetic logic unit forming the sum of a first Boolean combination of first, second and third inputs plus a second Boolean combination of first, second and third inputs |
| US5590350A (en) | 1993-11-30 | 1996-12-31 | Texas Instruments Incorporated | Three input arithmetic logic unit with mask generator |
| US5805913A (en) | 1993-11-30 | 1998-09-08 | Texas Instruments Incorporated | Arithmetic logic unit with conditional register source selection |
| US6219688B1 (en) | 1993-11-30 | 2001-04-17 | Texas Instruments Incorporated | Method, apparatus and system for sum of plural absolute differences |
| US5485411A (en) | 1993-11-30 | 1996-01-16 | Texas Instruments Incorporated | Three input arithmetic logic unit forming the sum of a first input anded with a first boolean combination of a second input and a third input plus a second boolean combination of the second and third inputs |
| US5596763A (en) | 1993-11-30 | 1997-01-21 | Texas Instruments Incorporated | Three input arithmetic logic unit forming mixed arithmetic and boolean combinations |
| US5961635A (en) | 1993-11-30 | 1999-10-05 | Texas Instruments Incorporated | Three input arithmetic logic unit with barrel rotator and mask generator |
| US5446651A (en) | 1993-11-30 | 1995-08-29 | Texas Instruments Incorporated | Split multiply operation |
| US5644522A (en) | 1993-11-30 | 1997-07-01 | Texas Instruments Incorporated | Method, apparatus and system for multiply rounding using redundant coded multiply result |
| US5959871A (en) | 1993-12-23 | 1999-09-28 | Analogix/Portland State University | Programmable analog array circuit |
| US5563526A (en) | 1994-01-03 | 1996-10-08 | Texas Instruments Incorporated | Programmable mixed-mode integrated circuit architecture |
| JP3097434B2 (ja) | 1994-01-25 | 2000-10-10 | ヤマハ株式会社 | 効果付加用ディジタル信号処理装置 |
| GB9403030D0 (en) | 1994-02-17 | 1994-04-06 | Austin Kenneth | Re-configurable application specific device |
| US5451948A (en) | 1994-02-28 | 1995-09-19 | Cubic Communications, Inc. | Apparatus and method for combining analog and digital automatic gain control in receivers with digital signal processing |
| US5590305A (en) | 1994-03-28 | 1996-12-31 | Altera Corporation | Programming circuits and techniques for programming logic |
| US5563819A (en) | 1994-03-31 | 1996-10-08 | Cirrus Logic, Inc. | Fast high precision discrete-time analog finite impulse response filter |
| US5541864A (en) | 1994-04-26 | 1996-07-30 | Crystal Semiconductor | Arithmetic-free digital interpolation filter architecture |
| CN1086815C (zh) | 1994-05-04 | 2002-06-26 | 爱特梅尔股份有限公司 | 带有区域和通用信号线路的可编程逻辑装置 |
| US5689195A (en) | 1995-05-17 | 1997-11-18 | Altera Corporation | Programmable logic array integrated circuit devices |
| JP3365581B2 (ja) | 1994-07-29 | 2003-01-14 | 富士通株式会社 | 自己修復機能付き情報処理装置 |
| JPH08106375A (ja) | 1994-10-03 | 1996-04-23 | Ricoh Co Ltd | 信号処理演算器 |
| US5652903A (en) | 1994-11-01 | 1997-07-29 | Motorola, Inc. | DSP co-processor for use on an integrated circuit that performs multiple communication tasks |
| US5872380A (en) | 1994-11-02 | 1999-02-16 | Lsi Logic Corporation | Hexagonal sense cell architecture |
| US5815003A (en) | 1994-11-04 | 1998-09-29 | Altera Corporation | Programmable logic integrated circuits with partitioned logic element using shared lab-wide signals |
| US5664192A (en) | 1994-12-14 | 1997-09-02 | Motorola, Inc. | Method and system for accumulating values in a computing device |
| US5636368A (en) | 1994-12-23 | 1997-06-03 | Xilinx, Inc. | Method for programming complex PLD having more than one function block type |
| EP0721159A1 (en) | 1995-01-03 | 1996-07-10 | Texas Instruments Incorporated | Multiple-input binary adder |
| US5581199A (en) | 1995-01-04 | 1996-12-03 | Xilinx, Inc. | Interconnect architecture for field programmable gate array using variable length conductors |
| US5646875A (en) | 1995-02-27 | 1997-07-08 | International Business Machines Corporation | Denormalization system and method of operation |
| US5633601A (en) | 1995-03-10 | 1997-05-27 | Texas Instruments Incorporated | Field programmable gate array logic module configurable as combinational or sequential circuits |
| US5570040A (en) | 1995-03-22 | 1996-10-29 | Altera Corporation | Programmable logic array integrated circuit incorporating a first-in first-out memory |
| US5572148A (en) | 1995-03-22 | 1996-11-05 | Altera Corporation | Programmable logic array integrated circuit with general-purpose memory configurable as a random access or FIFO memory |
| US5696708A (en) | 1995-03-30 | 1997-12-09 | Crystal Semiconductor | Digital filter with decimated frequency response |
| US5644519A (en) | 1995-04-07 | 1997-07-01 | Motorola, Inc. | Method and apparatus for a multiply and accumulate circuit having a dynamic saturation range |
| US5808926A (en) | 1995-06-01 | 1998-09-15 | Sun Microsystems, Inc. | Floating point addition methods and apparatus |
| US5771186A (en) | 1995-06-07 | 1998-06-23 | International Business Machines | System and method for multiplying in a data processing system |
| US5790446A (en) | 1995-07-05 | 1998-08-04 | Sun Microsystems, Inc. | Floating point multiplier with reduced critical paths using delay matching techniques |
| US5570039A (en) | 1995-07-27 | 1996-10-29 | Lucent Technologies Inc. | Programmable function unit as parallel multiplier cell |
| US5559450A (en) | 1995-07-27 | 1996-09-24 | Lucent Technologies Inc. | Field programmable gate array with multi-port RAM |
| US5581501A (en) | 1995-08-17 | 1996-12-03 | Altera Corporation | Nonvolatile SRAM cells and cell arrays |
| US5761483A (en) | 1995-08-18 | 1998-06-02 | Xilinx, Inc. | Optimizing and operating a time multiplexed programmable logic device |
| US5646545A (en) | 1995-08-18 | 1997-07-08 | Xilinx, Inc. | Time multiplexed programmable logic device |
| US5784313A (en) | 1995-08-18 | 1998-07-21 | Xilinx, Inc. | Programmable logic device including configuration data or user data memory slices |
| US6072994A (en) | 1995-08-31 | 2000-06-06 | Northrop Grumman Corporation | Digitally programmable multifunction radio system architecture |
| US5859878A (en) | 1995-08-31 | 1999-01-12 | Northrop Grumman Corporation | Common receive module for a programmable digital radio |
| US7395298B2 (en) | 1995-08-31 | 2008-07-01 | Intel Corporation | Method and apparatus for performing multiply-add operations on packed data |
| US5729495A (en) | 1995-09-29 | 1998-03-17 | Altera Corporation | Dynamic nonvolatile memory cell |
| JPH0997178A (ja) | 1995-09-29 | 1997-04-08 | Matsushita Electric Ind Co Ltd | 飽和演算処理装置および方法 |
| US5648732A (en) | 1995-10-04 | 1997-07-15 | Xilinx, Inc. | Field programmable pipeline array |
| US5744991A (en) | 1995-10-16 | 1998-04-28 | Altera Corporation | System for distributing clocks using a delay lock loop in a programmable logic circuit |
| US5617058A (en) | 1995-11-13 | 1997-04-01 | Apogee Technology, Inc. | Digital signal processing for linearization of small input signals to a tri-state power switch |
| US5894228A (en) | 1996-01-10 | 1999-04-13 | Altera Corporation | Tristate structures for programmable logic devices |
| US6247036B1 (en) | 1996-01-22 | 2001-06-12 | Infinite Technology Corp. | Processor with reconfigurable arithmetic data path |
| US5898602A (en) | 1996-01-25 | 1999-04-27 | Xilinx, Inc. | Carry chain circuit with flexible carry function for implementing arithmetic and logical functions |
| US5754459A (en) * | 1996-02-08 | 1998-05-19 | Xilinx, Inc. | Multiplier circuit design for a programmable logic device |
| US5744980A (en) | 1996-02-16 | 1998-04-28 | Actel Corporation | Flexible, high-performance static RAM architecture for field-programmable gate arrays |
| US5764555A (en) | 1996-03-13 | 1998-06-09 | International Business Machines Corporation | Method and system of rounding for division or square root: eliminating remainder calculation |
| US6005806A (en) | 1996-03-14 | 1999-12-21 | Altera Corporation | Nonvolatile configuration cells and cell arrays |
| US5777912A (en) | 1996-03-28 | 1998-07-07 | Crystal Semiconductor Corporation | Linear phase finite impulse response filter with pre-addition |
| US5869979A (en) | 1996-04-05 | 1999-02-09 | Altera Corporation | Technique for preconditioning I/Os during reconfiguration |
| US6154049A (en) | 1998-03-27 | 2000-11-28 | Xilinx, Inc. | Multiplier fabric for use in field programmable gate arrays |
| US5986465A (en) | 1996-04-09 | 1999-11-16 | Altera Corporation | Programmable logic integrated circuit architecture incorporating a global shareable expander |
| US5949710A (en) | 1996-04-10 | 1999-09-07 | Altera Corporation | Programmable interconnect junction |
| US5784636A (en) | 1996-05-28 | 1998-07-21 | National Semiconductor Corporation | Reconfigurable computer architecture for use in signal processing applications |
| JP3826434B2 (ja) * | 1996-06-04 | 2006-09-27 | ソニー株式会社 | 信号変換装置および方法 |
| US5956265A (en) | 1996-06-07 | 1999-09-21 | Lewis; James M. | Boolean digital multiplier |
| US5825201A (en) | 1996-06-21 | 1998-10-20 | Quicklogic Corporation | Programming architecture for a programmable integrated circuit employing antifuses |
| US5880981A (en) | 1996-08-12 | 1999-03-09 | Hitachi America, Ltd. | Method and apparatus for reducing the power consumption in a programmable digital signal processor |
| US5959891A (en) | 1996-08-16 | 1999-09-28 | Altera Corporation | Evaluation of memory cell characteristics |
| US5838165A (en) | 1996-08-21 | 1998-11-17 | Chatter; Mukesh | High performance self modifying on-the-fly alterable logic FPGA, architecture and method |
| US6624658B2 (en) | 1999-02-04 | 2003-09-23 | Advantage Logic, Inc. | Method and apparatus for universal program controlled bus architecture |
| GB2317468B (en) | 1996-09-23 | 2001-01-24 | Advanced Risc Mach Ltd | Digital signal processing integrated circuit architecture |
| US5805477A (en) | 1996-09-26 | 1998-09-08 | Hewlett-Packard Company | Arithmetic cell for field programmable devices |
| US5825202A (en) | 1996-09-26 | 1998-10-20 | Xilinx, Inc. | Integrated circuit with field programmable and application specific logic areas |
| US5999016A (en) | 1996-10-10 | 1999-12-07 | Altera Corporation | Architectures for programmable logic devices |
| JP3790307B2 (ja) | 1996-10-16 | 2006-06-28 | 株式会社ルネサステクノロジ | データプロセッサ及びデータ処理システム |
| US5942914A (en) | 1996-10-25 | 1999-08-24 | Altera Corporation | PLD with split multiplexed inputs from global conductors |
| US5892962A (en) | 1996-11-12 | 1999-04-06 | Lucent Technologies Inc. | FPGA-based processor |
| US6018755A (en) | 1996-11-14 | 2000-01-25 | Altocom, Inc. | Efficient implementation of an FIR filter on a general purpose processor |
| US5812562A (en) | 1996-11-15 | 1998-09-22 | Samsung Electronics Company, Ltd. | Low cost emulation scheme implemented via clock control using JTAG controller in a scan environment |
| US6009451A (en) | 1996-11-22 | 1999-12-28 | Lucent Technologies Inc. | Method for generating barrel shifter result flags directly from input data |
| US5815422A (en) | 1997-01-24 | 1998-09-29 | Vlsi Technology, Inc. | Computer-implemented multiplication with shifting of pattern-product partials |
| US5841684A (en) | 1997-01-24 | 1998-11-24 | Vlsi Technology, Inc. | Method and apparatus for computer implemented constant multiplication with multipliers having repeated patterns including shifting of replicas and patterns having at least two digit positions with non-zero values |
| US5821776A (en) | 1997-01-31 | 1998-10-13 | Actel Corporation | Field programmable gate array with mask programmed analog function circuits |
| US5999015A (en) | 1997-02-20 | 1999-12-07 | Altera Corporation | Logic region resources for programmable logic devices |
| US5982195A (en) | 1997-02-20 | 1999-11-09 | Altera Corporation | Programmable logic device architectures |
| US5931898A (en) | 1997-02-25 | 1999-08-03 | Lucent Technologies Inc | Finite impulse response filter |
| US5963050A (en) | 1997-02-26 | 1999-10-05 | Xilinx, Inc. | Configurable logic element with fast feedback paths |
| US5874834A (en) | 1997-03-04 | 1999-02-23 | Xilinx, Inc. | Field programmable gate array with distributed gate-array functionality |
| US5991898A (en) | 1997-03-10 | 1999-11-23 | Mentor Graphics Corporation | Arithmetic built-in self test of multiple scan-based integrated circuits |
| US5991788A (en) | 1997-03-14 | 1999-11-23 | Xilinx, Inc. | Method for configuring an FPGA for large FFTs and other vector rotation computations |
| US5847579A (en) | 1997-03-20 | 1998-12-08 | Xilinx, Inc. | Programmable logic array with improved interconnect structure |
| US6020759A (en) | 1997-03-21 | 2000-02-01 | Altera Corporation | Programmable logic array device with random access memory configurable as product terms |
| US6085317A (en) | 1997-08-15 | 2000-07-04 | Altera Corporation | Reconfigurable computer architecture using programmable logic devices |
| US5878250A (en) | 1997-04-07 | 1999-03-02 | Altera Corporation | Circuitry for emulating asynchronous register loading functions |
| JP3865789B2 (ja) | 1997-05-23 | 2007-01-10 | アルテラ コーポレイション | インタリーブされた入力回路を備えるプログラマブル論理装置のための冗長回路 |
| US6006321A (en) | 1997-06-13 | 1999-12-21 | Malleable Technologies, Inc. | Programmable logic datapath that may be used in a field programmable device |
| US5970254A (en) | 1997-06-27 | 1999-10-19 | Cooke; Laurence H. | Integrated processor and programmable data path chip for reconfigurable computing |
| US5847981A (en) | 1997-09-04 | 1998-12-08 | Motorola, Inc. | Multiply and accumulate circuit |
| US5910908A (en) | 1997-09-16 | 1999-06-08 | Tektronix, Inc. | Fir filter for programmable decimation |
| JP3479438B2 (ja) | 1997-09-18 | 2003-12-15 | 株式会社東芝 | 乗算回路 |
| US6021423A (en) | 1997-09-26 | 2000-02-01 | Xilinx, Inc. | Method for parallel-efficient configuring an FPGA for large FFTS and other vector rotation computations |
| US5944774A (en) | 1997-09-26 | 1999-08-31 | Ericsson Inc. | Methods apparatus and computer program products for accumulating logarithmic values |
| US6020755A (en) | 1997-09-26 | 2000-02-01 | Lucent Technologies Inc. | Hybrid programmable gate arrays |
| US6052327A (en) | 1997-10-14 | 2000-04-18 | Altera Corporation | Dual-port programmable logic device variable depth and width memory array |
| US6069487A (en) | 1997-10-14 | 2000-05-30 | Altera Corporation | Programmable logic device circuitry for improving multiplier speed and/or efficiency |
| US6157210A (en) | 1997-10-16 | 2000-12-05 | Altera Corporation | Programmable logic device with circuitry for observing programmable logic circuit signals and for preloading programmable logic circuits |
| US6107824A (en) | 1997-10-16 | 2000-08-22 | Altera Corporation | Circuitry and methods for internal interconnection of programmable logic devices |
| US6144980A (en) | 1998-01-28 | 2000-11-07 | Advanced Micro Devices, Inc. | Method and apparatus for performing multiple types of multiplication including signed and unsigned multiplication |
| US6223198B1 (en) | 1998-08-14 | 2001-04-24 | Advanced Micro Devices, Inc. | Method and apparatus for multi-function arithmetic |
| US6029187A (en) | 1997-10-28 | 2000-02-22 | Atmel Corporation | Fast regular multiplier architecture |
| US6590942B1 (en) | 1997-11-03 | 2003-07-08 | Harris Corporation | Least squares phase fit as frequency estimate |
| US6065131A (en) | 1997-11-26 | 2000-05-16 | International Business Machines Corporation | Multi-speed DSP kernel and clock mechanism |
| US6055555A (en) | 1997-12-29 | 2000-04-25 | Intel Corporation | Interface for performing parallel arithmetic and round operations |
| GB9727414D0 (en) | 1997-12-29 | 1998-02-25 | Imperial College | Logic circuit |
| US6075381A (en) | 1998-01-21 | 2000-06-13 | Micron Electronics, Inc. | Programmable logic block in an integrated circuit |
| US6405229B1 (en) | 1998-01-29 | 2002-06-11 | Sanyo Electric Co., Ltd. | Digital filters |
| JP3291461B2 (ja) | 1998-01-30 | 2002-06-10 | 三洋電機株式会社 | デジタルフィルタ |
| US6094726A (en) | 1998-02-05 | 2000-07-25 | George S. Sheng | Digital signal processor using a reconfigurable array of macrocells |
| US6167415A (en) | 1998-02-10 | 2000-12-26 | Lucent Technologies, Inc. | Recursive digital filter with reset |
| US6175849B1 (en) | 1998-02-10 | 2001-01-16 | Lucent Technologies, Inc. | System for digital filtering in a fixed number of clock cycles |
| US6097988A (en) | 1998-02-10 | 2000-08-01 | Advanced Micro Devices, Inc. | Logic system and method employing multiple configurable logic blocks and capable of implementing a state machine using a minimum amount of configurable logic |
| US6367003B1 (en) | 1998-03-04 | 2002-04-02 | Micron Technology, Inc. | Digital signal processor having enhanced utilization of multiply accumulate (MAC) stage and method |
| US6041339A (en) | 1998-03-27 | 2000-03-21 | Ess Technology, Inc. | Efficient decimation filtering |
| US6377970B1 (en) | 1998-03-31 | 2002-04-23 | Intel Corporation | Method and apparatus for computing a sum of packed data elements using SIMD multiply circuitry |
| JP3611714B2 (ja) * | 1998-04-08 | 2005-01-19 | 株式会社ルネサステクノロジ | プロセッサ |
| US5968196A (en) | 1998-04-21 | 1999-10-19 | Atmel Corporation | Configuration control in a programmable logic device using non-volatile elements |
| US6084429A (en) | 1998-04-24 | 2000-07-04 | Xilinx, Inc. | PLD having a window pane architecture with segmented and staggered interconnect wiring between logic block arrays |
| DE69817153D1 (de) | 1998-05-08 | 2003-09-18 | St Microelectronics Srl | Digitaler Hochgeschwindigkeits-Akkumulator mit grossem Dynamikbereich |
| US6226735B1 (en) | 1998-05-08 | 2001-05-01 | Broadcom | Method and apparatus for configuring arbitrary sized data paths comprising multiple context processing elements |
| US6140839A (en) | 1998-05-13 | 2000-10-31 | Kaviani; Alireza S. | Computational field programmable architecture |
| US5999990A (en) | 1998-05-18 | 1999-12-07 | Motorola, Inc. | Communicator having reconfigurable resources |
| US6066960A (en) | 1998-05-21 | 2000-05-23 | Altera Corporation | Programmable logic device having combinational logic at inputs to logic elements within logic array blocks |
| JP2000010762A (ja) | 1998-06-19 | 2000-01-14 | Mitsubishi Electric Corp | 浮動小数点演算装置 |
| GB2342193B (en) | 1998-06-19 | 2003-06-04 | Sgs Thomson Microelectronics | Addition circuitry |
| US6314551B1 (en) | 1998-06-22 | 2001-11-06 | Morgan Stanley & Co. Incorporated | System processing unit extended with programmable logic for plurality of functions |
| US6467017B1 (en) | 1998-06-23 | 2002-10-15 | Altera Corporation | Programmable logic device having embedded dual-port random access memory configurable as single-port memory |
| US6163788A (en) | 1998-06-25 | 2000-12-19 | Industrial Technology Research Institute | Programmable finite impulse response processor with scalable dynamic data range |
| US6073154A (en) | 1998-06-26 | 2000-06-06 | Xilinx, Inc. | Computing multidimensional DFTs in FPGA |
| US6427157B1 (en) | 1998-07-31 | 2002-07-30 | Texas Instruments Incorporated | Fir filter structure with time- varying coefficients and filtering method for digital data scaling |
| US6487575B1 (en) | 1998-08-31 | 2002-11-26 | Advanced Micro Devices, Inc. | Early completion of iterative division |
| US6321246B1 (en) | 1998-09-16 | 2001-11-20 | Cirrus Logic, Inc. | Linear phase FIR sinc filter with multiplexing |
| US6546408B2 (en) | 1998-09-16 | 2003-04-08 | Cirrus Logic, Inc. | Sinc filter using twisting symmetry |
| US6571268B1 (en) | 1998-10-06 | 2003-05-27 | Texas Instruments Incorporated | Multiplier accumulator circuits |
| US7047272B2 (en) | 1998-10-06 | 2006-05-16 | Texas Instruments Incorporated | Rounding mechanisms in processors |
| DE69832985T2 (de) | 1998-10-06 | 2006-08-17 | Texas Instruments Inc., Dallas | Multiplizier-Akkumulatorschaltungen |
| US6421698B1 (en) | 1998-11-04 | 2002-07-16 | Teleman Multimedia, Inc. | Multipurpose processor for motion estimation, pixel processing, and general processing |
| US6453382B1 (en) | 1998-11-05 | 2002-09-17 | Altera Corporation | Content addressable memory encoded outputs |
| US6091261A (en) | 1998-11-12 | 2000-07-18 | Sun Microsystems, Inc. | Apparatus and method for programmable delays using a boundary-scan chain |
| US6215326B1 (en) | 1998-11-18 | 2001-04-10 | Altera Corporation | Programmable logic device architecture with super-regions having logic regions and a memory region |
| US6260053B1 (en) | 1998-12-09 | 2001-07-10 | Cirrus Logic, Inc. | Efficient and scalable FIR filter architecture for decimation |
| US6591283B1 (en) | 1998-12-24 | 2003-07-08 | Stmicroelectronics N.V. | Efficient interpolator for high speed timing recovery |
| US6243729B1 (en) | 1998-12-31 | 2001-06-05 | Texas Instruments Incorporated | Digital finite-impulse-response (FIR) filter with a modified architecture based on high order Radix-N numbering |
| US6366944B1 (en) | 1999-01-15 | 2002-04-02 | Razak Hossain | Method and apparatus for performing signed/unsigned multiplication |
| US6523055B1 (en) | 1999-01-20 | 2003-02-18 | Lsi Logic Corporation | Circuit and method for multiplying and accumulating the sum of two products in a single cycle |
| US6107821A (en) | 1999-02-08 | 2000-08-22 | Xilinx, Inc. | On-chip logic analysis and method for using the same |
| US6823000B1 (en) | 1999-02-26 | 2004-11-23 | Texas Instruments Incorporated | Method and apparatus for optimal dot product calculation |
| WO2000052824A1 (en) | 1999-03-04 | 2000-09-08 | Altera Corporation | Programmable logic device with carry-select addition |
| US6407576B1 (en) | 1999-03-04 | 2002-06-18 | Altera Corporation | Interconnection and input/output resources for programmable logic integrated circuit devices |
| US6323680B1 (en) | 1999-03-04 | 2001-11-27 | Altera Corporation | Programmable logic device configured to accommodate multiplication |
| JP2000259394A (ja) | 1999-03-09 | 2000-09-22 | Nec Kofu Ltd | 浮動小数点乗算器 |
| US6480980B2 (en) | 1999-03-10 | 2002-11-12 | Nec Electronics, Inc. | Combinational test pattern generation method and apparatus |
| US6557092B1 (en) | 1999-03-29 | 2003-04-29 | Greg S. Callen | Programmable ALU |
| ES2263465T3 (es) | 1999-03-30 | 2006-12-16 | SIEMENS ENERGY & AUTOMATION, INC. | Metodo, sistema y aparato, para un controlador logico programable. |
| US6363650B1 (en) * | 1999-04-07 | 2002-04-02 | Clinton R. Beeler | Fishing rod holder and jigging assembly |
| EP1058185A1 (en) | 1999-05-31 | 2000-12-06 | Motorola, Inc. | A multiply and accumulate apparatus and a method thereof |
| US6434587B1 (en) | 1999-06-14 | 2002-08-13 | Intel Corporation | Fast 16-B early termination implementation for 32-B multiply-accumulate unit |
| US6246258B1 (en) | 1999-06-21 | 2001-06-12 | Xilinx, Inc. | Realizing analog-to-digital converter on a digital programmable integrated circuit |
| US6438570B1 (en) * | 1999-07-21 | 2002-08-20 | Xilinx, Inc. | FPGA implemented bit-serial multiplier and infinite impulse response |
| US6542000B1 (en) | 1999-07-30 | 2003-04-01 | Iowa State University Research Foundation, Inc. | Nonvolatile programmable logic devices |
| US6801924B1 (en) | 1999-08-19 | 2004-10-05 | National Semiconductor Corporation | Formatting denormal numbers for processing in a pipelined floating point unit |
| US6692534B1 (en) | 1999-09-08 | 2004-02-17 | Sun Microsystems, Inc. | Specialized booth decoding apparatus |
| US6600788B1 (en) | 1999-09-10 | 2003-07-29 | Xilinx, Inc. | Narrow-band filter including sigma-delta modulator implemented in a programmable logic device |
| US6438569B1 (en) | 1999-09-20 | 2002-08-20 | Pmc-Sierra, Inc. | Sums of production datapath |
| US6353843B1 (en) | 1999-10-08 | 2002-03-05 | Sony Corporation Of Japan | High performance universal multiplier circuit |
| WO2001046795A2 (en) | 1999-12-23 | 2001-06-28 | Intel Corporation | Method and apparatus for performing single-cycle addition or subtraction and comparison in redundant form arithmetic |
| US6600495B1 (en) | 2000-01-10 | 2003-07-29 | Koninklijke Philips Electronics N.V. | Image interpolation and decimation using a continuously variable delay filter and combined with a polyphase filter |
| US7062526B1 (en) | 2000-02-18 | 2006-06-13 | Texas Instruments Incorporated | Microprocessor with rounding multiply instructions |
| US6687722B1 (en) | 2000-03-16 | 2004-02-03 | Agere Systems, Inc. | High-speed/low power finite impulse response filter |
| US6725441B1 (en) | 2000-03-22 | 2004-04-20 | Xilinx, Inc. | Method and apparatus for defining and modifying connections between logic cores implemented on programmable logic devices |
| US6574762B1 (en) | 2000-03-31 | 2003-06-03 | Lsi Logic Corporation | Use of a scan chain for configuration of BIST unit operation |
| US6362650B1 (en) | 2000-05-18 | 2002-03-26 | Xilinx, Inc. | Method and apparatus for incorporating a multiplier into an FPGA |
| US6407694B1 (en) | 2000-06-14 | 2002-06-18 | Raytheon Company | General purpose filter |
| GB2363924A (en) | 2000-06-20 | 2002-01-09 | Virata Ltd | Processor for FIR filtering |
| DE60015119D1 (de) | 2000-08-01 | 2004-11-25 | St Microelectronics Sa | Sättigung in einer Arithmetik-Einheit |
| US6476636B1 (en) | 2000-09-02 | 2002-11-05 | Actel Corporation | Tileable field-programmable gate array architecture |
| US6732134B1 (en) | 2000-09-11 | 2004-05-04 | Apple Computer, Inc. | Handler for floating-point denormalized numbers |
| US6538470B1 (en) * | 2000-09-18 | 2003-03-25 | Altera Corporation | Devices and methods with programmable logic and digital signal processing regions |
| US6628140B2 (en) | 2000-09-18 | 2003-09-30 | Altera Corporation | Programmable logic devices with function-specific blocks |
| JP2002108606A (ja) | 2000-09-26 | 2002-04-12 | Toshiba Corp | スティッキービット生成回路及び乗算器 |
| EP1417590A2 (en) | 2000-10-02 | 2004-05-12 | Altera Corporation (a Delaware Corporation) | Programmable logic integrated circuit devices including dedicated processor components |
| US20020049798A1 (en) | 2000-10-24 | 2002-04-25 | Minsheng Wang | Adder-saving implementation of digital interpolation/decimation fir filter |
| EP1220108A3 (en) | 2000-10-26 | 2005-01-12 | Cypress Semiconductor Corporation | Programmable circuit |
| US6763367B2 (en) | 2000-12-11 | 2004-07-13 | International Business Machines Corporation | Pre-reduction technique within a multiplier/accumulator architecture |
| US6427158B1 (en) | 2000-12-14 | 2002-07-30 | Texas Instruments Incorporated | FIR decimation filter and method |
| US6742012B2 (en) | 2000-12-27 | 2004-05-25 | Arm Limited | Apparatus and method for performing multiplication operations |
| US6483343B1 (en) | 2000-12-29 | 2002-11-19 | Quicklogic Corporation | Configurable computational unit embedded in a programmable device |
| US7020673B2 (en) | 2001-01-19 | 2006-03-28 | Sony Corporation | Reconfigurable arithmetic device and arithmetic system including that arithmetic device and address generation device and interleave device applicable to arithmetic system |
| US7181484B2 (en) | 2001-02-21 | 2007-02-20 | Mips Technologies, Inc. | Extended-precision accumulation of multiplier output |
| JP3492638B2 (ja) | 2001-02-23 | 2004-02-03 | エヌイーシーコンピュータテクノ株式会社 | 浮動小数点乗算器 |
| US6836839B2 (en) | 2001-03-22 | 2004-12-28 | Quicksilver Technology, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
| US6978287B1 (en) | 2001-04-04 | 2005-12-20 | Altera Corporation | DSP processor architecture with write datapath word conditioning and analysis |
| US20030088757A1 (en) | 2001-05-02 | 2003-05-08 | Joshua Lindner | Efficient high performance data operation element for use in a reconfigurable logic environment |
| US6963890B2 (en) | 2001-05-31 | 2005-11-08 | Koninklijke Philips Electronics N.V. | Reconfigurable digital filter having multiple filtering modes |
| US6889238B2 (en) | 2001-06-25 | 2005-05-03 | Lockheed Martin Corporation | Parallel decimator adaptive filter and method for all-rate gigabit-per-second modems |
| EP1271782B1 (en) | 2001-06-29 | 2005-05-18 | STMicroelectronics Pvt. Ltd | FPGA with at least two different and independently configurable memory structures |
| US6874079B2 (en) | 2001-07-25 | 2005-03-29 | Quicksilver Technology | Adaptive computing engine with dataflow graph based sequencing in reconfigurable mini-matrices of composite functional blocks |
| US7107305B2 (en) * | 2001-10-05 | 2006-09-12 | Intel Corporation | Multiply-accumulate (MAC) unit for single-instruction/multiple-data (SIMD) instructions |
| US7430578B2 (en) | 2001-10-29 | 2008-09-30 | Intel Corporation | Method and apparatus for performing multiply-add operations on packed byte data |
| DE60239588D1 (de) | 2001-12-28 | 2011-05-12 | Fujitsu Semiconductor Ltd | Programmierbare Logikschaltung mit ferroelektrischem Konfigurationsspeicher |
| US6700581B2 (en) | 2002-03-01 | 2004-03-02 | 3D Labs Inc., Ltd. | In-circuit test using scan chains |
| US7200735B2 (en) | 2002-04-10 | 2007-04-03 | Tensilica, Inc. | High-performance hybrid processor with configurable execution units |
| GB0208329D0 (en) | 2002-04-11 | 2002-05-22 | Univ York | Data processing particularly in communication systems |
| US6781408B1 (en) | 2002-04-24 | 2004-08-24 | Altera Corporation | Programmable logic device with routing channels |
| US7346159B2 (en) | 2002-05-01 | 2008-03-18 | Sun Microsystems, Inc. | Generic modular multiplier using partial reduction |
| US6970012B2 (en) | 2002-06-10 | 2005-11-29 | Xilinx, Inc. | Programmable logic device having heterogeneous programmable logic blocks |
| US7447310B2 (en) | 2002-08-06 | 2008-11-04 | The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | Lean multiplication of multi-precision numbers over GF(2m) |
| US7401109B2 (en) | 2002-08-06 | 2008-07-15 | The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | Multiplication of multi-precision numbers having a size of a power of two |
| US7464310B2 (en) | 2002-09-30 | 2008-12-09 | Broadcom Corporation | Programmable state machine of an integrated circuit |
| US7103814B2 (en) | 2002-10-25 | 2006-09-05 | International Business Machines Corporation | Testing logic and embedded memory in parallel |
| FI118612B (fi) | 2002-11-06 | 2008-01-15 | Nokia Corp | Menetelmä ja järjestelmä laskuoperaatioiden suorittamiseksi ja laite |
| FI118654B (fi) | 2002-11-06 | 2008-01-31 | Nokia Corp | Menetelmä ja järjestelmä laskuoperaatioiden suorittamiseksi ja laite |
| US6971083B1 (en) | 2002-11-13 | 2005-11-29 | Altera Corporation | Method for programming programmable logic device with blocks that perform multiplication and other arithmetic functions |
| US20040103133A1 (en) | 2002-11-27 | 2004-05-27 | Spectrum Signal Processing Inc. | Decimating filter |
| US20040172439A1 (en) | 2002-12-06 | 2004-09-02 | The Research Foundation Of State University Of New York | Unified multiplier triple-expansion scheme and extra regular compact low-power implementations with borrow parallel counter circuits |
| US6774669B1 (en) | 2002-12-30 | 2004-08-10 | Actel Corporation | Field programmable gate array freeway architecture |
| US7430656B2 (en) | 2002-12-31 | 2008-09-30 | Intel Corporation | System and method of converting data formats and communicating between execution units |
| US7975197B2 (en) | 2003-03-31 | 2011-07-05 | Lsi Corporation | On-chip scan clock generator for ASIC testing |
| US7093204B2 (en) | 2003-04-04 | 2006-08-15 | Synplicity, Inc. | Method and apparatus for automated synthesis of multi-channel circuits |
| US7689641B2 (en) | 2003-06-30 | 2010-03-30 | Intel Corporation | SIMD integer multiply high with round and shift |
| JP3853766B2 (ja) | 2003-07-25 | 2006-12-06 | ローム株式会社 | 論理演算回路および論理演算装置 |
| US7313585B2 (en) | 2003-08-30 | 2007-12-25 | Hewlett-Packard Development Company, L.P. | Multiplier circuit |
| US7084923B2 (en) | 2003-10-28 | 2006-08-01 | Clairvoyante, Inc | Display system having improved multiple modes for displaying image data from multiple input source formats |
| US7567997B2 (en) | 2003-12-29 | 2009-07-28 | Xilinx, Inc. | Applications of cascading DSP slices |
| US7472155B2 (en) * | 2003-12-29 | 2008-12-30 | Xilinx, Inc. | Programmable logic device with cascading DSP slices |
| US7480690B2 (en) * | 2003-12-29 | 2009-01-20 | Xilinx, Inc. | Arithmetic circuit with multiplexed addend inputs |
| EP2306331B1 (en) * | 2003-12-29 | 2018-05-02 | Xilinx, Inc. | Integrated circuit with cascading DSP slices |
| JP4332036B2 (ja) | 2004-01-08 | 2009-09-16 | 新日本製鐵株式会社 | 鋼板の角折れ検出装置及び角折れ検出方法 |
| US7769797B2 (en) | 2004-01-20 | 2010-08-03 | Samsung Electronics Co., Ltd. | Apparatus and method of multiplication using a plurality of identical partial multiplication modules |
| US7660841B2 (en) | 2004-02-20 | 2010-02-09 | Altera Corporation | Flexible accumulator in digital signal processing circuitry |
| US7467176B2 (en) | 2004-02-20 | 2008-12-16 | Altera Corporation | Saturation and rounding in multiply-accumulate blocks |
| JP4554431B2 (ja) | 2004-05-18 | 2010-09-29 | ローム株式会社 | Ｄｔｍｆ信号生成回路、音信号生成回路、ならびに通信装置 |
| US7409417B2 (en) | 2004-05-24 | 2008-08-05 | Broadcom Corporation | Polyphase filter with optimized silicon area |
| US7415542B2 (en) | 2004-06-18 | 2008-08-19 | Analog Devices, Inc. | Micro-programmable filter engine having plurality of filter elements interconnected in chain configuration wherein engine supports multiple filters from filter elements |
| US20060020655A1 (en) | 2004-06-29 | 2006-01-26 | The Research Foundation Of State University Of New York | Library of low-cost low-power and high-performance multipliers |
| US7421465B1 (en) | 2004-06-30 | 2008-09-02 | Sun Microsystems, Inc. | Arithmetic early bypass |
| US7428566B2 (en) | 2004-11-10 | 2008-09-23 | Nvidia Corporation | Multipurpose functional unit with multiply-add and format conversion pipeline |
| US7668896B2 (en) | 2004-11-30 | 2010-02-23 | Arm Limited | Data processing apparatus and method for performing floating point multiplication |
| US7298169B2 (en) | 2005-03-15 | 2007-11-20 | Tabula, Inc | Hybrid logic/interconnect circuit in a configurable IC |
| US20070083585A1 (en) | 2005-07-25 | 2007-04-12 | Elliptic Semiconductor Inc. | Karatsuba based multiplier and method |
| US7590676B1 (en) * | 2005-09-27 | 2009-09-15 | Altera Corporation | Programmable logic device with specialized multiplier blocks |
| JP4982080B2 (ja) | 2005-12-16 | 2012-07-25 | パナソニック株式会社 | デジタルフィルタ |
| US8266198B2 (en) | 2006-02-09 | 2012-09-11 | Altera Corporation | Specialized processing block for programmable logic device |
| US8266199B2 (en) | 2006-02-09 | 2012-09-11 | Altera Corporation | Specialized processing block for programmable logic device |
| US7822799B1 (en) | 2006-06-26 | 2010-10-26 | Altera Corporation | Adder-rounder circuitry for specialized processing block in programmable logic device |
| US7930336B2 (en) | 2006-12-05 | 2011-04-19 | Altera Corporation | Large multiplier for programmable logic device |
| US8090756B2 (en) | 2007-01-29 | 2012-01-03 | International Business Machines Corporation | Method and apparatus for generating trigonometric results |
| KR101472822B1 (ko) | 2007-11-16 | 2014-12-15 | 테라다인 인코퍼레이티드 | 샘플 레이트 변환 시스템에서의 보간계수 계산 방법 및 장치 |
| US8166090B2 (en) | 2007-12-28 | 2012-04-24 | L3 Communications Integrated Systems, L.P. | Tiled architecture for stationary-method iterative linear solvers |
| WO2009093628A1 (ja) | 2008-01-22 | 2009-07-30 | Nec Corporation | 無線アクセスシステムの送信機及び受信機、無線アクセスシステムの送信方法及び受信方法、並びにプログラム |
| US8200728B2 (en) | 2008-05-29 | 2012-06-12 | Harris Corporation | Sine/cosine generator |
-
2006
- 2006-06-05 US US11/447,472 patent/US8266199B2/en active Active
- 2006-11-29 EP EP06024743A patent/EP1819049B1/en active Active
- 2006-12-21 JP JP2006344566A patent/JP5069459B2/ja not_active Expired - Fee Related
- 2006-12-31 CN CN2006101566229A patent/CN101018055B/zh active Active
- 2006-12-31 CN CN201110276366.8A patent/CN102386912B/zh active Active
-
2012
- 2012-04-13 JP JP2012092020A patent/JP5406331B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8266199B2 (en) | 2012-09-11 |
| CN101018055B (zh) | 2011-10-19 |
| CN101018055A (zh) | 2007-08-15 |
| JP2007215161A (ja) | 2007-08-23 |
| US20070185952A1 (en) | 2007-08-09 |
| JP2012157066A (ja) | 2012-08-16 |
| CN102386912A (zh) | 2012-03-21 |
| EP1819049B1 (en) | 2012-09-26 |
| CN102386912B (zh) | 2016-01-20 |
| JP5069459B2 (ja) | 2012-11-07 |
| EP1819049A1 (en) | 2007-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5406331B2 (ja) | プログラマブルロジックデバイスのための特殊処理ブロック | |
| US11137983B2 (en) | Programmable device implementing fixed and floating point functionality in a mixed architecture | |
| US7836117B1 (en) | Specialized processing block for programmable logic device | |
| US7822799B1 (en) | Adder-rounder circuitry for specialized processing block in programmable logic device | |
| JP5069476B2 (ja) | プログラマブルロジックデバイスのための特殊処理ブロック | |
| US8301681B1 (en) | Specialized processing block for programmable logic device | |
| US8041759B1 (en) | Specialized processing block for programmable logic device | |
| US10101966B1 (en) | Digital signal processing blocks with embedded arithmetic circuits | |
| US10613831B2 (en) | Methods and apparatus for performing product series operations in multiplier accumulator blocks | |
| US10318241B2 (en) | Fixed-point and floating-point arithmetic operator circuits in specialized processing blocks | |
| US9098332B1 (en) | Specialized processing block with fixed- and floating-point structures | |
| US7567997B2 (en) | Applications of cascading DSP slices | |
| EP1700231B1 (en) | Integrated circuit with cascading dsp slices | |
| US20180081632A1 (en) | Reduced floating-point precision arithmetic circuitry | |
| US8364738B1 (en) | Programmable logic device with specialized functional block | |
| CN114943057A (zh) | 基于点积的处理元件 | |
| WO2018057111A1 (en) | Distributed double-precision floating-point multiplication | |
| EP3073369B1 (en) | Combined adder and pre-adder for high-radix multiplier circuit | |
| Guide | UltraScale Architecture DSP Slice |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131031 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5406331 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |