JP5401729B2 - 電力変換装置の制御回路および制御方法 - Google Patents
電力変換装置の制御回路および制御方法 Download PDFInfo
- Publication number
- JP5401729B2 JP5401729B2 JP2011551960A JP2011551960A JP5401729B2 JP 5401729 B2 JP5401729 B2 JP 5401729B2 JP 2011551960 A JP2011551960 A JP 2011551960A JP 2011551960 A JP2011551960 A JP 2011551960A JP 5401729 B2 JP5401729 B2 JP 5401729B2
- Authority
- JP
- Japan
- Prior art keywords
- overshoot
- undershoot
- suppression amount
- time
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/618—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series and in parallel with the load as final control devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/1566—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with means for compensating against rapid load changes, e.g. with auxiliary current source, with dual mode control or with inductance variation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、オーバシュート（またはアンダシュート）が生じている期間において、オーバシュートごと（またはアンダシュートごと）に定義された経時減衰量を制御に用いることで、短時間内にオーバシュート（またはアンダシュート）を抑制することができる電力変換装置の制御回路および制御方法、あるいは電圧値がある値から他の値に変化するときに、速やかに最終電圧に到達するオーバシュートやアンダーシュートに関する。
たとえば、電力変換系においては、系の状態が急激に変化したような場合に、電圧値や電流値が振動することがある。制御を行わない系では振動の影響がなくなるまで、稼動を停止するといったことも行われる。
また、電力変換系では、通常、安定出力を得るためにフィードバック制御を行う。たとえば、ディジタル制御方式の電力変換器では制御スイッチのオン時間を調整することにより電力変換制御を行っている。図１３（Ａ）のスイッチング電源では、制御装置は制御回路９１とドライブ回路９２とからなる。制御回路９１は、スイッチング電源９０の出力電圧ｅoと出力電流ｉoの値を取得し、これらの値に基づき図１３（Ｂ）に示すようなトランジスタスイッチＴrのオン・オフのためのタイミング信号をドライブ回路９２に与えている。ドライブ回路９２は、受け取ったタイミング信号に基づきトランジスタスイッチＴrを動作させる。
図１３（Ａ）のスイッチング電源では、制御回路９１が、スイッチング電源９０の出力電圧ｅoと出力電流ｉoの値を取得し、これらの値に基づき図１３（Ｂ）に示すようなトランジスタスイッチＴrのオン・オフのタイミング信号をドライブ回路９２に与えており、ドライブ回路９２はこの信号に基づきトランジスタスイッチＴrを動作させる。
また、電力変換系では、通常、安定出力を得るためにフィードバック制御を行う。たとえば、ディジタル制御方式の電力変換器では制御スイッチのオン時間を調整することにより電力変換制御を行っている。図１３（Ａ）のスイッチング電源では、制御装置は制御回路９１とドライブ回路９２とからなる。制御回路９１は、スイッチング電源９０の出力電圧ｅoと出力電流ｉoの値を取得し、これらの値に基づき図１３（Ｂ）に示すようなトランジスタスイッチＴrのオン・オフのためのタイミング信号をドライブ回路９２に与えている。ドライブ回路９２は、受け取ったタイミング信号に基づきトランジスタスイッチＴrを動作させる。
図１３（Ａ）のスイッチング電源では、制御回路９１が、スイッチング電源９０の出力電圧ｅoと出力電流ｉoの値を取得し、これらの値に基づき図１３（Ｂ）に示すようなトランジスタスイッチＴrのオン・オフのタイミング信号をドライブ回路９２に与えており、ドライブ回路９２はこの信号に基づきトランジスタスイッチＴrを動作させる。
出力電圧ｅoは、起動時のみならず、負荷状態が変化した場合や外乱が生じた場合等、稼動中においても、大きく変化することがある。通常、制御回路９１はＰＩＤ制御を行っており、出力電
圧ｅoが、図１４（Ａ）に示すように目標値（あるいは基準値）ｅo1に収束するに際して、出力電圧ｅoにはオーバシュートやアンダシュートが生じる。
圧ｅoが、図１４（Ａ）に示すように目標値（あるいは基準値）ｅo1に収束するに際して、出力電圧ｅoにはオーバシュートやアンダシュートが生じる。
また、出力電圧ｅoは、図１４（Ｂ）に示すように、小さく変化することもある。この場合にも、制御回路９１はＰＩＤ制御を行っており、出力電圧ｅoが、図１４（Ｂ）に示すように目標値（あるいは基準値）ｅo1に復帰するに際して、出力電圧ｅoにはオーバシュートやアンダシュートが生じる。
さらに、出力電圧ｅoは、図１４（Ｃ）に示すように、オーバシュートやアンダシュートに至らない緩やかな過渡特性を持つことがある。
さらに、出力電圧ｅoは、図１４（Ｃ）に示すように、オーバシュートやアンダシュートに至らない緩やかな過渡特性を持つことがある。
マイクロプロセッサの駆動等に使用される電源回路では、このオーバシュートやアンダシュートをなくすこと、すなわち出力電圧ｅoを目標値ｅrefに短時間に収束させる必要がある。
従来、特許文献１に示すシリーズレギュレータとスイッチング型ＤＣ−ＤＣコンバータとを並列に設けて、オーバシュートの発生を抑制する技術も知られている。しかし、この技術では、回路構成および制御方法が複雑化し、コスト、大きさ等の面で問題がある。
本発明の目的は、オーバシュート（またはアンダシュート）が生じている期間においてオーバシュートごと（またはアンダシュートごと）に定義された経時減衰抑制量をオーバシュート抑制量（またはアンダシュート抑制量）に含めることで、短時間内にオーバシュート（またはアンダシュート）を抑制することである。
本発明の電力変換装置の制御回路は、（１）から（９）を要旨とする。
（１）
オーバシュートまたはアンダシュートを検出するオーバシュート/アンダシュート検出部と、
オーバシュート抑制量またはアンダシュート抑制量を生成するオーバシュート／アンダシュート抑制量生成部を有し、
オーバシュート／アンダシュート抑制量生成部は、
前記オーバシュート/アンダシュート検出部が、オーバシュートを検出したときは、１オーバシュート期間の少なくとも初期において経時減衰するオーバシュート抑制量、または、１オーバシュート期間の少なくとも初期において作用する経時減衰抑制量が含まれるオーバシュート抑制量により当該オーバシュートを抑制し、
または、
前記オーバシュート/アンダシュート検出部が、アンダシュートを検出したときは、１アンダシュート期間の少なくとも初期において経時減衰するアンダシュート抑制量、または、１アンダシュート期間の少なくとも初期において作用する経時減衰抑制量が含まれるアンダシュート抑制量により当該アンダシュートを抑制する、
ことを特徴とする電力変換装置の制御回路。
（１）
オーバシュートまたはアンダシュートを検出するオーバシュート/アンダシュート検出部と、
オーバシュート抑制量またはアンダシュート抑制量を生成するオーバシュート／アンダシュート抑制量生成部を有し、
オーバシュート／アンダシュート抑制量生成部は、
前記オーバシュート/アンダシュート検出部が、オーバシュートを検出したときは、１オーバシュート期間の少なくとも初期において経時減衰するオーバシュート抑制量、または、１オーバシュート期間の少なくとも初期において作用する経時減衰抑制量が含まれるオーバシュート抑制量により当該オーバシュートを抑制し、
または、
前記オーバシュート/アンダシュート検出部が、アンダシュートを検出したときは、１アンダシュート期間の少なくとも初期において経時減衰するアンダシュート抑制量、または、１アンダシュート期間の少なくとも初期において作用する経時減衰抑制量が含まれるアンダシュート抑制量により当該アンダシュートを抑制する、
ことを特徴とする電力変換装置の制御回路。
本発明の電力変換装置の制御回路は、たとえば出力変動に起因する応答を抑制するために使用される。
たとえば、オーバシュート抑制量に含まれる経時減衰抑制量は、１オーバシュート期間のほぼ全部において定めてもよいし、１オーバシュート期間の一部において定めてもよい。また、アンダシュート抑制量に含まれる経時減衰抑制量も、１アンダシュート期間のほぼ全部において定めてもよいし、１アンダシュート期間の一部において定めてもよい。
ここで、１オーバシュート期間の一部、または１アンダシュート期間の一部には、１オーバシュート期間や１アンダシュート期間の初期の僅かな期間が含まれる。
たとえば、オーバシュート抑制量に含まれる経時減衰抑制量は、１オーバシュート期間のほぼ全部において定めてもよいし、１オーバシュート期間の一部において定めてもよい。また、アンダシュート抑制量に含まれる経時減衰抑制量も、１アンダシュート期間のほぼ全部において定めてもよいし、１アンダシュート期間の一部において定めてもよい。
ここで、１オーバシュート期間の一部、または１アンダシュート期間の一部には、１オーバシュート期間や１アンダシュート期間の初期の僅かな期間が含まれる。
電力変換装置において、オーバシュートが発生しないときにＰＩＤによる制御を行っているとする。オーバシュートがあったときに、たとえばＰＩＤ制御量に、経時減衰抑制量を含むオーバシュート抑制量を加えて制御を行う。また、アンダシュートがあったときも、ＰＩＤ制御量に、経時減衰抑制量を含むアンダシュート抑制量を加えて制御を行う。
以上の処理により、オーバシュートやアンダシュートを短時間に抑制できるし、当該オーバシュートの後に表れるアンダシュートや、当該アンダシュートの後に表れるオーバシュートも、速やかに抑制することができる。
以上の処理により、オーバシュートやアンダシュートを短時間に抑制できるし、当該オーバシュートの後に表れるアンダシュートや、当該アンダシュートの後に表れるオーバシュートも、速やかに抑制することができる。
オーバシュートとアンダシュートとが繰り返す場合に、当該繰り返しに応じて、フィードバック制御信号に、オーバシュート抑制量とアンダシュート抑制量とを、少なくとも２回、順次繰り返して加え、または、
アンダシュートとオーバシュートとが繰り返す場合に、当該繰り返しに応じて、フィードバック制御信号に、アンダシュート抑制量とオーバシュート抑制量とを、少なくとも２回、順次繰り返して加えることができる。
アンダシュートとオーバシュートとが繰り返す場合に、当該繰り返しに応じて、フィードバック制御信号に、アンダシュート抑制量とオーバシュート抑制量とを、少なくとも２回、順次繰り返して加えることができる。
（２）
最初のオーバシュート、または最先のＭ回（Ｍは２以上の整数）のオーバシュートとアンダシュートにおいてのみ、前記オーバシュート抑制量に前記経時減衰抑制量が含まれ、または、
最初のアンダシュート、または最先のＭ回（Ｍは２以上の整数）のアンダシュートとオーバシュートにおいてのみ、前記アンダシュート抑制量に前記経時減衰抑制量が含まれる、
ことを特徴とする（１）に記載の電力変換装置の制御回路。
最初のオーバシュート、または最先のＭ回（Ｍは２以上の整数）のオーバシュートとアンダシュートにおいてのみ、前記オーバシュート抑制量に前記経時減衰抑制量が含まれ、または、
最初のアンダシュート、または最先のＭ回（Ｍは２以上の整数）のアンダシュートとオーバシュートにおいてのみ、前記アンダシュート抑制量に前記経時減衰抑制量が含まれる、
ことを特徴とする（１）に記載の電力変換装置の制御回路。
本発明では、通常は、最初のオーバシュートにおいてのみ、オーバシュート抑制量に経時減衰抑制量を含ませれば、その後に生じるアンダシュートやオーバシュートを速やかに抑制できる。ただし、それだけでは、その後のアンダシュートやオーバシュートの抑制が不十分である場合には、次に生じるアンダシュートにおいても、アンダシュート抑制量に経時減衰抑制量を含ませることができる。
同様に、通常は、最初のアンダシュートにおいてのみ、アンダシュート抑制量に経時減衰抑制量を含ませれば、その後に生じるオーバシュートやアンダシュートを速やかに抑制できる。ただし、それだけでは、その後のオーバシュートやアンダシュートの抑制が不十分である場合には、次に生じるオーバシュートにおいても、オーバシュート抑制量に経時減衰抑制量を含ませることができる。
（３）
出力をフィードバック制御する（１）または（２）に記載の電力変換装置の制御回路において、
さらに、前記出力が基準値に近づくようにフィードバック制御信号を生成するフィードバック回路と、
前記フィードバック回路が生成したフィードバック制御信号に、前記オーバシュート／アンダシュート抑制量生成回路が生成したオーバシュート抑制量またはアンダシュート抑制量を加えて加算制御信号を出力する制御信号加算部と、
を備えたことを特徴とする電力変換装置の制御回路。
出力をフィードバック制御する（１）または（２）に記載の電力変換装置の制御回路において、
さらに、前記出力が基準値に近づくようにフィードバック制御信号を生成するフィードバック回路と、
前記フィードバック回路が生成したフィードバック制御信号に、前記オーバシュート／アンダシュート抑制量生成回路が生成したオーバシュート抑制量またはアンダシュート抑制量を加えて加算制御信号を出力する制御信号加算部と、
を備えたことを特徴とする電力変換装置の制御回路。
（４）
ＰＷＭ信号を生成する（１）から（３）の何れかに記載の電力変換装置の制御回路において、
オーバシュート／アンダシュート抑制量生成回路は、前記ＰＷＭ信号のスイッチのオン時間値またはオフ時間値を、サンプリング時間の経過とともに減衰させることで、経時減衰する前記オーバシュート抑制量または前記アンダシュート抑制量を生成する、
ことを特徴とする電力変換装置の制御回路。
ＰＷＭ信号を生成する（１）から（３）の何れかに記載の電力変換装置の制御回路において、
オーバシュート／アンダシュート抑制量生成回路は、前記ＰＷＭ信号のスイッチのオン時間値またはオフ時間値を、サンプリング時間の経過とともに減衰させることで、経時減衰する前記オーバシュート抑制量または前記アンダシュート抑制量を生成する、
ことを特徴とする電力変換装置の制御回路。
（５）
パワースイッチのオン時間を調整することにより、前記変換出力を制御する（１）から（４）の何れかに記載の電力変換装置の制御回路において、
前記オン時間が、フィードバック制御信号に基づく時間と、前記アンダシュート抑制量または前記オーバシュート抑制量に基づく時間との和、
ＴON,n＝ＴFB,n＋ＴOU,n
ＴON,n：パワースイッチのオン時間
ＴFB,n：フィードバック制御信号に基づく時間
ＴOU,n：アンダシュート抑制量またはオーバシュート抑制量に基づく時間
であり、前記オーバシュー抑制量または前記アンダシュー抑制量に基づく時間ＴOU,nが、
ＴOU,n＝ＴBIAS+ｋc2・Δｉoｅｘｐ（−ｋc1・ｎ）
+ｋv2・Δｅoｅｘｐ（−ｋv1・ｎ）
ＴBIAS：一定時間
ｅo：出力電圧
ｅi：入力電流
ｋc1，ｋc2，ｋv1，ｋv2：定数
ｎ：何回目のサンプリングであるかを示す数値
で表されることを特徴とする電力変換装置の制御回路。
パワースイッチのオン時間を調整することにより、前記変換出力を制御する（１）から（４）の何れかに記載の電力変換装置の制御回路において、
前記オン時間が、フィードバック制御信号に基づく時間と、前記アンダシュート抑制量または前記オーバシュート抑制量に基づく時間との和、
ＴON,n＝ＴFB,n＋ＴOU,n
ＴON,n：パワースイッチのオン時間
ＴFB,n：フィードバック制御信号に基づく時間
ＴOU,n：アンダシュート抑制量またはオーバシュート抑制量に基づく時間
であり、前記オーバシュー抑制量または前記アンダシュー抑制量に基づく時間ＴOU,nが、
ＴOU,n＝ＴBIAS+ｋc2・Δｉoｅｘｐ（−ｋc1・ｎ）
+ｋv2・Δｅoｅｘｐ（−ｋv1・ｎ）
ＴBIAS：一定時間
ｅo：出力電圧
ｅi：入力電流
ｋc1，ｋc2，ｋv1，ｋv2：定数
ｎ：何回目のサンプリングであるかを示す数値
で表されることを特徴とする電力変換装置の制御回路。
（６）
制御信号が、出力電圧、出力電流、出力電力またはこれらに基づき導出される電気的物理信号（本発明では、具体的には、抵抗，キャパシタンス，インダクタンス，インピーダンス）であることを特徴とする（１）から（５）の何れかに記載の電力変換装置の制御回路。
制御信号が、出力電圧、出力電流、出力電力またはこれらに基づき導出される電気的物理信号（本発明では、具体的には、抵抗，キャパシタンス，インダクタンス，インピーダンス）であることを特徴とする（１）から（５）の何れかに記載の電力変換装置の制御回路。
（７）
前記オーバシュート抑制量または前記アンダシュート抑制量は、
入力電圧、出力電圧、出力電流、出力電力、または、これらに基づき導出される電気的物理量、あるいは、
パワースイッチを流れる電流、電力変換装置の出力側に設けたリアクトルを流れる電流、または、電力変換装置の出力側に設けたコンデンサを流れる電流、
のうち少なくとも１つから生成されることを特徴とする（１）から（６）の何れかに記載の電力変換装置の制御回路。
前記オーバシュート抑制量または前記アンダシュート抑制量は、
入力電圧、出力電圧、出力電流、出力電力、または、これらに基づき導出される電気的物理量、あるいは、
パワースイッチを流れる電流、電力変換装置の出力側に設けたリアクトルを流れる電流、または、電力変換装置の出力側に設けたコンデンサを流れる電流、
のうち少なくとも１つから生成されることを特徴とする（１）から（６）の何れかに記載の電力変換装置の制御回路。
（８）
経時減衰する前記オーバシュート抑制量または前記アンダシュート抑制量が、指数関数、ユニット関数または多段階のステップ関数で表されることを特徴とする（１）から（７）の何れかに記載の電力変換装置の制御回路。
経時減衰する前記オーバシュート抑制量または前記アンダシュート抑制量が、指数関数、ユニット関数または多段階のステップ関数で表されることを特徴とする（１）から（７）の何れかに記載の電力変換装置の制御回路。
（９）
前記オーバシュート／アンダシュート抑制量生成回路は、前記フィードバック回路とは独立に動作することを特徴とする（１）から（８）の何れかに記載の電力変換装置の制御回路。
フィードバック制御部は、通常、ＰＩＤ制御，ＰＤ制御，ＰＩ制御，Ｐ制御、ＦＩＲフィルタを用いた制御，ＩＩＲフィルタを用いた制御，デッドビート（Ｄｅａｄ Ｂｅａｔ）制御等を行っている。
前記オーバシュート／アンダシュート抑制量生成回路は、前記フィードバック回路とは独立に動作することを特徴とする（１）から（８）の何れかに記載の電力変換装置の制御回路。
フィードバック制御部は、通常、ＰＩＤ制御，ＰＤ制御，ＰＩ制御，Ｐ制御、ＦＩＲフィルタを用いた制御，ＩＩＲフィルタを用いた制御，デッドビート（Ｄｅａｄ Ｂｅａｔ）制御等を行っている。
本発明の電力変換装置の制御方法は、（１０）から（１５）を要旨とする。
（１０）
オーバシュートまたはアンダシュートを検出して、オーバシュート抑制量またはアンダシュート抑制量を生成し、
前記オーバシュートを検出したときは、１オーバシュート期間の少なくとも初期において経時減衰するオーバシュート抑制量、または、１オーバシュート期間の少なくとも初期において作用する経時減衰抑制量が含まれるオーバシュート抑制量により当該オーバシュートを抑制し、
または、
前記アンダシュートを検出したときは、１アンダシュート期間の少なくとも初期において経時減衰するアンダシュート抑制量、または、１アンダシュート期間の少なくとも初期において作用する経時減衰抑制量が含まれる前記アンダシュート抑制量により当該アンダシュートを抑制する、
ことを特徴とする電力変換装置の制御方法。
（１０）
オーバシュートまたはアンダシュートを検出して、オーバシュート抑制量またはアンダシュート抑制量を生成し、
前記オーバシュートを検出したときは、１オーバシュート期間の少なくとも初期において経時減衰するオーバシュート抑制量、または、１オーバシュート期間の少なくとも初期において作用する経時減衰抑制量が含まれるオーバシュート抑制量により当該オーバシュートを抑制し、
または、
前記アンダシュートを検出したときは、１アンダシュート期間の少なくとも初期において経時減衰するアンダシュート抑制量、または、１アンダシュート期間の少なくとも初期において作用する経時減衰抑制量が含まれる前記アンダシュート抑制量により当該アンダシュートを抑制する、
ことを特徴とする電力変換装置の制御方法。
本発明の電力変換装置の制御方法は、たとえば、出力変動に起因する応答を抑制するために使用される。本発明の電力変換装置の制御方法では、オーバシュートとアンダシュートとが繰り返す場合に、当該繰り返しに応じて、フィードバック制御信号に、オーバシュート抑制量とアンダシュート抑制量とを、少なくとも２回、順次繰り返して加え、または、
アンダシュートとオーバシュートとが繰り返す場合に、当該繰り返しに応じて、フィードバック制御信号に、アンダシュート抑制量とオーバシュート抑制量とを、少なくとも２回、順次繰り返して加えることができる。
アンダシュートとオーバシュートとが繰り返す場合に、当該繰り返しに応じて、フィードバック制御信号に、アンダシュート抑制量とオーバシュート抑制量とを、少なくとも２回、順次繰り返して加えることができる。
（１１）
最初のオーバシュート、または最先のＭ回（Ｍは２以上の整数）のオーバシュートとアンダシュートにおいてのみ、前記オーバシュート抑制量に前記経時減衰抑制量を含み、または、
最初のアンダシュート、または最先のＭ回（Ｍは２以上の整数）のアンダシュートとオーバシュートにおいてのみ、前記アンダシュート抑制量に前記経時減衰抑制量を含む、
ことを特徴とする（１０）に記載の電力変換装置の制御方法。
最初のオーバシュート、または最先のＭ回（Ｍは２以上の整数）のオーバシュートとアンダシュートにおいてのみ、前記オーバシュート抑制量に前記経時減衰抑制量を含み、または、
最初のアンダシュート、または最先のＭ回（Ｍは２以上の整数）のアンダシュートとオーバシュートにおいてのみ、前記アンダシュート抑制量に前記経時減衰抑制量を含む、
ことを特徴とする（１０）に記載の電力変換装置の制御方法。
（１２）
制御信号が、出力電圧、出力電流、出力電力またはこれらに基づき導出される電気的物理信号であることを特徴とする（１０）または（１１）に記載の電力変換装置の制御方法。
制御信号が、出力電圧、出力電流、出力電力またはこれらに基づき導出される電気的物理信号であることを特徴とする（１０）または（１１）に記載の電力変換装置の制御方法。
（１３）
前記オーバシュート抑制量または前記アンダシュート抑制量は、
入力電圧、出力電圧、出力電流、出力電力、または、これらに基づき導出される電気的物理量、あるいは、
パワースイッチを流れる電流、電力変換装置の出力側に設けたリアクトルを流れる電流、または、電力変換装置の出力側に設けたコンデンサを流れる電流、
のうち少なくとも１つから生成されることを特徴とする（１０）から（１２）の何れかに記載の電力変換装置の制御方法。
前記オーバシュート抑制量または前記アンダシュート抑制量は、
入力電圧、出力電圧、出力電流、出力電力、または、これらに基づき導出される電気的物理量、あるいは、
パワースイッチを流れる電流、電力変換装置の出力側に設けたリアクトルを流れる電流、または、電力変換装置の出力側に設けたコンデンサを流れる電流、
のうち少なくとも１つから生成されることを特徴とする（１０）から（１２）の何れかに記載の電力変換装置の制御方法。
（１４）
経時減衰する前記オーバシュート抑制量または前記アンダシュート抑制量が、指数関数、ユニット関数または多段階のステップ関数で表されることを特徴とする（１０）から（１３）の何れかに記載の電力変換装置の制御方法。
経時減衰する前記オーバシュート抑制量または前記アンダシュート抑制量が、指数関数、ユニット関数または多段階のステップ関数で表されることを特徴とする（１０）から（１３）の何れかに記載の電力変換装置の制御方法。
（１５）
前記オーバシュート／アンダシュート抑制量が、前記フィードバック制御量とは独立に生成されることを特徴とする（１０）から（１４）の何れかに記載の電力変換装置の制御方法。
前記オーバシュート／アンダシュート抑制量が、前記フィードバック制御量とは独立に生成されることを特徴とする（１０）から（１４）の何れかに記載の電力変換装置の制御方法。
本発明の電力変換装置の第二の制御装置は、（１６）から（２０）を要旨とする。
（１６）
オーバシュートまたはアンダシュート以外の過渡変化を検出する過渡変化検出部と、
過渡変化抑制量を生成する過渡抑制量生成部を有し、
過渡変化抑制量生成部は、
前記過渡変化検出部が、過渡変化を検出したときは、その少なくとも初期において経時減衰する過渡変化抑制量により当該過渡変化を抑制する、
ことを特徴とする電力変換装置の制御回路。
（１６）
オーバシュートまたはアンダシュート以外の過渡変化を検出する過渡変化検出部と、
過渡変化抑制量を生成する過渡抑制量生成部を有し、
過渡変化抑制量生成部は、
前記過渡変化検出部が、過渡変化を検出したときは、その少なくとも初期において経時減衰する過渡変化抑制量により当該過渡変化を抑制する、
ことを特徴とする電力変換装置の制御回路。
（１７）
制御信号が、出力電圧、出力電流、出力電力またはこれらに基づき導出される電気的物理信号であることを特徴とする（１６）に記載の電力変換装置の制御装置。
制御信号が、出力電圧、出力電流、出力電力またはこれらに基づき導出される電気的物理信号であることを特徴とする（１６）に記載の電力変換装置の制御装置。
（１８）
前記過渡変化抑制量は、
入力電圧、出力電圧、出力電流、出力電力、または、これらに基づき導出される電気的物理量、あるいは、
パワースイッチを流れる電流、電力
変換装置の出力側に設けたリアクトルを流れる電流、または、電力変換装置の出力側に設けたコンデンサを流れる電流、
のうち少なくとも１つから生成されることを特徴とする（１６）に記載の電力変換装置の制御装置。
前記過渡変化抑制量は、
入力電圧、出力電圧、出力電流、出力電力、または、これらに基づき導出される電気的物理量、あるいは、
パワースイッチを流れる電流、電力
変換装置の出力側に設けたリアクトルを流れる電流、または、電力変換装置の出力側に設けたコンデンサを流れる電流、
のうち少なくとも１つから生成されることを特徴とする（１６）に記載の電力変換装置の制御装置。
（１９）
経時減衰する前記過渡変化抑制量が、指数関数、ユニット関数または多段階のステップ関数で表されることを特徴とする請求項１６の何れかに記載の電力変換装置の制御装置。
経時減衰する前記過渡変化抑制量が、指数関数、ユニット関数または多段階のステップ関数で表されることを特徴とする請求項１６の何れかに記載の電力変換装置の制御装置。
（２０）
前記過渡変化抑制量が、フィードバック制御量とは独立に生成されることを特徴とする（１６）に記載の電力変換装置の制御装置。
前記過渡変化抑制量が、フィードバック制御量とは独立に生成されることを特徴とする（１６）に記載の電力変換装置の制御装置。
本発明では、出力電圧、出力電流、出力電力またはこれらに基づき導出される電気的物理量（本発明では、具体的には、抵抗，キャパシタンス，インダクタンス，インピーダンス）からオーバシュートやアンダシュートを検出する。また、オーバシュート抑制量またはアンダシュート抑制量は、出力電圧、出力電流、出力電力またはこれらに基づき導出される電気的物理量の少なくとも１つから生成することができる。
本発明では、たとえばオーバシュート（またはアンダシュート）が生じたときは、当該オーバシュート（またはアンダシュート）が生じている期間においてオーバシュートごと（またはアンダシュートごと）に定義された経時減衰抑制量をオーバシュート抑制量（またはアンダシュート抑制量）に含めることで、短時間内にオーバシュート（またはアンダシュート）を抑制することができる。これにより、負荷が変化したときの過渡特性や、定常時における制御応答の改善を図ることができる。
本発明では、たとえばオーバシュート（またはアンダシュート）が生じたときは、当該オーバシュート（またはアンダシュート）が生じている期間においてオーバシュートごと（またはアンダシュートごと）に定義された経時減衰抑制量をオーバシュート抑制量（またはアンダシュート抑制量）に含めることで、短時間内にオーバシュート（またはアンダシュート）を抑制することができる。これにより、負荷が変化したときの過渡特性や、定常時における制御応答の改善を図ることができる。
図１は本発明の電力変換装置の制御回路の実施形態を示す説明図であり、電力変換装置２Ａには制御回路１１Ａが接続され制御回路１１Ａはドライブ回路１２に接続されている。制御回路１１Ａとドライブ回路１２とが電力制御装置１Ａを構成している。
図１において、電力変換装置２Ａは、入力端子ａ1に一端が接続されたトランジスタスイッチＴrと、トランジスタスイッチＴrの他端と入力端子ａ2（グランド）との間に接続されたフライホイールダイオードＦＤ（カソードがトランジスタスイッチＴrの他端に接続されている）と、トランジスタスイッチＴrの他端に一端が接続され他端が出力端子ｂ1に接続されたリアクトルＬと、出力端子ｂ1，ｂ2間に接続されたキャパシタＣとからなる。
入力端子ａ1，ａ2間には直流電源が接続され、出力端子ｂ1，ｂ2間には変換された電圧が表れる。図１では直流電圧はＶiで示され、出力端子ｂ1，ｂ2間の負荷Ｒは便宜上直流抵抗で示されている。なお、図１では、出力端子ｂ1，ｂ2間電圧（負荷Ｒの電圧）を出力電圧ｅo（応答量）で表してある。また、図１では、制御回路１１Ａは、出力電圧ｅoを取得している。
図２は電力制御装置１Ａ（制御回路１１Ａおよびドライブ回路１２）を示す機能ブロック図である。以下、本明細書では、制御回路（１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ）をディジタル回路で構成した例を示すが、制御回路の一部または全部をアナログ回路により構成することができる。図２において、制御回路１１Ａは増幅回路１１１と、ＡＤコンバータ１１２と、ＰＩＤ制御量生成部（本発明におけるフィードバック制御部）１１３と、オーバシュート／アンダシュート抑制量生成部１１４１と、オーバシュート／アンダシュート検出部１１４２と、加算部１１５と、カウンタ１１６と、オーバシュート／アンダシュート検出回路１３からなる。ＰＩＤ制御量生成部１１３と、オーバシュート／アンダシュート抑制量生成部１１４と、加算部１１５とは、ＤＳＰにより構成できる。
本実施形態では、ＰＩＤ制御量生成部１１３は、フィードバック制御要素生成部として機能し、出力電圧ｅoのディジタル値ＥoからＰＩＤ制御量ＮTon_PIDを生成する。
一方、オーバシュート／アンダシュート検出部１１４２は、出力電流Ｉo（ｉoのディジタル値。換算電圧ｅsのディジタル値でもある）と出力電圧Ｅoとから、オーバシュートまたはアンダシュートを検出している。オーバシュート／アンダシュート検出部１１４２がオーバシュートまたはアンダシュートを検出したときは、オーバシュート／アンダシュート抑制量生成部１１４１は、入力電圧定格値Ｅ* i、出力電圧定格値Ｅ* o、出力電圧の変化分ΔＥoとから、次式（（１Ａ），（１Ｂ））に示すスイッチＴrのオン時間Ｔon_MM,nを計算する。
Ｔon_MM,n＝（Ｔs／Ｅ* i）（Ｅ* o＋αA,n×ΔＥo） （１Ａ）
αA,n＝ｋA,n×ｅｘｐ（−λA,n×ｎ×Ｔsamp） （１Ｂ）
αA,n：経時減衰抑制量
Ｔs：オン・オフ周期
Ｔsamp：サンプリング周期
Ｅ* i：入力電圧定格値
Ｅ* o：出力電圧定格値
ΔＥo：出力電圧の変化分
ｋA,n：ｎにより決まる定数（ｎによらない定数であってもよい．通常は負の値）
λA,n：ｎにより決まる定数（ｎによらない定数であってもよい）
ｎ：何番目のサンプリングであるかを示す整数
Ｔsamp：サンプリング周期
αA,n＝ｋA,n×ｅｘｐ（−λA,n×ｎ×Ｔsamp） （１Ｂ）
αA,n：経時減衰抑制量
Ｔs：オン・オフ周期
Ｔsamp：サンプリング周期
Ｅ* i：入力電圧定格値
Ｅ* o：出力電圧定格値
ΔＥo：出力電圧の変化分
ｋA,n：ｎにより決まる定数（ｎによらない定数であってもよい．通常は負の値）
λA,n：ｎにより決まる定数（ｎによらない定数であってもよい）
ｎ：何番目のサンプリングであるかを示す整数
Ｔsamp：サンプリング周期
なお、Ｅ* oは、Ｅi，Ｉoの値に応じて変動するようにしてもよい。この場合には、制御回路１１Ａは、図示はしないがＥoのほかＥi，Ｉoも取得するようにするとともに、Ｅi，Ｉoの値に応じてＥ* oを決定するテーブルを用意しておき、このテーブルからＥ* oを決定する。
なお、Ｔon_MM,nは、オーバシュート抑制量ＮTon_MM,nに所定クロックＣＬＫの周期を乗算した値と等価である。
なお、Ｔon_MM,nは、オーバシュート抑制量ＮTon_MM,nに所定クロックＣＬＫの周期を乗算した値と等価である。
加算部１１５は、ＰＩＤ制御量生成部１１３の出力（ＰＩＤ制御量ＮTon_PID,n）と、オーバシュート／アンダシュート抑制量生成部１１４の出力ＮTon_MM,nとを加算し、これをＰＩＤ制御量ＮTon,n、
ＮTon,n＝ＮTon_MM,n−ＮTon_PID,n
としてカウンタ１１６に出力する。
なお、トランジスタスイッチＴrのオン時間Ｔon,nは、オーバシュート抑制量ＮTon,nに所定クロックＣＬＫの周期を乗算した値と等価である。
ＮTon,n＝ＮTon_MM,n−ＮTon_PID,n
としてカウンタ１１６に出力する。
なお、トランジスタスイッチＴrのオン時間Ｔon,nは、オーバシュート抑制量ＮTon,nに所定クロックＣＬＫの周期を乗算した値と等価である。
カウンタ１１６は、ＮTon,nをプリセットし、所定クロックＣＬＫの個数がＮTon,nに達したときにキャリー信号をドライブ回路１２に出力する。ドライブ回路１２は、オン・オフ周期ＴsでトランジスタスイッチＴrをオンしており、カウンタ１１６からキャリー信号を受け取るとトランジスタスイッチＴrをオフする。
図１および図２に示した制御回路１１Ａでは、出力電圧Ｅoの変化分ΔＥoに基づいてスイッチＴrのオン時間Ｔon_MM,nを求めたが（オーバシュート抑制量ＮTon_MM,nを求めたが）、図３の実施形態に示すように、入力電圧Ｅi、出力電流ＩoおよびＩoの変化分ΔＩoに基づいて、オーバシュート抑制量ＮTon_MM,nを求めることもできる。
図３の実施形態では、電力変換装置２Ｂには制御回路１１Ｂが接続され制御回路１１Ｂはドライブ回路１２に接続されている。制御回路１１Ｂとドライブ回路１２とが電力制御装置１Ｂを構成している。
図３の実施形態では、電力変換装置２Ｂには制御回路１１Ｂが接続され制御回路１１Ｂはドライブ回路１２に接続されている。制御回路１１Ｂとドライブ回路１２とが電力制御装置１Ｂを構成している。
図３における電力変換装置２Ｂの構成は図１の電力変換装置２Ａの構成と概略同じである。ただし、リアクトルＬとキャパシタＣとの接続点と、出力端子ｂ1との間に出力電流検出用抵抗Ｒsが接続されている。また、図３では、制御回路１１Ｂは、入力電圧Ｖi，出力電流ｉoの換算電圧ｅs，出力電圧ｅoの値を取得している。
図４は制御回路１１Ｂを示す機能ブロック図である。図４の制御回路１１Ｂの構成は図２の制御回路１１Ａの構成と概略同じである。ただし、増幅回路１１１は、入力電圧Ｖi，出力電流ｉoの換算電圧ｅs，出力電圧ｅoを入力し、ＡＤコンバータ１１２は、ｅoのディジタル値ＥoをＰＩＤ制御量生成部１１３に送出するとともに、出力電圧ｅoのディジタル値Ｅoおよび出力電流ｉoの換算電圧ｅsのディジタル値をオーバシュート／アンダシュート検出部１１４２に送出し、入力電圧Ｖiのディジタル値Ｅi，出力電流ｉoの換算電圧ｅsのディジタル値（Ｉo）をオーバシュート／アンダシュート抑制量生成部１１４１に送出している。
この実施形態では、次式（（２Ａ），（２Ｂ））に示すように、入力電圧Ｅi、出力電流ＩoおよびＩoの変化分ΔＩoに基づいて、オーバシュート抑制量ＮTon_MM,nを求めている。
この実施形態では、次式（（２Ａ），（２Ｂ））に示すように、入力電圧Ｅi、出力電流ＩoおよびＩoの変化分ΔＩoに基づいて、オーバシュート抑制量ＮTon_MM,nを求めている。
Ｔon_MM,n
＝（Ｔs／Ｅi）｛Ｅ* o＋ｒ×（Ｉo＋αB,n×ΔＩo）｝ （２Ａ）
αB,n＝ｋB,n×ｅｘｐ（−λB,n×ｎ×Ｔsamp） （２Ｂ）
αB,n：経時減衰抑制量
Ｔs：オン・オフ周期
Ｔsamp：サンプリング周期
Ｅi：入力電圧
Ｅ* o：出力電圧基準値
Ｉo：出力電流
ΔＩo：出力電流の変化分
ｋB,n：ｎにより決まる定数（ｎによらない定数であってもよい．通常は負の値）
λB,n：ｎにより決まる定数（ｎによらない定数であってもよい）
ｎ：何番目のサンプリングであるかを示す整数
＝（Ｔs／Ｅi）｛Ｅ* o＋ｒ×（Ｉo＋αB,n×ΔＩo）｝ （２Ａ）
αB,n＝ｋB,n×ｅｘｐ（−λB,n×ｎ×Ｔsamp） （２Ｂ）
αB,n：経時減衰抑制量
Ｔs：オン・オフ周期
Ｔsamp：サンプリング周期
Ｅi：入力電圧
Ｅ* o：出力電圧基準値
Ｉo：出力電流
ΔＩo：出力電流の変化分
ｋB,n：ｎにより決まる定数（ｎによらない定数であってもよい．通常は負の値）
λB,n：ｎにより決まる定数（ｎによらない定数であってもよい）
ｎ：何番目のサンプリングであるかを示す整数
本実施形態でも、図４の加算部１１５は、ＰＩＤ制御量生成部１１３の出力（ＰＩＤ制御量ＮTon_PID,n）と、オーバシュート／アンダシュート抑制量生成部１１４１の出力ＮTon_MM,nとを加算し、これをＰＩＤ制御量ＮTon,n、
ＮTon,n＝ＮTon_MM,n−ＮTon_PID,n
としてカウンタ１１６に出力する。
ＮTon,n＝ＮTon_MM,n−ＮTon_PID,n
としてカウンタ１１６に出力する。
上記のように、図３の実施形態では、制御回路１１Ｂは、入力電圧Ｅi、出力電流ＩoおよびＩoの変化分ΔＩoに基づく制御を行ったが、図５の電力変換装置２Ｃや図６の制御回路１１Ｃに示すように、出力電流Ｉoの検出に代えて、リアクトル電流ＩLを検出してもよい。
図５の実施形態では、電力変換装置２Ｃには制御回路１１Ｃが接続され制御回路１１Ｃはドライブ回路１２に接続されている。制御回路１１Ｃとドライブ回路１２とが電力制御装置１Ｃを構成している。
図５の実施形態では、電力変換装置２Ｃには制御回路１１Ｃが接続され制御回路１１Ｃはドライブ回路１２に接続されている。制御回路１１Ｃとドライブ回路１２とが電力制御装置１Ｃを構成している。
図５における電力変換装置２Ｂの構成は図１の電力変換装置２Ａの構成と概略同じである。ただし、本実施形態では、出力電流検出用抵抗Ｒsに代えてリアクトル電流検出用抵抗ＲsLをリアクトルの後段に設ける。これにより、オーバシュートやアンダシュートの抑制応答が速くなる。
なお、リアクトル電流不連続モードでは、次式（（３Ａ），（３Ｂ））を用いることができる。
Ｔon_MM,n
＝ＮTs×｛２Ｅ* oＬ（Ｉo＋αC,n×ΔＩo）｝1/2
×｛Ｅi（Ｅi−Ｅ* o）Ｔs｝-1/2 （３Ａ）
αC,n＝ｋC,n×ｅｘｐ（−λC,n×ｎ×Ｔsamp） （３Ｂ）
αC,n：経時減衰抑制量
Ｌ：リアクトルのインダクタンス
Ｔs：オン・オフ周期
Ｔsamp：サンプリング周期
ＮTs：オン・オフ周期のクロック数
Ｅi：入力電圧
Ｅ* o：出力電圧基準値
Ｉo：出力電流
ΔＩo：出力電流の変化分
ｋC,n：ｎにより決まる定数（ｎによらない定数であってもよい．通常は負の値）
λC,n：ｎにより決まる定数（ｎによらない定数であってもよい）
ｎ：何番目のサンプリングであるかを示す整数
Ｔon_MM,n
＝ＮTs×｛２Ｅ* oＬ（Ｉo＋αC,n×ΔＩo）｝1/2
×｛Ｅi（Ｅi−Ｅ* o）Ｔs｝-1/2 （３Ａ）
αC,n＝ｋC,n×ｅｘｐ（−λC,n×ｎ×Ｔsamp） （３Ｂ）
αC,n：経時減衰抑制量
Ｌ：リアクトルのインダクタンス
Ｔs：オン・オフ周期
Ｔsamp：サンプリング周期
ＮTs：オン・オフ周期のクロック数
Ｅi：入力電圧
Ｅ* o：出力電圧基準値
Ｉo：出力電流
ΔＩo：出力電流の変化分
ｋC,n：ｎにより決まる定数（ｎによらない定数であってもよい．通常は負の値）
λC,n：ｎにより決まる定数（ｎによらない定数であってもよい）
ｎ：何番目のサンプリングであるかを示す整数
式（３Ａ），（３Ｂ）は定常特性を表している。出力の状態が変化したときに、この式をもとに、少なくとも最初のアンダシュートの初期において、ＰＩＤ制御量に、経時減衰するアンダシュート抑制量がかけられるので電圧変動がない制御が行われる。
さらに、図７の電力変換装置２Ｄや図８の制御回路１１Ｄに示すように、入力電圧Ｅi、および出力電流Ｉoに基づいてオーバシュート抑制量ＮTon_MM,nを求めることもできる。
図７の実施形態では、電力変換装置３Ｄには制御回路１１Ｄが接続され制御回路１１Ｄはドライブ回路１２に接続されている。制御回路１１Ｄとドライブ回路１２とが電力制御装置１Ｄを構成している。
本実施形態では、次式（（４Ａ），（４Ｂ））に示すように、入力電圧Ｅi、出力電流Ｉoに基づいて、オーバシュート抑制量ＮTon_MM,nを求めている。
図７の実施形態では、電力変換装置３Ｄには制御回路１１Ｄが接続され制御回路１１Ｄはドライブ回路１２に接続されている。制御回路１１Ｄとドライブ回路１２とが電力制御装置１Ｄを構成している。
本実施形態では、次式（（４Ａ），（４Ｂ））に示すように、入力電圧Ｅi、出力電流Ｉoに基づいて、オーバシュート抑制量ＮTon_MM,nを求めている。
Ｔon_MM,n
＝（Ｔs／Ｅi）｛Ｅ* o＋ｒ×Ｉo×（１＋αD,n）｝ （４Ａ）
αD,n＝ｋD,n×ｅｘｐ（−λD,n×ｎ×Ｔsamp） （４Ｂ）
αD,n：経時減衰抑制量
Ｔs：オン・オフ周期
Ｔsamp：サンプリング周期
Ｅi：入力電圧
Ｅ* o：出力電圧基準値
Ｉo：出力電流
ｋD,n：ｎにより決まる定数（ｎによらない定数であってもよい）
λD,n：ｎにより決まる定数（ｎによらない定数であってもよい．通常は負の値）
ｎ：何番目のサンプリングであるかを示す整数
＝（Ｔs／Ｅi）｛Ｅ* o＋ｒ×Ｉo×（１＋αD,n）｝ （４Ａ）
αD,n＝ｋD,n×ｅｘｐ（−λD,n×ｎ×Ｔsamp） （４Ｂ）
αD,n：経時減衰抑制量
Ｔs：オン・オフ周期
Ｔsamp：サンプリング周期
Ｅi：入力電圧
Ｅ* o：出力電圧基準値
Ｉo：出力電流
ｋD,n：ｎにより決まる定数（ｎによらない定数であってもよい）
λD,n：ｎにより決まる定数（ｎによらない定数であってもよい．通常は負の値）
ｎ：何番目のサンプリングであるかを示す整数
上記の各例（式（１Ａ），（１Ｂ）、式（２Ａ），（２Ｂ）、式（３Ａ），（３Ｂ）、式（４Ａ），（４Ｂ））では、経時減衰抑制量として図９（Ａ）に示した指数関数を使用している。
図９（Ａ）では横軸に時間（ｎ×Ｔs＝ｔ）をとり、縦軸に経時減衰抑制量αnをとっており、αnをｋn×ｅｘｐ（−λn×ｎ×Ｔｓａｍｐ）で表してある。
上述したように、ｎは何番目のサンプリングであるかを示す整数であり、Ｔsはサンプリング周期、ｋnはｎにより決まる定数（ｎによらない定数であってもよい）ある。
本発明では、経時減衰抑制量として図９（Ａ）に示した指数関数に代えて図９（Ｂ）に示すようなユニット関数、や図９（Ｃ）に示すような階段関数を使用することもできる。
図９（Ｂ）のユニット関数および図９（Ｃ）の階段関数でも横軸に時間（ｎ×Ｔs＝ｔ）をとり、縦軸に経時減衰抑制量αnをとっている。
図９（Ｂ）のユニット関数は、ｎがゼロからＮ1までの期間（０〜Ｎ1×Ｔs）は経時減衰抑制量αnがαN1であるが、ｎがＮ1を超えた後は経時減衰抑制量αnが「０」となる。
図９（Ｃ）の階段関数は、ｎがゼロからＮ1までの期間（０〜Ｎ1×Ｔs）は経時減衰抑制量αnがαN1で、ｎがＮ1からＮ2までの期間（Ｎ1×Ｔs〜Ｎ2×Ｔs）は経時減衰抑制量αnがαN2で、ｎがＮ2からＮ3までの期間（Ｎ2×Ｔs〜Ｎ3×Ｔs）は経時減衰抑制量αnがαN3である。
図９（Ａ）では横軸に時間（ｎ×Ｔs＝ｔ）をとり、縦軸に経時減衰抑制量αnをとっており、αnをｋn×ｅｘｐ（−λn×ｎ×Ｔｓａｍｐ）で表してある。
上述したように、ｎは何番目のサンプリングであるかを示す整数であり、Ｔsはサンプリング周期、ｋnはｎにより決まる定数（ｎによらない定数であってもよい）ある。
本発明では、経時減衰抑制量として図９（Ａ）に示した指数関数に代えて図９（Ｂ）に示すようなユニット関数、や図９（Ｃ）に示すような階段関数を使用することもできる。
図９（Ｂ）のユニット関数および図９（Ｃ）の階段関数でも横軸に時間（ｎ×Ｔs＝ｔ）をとり、縦軸に経時減衰抑制量αnをとっている。
図９（Ｂ）のユニット関数は、ｎがゼロからＮ1までの期間（０〜Ｎ1×Ｔs）は経時減衰抑制量αnがαN1であるが、ｎがＮ1を超えた後は経時減衰抑制量αnが「０」となる。
図９（Ｃ）の階段関数は、ｎがゼロからＮ1までの期間（０〜Ｎ1×Ｔs）は経時減衰抑制量αnがαN1で、ｎがＮ1からＮ2までの期間（Ｎ1×Ｔs〜Ｎ2×Ｔs）は経時減衰抑制量αnがαN2で、ｎがＮ2からＮ3までの期間（Ｎ2×Ｔs〜Ｎ3×Ｔs）は経時減衰抑制量αnがαN3である。
オーバシュートやアンダシュートどのタイミング生じるかがわかっている場合もあるが、わからない場合もある。オーバシュートやアンダシュートどのタイミング生じるかがわからない場合には、図１０（Ａ）に示すようなオーバシュート／アンダシュート検出回路を利用できる。
図１０（Ａ）において、オーバシュート／アンダシュート検出回路３は、直流電圧Ｅrを基準電圧とするコンパレータ（ｃｍｐ）３１と、バッファ回路３２と、判別部３３とからなる。からなる。バッファ回路３２は、コンパレータ３１の出力端子とグランドとの間に設けられたアノード接地のツェナーダイオードＺＤと、ツェナーダイオードＺＤのカソード端子とオーバシュート／アンダシュート検出回路３の入力端子との間に接続されたバッファＢＵＦとからなる。判別部３３は、２入力端子に出力電圧ｅoとバッファ回路３２の出力Ｅxを入力している。図１０（Ｂ）に示すように、これらの入力信号（出力電圧ｅo），Ｅxの符号を比較することにより、オーバシュートやアンダシュートの発生を検出できることはもちろん、出力ｅoがオーバシュートの側にあるのかアンダシュートの側にあるのかを判別することができる。
図１１（Ａ），（Ｂ）は本発明による効果の説明図である。図１１（Ａ）（ｉ），（ｉｉ）は、本発明の制御によるシミュレーション値および実測値を示し、図１１（Ｂ）（ｉ），（ｉｉ）は、ＰＩＤ制御によるシミュレーション値および実測値を示している。これらの図から明らかなように、本発明によればオーバシュートやアンダシュートの発生を速やかに抑えることができる。
上記の実施形態では、制御回路１１は、入力電圧Ｅi，出力電流の換算電圧ｅs，出力電圧ｅoの値を取得したが、本発明はこれに限定されない。たとえば、制御回路１１は、入力電圧Ｅi，出力電流の換算電圧ｅs，出力電圧ｅo，入力電流Ｉi、出力電力Ｐo，負荷Ｒ，インダクタ電流ｉL，キャパシタ電圧ｅc，キャパシタ電流ｉc，スイッチ電流ｉTrのうち複数を取り込み、これらのピーク値、平均値、実効値等を演算して本発明の制御を行うことができる。
式（１Ｂ）における経時減衰抑制量αA,nのパラメータ（ｋA,n、λA,n）、式（２Ｂ）における経時減衰抑制量αB,nのパラメータ（ｋB,n、λB,n）、式（３Ｂ）における経時減衰抑制量αC,nのパラメータ（ｋC,n、λC,n）および式（４Ｂ）における経時減衰抑制量αD,nのパラメータ（ｋD,n、λD,n）、あるいは式（１Ｂ），式（２Ｂ），式（３Ｂ），式（４Ｂ）におけるｎで表されるサンプリングの最大の回数は、入力電圧Ｅi，出力電圧Ｅo，出力電流Ｉo，リアクトル電流ＩL，あるいはこれらから求められる負荷抵抗（負荷インピーダンス），電力Ｐo等に基づき決定する。
図１２は、本発明による効果の説明図であり、（Ａ）および（Ｂ）は本来なら電圧が変動するときに生じるはずのオーバシュートやアンダシュートが低減されている様子を示し、（Ｃ）は電圧値が所定値に収束するまでに要する時間が短縮された様子を示す図である。
これらの図に示すように、本発明によれればオーバシュートやアンダシュートを抑制できることはもちろん、オーバシュートやアンダシュート以外の過渡特性に対しても、速やかな応答を実現することができる。
なお、本発明において、過渡変化を抑制する場合には前記オーバシュートやアンダシュートの抑制手法と基本的に同じであるので説明は省略する。
これらの図に示すように、本発明によれればオーバシュートやアンダシュートを抑制できることはもちろん、オーバシュートやアンダシュート以外の過渡特性に対しても、速やかな応答を実現することができる。
なお、本発明において、過渡変化を抑制する場合には前記オーバシュートやアンダシュートの抑制手法と基本的に同じであるので説明は省略する。
１Ａ，１Ｂ，１Ｃ，１Ｄ 電力制御装置
２Ａ，２Ｂ，２Ｃ，２Ｄ 電力変換装置
１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ 制御回路
１２ ドライブ回路
１３ オーバシュート／アンダシュート検出回路
９０ スイッチング電源
９１ 制御回路
９２ ドライブ回路
１１１ 増幅回路
１１２ ＡＤコンバータ
１１３ ＰＩＤ制御量生成部
１１５ 加算部
１１６ カウンタ
１３１ コンパレータ
１３２ バッファ回路
１３３ 判別部
１１４１ オーバシュート／アンダシュート抑制量生成部
１１４２ オーバシュート／アンダシュート検出部
ＢＵＦ バッファ
Ｃ 平滑コンデンサ
ＣＬＫ 基準クロック
Ｅi 入力電圧
Ｅo 出力電圧
Ｅr 直流電圧
ＦＤ フライホイールダイオード
Ｉi 入力電流（ディジタル値）
Ｉo 出力電流（ディジタル値）
Ｌ 平滑リアクトル
Ｍ 何回目のオーバ／アンダシュートかを示す整数
ＮEi 入力電圧Ｅiのディジタル値
ＮTon_PID ＰＩＤ制御量
ＮTon_MM,n オーバシュート抑制量
ＮTon 所定クロックＣＬＫの個数
Ｎeo 出力電圧のディジタル値
Ｎes 出力電流のディジタル値
Ｒ 負荷
Ｒs 出力電流検出用抵抗
Ｔr トランジスタスイッチ
Ｔsamp サンプリング周期
ＺＤ ツェナーダイオード
ａ1，ａ2 入力端子
ｂ1，ｂ2 出力端子
ｅc キャパシタ電圧
ｅo 出力電圧
ｅref 目標値
ｅs 出力電流の換算電圧値
ｉL インダクタ電流
ｉTr スイッチ電流
ｉc キャパシタ電流
ｉo 出力電流
ｋA,n，ｋB,n，ｋC,n，ｋD,n ｎにより決まる定数（ｎによらない定数であってもよい。通常は負の値）
ｎ 何番目のサンプリングであるかを示す整数
λA,n，λB,n，λC,n，λD,n ｎにより決まる定数（ｎによらない定数であってもよい）
αn，αA,n，αB,n，αC,n，αD,n 経時減衰抑制量
ΔＥo 出力電圧の変化分
ΔＩo 出力電流の変化分
２Ａ，２Ｂ，２Ｃ，２Ｄ 電力変換装置
１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ 制御回路
１２ ドライブ回路
１３ オーバシュート／アンダシュート検出回路
９０ スイッチング電源
９１ 制御回路
９２ ドライブ回路
１１１ 増幅回路
１１２ ＡＤコンバータ
１１３ ＰＩＤ制御量生成部
１１５ 加算部
１１６ カウンタ
１３１ コンパレータ
１３２ バッファ回路
１３３ 判別部
１１４１ オーバシュート／アンダシュート抑制量生成部
１１４２ オーバシュート／アンダシュート検出部
ＢＵＦ バッファ
Ｃ 平滑コンデンサ
ＣＬＫ 基準クロック
Ｅi 入力電圧
Ｅo 出力電圧
Ｅr 直流電圧
ＦＤ フライホイールダイオード
Ｉi 入力電流（ディジタル値）
Ｉo 出力電流（ディジタル値）
Ｌ 平滑リアクトル
Ｍ 何回目のオーバ／アンダシュートかを示す整数
ＮEi 入力電圧Ｅiのディジタル値
ＮTon_PID ＰＩＤ制御量
ＮTon_MM,n オーバシュート抑制量
ＮTon 所定クロックＣＬＫの個数
Ｎeo 出力電圧のディジタル値
Ｎes 出力電流のディジタル値
Ｒ 負荷
Ｒs 出力電流検出用抵抗
Ｔr トランジスタスイッチ
Ｔsamp サンプリング周期
ＺＤ ツェナーダイオード
ａ1，ａ2 入力端子
ｂ1，ｂ2 出力端子
ｅc キャパシタ電圧
ｅo 出力電圧
ｅref 目標値
ｅs 出力電流の換算電圧値
ｉL インダクタ電流
ｉTr スイッチ電流
ｉc キャパシタ電流
ｉo 出力電流
ｋA,n，ｋB,n，ｋC,n，ｋD,n ｎにより決まる定数（ｎによらない定数であってもよい。通常は負の値）
ｎ 何番目のサンプリングであるかを示す整数
λA,n，λB,n，λC,n，λD,n ｎにより決まる定数（ｎによらない定数であってもよい）
αn，αA,n，αB,n，αC,n，αD,n 経時減衰抑制量
ΔＥo 出力電圧の変化分
ΔＩo 出力電流の変化分
Claims (20)
- オーバシュートまたはアンダシュートを検出するオーバシュート/アンダシュート検出部と、
オーバシュート抑制量またはアンダシュート抑制量を生成するオーバシュート／アンダシュート抑制量生成部を有し、
オーバシュート／アンダシュート抑制量生成部は、
前記オーバシュート/アンダシュート検出部が、オーバシュートを検出したときは、１オーバシュート期間の少なくとも初期において経時減衰するオーバシュート抑制量、または、１オーバシュート期間の少なくとも初期において作用する経時減衰抑制量が含まれるオーバシュート抑制量により当該オーバシュートを抑制し、
または、
前記オーバシュート/アンダシュート検出部が、アンダシュートを検出したときは、１アンダシュート期間の少なくとも初期において経時減衰するアンダシュート抑制量、または、１アンダシュート期間の少なくとも初期において作用する経時減衰抑制量が含まれるアンダシュート抑制量により当該アンダシュートを抑制する、
ことを特徴とする電力変換装置の制御回路。 - 最初のオーバシュート、または最先のＭ回（Ｍは２以上の整数）のオーバシュートとアンダシュートにおいてのみ、前記オーバシュート抑制量に前記経時減衰抑制量が含まれ、または、
最初のアンダシュート、または最先のＭ回（Ｍは２以上の整数）のアンダシュートとオーバシュートにおいてのみ、前記アンダシュート抑制量に前記経時減衰抑制量が含まれる、
ことを特徴とする請求項１に記載の電力変換装置の制御回路。 - 出力をフィードバック制御する請求項１に記載の電力変換装置の制御回路において、
さらに、前記出力が基準値に近づくようにフィードバック制御信号を生成するフィードバック回路と、
前記フィードバック回路が生成したフィードバック制御信号に、前記オーバシュート／アンダシュート抑制量生成回路が生成したオーバシュート抑制量またはアンダシュート抑制量を加えて加算制御信号を出力する制御信号加算部と、
を備えたことを特徴とする電力変換装置の制御回路。 - ＰＷＭ信号を生成する請求項１に記載の電力変換装置の制御回路において、
オーバシュート／アンダシュート抑制量生成回路は、前記ＰＷＭ信号のスイッチのオン時間値またはオフ時間値を、サンプリング時間の経過とともに減衰させることで、経時減衰する前記オーバシュート抑制量または前記アンダシュート抑制量を生成する、
ことを特徴とする電力変換装置の制御回路。 - パワースイッチのオン時間を調整することにより、前記変換出力を制御する請求項１に記載の電力変換装置の制御回路において、
前記オン時間が、フィードバック制御信号に基づく時間と、前記アンダシュート抑制量または前記オーバシュート抑制量に基づく時間との和、
ＴON,n＝ＴFB,n＋ＴOU,n
ＴON,n：パワースイッチのオン時間
ＴFB,n：フィードバック制御信号に基づく時間
ＴOU,n：アンダシュート抑制量またはオーバシュート抑制量に基づく時間
であり、前記オーバシュー抑制量または前記アンダシュー抑制量に基づく時間ＴOU,nが、
ＴOU,n＝ＴBIAS+ｋc2・Δｉoｅｘｐ（−ｋc1・ｎ）
+ｋv2・Δｅoｅｘｐ（−ｋv1・ｎ）
ＴBIAS：一定時間
ｅo：出力電圧
ｅi：入力電流
ｋc1，ｋc2，ｋv1，ｋv2：定数
ｎ：何回目のサンプリングであるかを示す数値
で表されることを特徴とする電力変換装置の制御回路。 - 制御信号が、出力電圧、出力電流、出力電力またはこれらに基づき導出される電気的物理信号であることを特徴とする請求項１に記載の電力変換装置の制御回路。
- 前記オーバシュート抑制量または前記アンダシュート抑制量は、
入力電圧、出力電圧、出力電流、出力電力、または、これらに基づき導出される電気的物理量、あるいは、
パワースイッチを流れる電流、電力変換装置の出力側に設けたリアクトルを流れる電流、または、電力変換装置の出力側に設けたコンデンサを流れる電流、
のうち少なくとも１つから生成されることを特徴とする請求項１に記載の電力変換装置の制御回路。 - 経時減衰する前記オーバシュート抑制量または前記アンダシュート抑制量が、指数関数、ユニット関数または多段階のステップ関数で表されることを特徴とする請求項１に記載の電力変換装置の制御回路。
- 前記オーバシュート／アンダシュート抑制量生成回路は、前記フィードバック回路とは独立に動作することを特徴とする請求項１に記載の電力変換装置の制御回路。
- オーバシュートまたはアンダシュートを検出して、オーバシュート抑制量またはアンダシュート抑制量を生成し、
前記オーバシュートを検出したときは、１オーバシュート期間の少なくとも初期において経時減衰するオーバシュート抑制量、または、１オーバシュート期間の少なくとも初期において作用する経時減衰抑制量が含まれるオーバシュート抑制量により当該オーバシュートを抑制し、
または、
前記アンダシュートを検出したときは、１アンダシュート期間の少なくとも初期において経時減衰するアンダシュート抑制量、または、１アンダシュート期間の少なくとも初期において作用する経時減衰抑制量が含まれる前記アンダシュート抑制量により当該アンダシュートを抑制する、
ことを特徴とする電力変換装置の制御方法。 - 最初のオーバシュート、または最先のＭ回（Ｍは２以上の整数）のオーバシュートとアンダシュートにおいてのみ、前記オーバシュート抑制量に前記経時減衰抑制量を含み、または、
最初のアンダシュート、または最先のＭ回（Ｍは２以上の整数）のアンダシュートとオーバシュートにおいてのみ、前記アンダシュート抑制量に前記経時減衰抑制量を含む、
ことを特徴とする請求項１０に記載の電力変換装置の制御方法。 - 制御信号が、出力電圧、出力電流、出力電力またはこれらに基づき導出される電気的物理信号であることを特徴とする請求項１０に記載の電力変換装置の制御方法。
- 前記オーバシュート抑制量または前記アンダシュート抑制量は、
入力電圧、出力電圧、出力電流、出力電力、または、これらに基づき導出される電気的物理量、あるいは、
パワースイッチを流れる電流、電力変換装置の出力側に設けたリアクトルを流れる電流、または、電力変換装置の出力側に設けたコンデンサを流れる電流、
のうち少なくとも１つから生成されることを特徴とする請求項１０に記載の電力変換装置の制御方法。 - 経時減衰する前記オーバシュート抑制量または前記アンダシュート抑制量が、指数関数、ユニット関数または多段階のステップ関数で表されることを特徴とする請求項１０の何れかに記載の電力変換装置の制御方法。
- 前記オーバシュート／アンダシュート抑制量が、前記フィードバック制御量とは独立に生成されることを特徴とする請求項１０に記載の電力変換装置の制御方法。
- オーバシュートまたはアンダシュート以外の過渡変化を検出する過渡変化検出部と、
過渡変化抑制量を生成する過渡抑制量生成部を有し、
過渡変化抑制量生成部は、
前記過渡変化検出部が、過渡変化を検出したときは、その少なくとも初期において経時減衰する過渡変化抑制量により当該過渡変化を抑制する、
ことを特徴とする電力変換装置の制御回路。 - 制御信号が、出力電圧、出力電流、出力電力またはこれらに基づき導出される電気的物理信号であることを特徴とする請求項１６に記載の電力変換装置の制御方法。
- 前記過渡変化抑制量は、
入力電圧、出力電圧、出力電流、出力電力、または、これらに基づき導出される電気的物理量、あるいは、
パワースイッチを流れる電流、電力変換装置の出力側に設けたリアクトルを流れる電流、または、電力変換装置の出力側に設けたコンデンサを流れる電流、
のうち少なくとも１つから生成されることを特徴とする請求項１６に記載の電力変換装置の制御方法。 - 経時減衰する前記過渡変化抑制量が、指数関数、ユニット関数または多段階のステップ関数で表されることを特徴とする請求項１６の何れかに記載の電力変換装置の制御方法。
- 前記過渡変化抑制量が、フィードバック制御量とは独立に生成されることを特徴とする請求項１６に記載の電力変換装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011551960A JP5401729B2 (ja) | 2010-01-31 | 2011-01-31 | 電力変換装置の制御回路および制御方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010019833 | 2010-01-31 | ||
| JP2010019833 | 2010-01-31 | ||
| JP2011551960A JP5401729B2 (ja) | 2010-01-31 | 2011-01-31 | 電力変換装置の制御回路および制御方法 |
| PCT/JP2011/051971 WO2011093500A1 (ja) | 2010-01-31 | 2011-01-31 | 電力変換装置の制御回路および制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2011093500A1 JPWO2011093500A1 (ja) | 2013-06-06 |
| JP5401729B2 true JP5401729B2 (ja) | 2014-01-29 |
Family
ID=44319477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011551960A Active JP5401729B2 (ja) | 2010-01-31 | 2011-01-31 | 電力変換装置の制御回路および制御方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9389627B2 (ja) |
| EP (1) | EP2530819A4 (ja) |
| JP (1) | JP5401729B2 (ja) |
| KR (1) | KR101383989B1 (ja) |
| WO (1) | WO2011093500A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5750067B2 (ja) | 2012-02-21 | 2015-07-15 | ルネサスエレクトロニクス株式会社 | 制御装置及びデジタル制御電源並びに制御方法 |
| JP5858533B2 (ja) * | 2012-03-31 | 2016-02-10 | 国立大学法人 長崎大学 | 制御装置および電力変換回路の制御装置 |
| US9444331B2 (en) | 2013-07-29 | 2016-09-13 | Infineon Technologies Ag | System and method for a converter circuit |
| US10942561B2 (en) * | 2017-09-08 | 2021-03-09 | Texas Instruments Incorporated | Determination of one or more operating parameters for a switched-mode power supply |
| JP2022090953A (ja) * | 2020-12-08 | 2022-06-20 | オムロン株式会社 | 電力変換装置の制御回路及び電力変換装置 |
| US11594965B2 (en) * | 2020-12-14 | 2023-02-28 | Psemi Corporation | Power converter counter circuit with under-regulation detector |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779A (en) * | 1980-05-29 | 1982-01-05 | Mitsubishi Electric Corp | Load fluctuation compensator |
| JPS63174563A (ja) * | 1987-01-13 | 1988-07-19 | Mitsubishi Electric Corp | 直流電源装置 |
| JP2005130616A (ja) * | 2003-10-23 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 電源システム |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909370A (en) * | 1997-12-22 | 1999-06-01 | Honeywell Inc. | Method of predicting overshoot in a control system response |
| US6605931B2 (en) * | 2000-11-07 | 2003-08-12 | Microsemi Corporation | Switching regulator with transient recovery circuit |
| JP4493456B2 (ja) | 2003-12-10 | 2010-06-30 | ローム株式会社 | 電源装置、及びそれを用いた携帯機器 |
| US7327128B2 (en) * | 2004-12-29 | 2008-02-05 | Intel Corporation | Switching power supply transient suppression |
| US20060290336A1 (en) * | 2005-06-28 | 2006-12-28 | Intel Corporation | Voltage regulator load compensator |
| US7489119B2 (en) * | 2005-08-17 | 2009-02-10 | Nexem, Inc. | DC to DC converter with reference voltage loop disturbance compensation |
| TWI328157B (en) * | 2006-08-31 | 2010-08-01 | Asustek Comp Inc | Transient voltage compensation apparatus and switching power using the same |
| JP2008206239A (ja) * | 2007-02-17 | 2008-09-04 | Seiko Instruments Inc | 半導体装置 |
| US8487600B2 (en) * | 2007-04-10 | 2013-07-16 | Aleksandar Prodic | Continuous-time digital controller for high-frequency DC-DC converters |
| US7923977B2 (en) * | 2007-12-12 | 2011-04-12 | Upi Semiconductor Corporation | DC-DC converters with transient response control |
-
2011
- 2011-01-31 EP EP11737209.4A patent/EP2530819A4/en active Pending
- 2011-01-31 KR KR1020127020096A patent/KR101383989B1/ko active IP Right Grant
- 2011-01-31 JP JP2011551960A patent/JP5401729B2/ja active Active
- 2011-01-31 WO PCT/JP2011/051971 patent/WO2011093500A1/ja active Application Filing
- 2011-01-31 US US13/576,379 patent/US9389627B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779A (en) * | 1980-05-29 | 1982-01-05 | Mitsubishi Electric Corp | Load fluctuation compensator |
| JPS63174563A (ja) * | 1987-01-13 | 1988-07-19 | Mitsubishi Electric Corp | 直流電源装置 |
| JP2005130616A (ja) * | 2003-10-23 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 電源システム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2530819A1 (en) | 2012-12-05 |
| JPWO2011093500A1 (ja) | 2013-06-06 |
| US20130106383A1 (en) | 2013-05-02 |
| EP2530819A4 (en) | 2017-11-08 |
| WO2011093500A1 (ja) | 2011-08-04 |
| KR20120132478A (ko) | 2012-12-05 |
| KR101383989B1 (ko) | 2014-04-10 |
| US9389627B2 (en) | 2016-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102421239B1 (ko) | 피크 제어 부스트 변환기에서의 평균 전류 제한 | |
| JP5401729B2 (ja) | 電力変換装置の制御回路および制御方法 | |
| US7233135B2 (en) | Ripple converter | |
| KR20170002326A (ko) | 영전압 스위칭을 위한 제어 회로 및 이를 포함하는 벅 컨버터 | |
| JP3988724B2 (ja) | 力率改善コンバータ及びその制御方法 | |
| Corradini et al. | Current-limited time-optimal response in digitally controlled DC–DC converters | |
| JP5320424B2 (ja) | Ｄｃ−ｄｃ変換器制御装置およびｄｃ−ｄｃ変換器 | |
| TW200726049A (en) | DC-DC converter control circuit and DC-DC converter control method | |
| US9653997B2 (en) | Ringing suppression method and apparatus for power converters | |
| JP2013165537A (ja) | スイッチングレギュレータとその制御方法及び電源装置 | |
| TWI382636B (zh) | And a control method and a device for controlling the maximum output power of the power supply | |
| JPWO2017217022A1 (ja) | 多相ｄｃ／ｄｃコンバータ、コンピュータプログラム及び多相ｄｃ／ｄｃコンバータの制御方法 | |
| JP4207824B2 (ja) | スイッチング電源装置 | |
| JP2011024305A (ja) | 並列駆動電源装置 | |
| EP2251966B1 (en) | DC-DC converter with discontinuous and continuous conduction modes | |
| KR20190032682A (ko) | 전력공급장치의 전압강하보상 제어 시스템 및 방법 | |
| JP2010154614A (ja) | 直流電源装置 | |
| US10591552B2 (en) | Parameter identification circuit, method and power supply system applying the same | |
| US10523119B2 (en) | Compensation ramp offset removal | |
| JP2017022837A (ja) | スイッチング電源装置 | |
| JP5925724B2 (ja) | スイッチング電源装置 | |
| JP2013198253A (ja) | Ｄｃ／ｄｃコンバータ | |
| US11881762B2 (en) | Method and apparatus for adaptive control of regulation control parameter | |
| CN116232065A (zh) | 直流电压转换电路、控制方法、装置及设备 | |
| JP2019075855A (ja) | スイッチング素子の制御回路、電源装置、スイッチング素子の制御方法及びコンピュータプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131010 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5401729 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |