KR101383989B1 - 전력변환장치의 제어회로 및 제어방법 - Google Patents

전력변환장치의 제어회로 및 제어방법 Download PDF

Info

Publication number
KR101383989B1
KR101383989B1 KR1020127020096A KR20127020096A KR101383989B1 KR 101383989 B1 KR101383989 B1 KR 101383989B1 KR 1020127020096 A KR1020127020096 A KR 1020127020096A KR 20127020096 A KR20127020096 A KR 20127020096A KR 101383989 B1 KR101383989 B1 KR 101383989B1
Authority
KR
South Korea
Prior art keywords
overshoot
undershoot
suppression amount
output
power converter
Prior art date
Application number
KR1020127020096A
Other languages
English (en)
Other versions
KR20120132478A (ko
Inventor
후지오 구로카와
히로유키 오스가
Original Assignee
미쯔비시 덴기 가부시키가이샤
고쿠리츠다이가쿠호진 나가사키다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쯔비시 덴기 가부시키가이샤, 고쿠리츠다이가쿠호진 나가사키다이가쿠 filed Critical 미쯔비시 덴기 가부시키가이샤
Publication of KR20120132478A publication Critical patent/KR20120132478A/ko
Application granted granted Critical
Publication of KR101383989B1 publication Critical patent/KR101383989B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/618—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series and in parallel with the load as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1566—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with means for compensating against rapid load changes, e.g. with auxiliary current source, with dual mode control or with inductance variation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

오버 슈트나 언더 슈트의 기간에서 시간 경과 감쇠하는 오버 슈트 또는 언더 슈트의 억제량을 부가함으로써, 단기간 내에 상기 오버 슈트 또는 상기 언더 슈트를 억제하여 출력을 기준값에 접근시킨다. 출력이 오버 슈트했을 때, 출력의 피드백 제어량에 상기 출력이 오버 슈트하는 기간에 있어서 정의된 시간 경과 감쇠 억제량을 포함하는 오버 슈트 억제량을 부가하고, 또는 상기 출력이 언더 슈트했을 때, 상기 출력의 피드백 억제량에 상기 출력이 언더 슈트하는 기간에 있어서 정의된 시간 경과 감쇠 억제량을 포함하는 언더 슈트 억제량을 부가한다.

Description

전력변환장치의 제어회로 및 제어방법 {CONTROL CIRCUIT AND CONTROL METHOD FOR POWER CONVERSION DEVICE}
본 발명은 오버 슈트(또는 언더 슈트)가 발생한 기간에 있어서, 오버 슈트 마다(또는 언더 슈트) 정의된 시간 경과 감쇠량을 제어에 이용함으로써, 단기간 내에 오버 슈트(또는 언더 슈트)의 제어가 가능한 전력변환장치의 제어회로 및 제어방법, 또는 전압값이 어떤 값에서 다른 값으로 변화할 때 신속하게 최종 전압에 도달하는 오버 슈트나 언더 슈트에 관한 것이다.
이를테면, 전력변환 계통에 있어서, 계통의 상태가 급격히 변화한 경우에 전압값이나 전류값이 진동하는 일이 있다. 제어를 실시하지 않는 계통에서는 진동의 영향이 없어 질 때까지 가동을 정지시키는 방법을 이용하기도 한다.
또, 전력변환 계통에서는 보통, 안정 출력을 얻기 위해 피드백 제어를 실시 한다. 이를테면, 디지털 제어방식의 전력변환기에서 제어 스위치의 ON 시간을 조정함으로써 전력변환제어를 실시하고 있다. 도 13(A)의 스위칭 전원에서는, 제어장치는 제어회로(91)와 드라이브 회로(95)로 구성된다. 제어회로(91)는 스위칭 전원(90)의 출력전압(eo)과 출력전류(io)의 값을 취득하고, 이러한 값을 기준으로 도 13(B)와 같이 트랜지스터 스위치(Tr)의 ON/OFF를 위한 타이밍 신호를 드라이브 회로(92)에 부여하고 있다. 드라이브 회로(92)는 취득한 타이밍 신호를 기준으로 트랜지스터 스위치(Tr)을 작동시킨다.
도 13(A)의 스위칭 전원에서는, 제어회로(91)가 스위칭 전원(90)의 출력전압(eo)과 출력전류(io)의 값을 취득하고, 이러한 값을 기준으로 도 13(B)에 나타낸 것과 같이 트랜지스터 스위치(Tr)의 On/OFF 타이밍 신호를 드라이브 회로(92)에 부여하고 있고, 드라이브 회로(92)는 이 신호를 기준으로 트랜지스터 스위치(Tr)을 작동시킨다.
출력전압(eo)은 기동할 때뿐만 아니라 부하 상태가 변화할 때나 외란이 발생한 경우 등, 가동 중에도 크게 변화하는 일이 있다. 보통, 제어회로(91)는 PID 제어를 실시하고 출력전압(eo)이 도 14(A)와 같이 목표값(또는 기준값) eo1에 수렴할 때 출력전압(eo)에 오버 슈트나 언더 슈트가 발생한다.
또, 출력전압(eo)은 도 14(B)와 같이 작게 변화하는 일도 있다. 이 경우에도, 제어회로(91)는 PID 제어를 실시하고 출력전압(eo)이 도 14(B)와 같이 목표값(또는 기준값) eo1로 복귀할 때 출력전압(eo)에는 오버 슈트나 언더 슈트가 발생한다.
게다가, 출력전압(eo)은 도 14(C)와 같이 오버 슈트나 언더 슈트에 도달하지 않는 안정적인 과도특성을 갖게 된다.
마이크로 프로세서의 구동에 사용되는 전원회로에는 오버 슈트나 언더 슈트를 제거하는 것, 즉 출력전압(eo)를 목표값(eref)에 단시간에 수렴시킬 필요가 있다.
특허문헌 1 : 일본국 특개 2005-198484
종래에는 특허문헌 1에 나타내는 시리즈 레귤레이터와 스위칭 타입 DC-DC 컨버터를 병렬로 구비하여 오버 슈트의 발생을 억제하는 기술이 알려져 있다. 그러나 이 기술은 회로 구성 및 제어방법이 복잡하고 비용, 크기 등의 면에서 문제가 있다.
본 발명의 목적은 오버 슈트(또는 언더 슈트)가 발생한 기간에서 오버 슈트마다(또는 언더 슈트마다) 정의된 시간 경과 감쇠 억제량을 오버 슈트 억제량(또는 언더 슈트 억제 량)에 포함함으로써 단시간 내에 오버 슈트(또는 언더 슈트)를 억제하는 것이.
본 발명의 전력변환장치의 제어회로는 (1)에서 (9)를 요지로 한다
(1) 오버 슈트 또는 언더 슈트를 검출하는 오버 슈트/언더 슈트 검출부와, 오버 슈트 억제량 또는 언더 슈트 억제량을 생성하는 오버 슈트/언더 슈트 억제량 생성부를 갖추고,
오버 슈트/언더 슈트 억제량 생성부는,
상기 오버 슈트/언더 슈트 검출부가 오버 슈트를 검출했을 때는 적어도 1 오버 슈트 기간 초기에 있어서 시간 경과 감쇠하는 오버 슈트 억제량, 또는 적어도 1 오버 슈트 기간 초기에 있어서 작용하는 시간 경과 감쇠 억제량이 포함된 오버 슈트 억제량에 따라 상기 오버 슈트를 억제하고,
또는,
상기 오버 슈트/언더 슈트 검출부가 언더 슈트를 검출했을 때는 적어도 1 언더 슈트 기간 초기에 있어서 시간 경과 감쇠하는 언더 슈트 억제량, 또는 적어도 1 언더 슈트 기간 초기에 있어서 작용하는 시간 경과 감쇠 억제량이 포함된 언더 슈트 억제량에 따라 상기 언더 슈트를 억제하는 것을 특징으로 하는 전력변환장치의 제어회로.
본 발명의 전력변환장치의 제어회로는, 예를 들어, 출력 변동에 기인하는 응답을 억제하기 위해 사용된다.
이를 테면, 오버 슈트 억제량에 포함된 시간 경과 감쇠 억제량은 1 오버 슈트 기간 거의 전부에 걸쳐서 정해도 되고, 1 오버 슈트 기간의 일부에 걸쳐서 정해도 된다. 또, 언더 슈트 억제량에 포함되는 시간 경과 감쇠 억제량은 1 언더 슈트 기간 거의 전부에 걸쳐서 정해도 되고, 1 언더슈트 기간 일부에 걸쳐서 정해도 된다.
여기서, 1 오버 슈트 기간의 일부, 또는 1언더 슈트 기간의 일부에는 1 오버 슈트 기간이나 1 언더 슈트 기간 초기의 근소한 기간이 포함된다.
전력변환장치에 있어서, 오버 슈트가 발생하지 않을 때 PID에 의한 제어를 실시하고 있는 것으로 한다. 오버 슈트가 있을 때, 예를 들면 PID 제어량에, 시간 경과 감쇠량을 포함한 오버 슈트 억제량을 가해서 억제를 실시한다. 또, 언더 슈트가 있을 때도, PID 제어량에, 시간 경과 감쇠 억제량을 포함한 언더 슈트 억제량을 가해서 억제를 실시한다.
상기의 처리로 인해, 오버 슈트나 언더 슈트를 단기간에 억제할 수 있고, 상기 오버 슈트 이후에 나타나는 언더 슈트나, 상기 언더 슈트의 이후에 나타나는 오버 슈트도 빠르게 억제할 수 있다.
오버 슈트와 언더 슈트가 반복되는 경우에, 상기 반복에 따라 피드백 제어신호에 오버 슈트 억제량과 언더 슈트 억제량을 적어도 2회 순차 반복하여 가하고, 또는 언더 슈트와 오버 슈트가 반복되는 경우에, 상기 반복에 따라 피드백 제어신호에 언더 슈트 억제량과 오버 슈트 억제량을 적어도 2회 순차 반복하여 가할 수 있다.
(2) 최초의 오버 슈트, 또는 가장 앞의 M회(M은 2 이상의 정수(整數))의 오버 슈트와 언더 슈트에서만 상기 오버 슈트 억제량에 상기 시간 경과 감쇠량 억제량이 포함되고, 또는,
최초의 언더 슈트, 또는 가장 앞의 M회(M은 2 이상의 정수)의 언더 슈트와 오버 슈트에서만 상기 언더 슈트 억제량에 상기 시간 경과 감쇠 억제량이 포함되는 것을 특징으로 하는 상기 (1)에 기재된 전력변환장치의 제어회로.
본 발명에서는, 보통 최초의 오버 슈트에서만 오버 슈트 억제량에 시간 경과 감쇠 억제량을 포함시키면, 그 후에 발생하는 언더 슈트나 오버 슈트를 빠르게 억제할 수 있다. 단, 그것만으로 이후의 언더 슈트나 오버 슈트의 억제가 불충분 할 경우, 다음에 발생하는 언더 슈트에도 언더 슈트 억제량에 시간 경과 감쇠량을 포함시킬 수 있다.
마찬가지로, 보통 최초의 언더 슈트에서만 언더 슈트 억제량에 시간 경과 감쇠 억제량을 포함시키면, 그 후에 발생하는 오버 슈트나 언더 슈트를 빠르게 억제 할 수 있다. 단, 그것만으로 이후의 오버 슈트나 언더 슈트의 억제가 불충분할 경우, 다음의 발생하는 오버 슈트에도 오버 슈트 억제량에 시간 경과 감쇠량을 포함시킬 수 있다.
(3) 출력을 피드백 제어하는 상기 (1) 또는 (2)에 기재된 전력변환장치의 제어회로에 있어서,
상기 출력이 기준값에 가까워지도록 피드백 제어신호를 생성하는 피드백 회로와,
상기 피드백 회로가 생성한 피드백 제어신호에 상기 오버 슈트/언더 슈트 억제량 생성부가 생성한 오버 슈트 억제량 또는 언더 슈트 억제량을 가해서 가산(加算) 제어신호를 출력하는 제어신호 가산부를 더 구비한 것을 특징으로 하는 전력변환장치의 제어회로.
(4) PWM 신호를 생성하는 상기 (1) 내지 (3) 중 어느 한 항에 기재된 전력변환장치의 제어회로에 있어서,
오버 슈트/언더 슈트 억제량 생성부는, 상기 PWM 신호의 스위치 ON 시간값 또는 OFF 시간값을, 샘플링 시간의 경과와 동시에 감쇠시킴으로써, 시간 경과 감쇠하는 상기 오버 슈트 억제량 또는 상기 언더 슈트 억제량을 생성하는 것을 특징으로 하는 전력변환장치의 제어회로.
(5) 파워 스위치의 ON 시간을 조정함으로써 전력변환장치의 출력을 제어하는 상기 (1) 내지 (4) 중 어느 한 항에 기재된 전력변환장치의 제어회로에 있어서,
상기 ON 시간이 피드백 제어신호에 기인하는 시간과 상기 언더 슈트 억제량 또는 상기 오버 슈트 억제량에 기인하는 시간의 합
『TON,n=TFB,n+TOU,n
TON,n:파워 스위치 ON 시간
TFB,n:피드백 제어신호에 기인한 시간
TOU,n:언더 슈트 억제량 또는 오버 슈트 억제량에 기인한 시간』이고,
상기 오버 슈트 억제량 또는 상기 언더 슈트 억제량에 기인한 시간(TOU,n)이
『TOU,n=TBIAS+kc2ㆍΔioexp(-kc1ㆍn)+kv2ㆍΔeoexp(-kv1ㆍn)
TBIAS:일정 시간
eo:출력전압
ei:입력전류
kc1,kc2,kv1,kv2:정수(定數)
n:몇 번째 샘플링인지를 나타내는 수치』로 나타내는 것을 특징으로 하는 전력변환장치의 제어회로.
(6) 제어신호가 출력전압, 출력전류, 출력전력 또는 이들을 기준으로 도출되는 전기적 물리 신호(본 발명에서는 구체적으로 저항, 커패시턴스, 인덕턴스, 임피던스)인 것을 특징으로 하는 상기 (1) 내지 (5) 중 어느 한 항에 기재된 전력변환장치의 제어회로.
(7) 상기 오버 슈트 억제량 또는 상기 언더 슈트 억제량은,
입력전압, 출력전압, 출력전류, 출력전력 또는 이들을 기준으로 도출되는 전기적 물리량, 혹은
파워 스위치를 흐르는 전류, 전력변환장치의 출력 측에 설치된 리액터를 흐르는 전류, 또는 전력변환장치의 출력 측에 설치된 콘덴서를 흐르는 전류
중 적어도 하나에서 생성되는 것을 특징으로 하는 상기 (1) 내지 (6) 중 어느 한 항에 기재된 전력변환장치의 제어회로.
(8) 시간 경과 감쇠하는 상기 오버 슈트 억제량 또는 상기 언더 슈트 억제량을 지수 함수, 단위 함수 또는 또는 다단계의 계단 함수로 나타내는 것을 특징으로 하는 상기 (1) 내지 (7) 중 어느 한 항에 기재된 전력변환장치의 제어회로.
(9) 상기 오버 슈트/언더 슈트 억제량 생성부는 상기 피드백 회로와 독립적으로 작동하는 것을 특징으로 하는 상기 (1) 내지 (8) 중 어느 한 항에 기재된 전력변환장치의 제어회로.
피드백 제어부는 보통 PID 제어, PD 제어, PI 제어, P 제어, FIR 필터를 이용한 제어, IIR 필터를 이용한 제어, DEAD BEAT 제어 등으로 실시된다.
본 발명의 전력변환장치의 제어방법은 (10) 내지 (15)를 요지로 한다.
(10) 오버 슈트 또는 언더 슈트를 검출해서 오버 슈트 억제량 또는 언더 슈트 억제량을 생성하고,
상기 오버 슈트를 검출했을 때는 적어도 1 오버 슈트 기간 초기에 있어서 시간 경과 감쇠하는 오버 슈트 억제량, 또는 적어도 1 오버 슈트 기간 초기에 있어서 작용하는 시간 경과 감쇠 억제량이 포함되는 오버 슈트 억제량으로 상기 오버 슈트를 억제하고,
또는,
상기 언더 슈트를 검출했을 때는 적어도 1 언더 슈트 기간 초기에 있어서 시간 경과 감쇠하는 언더 슈트 억제량, 또는 적어도 1 언더 슈트 기간 초기에 있어서 작용하는 시간 경과 감쇠 억제량이 포함되는 상기 언더 슈트 억제량으로 상기 언더 슈트를 억제하는 것을 특징으로 하는 전력변환장치의 제어방법.
본 발명의 전력변환장치의 제어방법은, 이를테면 출력 변동에 기인하는 응답을 억제하기 위해서 사용된다. 본 발명의 전력변환장치의 제어방법에서는, 오버 슈트와 언더 슈트가 반복되는 경우 상기 반복에 따라 피드백 제어신호에 오버 슈트 억제량과 언더 슈트 억제량을 적어도 2회 순차 반복하여 가하고, 또는, 언더 슈트와 오버 슈트가 반복되는 경우 상기 반복에 따라 피드백 제어신호에 언더 슈트 억제량과 오버 슈트 억제량을 적어도 2회 순차 반복해서 가할 수 있다.
(11) 최초의 오버 슈트, 또는 가장 앞의 M회(M은 2 이상의 정수(整數))의 오버 슈트와 언더 슈트에서만 상기 오버 슈트 억제량에 상기 시간 경과 감쇠 억제량을 포함하고, 또는,
최초의 언더 슈트, 또는 가장 앞의 M회(M은 2 이상의 정수)의 언더 슈트와 오버 슈트에서만 상기 언더 슈트 억제량에 상기 시간 경과 감쇠 억제량을 포함하는 것을 특징으로 하는 상기 (1)에 기재된 전력변환장치의 제어방법.
(12) 제어신호가 출력전압, 출력전류, 출력전력 또는 이들을 기준으로 도출되는 전기적 물리 신호인 것을 특징으로 하는 상기 (10) 또는 (11)에 기재된 전력변환장치의 제어방법.
(13) 상기 오버 슈트 억제량 또는 상기 언더 슈트 억제량은,
입력전압, 출력전압, 출력전류, 출력전력, 또는 이들을 기준으로 도출되는 전기적 물리량, 혹은
파워 스위치를 흐르는 전류, 전력변환장치의 출력 측에 설치된 리액터를 흐르는 전류, 또는 전력변환장치의 출력 측에 설치된 콘덴서를 흐르는 전류
중 적어도 하나에서 생성되는 것을 특징으로 하는 상기 (10) 내지 (12) 중 어느 한 항에 기재된 전력변환장치의 제어방법.
(14) 시간 경과 감쇠하는 상기 오버 슈트 억제량 또는 상기 언더 슈트 억제량을 지수 함수, 단위 함수 또는 다단계의 계단 함수로 나타내는 것을 특징으로 하는 상기 (10) 내지 (13) 중 어느 한 항에 기재된 전력변환장치의 제어방법.
(15) 상기 오버 슈트 억제량 또는 상기 언더 슈트 억제량이 피드백 제어량과는 독립적으로 생성되는 것을 특징으로 하는 상기 (10) 내지 (14) 중 어느 한 항에 기재된 전력변환장치의 제어방법.
본 발명의 전력변환장치의 제 2 제어장치는 (16) 내지 (20)을 요지로 한다.
(16) 오버 슈트 또는 언더 슈트 이외의 과도(過渡) 변화를 검출하는 과도 변화 검출부와, 과도 변화 억제량을 생성하는 과도 변화 억제량 생성부를 구비하고,
상기 과도 변화 억제량 생성부는,
상기 과도 변화 검출부가 과도 변화를 검출했을 때는 적어도 초기에 걸쳐서 시간 경과 감쇠하는 과도 변화 억제량으로 상기 과도 변화를 억제하는 것을 특징으로 하는 전력변환장치의 제어회로.
(17) 제어신호가 출력전압, 출력전류, 출력전력 또는 이들을 기준으로 도출되는 전기적 물리 신호인 것을 특징으로 하는 상기 (16)에 기재된 전력변환장치의 제어회로.
(18) 상기 과도 변화 억제량은,
입력전압, 출력전압, 출력전류, 출력전력 또는 이들을 기준으로 도출되는 전기적 물리량, 혹은,
파워 스위치를 흐르는 전류, 전력변환장치의 출력 측에 설치된 리액터를 흐르는 전류, 또는 전력변환장치의 출력 측에 설치된 콘덴서를 흐르는 전류
중 적어도 하나에서 생성되는 것을 특징으로 하는 상기 (16)에 기재된 전력변환장치의 제어회로.
(19) 상기 시간 경과 감쇠하는 과도 변화 억제량은, 억제량 파라미터 ei(입력전류), es(출력전류(io)의 환산전압), eo(출력전압)에 따라서 지수 함수, 단위 함수 또는 다단계의 계단 함수로 나타내는 것을 특징으로 하는 상기 (16)에 기재된 전력변환장치의 제어회로.
(20) 상기 과도 변화 억제량이 피드백 제어량과 독립적으로 생성되는 것을 특징으로 하는 상기 (16)에 기재된 전력변환장치의 제어회로.
본 발명은 출력전압, 출력전류, 출력전력 또는 이들을 기준으로 도출되는 전기적 물리량(본 발명에서는 구체적으로 저항, 커패시턴스, 인덕턴스, 임피던스)으로부터 오버 슈트나 언더 슈트를 검출한다. 또, 오버 슈트 억제량 또는 언더 슈트 억제량은 출력전압, 출력전류, 출력전력 또는 이들을 기준으로 도출되는 전기적 물리량 중 적어도 하나에서 생성할 수 있다.
본 발명에서는, 이를테면 오버 슈트(또는 언더 슈트)가 발생했을 때, 상기 오버 슈트(또는 언더 슈트)가 발생된 기간에서 상기 오버 슈트마다(또는 언더 슈트 마다) 정의된 시간 경과 감쇠 억제량을 오버 슈트 억제량(또는 언더 슈트 억제량)에 포함함으로써, 단기간 내에 오버 슈트(또는 언더 슈트)를 억제할 수 있다. 이것으로 부하가 변화했을 때의 과도 특성이나 정상시의 제어 응답의 개선을 도모할 수 있다.
도 1은 본 발명의 전력제어장치의 제 1실시형태를 나타내는 설명도이다.
도 2는 도 1의 전력제어장치를 나타내는 기능 블럭도이다.
도 3은 본 발명의 전력제어장치의 다른 실시형태를 나타내는 설명도이다.
도 4는 도 3의 전력제어장치를 나타내는 기능 블럭도이다.
도 5는 본 발명의 전력제어장치의 또 다른 실시형태를 나타내는 설명도이다.
도 6은 도 5의 전력제어장치를 나타내는 기능 블럭도이다.
도 7은 본 발명의 전력제어장치의 또 다른 실시형태를 나타내는 설명도이다.
도 8은 도 7의 전력제어장치를 나타내는 기능 블럭도이다.
도 9는 추가 제어량을 예시하는 그래프이며, 도 9(A)는 추가 제어량으로써 지수 함수를 사용한 경우를, 도 9(B)는 추가 제어량으로써 단위 함수를 사용한 경우를, 도 9(C)은 추가 제어량으로써 계단 함수를 사용한 경우를 각각 나타내는 도면이다.
도 10(A)는 오버 슈트/언더 슈트 검출회로를 나타내는 도면이고, 도 10(B)는 오버 슈트/언더 슈트 검출회로의 동작을 나타내는 도면이다.
도 11은 본 발명에 따른 효과의 설명도이며, 도 11(A)는 본 발명의 제어에 의한 시뮬레이션값 및 실측값을 나타내는 도면이고, 도 11(B)는 PID 제어에 의한 시뮬레이션값과 실측값을 나타내는 도면이다.
도 12는 본 발명에 따른 효과의 설명도이며, 도 11(A) 및 도 11(B)는 본래 전압이 변동할 때 발생하는 오버 슈트나 언더 슈트가 감소된 상태를 나타내고, 도 11(C)는 전압값이 소정값으로 수렴하는데 필요한 시간이 단축된 상태를 나타내는 도면이다.
도 13은 종래 기술의 설명도이며, 도 13(A)는 스위칭 전원을 나타내는 도면이고, 도 13(B)는 트랜지스터 스위치에 의한 ONㆍOFF 제어의 설명도이다.
도 14(A) 및 도 14(B)는 전압이 변동할 때 발생하는 오버 슈트나 언더 슈트를 나타내고, 도 14(C)는 오버 슈트 및 언더 슈트 이외(덤핑 팩터가 작은 경우)의 안정적인 전압 변화를 나타내는 도면이다.
도 1은 본 발명의 전력변환장치의 제어회로의 실시형태를 나타내는 설명도이고, 전력변환장치(2A)에는 제어회로(11A)가 연결되고, 제어회로(11A)는 드라이브 회로(12)에 연결되어 있다. 제어회로(11A)와 드라이브 회로(12)가 전력제어장치(1A)를 구성하고 있다.
도 1에 있어서, 전력변환장치(2A)는, 입력단자(a1)에 일단이 연결된 트랜지스터 스위치(Tr)와, 트랜지스터 스위치(Tr)의 타단과 입력단자(a2)(접지) 간에 연결된 플라이휠 다이오드(FD)(음극이 트랜지스터 스위치(Tr)의 타단에 연결되어 있다)와, 트랜지스터 스위치(Tr)의 타단에 일단이 연결되고 타단이 출력단자(b1)에 연결된 리액터(L)와, 출력단자(b1,b2) 간에 연결된 커패시터(C)로 구성된다.
입력단자(a1,a2) 간에 직류 전원이 연결되고, 출력단자(b1,b2) 간에 변환된 전압이 나타난다. 도 1에서 직류전압은 Vi로 나타내고, 출력단자(b1,b2) 간의 부하(R)는 편의상 직류 저항으로 나타냈다. 또한, 도 1에서는, 출력단자(b1,b2) 간의 전압(부하(R)의 전압)을 출력전압(eo)(응답량)으로 나타냈다. 또, 도 1에서 제어회로(11A)는 출력전압(eo)을 취득한다.
도 2는 전력제어장치(1A)(제어회로(11A) 및 드라이브 회로(12))를 나타내는 기능 블럭도이다. 이하, 본 명세서에서는 제어회로(11A,11B,11C,11D)를 디지털 회로로 구성한 예를 나타내지만, 제어회로의 일부 또는 전부를 아날로그 회로로 구성할 수 있다. 도 2에 있어서, 제어회로(11A)는 증폭회로(111)와, AD 컨버터(112), PID 제어량 생성부(본 발명에서 피드백 제어부)(113), 오버 슈트/언더 슈트 억제량 생성부(1141), 오버 슈트/언더 슈트 검출부(1142), 가산부(115), 카운터(116), 오버 슈트/언더 슈트 검출회로(13)로 구성된다. PID 제어량 생성부(113)와 오버 슈트/언더슈트 억제량 생성부(114)와 가산부(115)는 DSP로 구성할 수 있다.
본 실시형태에서. PID 제어량 생성부(113)는 피드백 제어요소 생성부로써 작용하고, 출력전압(eo)의 디지털값(Eo)에서 PID 제어량(NTon_PID)를 생성한다.
한편, 오버 슈트/언더 슈트 검출부(1142)는, 출력전류(Io){io의 디지털값, 환산전압(es)의 디지털값이기도 하다}와 출력전압(Eo)에서 오버 슈트 또는 언더 슈트를 검출한다. 오버 슈트/언더 슈트 검출부(1142)가 오버 슈트 또는 언더 슈트를 검출했을 때, 오버 슈트/언더 슈트 억제량 생성부(1141)는 입력전압 정격값(E*i)과 출력전압 정격값(E*o), 출력전압의 변화분(ΔEo)에서 다음의 식 (1A),(1B)로 나타내는 스위치(Tr)의 ON 시간(Ton _ MM ,n)을 계산한다.
Ton _ MM ,n=(Ts/E*i)(E*o+αA,n×ΔEo) (1A)
αA,n=kA ,n×exp(-λA,n×n×Tsamp) (1B)
αA,n:시간 경과 감쇠 억제량
Ts:ON/OFF 주기
Tsamp:샘플링 주기
E*i:입력전압 정격값
E*o:출력전압 정격값
ΔEo:출력전압 변화분
kA,n:n에 의하여 정해지는 정수(定數)(n에 의하지 않는 정수여도 된다．통상은 음의 값)
λA,n:n에 의하여 정해지는 정수(定數)(n에 의하지 않는 정수여도 된다)
n:몇 번째 샘플링 횟수인지를 나타내는 정수(整數)
Tsamp:샘플링 주기
또한, E*o은 Ei, Io의 값에 따라 변동하게 하여도 된다. 이 경우에 제어회로(11A)는, 도시하지 않았지만, Eo 이외에 Ei, Io 도 취득하도록 하면서 Ei, Io의 값에 따라 E*o을 결정하는 테이블을 준비하고, 이 테이블에서 E*o을 결정한다
또, Ton _ MM ,n는 오버 슈트 억제량(NTon _ MM ,n)에 소정 클럭(CLK)의 주기를 곱한 값과 동일한 값이다.
가산부(115)는 PID 제어량 생성부(113)의 출력(PID 제어량(NTon _ PID ,n))과 오버 슈트/언더 슈트 억제량 생성부(114)의 출력(NTon _ MM ,n)을 가산하고, 이를 PID 제어량(NTON ,n)
NTON ,n=NTon _ MM ,n-NTon _ PID ,n
으로써 카운터(116)에 출력한다.
또한, 트랜지스터 스위치(Tr)의 ON 시간(TON ,n)은 오버 슈트 억제량(NTON ,n)에 소정 클럭(CLK)의 주기를 곱한 값과 동일한 값이다.
카운터(116)는, NTON ,n을 프리셋하고, 소정 클럭(CLK)의 개수가 NTON ,n에 도달했을 때 캐리 신호를 드라이브 회로(12)에 출력한다. 드라이브 회로(12)는 ON/OFF 주기(Ts)로 트랜지스터 스위치(Tr)를 ON하고, 카운터(116)에서 캐리 신호를 취득하면 트랜지스터 스위치(Tr)를 OFF한다.
도 1 및 도 2에 나타낸 제어회로(11A)에서는, 출력전압(Eo)의 변화분(ΔEo)을 기준으로 스위치(Tr)의 ON 시간(Ton _ MM ,n)을 구했지만{오버 슈트 억제량(NTon _ MM ,n)을 구했지만}, 도 3의 실시형태와 같이, 입력전압(Ei), 출력전압(Io) 및 Io의 변화분(ΔIo)을 기준으로 오버 슈트 억제량(NTon _ MM ,n)을 구할 수 있다.
도 3의 실시형태에서는, 전력변환장치(2B)에는 제어회로(11B)가 연결되고, 제어회로(11B)는 드라이브 회로(12)에 연결되어 있다. 제어회로(11B)와 드라이브 회로(12)가 전력제어장치(1B)를 구성하고 있다.
도 3에서 전력변환장치(2B)의 구성은 도 1의 전력변환장치(2A)의 구성과 대략적으로 비슷하다, 단, 리액터(L)와 커패시터(C)의 연결점과 출력단자(b1) 간에 출력전류 검출용 저항(Rs)이 연결되어 있다. 또, 도 3에서 제어회로(11B)는 입력전압(Vi), 출력전류(io)의 환산전압(es), 출력전압(eo)의 값을 취득한다.
도 4는 제어회로(11B)를 나타내는 기능 블럭도이다. 도 4의 제어회로(11B)의 구성은 도 2의 제어회로(11A)의 구성과 대략적으로 비슷하다. 단, 증폭회로(111)는 입력전압(Vi), 출력전류(io)의 환산전압(es), 출력전압(eo)을 입력하고, AD 컨버터(112)는 eo의 디지털값(Eo)을 PID 제어량 생성부(113)에 송출하면서 출력전압(eo)의 디지털값(Eo) 및 출력전류(io)의 환산전압(es)의 디지털값을 오버 슈트/언더 슈트 검출부(1142)에 송출하고, 입력전압(Vi)의 디지털값(Ei), 출력전류(io)의 환산전압(es)의 디지털값(Io)을 오버 슈트/언더 슈트 억제량 생성부(1141)에 송출한다.
본 실시형태에서는 다음의 식 (2A),(2B)와 같이 입력전압(Ei), 출력전류(Io) 및 Io의 변화분(ΔIo)을 기준으로 오버 슈트 억제량 (NTon _ MM ,n)을 구한다.
Ton _ MM ,n=(Ts/Ei){E*o+r×(Io+αB,n×ΔIo)} (2A)
αB,n=kB ,n×exp(-λB,n×n×Tsamp) (2B)
αB,n:시간 경과 감쇠 억제량
Ts:ON/OFF 주기
Tsamp:샘플링 주기
Ei:입력전압
E*o:출력전압 기준값
Io:출력전류
ΔIo:출력전류의 변화분
kB,n:n에 의하여 정해지는 정수(定數)(n에 의하지 않는 정수여도 된다．통상은 음의 값)
λB,n:n에 의하여 정해지는 정수(定數)(n에 의하지 않는 정수여도 된다)
n:몇 번째 샘플링 횟수인지를 나타내는 정수(整數)
본 실시형태에서도, 도 4의 가산부(115)는 PID 제어량 생성부(113)의 출력(PID 제어량(NTon_PID,n))과 오버 슈트/언더 슈트 억제량 생성부(114)의 출력(NTon_MM,n)을 가산하고, 이를 PID 제어량(NTON,n)
NTon,n=NTon_MM,n-NTon_PID,n
으로써 카운터(116)에 출력한다.
상기와 같이, 도 3의 실시형태에서는, 제어회로(11B)는 입력전압(Ei), 출력전류(Io) 및 Io의 변화분(ΔIo)을 기준으로 제어를 실시했지만, 도 5의 전력변환장치(2C)나 도 6의 제어회로(11C)와 같이, 출력전류(Io)의 검출을 대신해서, 리액터 전류(IL)를 검출해도 된다.
도 5의 실시형태에서는, 전력변환장치(2C)에 제어회로(11C)가 연결되고, 제어회로(11C)는 드라이브 회로(12)에 연결되어 있다. 제어회로(11C)와 드라이브 회로(12)가 전력제어장치(1C)를 구성하고 있다.
도 5에서, 전력변환장치(2B)의 구성은 도 1의 전력변환장치(2A)의 구성과 대략적으로 같다, 단, 본 실시형태에서, 출력전류 검출용 저항(Rs)을 대신해서 리액터 전류 검출용 저항(RsL)을 리액터의 후단에 구비한다. 이로 인해 오버 슈트나 언더 슈트의 억제 응답이 빨라진다.
또, 리액터 전류 불연속 모드에서는 다음의 식 (3A),(3B)를 이용할 수 있다.
Ton _ MM ,n=NTs×{2E*oL(Io+αC,n×ΔIo)}1/2×{Ei(Ei-E*o)Ts}-1/2 (3A)
αC,n=kC ,n×exp(-λC,n×n×Tsamp) (3B)
αC,n:시간 경과 감쇠 억제량
L:리액터의 인덕턴스
Ts:ON/OFF 주기
Tsamp:샘플링 주기
NTs:ON/OFF 주기의 클럭수
Ei:입력전압
E*o:출력전압 기준값
Io:출력전류
ΔIo:출력전류의 변화분
kC ,n:n에 의하여 정해지는 정수(定數)(n에 의하지 않는 정수여도 된다．통상은 음의 값)
λC,n:n에 의하여 정해지는 정수(定數)(n에 의하지 않는 정수여도 된다)
n:몇 번째 샘플링 횟수인지를 나타내는 정수(整數)
식 (3A),(3B)는 정상 특성을 나타내고 있다. 출력 상태가 변화했을 때, 이 식을 바탕으로, 적어도 최초의 언더 슈트 초기에 있어서 PID 제어량에 시간 경과 감쇠하는 언더 슈트 억제량이 가해짐으로써 전압 변동이 없는 제어가 실시된다.
게다가, 도 7의 전력변환장치(2D)나 도 8의 제어회로(11D)와 같이, 입력전압(Ei) 및 출력전류(Io)를 기준으로 오버 슈트 억제량(NTon _ MM)을 구할 수 있다.
도 7의 실시형태에서는, 전력변환장치(3D)에 제어회로(11D)가 연결되고. 제어회로(11D)는 드라이브 회로(12)에 연결되어 있다. 제어회로(11D)와 드라이브 회로(12)가 전력제어장치(1D)를 구성하고 있다.
본 실시형태에서는 다음의 식 (4A),(4B)와 같이 입력전압(Ei), 출력전류(Io)를 기준으로 오버 슈트 억제량(NTon _ MM ,n)을 구하고 있다.
Ton _ MM ,n=(Ts/Ei){E*o+r×Io×(1+αD,n)} (4A)
αD,n=kD ,n×exp(-λD,n×n×Tsamp) (4B)
αD,n:시간 경과 감쇠 억제량
Ts:ON/OFF 주기
Tsamp:샘플링 주기
Ei:입력전압
E*o:출력전압 기준값
Io:출력전류
kD ,n:n에 의하여 정해지는 정수(定數)(n에 의하지 않는 정수여도 된다.)
λD,n:n에 의하여 정해지는 정수(定數)(n에 의하지 않는 정수여도 된다, 통상은 음의 값)
n:몇 번째 샘플링 횟수인지를 나타내는 정수(整數)
상기의 각 예시{식 (1A),(1B), 식 (2A),(2B), 식 (3A),(3B), 식 (4A),(4B)}에서 시간 경과 감쇠 억제량으로써 도 9(A)에 나타낸 지수 함수를 사용하고 있다.
도 9(A)는 가로 축에 시간(n×Ts=t)을 취하고, 세로 축에 시간 경과 감쇠 억제량(αn)을 취하고 있고, αn을 kn×exp(-λn×n×Tsamp)로 나타냈다.
상기와 같이, n은 몇 번째 샘플링 횟수인지를 나타내는 정수이고, Ts는 샘플링 주기, kn은 n에 의하여 정해지는 정수(n에 의하지 않는 정수여도 된다)이다.
본 발명에서 시간 경과 감쇠 억제량으로써 도 9(A)에 나타낸 지수 함수를 대신하여 도 9(B)와 같이 단위 함수나 도 9(C)와 같이 계단 함수를 사용할 수도 있다.
도 9(B)의 단위 함수 및 도 9(C)의 계단 함수로도 가로 축에 시간(n×Ts=t)을 취하고, 세로 축에 시간 경과 감쇠 억제량(αn)을 취한다.
도 9(B)의 단위 함수는 n이 제로에서 N1까지의 기간(0∼N1×Ts)은 시간 경과 감쇠 억제량(αn)이 αN1이지만, n이 N1을 초과한 후에는 시간 경과 감쇠 억제량(αn)이 「0」가 된다.
도 9(C)의 계단 함수는 n이 제로에서 N1까지의 기간(0∼N1×Ts)은 시간 경과 감쇠 억제량(an)이 aN1이고, n이 N1에서 N2까지의 기간(N1×Ts∼N2×Ts)은 시간 경과 감쇠 억제량(an)이 aN2이고, n이 N2에서 N3까지의 기간(N2×Ts∼N3×Ts)은 시간 경과 감쇠 억제량(an)이 aN3이다.
오버 슈트나 언더 슈트, 어떤 타이밍이 생성되는지를 알고 있는 경우도 있지만, 알 수 없는 경우도 있다. 오버 슈트나 언더 슈트, 어떤 타이밍이 생성되는지 알 수 없는 경우, 도 10(A)와 같이 오버 슈트/언더 슈트 검출회로를 이용할 수 있다.
도 10(A)에 있어서, 오버 슈트/언더 슈트 검출회로(3)는 직류전압(Er)을 기준 전압으로 하는 컴퍼레이터(cmp)(31)와, 버퍼 회로(32), 판별부(33)로 구성된다. 버퍼 회로(32)는 컴퍼레이터(31)의 출력단자와 접지 간에 구비된 애노드 접지의 제너 다이오드(ZD), 제너 다이오드(ZD)의 캐소드 단자와 오버 슈트/언더 슈트 검출회로(3)의 입력단자 간에 연결된 버퍼(BUF)로 구성된다. 판별부(33)는 두 입력단자에 출력전압(eo)과 버퍼 회로(32)의 출력(Ex)을 입력하고 있다. 도 10(B)와 같이, 이들 입력신호(출력전압(eo)), Ex의 부호를 비교함으로써, 오버 슈트나 언더 슈트의 발생을 검출할 수 있는 것은 물론, 출력(eo)이 오버 슈트 측에 있는지, 언더 슈트 측에 있는지 판별할 수 있다.
도 11(A) 및 도 11(B)는 본 발명에 따른 효과의 설명도이다. 도 11(A)에 있어서의 (i),(ⅱ)는 본 발명의 제어에 따른 시뮬레이션값 및 실측값을 나타내고, 도 11(B)에 있어서의 (i),(ⅱ)는 PID 제어에 따른 시뮬레이션값 및 실측값을 나타내고 있다. 이러한 도면에서 알 수 있듯이, 본 발명으로 오버 슈트나 언더 슈트의 발생을 빠르게 억제할 수 있다.
상기의 실시형태에서는 제어회로(11)는 입력전압(Ei), 출력전류의 환산전압(es), 출력전압(eo)의 값을 취득했지만, 본 발명은 이에 한정되지 않는다. 예를 들면, 제어회로(11)는 입력전압(Ei), 출력전류의 환산전압(es), 출력전압(eo), 입력전류(Ii), 출력전력(Po), 부하(R), 인덕터 전류(iL), 커패시터 전압(ec), 커패시터 전류(ic), 스위치 전류(iTr) 중 둘 이상을 구성하여 이러한 피크값, 평균값, 실효값 등을 연산해서 본 발명의 제어를 할 수 있다.
식 (1B)에 있어서 시간 경과 감쇠 억제량(αA,n)의 파라미터(kA ,n,λA,n), 식 (2B)에 있어서 시간 경과 감쇠 억제량(αB,n)의 파라미터(kB ,n,λB,n), 식 (3B)에 있어서 시간 경과 감쇠 억제량(αC,n)의 파라미터(kC ,n,λC,n) 및 식 (4B)에 있어서 시간 경과 감쇠 억제량(αD,n)의 파라미터(kD ,n,λD,n), 또는 식 (1B), 식 (2B), 식 (3B), 식 (4B)에 있어서 n으로 나타나는 샘플링의 최대 횟수는 입력전압(Ei), 출력전압(Eo), 출력전류(Io), 리액터 전류(IL), 또는 이들로부터 구해지는 부하 저항(부하 임피던스), 전력(Po) 등을 기준으로 결정한다.
도 12는 본 발명에 따른 효과의 설명도이며, 도 12(A) 및 도 12(B)는 본래라면 전압이 변동할 때에 발생하는 오버 슈트나 언더 슈트가 감소되고 있는 상태를 나타내고, 도 12(C)는 전압값이 소정값에 수렴할 때까지 필요한 시간이 단축된 상태를 나타내는 도면이다.
이들 도면과 같이 본 발명에 따르면, 오버 슈트나 언더 슈트를 억제할 수 있으면서 오버 슈트나 언더 슈트 이외의 과도 특성에 대해서도 신속한 응답을 실현할 수 있다.
또, 본 발명에 있어서, 과도 변화를 억제하는 경우에는 상기 오버 슈트나 언더 슈트의 억제 방법과 기본적으로 같으므로 그 설명을 생략한다.
1A,1B,1C,1D - 전력제어장치 2A,2B,2C,2D - 전력변환장치
11A,11B,11C,11D - 제어회로 12 - 드라이브 회로
13 - 오버 슈트/언더 슈트 검출회로 90 - 스위칭 전원
91 - 제어회로 92 - 드라이브 회로
111 - 증폭회로 112 - AD 컨버터
113 - PID 제어량 생성부 115 - 가산부
116 - 카운터 131 - 컴퍼레이터
132 - 버퍼 회로 133 - 판별부
1141 - 오버 슈트/언더 슈트 억제량 생성부
1142 - 오버 슈트/언더 슈트 검출부
BUF - 버퍼 C - 평활 콘덴서
CLK - 기준 클럭 Ei - 입력전압
Eo - 출력전압 Er - 직류전압
FD - 플라이휠 다이오드 Ii - 입력전류(디지털값)
Io - 출력전류(디지털값) L - 평활 리액터
M - 몇 번째의 오버/언더 슈트인지를 나타내는 정수(整數)
NEi - 입력전압(Ei)의 디지털값 NTon_PID - PID 제어량
NTon_MM,n - 오버 슈트 억제량 NTon - 소정 클럭(CLK)의 개수
Neo - 출력전압의 디지털값 Nes - 출력전류의 디지털값
R - 부하 Rs - 출력전류 검출용 저항
Tr - 트랜지스터 스위치 Tsamp - 샘플링 주기
ZD - 제너 다이오드 a1,a2 - 입력단자
b1,b2 - 출력단자 ec - 커패시터 전압
eo - 출력전압 eref - 목표값
es - 출력전류의 환산전압값 iL - 인덕터 전류
iTr - 스위치 전류 ic - 커패시터 전류
io - 출력전류
kA,n,kB,n,kC,n,kD,n - n에 의하여 정해지는 정수(定數)(n에 의하지 않는 정수여도 된다. 통상은 음의 값)
n - 몇 번째의 샘플링인지를 나타내는 정수(整數)
λA,n,λB,n,λC,n,λD,n - n에 의하여 정해지는 정수(定數)(n에 의하지 않는 정수여도 된다)
αn,αA,n,αB,n,αC,n,αD,n - 시간 경과 감쇠 억제량
ΔEo - 출력전압 변화분 ΔIo - 출력전류 변화분

Claims (20)

  1. 오버 슈트 또는 언더 슈트를 검출하는 오버 슈트/언더 슈트 검출부와, 오버 슈트 억제량 또는 언더 슈트 억제량을 생성하는 오버 슈트/언더 슈트 억제량 생성부를 갖추고,
    오버 슈트/언더 슈트 억제량 생성부는,
    상기 오버 슈트/언더 슈트 검출부가 오버 슈트를 검출했을 때는 적어도 1 오버 슈트 기간 초기에 있어서 시간 경과 감쇠하는 오버 슈트 억제량, 또는 적어도 1 오버 슈트 기간 초기에 있어서 작용하는 시간 경과 감쇠 억제량이 포함된 오버 슈트 억제량에 따라 상기 오버 슈트를 억제하고,
    또는,
    상기 오버 슈트/언더 슈트 검출부가 언더 슈트를 검출했을 때는 적어도 1 언더 슈트 기간 초기에 있어서 시간 경과 감쇠하는 언더 슈트 억제량, 또는 적어도 1 언더 슈트 기간 초기에 있어서 작용하는 시간 경과 감쇠 억제량이 포함된 언더 슈트 억제량에 따라 상기 언더 슈트를 억제하는 것을 특징으로 하는 전력변환장치의 제어회로.
  2. 청구항 1에 있어서,
    최초의 오버 슈트, 또는 가장 앞의 M회(M은 2 이상의 정수(整數))의 오버 슈트와 언더 슈트에서만 상기 오버 슈트 억제량에 상기 시간 경과 감쇠량 억제량이 포함되고, 또는,
    최초의 언더 슈트, 또는 가장 앞의 M회(M은 2 이상의 정수)의 언더 슈트와 오버 슈트에서만 상기 언더 슈트 억제량에 상기 시간 경과 감쇠 억제량이 포함되는 것을 특징으로 하는 전력변환장치의 제어회로.
  3. 출력을 피드백 제어하는 청구항 1에 기재된 전력변환장치의 제어회로에 있어서,
    상기 출력이 기준값에 가까워지도록 피드백 제어신호를 생성하는 피드백 회로와,
    상기 피드백 회로가 생성한 피드백 제어신호에 상기 오버 슈트/언더 슈트 억제량 생성부가 생성한 오버 슈트 억제량 또는 언더 슈트 억제량을 가해서 가산(加算) 제어신호를 출력하는 제어신호 가산부를 더 구비한 것을 특징으로 하는 전력변환장치의 제어회로.
  4. PWM 신호를 생성하는 청구항 1에 기재된 전력변환장치의 제어회로에 있어서,
    오버 슈트/언더 슈트 억제량 생성부는, 상기 PWM 신호의 스위치 ON 시간값 또는 OFF 시간값을, 샘플링 시간의 경과와 동시에 감쇠시킴으로써, 시간 경과 감쇠하는 상기 오버 슈트 억제량 또는 상기 언더 슈트 억제량을 생성하는 것을 특징으로 하는 전력변환장치의 제어회로.
  5. 파워 스위치의 ON 시간을 조정함으로써 전력변환장치의 출력을 제어하는 청구항 1에 기재된 전력변환장치의 제어회로에 있어서,
    상기 ON 시간이 피드백 제어신호에 기인하는 시간과 상기 언더 슈트 억제량 또는 상기 오버 슈트 억제량에 기인하는 시간의 합
    『TON,n=TFB,n+TOU,n
    TON,n:파워 스위치 ON 시간
    TFB,n:피드백 제어신호에 기인한 시간
    TOU,n:언더 슈트 억제량 또는 오버 슈트 억제량에 기인한 시간』이고,
    상기 오버 슈트 억제량 또는 상기 언더 슈트 억제량에 기인한 시간(TOU,n)이
    『TOU,n=TBIAS+kc2ㆍΔioexp(-kc1ㆍn)+kv2ㆍΔeoexp(-kv1ㆍn)
    TBIAS:일정 시간
    eo:출력전압
    ei:입력전류
    kc1,kc2,kv1,kv2:정수(定數)
    n:몇 번째 샘플링인지를 나타내는 수치』로 나타내는 것을 특징으로 하는 전력변환장치의 제어회로.
  6. 청구항 1에 있어서,
    제어신호가 출력전압, 출력전류, 출력전력 또는 이들을 기준으로 도출되는 전기적 물리 신호인 것을 특징으로 하는 전력변환장치의 제어회로.
  7. 청구항 1에 있어서,
    상기 오버 슈트 억제량 또는 상기 언더 슈트 억제량은,
    입력전압, 출력전압, 출력전류, 출력전력 또는 이들을 기준으로 도출되는 전기적 물리량, 혹은
    파워 스위치를 흐르는 전류, 전력변환장치의 출력 측에 설치된 리액터를 흐르는 전류, 또는 전력변환장치의 출력 측에 설치된 콘덴서를 흐르는 전류
    중 적어도 하나에서 생성되는 것을 특징으로 하는 전력변환장치의 제어회로.
  8. 청구항 1에 있어서,
    시간 경과 감쇠하는 상기 오버 슈트 억제량 또는 상기 언더 슈트 억제량을 지수 함수, 단위 함수 또는 다단계의 계단 함수로 나타내는 것을 특징으로 하는 전력변환장치의 제어회로.
  9. 청구항 3에 있어서,
    상기 오버 슈트/언더 슈트 억제량 생성부는 상기 피드백 회로와 독립적으로 작동하는 것을 특징으로 하는 전력변환장치의 제어회로.
  10. 오버 슈트 또는 언더 슈트를 검출해서 오버 슈트 억제량 또는 언더 슈트 억제량을 생성하고,
    상기 오버 슈트를 검출했을 때는 적어도 1 오버 슈트 기간 초기에 있어서 시간 경과 감쇠하는 오버 슈트 억제량, 또는 적어도 1 오버 슈트 기간 초기에 있어서 작용하는 시간 경과 감쇠 억제량이 포함되는 오버 슈트 억제량으로 상기 오버 슈트를 억제하고,
    또는,
    상기 언더 슈트를 검출했을 때는 적어도 1 언더 슈트 기간 초기에 있어서 시간 경과 감쇠하는 언더 슈트 억제량, 또는 적어도 1 언더 슈트 기간 초기에 있어서 작용하는 시간 경과 감쇠 억제량이 포함되는 상기 언더 슈트 억제량으로 상기 언더 슈트를 억제하는 것을 특징으로 하는 전력변환장치의 제어방법.
  11. 청구항 10에 있어서,
    최초의 오버 슈트, 또는 가장 앞의 M회(M은 2 이상의 정수(整數))의 오버 슈트와 언더 슈트에서만 상기 오버 슈트 억제량에 상기 시간 경과 감쇠 억제량을 포함하고, 또는,
    최초의 언더 슈트, 또는 가장 앞의 M회(M은 2 이상의 정수)의 언더 슈트와 오버 슈트에서만 상기 언더 슈트 억제량에 상기 시간 경과 감쇠 억제량을 포함하는 것을 특징으로 하는 전력변환장치의 제어방법.
  12. 청구항 10에 있어서,
    제어신호가 출력전압, 출력전류, 출력전력 또는 이들을 기준으로 도출되는 전기적 물리 신호인 것을 특징으로 하는 전력변환장치의 제어방법.
  13. 청구항 10에 있어서,
    상기 오버 슈트 억제량 또는 상기 언더 슈트 억제량은,
    입력전압, 출력전압, 출력전류, 출력전력, 또는 이들을 기준으로 도출되는 전기적 물리량, 혹은
    파워 스위치를 흐르는 전류, 전력변환장치의 출력 측에 설치된 리액터를 흐르는 전류, 또는 전력변환장치의 출력 측에 설치된 콘덴서를 흐르는 전류
    중 적어도 하나에서 생성되는 것을 특징으로 하는 전력변환장치의 제어방법.
  14. 청구항 10에 있어서,
    시간 경과 감쇠하는 상기 오버 슈트 억제량 또는 상기 언더 슈트 억제량을 지수 함수, 단위 함수 또는 다단계의 계단 함수로 나타내는 것을 특징으로 하는 전력변환장치의 제어방법.
  15. 출력을 피드백 제어하는 청구항 10에 기재된 전력변환장치의 제어방법에 있어서,
    상기 오버 슈트 억제량 또는 상기 언더 슈트 억제량이 피드백 제어량과는 독립적으로 생성되는 것을 특징으로 하는 전력변환장치의 제어방법.
  16. 오버 슈트 또는 언더 슈트 이외의 과도(過渡) 변화를 검출하는 과도 변화 검출부와, 과도 변화 억제량을 생성하는 과도 변화 억제량 생성부를 구비하고,
    상기 과도 변화 억제량 생성부는,
    상기 과도 변화 검출부가 과도 변화를 검출했을 때는 적어도 초기에 걸쳐서 시간 경과 감쇠하는 과도 변화 억제량으로 상기 과도 변화를 억제하고,
    상기 시간 경과 감쇠하는 과도 변화 억제량은, 억제량 파라미터 ei(입력전류), es(출력전류(io)의 환산전압), eo(출력전압)에 따라서 지수 함수, 단위 함수 또는 다단계의 계단 함수로 나타내는 것을 특징으로 하는 전력변환장치의 제어회로.
  17. 청구항 16에 있어서,
    제어신호가 출력전압, 출력전류, 출력전력 또는 이들을 기준으로 도출되는 전기적 물리 신호인 것을 특징으로 하는 전력변환장치의 제어회로.
  18. 청구항 16에 있어서,
    상기 과도 변화 억제량은,
    입력전압, 출력전압, 출력전류, 출력전력 또는 이들을 기준으로 도출되는 전기적 물리량, 혹은
    파워 스위치를 흐르는 전류, 전력변환장치의 출력 측에 설치된 리액터를 흐르는 전류, 또는 전력변환장치의 출력 측에 설치된 콘덴서를 흐르는 전류
    중 적어도 하나에서 생성되는 것을 특징으로 하는 전력변환장치의 제어회로.
  19. 삭제
  20. 청구항 16에 있어서,
    상기 과도 변화 억제량이 피드백 제어량과 독립적으로 생성되는 것을 특징으로 하는 전력변환장치의 제어회로.
KR1020127020096A 2010-01-31 2011-01-31 전력변환장치의 제어회로 및 제어방법 KR101383989B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010019833 2010-01-31
JPJP-P-2010-019833 2010-01-31
PCT/JP2011/051971 WO2011093500A1 (ja) 2010-01-31 2011-01-31 電力変換装置の制御回路および制御方法

Publications (2)

Publication Number Publication Date
KR20120132478A KR20120132478A (ko) 2012-12-05
KR101383989B1 true KR101383989B1 (ko) 2014-04-10

Family

ID=44319477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127020096A KR101383989B1 (ko) 2010-01-31 2011-01-31 전력변환장치의 제어회로 및 제어방법

Country Status (5)

Country Link
US (1) US9389627B2 (ko)
EP (1) EP2530819A4 (ko)
JP (1) JP5401729B2 (ko)
KR (1) KR101383989B1 (ko)
WO (1) WO2011093500A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5750067B2 (ja) 2012-02-21 2015-07-15 ルネサスエレクトロニクス株式会社 制御装置及びデジタル制御電源並びに制御方法
JP5858533B2 (ja) 2012-03-31 2016-02-10 国立大学法人 長崎大学 制御装置および電力変換回路の制御装置
US9444331B2 (en) 2013-07-29 2016-09-13 Infineon Technologies Ag System and method for a converter circuit
US10942561B2 (en) 2017-09-08 2021-03-09 Texas Instruments Incorporated Determination of one or more operating parameters for a switched-mode power supply
JP2022090953A (ja) * 2020-12-08 2022-06-20 オムロン株式会社 電力変換装置の制御回路及び電力変換装置
US11594965B2 (en) * 2020-12-14 2023-02-28 Psemi Corporation Power converter counter circuit with under-regulation detector

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63174563A (ja) * 1987-01-13 1988-07-19 Mitsubishi Electric Corp 直流電源装置
JP2005130616A (ja) 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 電源システム
JP2005198484A (ja) 2003-12-10 2005-07-21 Rohm Co Ltd 電源装置、及びそれを用いた携帯機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779A (en) * 1980-05-29 1982-01-05 Mitsubishi Electric Corp Load fluctuation compensator
US5909370A (en) * 1997-12-22 1999-06-01 Honeywell Inc. Method of predicting overshoot in a control system response
US6605931B2 (en) * 2000-11-07 2003-08-12 Microsemi Corporation Switching regulator with transient recovery circuit
US7327128B2 (en) * 2004-12-29 2008-02-05 Intel Corporation Switching power supply transient suppression
US20060290336A1 (en) * 2005-06-28 2006-12-28 Intel Corporation Voltage regulator load compensator
US7489119B2 (en) * 2005-08-17 2009-02-10 Nexem, Inc. DC to DC converter with reference voltage loop disturbance compensation
TWI328157B (en) * 2006-08-31 2010-08-01 Asustek Comp Inc Transient voltage compensation apparatus and switching power using the same
JP2008206239A (ja) * 2007-02-17 2008-09-04 Seiko Instruments Inc 半導体装置
US8487600B2 (en) * 2007-04-10 2013-07-16 Aleksandar Prodic Continuous-time digital controller for high-frequency DC-DC converters
US7923977B2 (en) * 2007-12-12 2011-04-12 Upi Semiconductor Corporation DC-DC converters with transient response control

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63174563A (ja) * 1987-01-13 1988-07-19 Mitsubishi Electric Corp 直流電源装置
JP2005130616A (ja) 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 電源システム
JP2005198484A (ja) 2003-12-10 2005-07-21 Rohm Co Ltd 電源装置、及びそれを用いた携帯機器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE 논문(제목: A New Digital Control Algorithm to Achieve Optimal Dynamic Performance in DC-to-DC Converters), 논문발표 2007년 7월 *
IEEE 논문(제목: A New Digital Control Algorithm to Achieve Optimal Dynamic Performance in DC-to-DC Converters), 논문발표 2007년 7월*

Also Published As

Publication number Publication date
US9389627B2 (en) 2016-07-12
KR20120132478A (ko) 2012-12-05
JP5401729B2 (ja) 2014-01-29
EP2530819A1 (en) 2012-12-05
US20130106383A1 (en) 2013-05-02
JPWO2011093500A1 (ja) 2013-06-06
EP2530819A4 (en) 2017-11-08
WO2011093500A1 (ja) 2011-08-04

Similar Documents

Publication Publication Date Title
KR101383989B1 (ko) 전력변환장치의 제어회로 및 제어방법
KR102421239B1 (ko) 피크 제어 부스트 변환기에서의 평균 전류 제한
KR102516935B1 (ko) 저-대역폭 2차 제어 루프를 사용한 피크-제어 부스트 변환기에서의 근 직류 에러들의 제거
Corradini et al. Current-limited time-optimal response in digitally controlled DC–DC converters
TWI675537B (zh) 控制電路、開關電源和控制方法
KR20170002326A (ko) 영전압 스위칭을 위한 제어 회로 및 이를 포함하는 벅 컨버터
EP3079249A2 (en) Constant on-time pulse width control-based scheme used in voltage converter
JP6024188B2 (ja) 電源装置の制御回路
US20170187294A1 (en) Systems and methods for regulating output currents of power conversion systems
TWI382636B (zh) And a control method and a device for controlling the maximum output power of the power supply
US11916482B2 (en) DC/DC converter and soft start overshoot prevention method thereof
KR101119771B1 (ko) 스위칭 전원 장치의 출력 전류를 검출하는 방법
US5053691A (en) Methods and device for stabilizing an electric supply system through the adaptation of a controller of a static compensating device
US10591552B2 (en) Parameter identification circuit, method and power supply system applying the same
JP6219099B2 (ja) 電力変換装置
JP2007195310A (ja) ノイズ除去装置、電源装置、及び試験装置
US10523119B2 (en) Compensation ramp offset removal
JP6750143B2 (ja) 電力変換回路の制御装置
Chen et al. High performance predictive current control of bi-directional DC-DC converters for DC micro grid application
JP2014217132A (ja) スイッチング電源装置
KR101997831B1 (ko) Dc-dc 컨버터
Tran et al. Design of LC harmonic notch filter for ripple reduction in step-down dc-dc buck converter
TW201218591A (en) Method for generating a current limit signal in a power converter without sensing an input voltage
KR102212956B1 (ko) 플라이백 컨버터의 출력전압 감지회로
RU2630962C1 (ru) Способ управления преобразователем напряжения

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170331

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 6