JP2022090953A - 電力変換装置の制御回路及び電力変換装置 - Google Patents

Abstract

【課題】電流臨界モードで動作する電力変換装置において、従来例に比較してゼロアンペア点の検出精度を高くかつ変換効率を高くする。【解決手段】電力変換装置の制御回路は、インダクタを含み、アクティブスイッチング素子及び同期整流スイッチング素子をそれぞれ、所定のサンプリング周期で繰り返しかつ入力される交流電圧の半周期毎にリセットして、電流臨界モードでオン及びオフすることで、入力される交流電圧を直流電圧に変換する。制御回路は、現在のサンプリング周期における入力された交流電圧の絶対値を、現在のサンプリング周期の出力された直流電圧と入力された交流電圧の絶対値の差で除算し現在のサンプリング周期のアクティブスイッチング素子のオン時間を乗算した計算結果から時間補正値を減算し、追加オン時間を加算し、当該減算及び加算の結果を、次のサンプリング周期の同期整流スイッチング素子のオン時間として計算する。【選択図】図１３Ａ

Description

本発明は、例えば力率改善回路などの電力変換装置の制御回路と、当該電力変換装置とに関する。

例えば電流臨界モードで動作する力率改善回路（以下、ＰＦＣ回路という。）においては、インダクタ電流が０になってからスイッチング素子をオンする必要がある。従って、インダクタ電流のゼロ点を正確に検出する必要がある（例えば、非特許文献１参照）。従来、当該インダクタ電流の検出回路では、シャント抵抗とオペアンプ、コンパレータを用いて電流検出を行っていた（例えば、非特許文献１参照）。そのため、ＩＣの遅延や、ノイズ除去用のフィルタでの遅延が発生して、正確にゼロ検出を行うことができないという課題があった。

この課題を解決するために、特許文献１に開示された従来例に係るスイッチング電源装置は、
（１）昇圧インダクタに電磁的に結合され、当該昇圧インダクタの両端電圧に比例して変化するインダクタ電圧を検出するインダクタ電圧検出部と、
（２）ダイオードによるクランプ部とコンパレータによるパルス出力部で構成され、上記インダクタ電圧検出部の電圧検出巻線に接続され、インダクタ電流がゼロのタイミングを検出する電流ゼロタイミング検出部と、
（３）以下の機能を有する制御部とを備える。

前記制御部は、
（Ａ）アクティブスイッチ素子のオン状態の第１オン期間Ｔ１を計測し、
（Ｂ）入力電圧をＶｉとし、出力電圧をＶｏとし、同期整流素子の同期整流状態の第２オン期間Ｔ２に対する補正時間をＴｃとしたときに、第２オン期間Ｔ２を、次式を用いて算出し、
Ｔ２＝Ｔ１×｜Ｖｉ｜／（Ｖｏ－｜Ｖｉ｜）－Ｔｃ （１）
（Ｃ）算出された第２オン期間Ｔ２だけ同期整流素子を同期整流状態に移行させ、
（Ｄ）第２オン期間Ｔ２の終了時点から第１オン期間Ｔ１の開始までの経過時間を計測し、
（Ｅ）計測された経過時間が予め規定された目標時間となるように補正時間Ｔｃを変更することで、ゼロタイミングに先んじて第２オン期間Ｔ２を終了させる。

特開２０１９－１８７１０４号公報

Qingyun Huang et al., "Predictive ZVS Control with Improved ZVS Time Margin and Limited Variable Frequency Range for A 99% Efficient, 130W/in3 MHz GaN Totem-Pole PFC Rectifier," IEEE Transactions on Power Electronics, Vol. 34, No. 7, 2018.

しかしながら、特許文献１に係るスイッチング電源装置では、インダクタ電流の実際のゼロアンペア点よりも早めに同期整流素子がオフとなり、ゼロアンペア点の検出精度がいまだ低い。また、これにより、同期整流素子のボディダイオードの損失が発生することで、変換効率がいまだ低いという課題があった。

本発明の目的は以上の問題点を解決し、電流臨界モードで動作する電力変換装置において、従来例に比較してゼロアンペア点の検出精度を高くかつ変換効率を高くすることができる電力変換装置の制御回路と、当該制御回路を備える電力変換装置を提供することにある。

本発明の一態様に係る電力変換装置の制御回路は、
インダクタを含み、少なくともアクティブスイッチング素子及び同期整流スイッチング素子をそれぞれ、電流臨界モードでオン及びオフすることで、入力される交流電圧を直流電圧に変換する電力変換装置の制御回路であって、
前記交流電圧を検出する第１の電圧検出部と、
前記直流電圧を検出する第２の電圧検出部と、
前記インダクタに流れるインダクタ電流を検出し、前記検出したインダクタ電流を当該インダクタ電流に対応する電圧に変換した後、前記変換された電圧を所定のしきい値と比較することで、前記インダクタ電流がゼロアンペア点を通過したことを示す所定のタイミング信号を出力する信号発生部と、
前記検出された交流電圧、前記検出された直流電圧と、前記タイミング信号とに基づいて、所定のサンプリング周期で繰り返しかつ前記入力される交流電圧の半周期毎にリセットして、前記アクティブスイッチング素子及び同期整流スイッチング素子の各駆動信号を発生する制御回路とを備え、
前記制御回路は、
前記出力される直流電圧が所定の目標電圧になるように出力電圧制御によりアクティブスイッチング素子のオン時間を決定し、
前記アクティブスイッチング素子の駆動信号の立下り時から前記タイミング信号までの時間を計測し、
前記計測された時間から、予め設定された遅延時間を減算して、当該減算結果の目標時間を計算し、
前回のサンプリング周期における入力された交流電圧の絶対値を、前回のサンプリング周期の出力された直流電圧と入力された交流電圧の絶対値の差で除算しかつ前回のサンプリング周期のアクティブスイッチング素子のオン時間を乗算した計算結果から、前記目標時間を減算して、当該減算結果の時間補正値を計算し、
現在のサンプリング周期における入力された交流電圧の絶対値を、現在のサンプリング周期の出力された直流電圧と入力された交流電圧の絶対値の差で除算しかつ現在のサンプリング周期のアクティブスイッチング素子のオン時間を乗算した計算結果から、前記時間補正値を減算し、かつ所定の追加オン時間を加算し、当該減算及び加算の結果を、次のサンプリング周期の前記同期整流スイッチング素子のオン時間として計算し、
前記追加オン時間は、
（１）前記入力される交流電圧の絶対値の２倍が前記出力される直流電圧以下であるときに０であり、
（２）前記入力される交流電圧の絶対値の２倍が前記出力される直流電圧を超えるときに予め設定された追加オン時間であり、
前記設定された追加オン時間は、ゼロボルトスイッチングを達成するために前記アクティブスイッチング素子の寄生容量の放電及び前記同期整流スイッチング素子の寄生容量の充電に必要な電流分だけ逆流させるために必要十分な逆流時間である。

従って、本発明によれば、電流臨界モードで動作する電力変換装置において、従来例に比較してゼロアンペア点の検出精度を高くかつ変換効率を高くすることができる。

実施形態に係る制御回路２０を備えたスイッチング電源装置の構成例を示す回路図である。 図１の電流検出部５及びパルス発生部６の詳細構成例を示す回路図である。 図１のスイッチング電源装置において、入力電圧ｖ_ｉｎが０以上である動作モードＭ１のときのインダクタ電流ｉ_Ｌを示す回路図である。 図１のスイッチング電源装置において、入力電圧ｖ_ｉｎが０以上である動作モードＭ２のときのインダクタ電流ｉ_Ｌを示す回路図である。 図１のスイッチング電源装置において、入力電圧ｖ_ｉｎが０未満である動作モードＭ３のときのインダクタ電流ｉ_Ｌを示す回路図である。 図１のスイッチング電源装置において、入力電圧ｖ_ｉｎが０未満である動作モードＭ４のときのインダクタ電流ｉ_Ｌを示す回路図である。 図１のスイッチング電源装置の全体動作を示す各信号のタイミングチャートである。 従来例に係るスイッチング電源装置の動作例１を示す各信号のタイミングチャートである。 図５の時間期間Ｔ１１において流れるインダクタ電流ｉ_Ｌを示す回路図である。 図５の時間期間Ｔ１２において流れるインダクタ電流ｉ_Ｌを示す回路図である。 図５の時間期間Ｔ１３において流れるインダクタ電流ｉ_Ｌを示す回路図である。 従来例に係るスイッチング電源装置の動作例２を示す各信号のタイミングチャートである。 図７の時間期間Ｔ２１において流れるインダクタ電流ｉ_Ｌを示す回路図である。 図７の時間期間Ｔ２２において流れるインダクタ電流ｉ_Ｌを示す回路図である。 図１のスイッチング電源装置の動作例１を示す各信号のタイミングチャートである。 図１のスイッチング電源装置の動作例２（２｜ｖ_ｉｎ｜＞Ｖｏｕｔにおいてゼロ電圧スイッチング（ＺＶＳ）できないとき）を示す各信号のタイミングチャートである。 図１のスイッチング電源装置の動作例３（２｜ｖ_ｉｎ｜＞Ｖｏｕｔにおいてゼロ電圧スイッチング（ＺＶＳ）できるとき）を示す各信号のタイミングチャートである。 図１のスイッチング電源装置の動作例４（２｜ｖ_ｉｎ｜＞Ｖｏｕｔのとき）を示す各信号のタイミングチャートである。 図１のコントローラ１０により実行されるスイッチング制御処理の第１の部分を示すフローチャートである。 図１のコントローラ１０により実行されるスイッチング制御処理の第２の部分を示すフローチャートである。 変形例２に係るパルス発生部６Ａの構成例を示す回路図である。 変形例４に係る同期整流型力率改善コンバータ回路の構成例を示す回路図である。 変形例５に係る同期整流型ＤＣ／ＤＣコンバータ装置の構成例を示す回路図である。

以下、本発明に係る実施形態について図面を参照して説明する。なお、同一又は同様の構成要素については同一の符号を付している。

（実施形態）
図１は実施形態に係る制御回路２０を備えたスイッチング電源装置の構成例を示す回路図である。ここで、スイッチング電源装置はブリッジレストーテンポール型力率改善コンバータ措置であって、本発明に係る電力変換装置の一例である。

図１において、本実施形態に係るスイッチング電源装置は、交流電源１と、リアクトルである昇圧インダクタ２と、ブリッジ接続されたスイッチング素子Ｑ１～Ｑ４と、平滑キャパシタ３と、負荷４と、電流検出用シャント抵抗Ｒｓと、制御回路２０とを備える。ここで、制御回路２０は、コントローラ１０と、電流検出部５と、パルス発生部６と、駆動信号発生回路１１と、電圧検出部１２，１３とを備える。また、スイッチング素子Ｑ１～Ｑ４は例えばＭＯＳ電界効果トランジスタで構成される。スイッチング素子Ｑ１，Ｑ２はドレイン・ソース間でボディダイオードＤ１，Ｄ２及び電極間寄生容量Ｃｐ１，Ｃｐ２を有し、スイッチング素子Ｑ３，Ｑ４はドレイン・ソース間でボディダイオードＤ３，Ｄ４を有する。

交流電源１により発生された入力電圧ｖ_ｉｎは、シャント抵抗Ｒｓ及びインダクタ２を介して、スイッチング素子Ｑ１～Ｑ４のブリッジ接続回路に入力される。各スイッチング素子Ｑ１～Ｑ４は駆動信号発生回路１１からの駆動信号Ｇ１～Ｇ４によりオン／オフ制御されることで、入力電圧ｖ_ｉｎがスイッチングされて交流電圧に変換された後、平滑キャパシタ３を介して、平滑された直流電圧が出力電圧Ｖｏｕｔとして、例えば負荷抵抗である負荷４に出力される。

シャント抵抗Ｒｓはインダクタ電流ｉ_Ｌを、インダクタ電流ｉ_Ｌに対応する電圧値に変換して電流検出部５に出力する。電流検出部５は入力される電圧値を検出してパルス発生部６に出力し、パルス発生部６は検出された電圧値を所定のしきい値電圧と比較することで、インダクタ電流ｉ_Ｌがゼロアンペア点ＺＡＰを通過したこと（ゼロアンペア点ＺＡＰから負電圧又は正電圧に通過したこと）を立上りエッジ（入力電圧ｖ_ｉｎ≧０のとき）または立下りエッジ（入力電圧ｖ_ｉｎ＜０のとき）で示す所定のタイミング信号であるパルス電圧ｖ_ｐを発生してコントローラ１０に出力する。ここで、電流検出部５及びパルス発生部６は、本発明の信号発生部の一例である。さらに、電圧検出部１２は入力電圧ｖ_ｉｎを検出してコントローラ１０に出力し、電圧検出部１３は出力電圧Ｖｏｕｔを検出してコントローラ１０に出力する。

コントローラ１０は例えばＤＳＰ（デジタルシグナルプロセッサ）、ＣＰＵ（セントラルプロセンシングユニット）又は汎用マイクロコンピュータ等で構成され、後述する図１３Ａ及び図１３Ｂのスイッチング制御処理（入力電圧ｖ_ｉｎ＝０のみで同期して実行され、その後は任意のサンプリング周期に基づいて実行される）を実行することで、スイッチング素子Ｑ１，Ｑ２の各オン時間Ｔ１，Ｔ２，Ｔ３，Ｔ４を計算して設定するとともに、入力される各信号に基づいて、例えば電流臨界モードで駆動信号発生回路１１に駆動信号Ｇ１～Ｇ４を発生させるように駆動信号発生回路１１を制御する。ここで、オン時間Ｔ１，Ｔ２は入力電圧ｖ_ｉｎ≧０のときのオン時間であり、オン時間Ｔ３，Ｔ４は入力電圧ｖ_ｉｎ＜０のときのオン時間である。駆動信号発生回路１１はコントローラ１０の制御のもとで駆動信号Ｇ１～Ｇ４を発生してそれぞれスイッチング素子Ｑ１～Ｑ４の各ゲートに出力する。

なお、コントローラ１０は、計算途中のデータ及び、計算結果のデータ（例えば、スイッチング素子Ｑ２のオン時間Ｔ１，Ｔ３及びスイッチング素子Ｑ１のオン時間Ｔ２，Ｔ４など）を格納する内部メモリ１０ｍを含む。ここで、内部メモリ１０ｍは本発明の記憶部の一例である。

図２は図１の電流検出部５及びパルス発生部６の詳細構成例を示す回路図である。図２において、電流検出部５は、演算増幅器であるオペアンプ２１と、入力抵抗Ｒｂ１，Ｒｂ２と、バイアス抵抗Ｒｂ１と、バイアス電圧源である直流電圧源Ｖｂ１と、帰還抵抗Ｒｆとを備えて構成される。また、パルス発生部６は、コンパレータ２２と、しきい値電圧源である直流電圧源Ｖｂ２とを備えて構成される。なお、直流電圧源Ｖｂ１とＶｂ２の各電圧は、正電圧であって、オペアンプ２１及びコンパレータ２２を駆動するためのバイアス電圧である。なお、インダクタ電流Ｉ_Ｌは正又は負に変化するので、当該バイアス電圧を印加して正電圧のみで信号処理するために、当該各電圧を用いている。

オペアンプ２１は、シャント抵抗Ｒｓにより検出されたインダクタ電流ｉ_Ｌに対応する電圧を増幅し、増幅電圧Ｖａｍｐをコンパレータ２２の反転入力端子に出力する。コンパレータ２２は、入力される増幅電圧Ｖａｍｐを、直流電圧源Ｖｂ２から非反転入力端子に入力されるしきい値電圧と比較して、比較結果電圧であるパルス電圧ｖ_ｐを発生してコントローラ１０に出力する。ここで、パルス電圧ｖ_ｐは、インダクタ電流ｉ_Ｌが０Ａから負電流又は正電流に横切ったタイミングを、ＬレベルからＨレベルへの立上りまたはＨレベルからＬレベルへの立下りで示すタイミング信号である。コントローラ１０は、図１３Ａ及び図１３Ｂのスイッチング制御処理を実行することで、スイッチング素子Ｑ１，Ｑ２の各オン時間Ｔ１，Ｔ２，Ｔ３，Ｔ４を計算して設定するとともに、入力される各信号に基づいて、所定のサンプリング周期で繰り返しかつ入力される交流電圧ｖ_ｉｎの半周期毎にリセットして、例えば電流臨界モードで駆動信号発生回路１１に駆動信号Ｇ１～Ｇ４を発生させるように駆動信号発生回路１１を制御する。

次いで、図１のスイッチング電源装置の全体動作について以下に説明する。

図３Ａは図１のスイッチング電源装置において、入力電圧ｖ_ｉｎが０以上である動作モードＭ１のときのインダクタ電流ｉ_Ｌを示す回路図であり、図３Ｂは図１のスイッチング電源装置において、入力電圧ｖ_ｉｎが０以上である動作モードＭ２のときのインダクタ電流ｉ_Ｌを示す回路図である。また、図３Ｃは図１のスイッチング電源装置において、入力電圧ｖ_ｉｎが０未満である動作モードＭ３のときのインダクタ電流ｉ_Ｌを示す回路図であり、図３Ｄは図１のスイッチング電源装置において、入力電圧ｖ_ｉｎが０未満である動作モードＭ４のときのインダクタ電流ｉ_Ｌを示す回路図である。さらに、図４は図１のスイッチング電源装置の全体動作を示す各信号のタイミングチャートである。

図１のスイッチング電源装置は例えばブリッジレストーテムポール型力率改善コンバータであり、入力される交流電圧ｖ_ｉｎの極性により、スイッチング素子Ｑ１，Ｑ２のうちで、アクティブスイッチ素子と、同期整流スイッチ素子の役割が変化する。具体的には以下の通りである。

（Ａ）入力電圧ｖ_ｉｎ≧０のとき、スイッチング素子Ｑ２がオン時間Ｔ１を有するアクティブスイッチング素子となり、スイッチング素子Ｑ１がオン時間Ｔ２を有する同期整流スイッチング素子となる。また、スイッチング素子Ｑ３はオフされ、スイッチング素子Ｑ４はオンされる。
（Ａ１）入力電圧ｖ_ｉｎ≧０でインダクタ電流ｉ_Ｌが上昇するときを動作モードＭ１（図３Ａ及び図４）とし、図３Ａに示すように、スイッチング素子Ｑ１はオフされ、スイッチング素子Ｑ２はオンされる。このとき、インダクタ電流ｉ_Ｌは、昇圧インダクタ２から、スイッチング素子Ｑ２，Ｑ４を介して交流電源１に戻る。
（Ａ２）入力電圧ｖ_ｉｎ≧０でインダクタ電流ｉ_Ｌが下降するときを動作モードＭ２（図３Ｂ及び図４）とし、図３Ｂに示すように、スイッチング素子Ｑ１はオンされ、スイッチング素子Ｑ２はオフされる。このとき、インダクタ電流ｉ_Ｌは、昇圧インダクタ２から、スイッチング素子Ｑ１、平滑キャパシタ３及びスイッチング素子Ｑ４を介して交流電源１に戻る。

（Ｂ）入力電圧ｖ_ｉｎ＜０のとき、スイッチング素子Ｑ１がオン時間Ｔ４を有するアクティブスイッチング素子となり、スイッチング素子Ｑ２がオン時間Ｔ３を有する同期整流スイッチング素子となる。また、スイッチング素子Ｑ３はオンされ、スイッチング素子Ｑ４はオフされる。
（Ｂ１）入力電圧ｖ_ｉｎ＜０でインダクタ電流ｉ_Ｌが下降する（絶対値が大きくなる）ときを動作モードＭ３（図３Ｃ及び図４）とし、図３Ｃに示すように、スイッチング素子Ｑ１はオンされ、スイッチング素子Ｑ２はオフされる。このとき、インダクタ電流ｉ_Ｌは、昇圧インダクタ２から、スイッチング素子Ｑ１，Ｑ３を介して交流電源１に戻る。
（Ｂ２）入力電圧ｖ_ｉｎ＜０でインダクタ電流ｉ_Ｌが上昇する（絶対値が小さくなる）ときを動作モードＭ４（図３Ｄ及び図４）とし、図３Ｄに示すように、スイッチング素子Ｑ１はオフされ、スイッチング素子Ｑ２はオンされる。このとき、インダクタ電流ｉ_Ｌは、昇圧インダクタ２から、スイッチング素子Ｑ３、平滑キャパシタ３及びスイッチング素子Ｑ２を介して交流電源１に戻る。

以上説明したように、本実施形態に係るスイッチング電源装置においては、インダク電流ｉ_Ｌの充電及び放電を交互に繰り返し、入力力率を改善するとともに、交流電圧を直流電圧に変換する。ここで、スイッチング電源装置を「電流臨界モード」で動作させるためには、４個の動作モードＭ１～Ｍ４を切り替えるために、インダクタ電流ｉ_Ｌのゼロアンペア検出点ＺＡＰを正確に検出することが必要となる。すなわち、具体的には、同期整流スイッチング素子のターンオン後のインダクタ電流ｉ_Ｌ＝０Ａを検出したとき、同期整流スイッチング素子をオフし、アクティブスイッチング素子をオンにするように切り替える。

次いで、本発明の考案に至った背景について以下に説明する。

図５は従来例に係るスイッチング電源装置の動作例１を示す各信号のタイミングチャートである。また、図６Ａ～図６Ｃはそれぞれ、図５の時間期間Ｔ１１，Ｔ１２，Ｔ１３において流れるインダクタ電流ｉ_Ｌを示す回路図である。図５に示すように、同期整流スイッチング素子Ｑ１のオン時間が長すぎるときは、図５及び図６Ａの時間期間Ｔ１１（ｔ１～ｔ２）では、同期整流スイッチング素子Ｑ１の追加損失（Ｒ_ＯＮ×ｉ_Ｌ ^２）が発生する。次いで、図５及び図６Ｂの時間期間Ｔ１２（ｔ２～ｔ３）では、アクティブスイッチング素子Ｑ２の寄生容量Ｃｐ２の電荷の放電時間が存在した後、ゼロボルトスイッチング（ＺＶＳ）が行われる。さらに、同期整流オン時間が長すぎると、必要値以上に逆流電流が流れるため、図５及び図６Ｃの時間期間Ｔ１３（ｔ３～ｔ４）では、インダクタ電流ｉ_Ｌがアクティブスイッチング素子Ｑ２のボディダイオードＤ２に流れるため、追加損失（Ｖ_Ｆ２×ｉ_Ｌ）が発生する。ここで、Ｒ_ＯＮは同期整流スイッチング素子Ｑ１のオン抵抗であり、Ｖ_Ｆ２はアクティブスイッチング素子Ｑ２のボディダイオードＤ２の順方向電圧である。

図７は従来例に係るスイッチング電源装置の動作例２を示す各信号のタイミングチャートである。また、図８Ａ～図８Ｂはそれぞれ、図７の時間期間Ｔ２１，Ｔ２２において流れるインダクタ電流ｉ_Ｌを示す回路図である。図７に示すように、同期整流スイッチング素子Ｑ１のオン時間が短すぎるときは、図７及び図８Ａの時間期間Ｔ２１（ｔ１１～ｔ１２）では、インダクタ電流ｉ_Ｌが同期整流スイッチング素子Ｑ１のボディダイオードＤ１に流れるため、追加損失（Ｖ_Ｆ１×ｉ_Ｌ）が発生する。ここで、Ｖ_Ｆ１は同期整流スイッチング素子Ｑ１のボディダイオードＤ１の順方向電圧である。次いで、図７及び図８Ｂの時間期間Ｔ２２（ｔ１２～ｔ１３）では、アクティブスイッチング素子Ｑ２の寄生容量Ｃｐ２の電荷の放電時間が存在した後、ゼロボルトスイッチング（ＺＶＳ）が行われる。ここで、一般的なＭＯＳ電界効果トランジスタ等では、Ｖ_Ｆ１×ｉ_Ｌ＞Ｒ_ＯＮ×ｉ_Ｌ ^２なので、同期整流できていない期間がある場合は、大きな損失悪化につながる。従って、スイッチング電源装置において、無駄な損失を発生させないためには、正確なインダクタ電流ｉ_Ｌにおいて０Ａを正確に検出することが必要となる。

次いで、本実施形態に係るスイッチング電源装置における改善されたスイッチング制御処理について以下に説明する。

図９は図１のスイッチング電源装置の動作例１を示す各信号のタイミングチャートである。図９において、以下の電流、電圧、信号等について図示している。
（１）ｉ_Ｌ：インダクタ電流；
（２）Ｖｄｓ：スイッチング素子Ｑ２のドレイン・ソース間電圧；
（３）Ｇ１：スイッチング素子Ｑ１の駆動信号；
（４）Ｇ２：スイッチング素子Ｑ２の駆動信号；及び
（５）ｖ_ｐ：パルス発生部６からのパルス電圧。

図９及びそれ以降のタイミングチャートにおいて、コントローラ１０に入力されるパルス電圧ｖ_ｐは、
（１）インダクタ電流ｉ_Ｌが正から負に向う実際のゼロアンペア点ＺＡＰから、電流検出部５及びパルス発生部６の所定の信号処理時間に対応する遅延時間Ｔｄｅｌａｙだけ遅延して立上った後、
（２）インダクタ電流ｉ_Ｌが負から正に向う実際のゼロアンペア点ＺＡＰから、電流検出部５及びパルス発生部６の所定の信号処理時間に対応する遅延時間Ｔｄｅｌａｙだけ遅延して立下がる。

本明細書において、電流、電圧、信号等の符号に対して、以下のサンプリング周期値を付加して表記する。
（ｎ）：現在のサンプリング周期の値；
（ｎ－１）：現在のサンプリング周期（ｎ）よりも１サンプリング周期前のサンプリング周期の値；及び
（ｎ＋１）：現在のサンプリング周期（ｎ）よりも１サンプリング周期後のサンプリング周期の値。

図９において、現在のサンプリング周期（ｎ）のオン時間Ｔ２（ｎ）（例えば図９において、ｔ２５～ｔ２６）は次式で表される。

（２）

スイッチング素子Ｑ２の立下りエッジからパルス電圧ｖ_ｐの立上りエッジまでの時間を計測して時間Ｔｍ（例えば図９において、ｔ２５～ｔ２８）とすると、スイッチング素子Ｑ２のターンオフからゼロアンペア点ＺＡＰまでの実際の目標時間Ｔｔａｒｇｅｔ（例えば図９において、ｔ２５～ｔ２７）は次式で表される。

Ｔｔａｒｇｅｔ＝Ｔｍ－Ｔｄｅｌａｙ （３）

ここで、Ｔｄｅｌａｙは、電流検出部５及びパルス発生部６の信号処理時間に対応する遅延時間（例えば図９において、ｔ２７～ｔ２８）である。従って、スイッチング素子Ｑ１のオン時間Ｔ２に対する時間補正値Ｔｃ（ｎ）は次式で表される。

（４）

この時間補正値Ｔｃ（ｎ）を用いて、次のサンプリング周期（ｎ＋１）において、スイッチング素子Ｑ１のオン時間Ｔ２（ｎ＋１）を補正することで、誤差を補正することができる。なお、厳密には、オン時間Ｔ２はアクティブスイッチ素子であるスイッチング素子Ｑ２がオフされた後ゼロアンペア点ＺＡＰまでの時間で、スイッチング素子Ｑ２がオフされてからスイッチング素子Q１がオンされるまでのデットタイムＴｄ２を考慮すると、実際に同期整流スイッチング素子Ｑ１に対する駆動信号Ｇ１がハイレベルになる時間は、Ｔ２－Ｔｄ２であるが、補正計算には実質的に影響を与えないため、デットタイムＴｄ２を無視して同期整流スイッチング素子であるスイッチング素子Ｑ１のオン時間Ｔ２として説明している。

図１０は、図１のスイッチング電源装置の動作例２（２｜ｖ_ｉｎ｜＞Ｖｏｕｔにおいてゼロ電圧スイッチング（ＺＶＳ）できないとき）を示す各信号のタイミングチャートである。

図９は入出力電圧の関係が２｜ｖ_ｉｎ｜≦Ｖｏｕｔのとき（例えば交流電源１の瞬時電圧が１００Ｖであって、出力電圧Ｖｏｕｔが２００Ｖ以上であるとき）、スイッチング素子Ｑ１がオフされてからスイッチング素子Ｑ２がオンされるまでのデットタイムＴｄ１（図９においてｔ２２～ｔ２４）の期間中にアクティブスイッチング素子Ｑ２のドレイン・ソース間寄生容量Ｃｐ２の電荷が放電（同期整流スイッチング素子Ｑ１の寄生容量Ｃｐ１は充電）してゼロボルトスイッチング（ＺＶＳ）できる。これに対して、入出力電圧の関係が２｜ｖ_ｉｎ｜＞Ｖｏｕｔのとき、インダクタ電流が０Ａのときに同期整流スイッチング素子Ｑ１をオフすると、電荷を引き抜く電流が足りず、図１０の時刻ｔ３１～ｔ３２，ｔ３４～ｔ３５に示すように、アクティブスイッチング素子Ｑ２のドレイン・ソース間電圧Ｖｄｓはゼロボルトスイッチング（ＺＶＳ）を達成できない。

しかし、本実施形態に係るスイッチング電源装置では、インダクタ電流ｉ_Ｌのゼロアンペア点ＺＡＰを正確に検出できているので、式（２）に、寄生容量Ｃｐ２，Ｃｐ１の充放電に必要な電流分だけ逆流させるための、同期整流スイッチング素子Ｑ１の追加オン時間（必要十分な逆流時間）Ｔｅｘを加えると、ゼロボルトスイッチング（ＺＶＳ）を達成できる。ここで、前記充放電に必要な電流分は、アクティブスイッチング素子Ｑ２の寄生容量Ｃｐ２の放電及び同期整流スイッチング素子Ｑ１の寄生容量Ｃｐ１の充電に必要な電流分である。

次いで、２｜ｖ_ｉｎ｜＞Ｖｏｕｔにおいてもゼロ電圧スイッチング（ＺＶＳ）できる方法について以下に説明する。

図１１は、図１のスイッチング電源装置の動作例３（２｜ｖ_ｉｎ｜＞Ｖｏｕｔにおいてゼロ電圧スイッチング（ＺＶＳ）できるとき）を示す各信号のタイミングチャートである。

２｜ｖ_ｉｎ｜＞Ｖｏｕｔの場合も考慮し、式（２）を拡張する。ここで、ゼロボルトスイッチング（ＺＶＳ）に必要十分な追加オン時間をＴｅｘとすると、現在のサンプリング周期（ｎ）のオン時間Ｔ２（ｎ）は次式で表される。

（５）

図１１に示すように、Ｔ２－Ｔｅｘが、アクティブスイッチング素子Ｑ２のオン時間Ｔ１（図１１において、ｔ４４～ｔ４５）の立下りエッジ（時刻ｔ４５）からゼロアンペア点ＺＡＰ（時刻ｔ４６）までの時間である。このＴ２－Ｔｅｘが実際のスイッチング電源装置で予め計測した目標時間Ｔｔａｒｇｅｔ（ｔ４５～ｔ４６）と等しくなるように補正すると、時間補正値Ｔｃ（ｎ）は次式で表される。

（６）

従って、次のサンプリング周期（ｎ＋１）におけるＴ２（ｎ＋１）は次式で表される。

（７）

ここで、追加オン時間Ｔｅｘは次式で表される。

（８）

ここで、必要十分な逆流時間である追加オン時間Ｔｅｘ（例えば図１１において、時刻４６～ｔ４７）の導出方法は既知の技術であって例えば非特許文献１の式（２１）（ただし、Ｔｅｘは非特許文献１においてＴ_ＳＲ２と表記している）において開示されており、次式で表される。

（９）

ここで、Ｌは昇圧インダクタ２のインダクタンスであり、ｉ_{ＳＲｏｆｆ}は同期整流スイッチング素子Ｑ２（入力電圧ｖ_ｉｎの負の半周期ではＱ３）のターンオフ電流をいい、例えば非特許文献１の式（２０）において表されている。

以上説明したように、同期整流スイッチング素子Ｑ１のオン時間Ｔ２に対して追加オン時間Ｔｅｘを加算することで、正確なゼロアンペア点ＺＡＰにおいて、スイッチング素子Ｑ１をスイッチングさせることができる。これにより、従来例に比較して広い入力電圧範囲でゼロボルトスイッチング（ＺＶＳ）を達成でき、また、従来例に比較してより高い効率を有する電力変換装置を実現できる。

次いで、入力電圧ｖ_ｉｎが負の半周期であるときの、図１のスイッチング電源装置の動作について以下に説明する。

図１２は、図１のスイッチング電源装置の動作例４（２｜ｖ_ｉｎ｜＞Ｖｏｕｔのとき）を示す各信号のタイミングチャートである。

現在のサンプリング周期（ｎ）における同期整流スイッチング素子Ｑ２のオン時間Ｔ３（ｎ）は次式で表される。

（１０）

入力電圧ｖ_ｉｎが負の半周期であるときに、アクティブスイッチング素子Ｑ１の立下りエッジ（ｔ５６）からパルス電圧ｖ_ｐの立下がりエッジ（ｔ５８）までの時間を計測してＴｍ２とすると、アクティブスイッチング素子Ｑ１のターンオフ時（ｔ５６）からゼロアンペア点ＺＡＰ（ｔ５７）までの実際の目標時間Ｔｔａｒｇｅｔ２（ｔ５６～ｔ５７）は次式で表される。

Ｔｔａｒｇｅｔ２＝Ｔｍ２－Ｔｄｅｌａｙ （１１）

ここで、Ｔｄｅｌａｙは、電流検出部５及びパルス発生部６の信号処理時間に対応する遅延時間である。従って、同期整流スイッチング素子Ｑ２のオン時間Ｔ３（ｔ５６～ｔ５９）に対する時間補正値Ｔｃ２（ｎ）は次式で表される。

（１２）

従って、次のサンプリング周期（ｎ＋１）におけるオン時間Ｔ３（ｎ＋１）は次式で表される。

（１３）

ここで、追加オン時間Ｔｅｘは次式で表される。

（１４）

次いで、図１のスイッチング電源装置のコントローラ１０により実行されるスイッチング制御処理について、図１３Ａ及び図１３Ｂを参照して以下に説明する。

図１３Ａ及び図１３Ｂは図１のコントローラ１０により実行されるスイッチング制御処理を示すフローチャートである。

図１３ＡのステップＳ１において、電圧検出部１２により検出された現在のサンプリング周期（ｎ）の入力電圧ｖ_ｉｎに基づいて、入力電圧ｖ_ｉｎ＝０を検出したか否かが判断され、ＹＥＳのときはステップＳ２に進む一方、ＮＯのときはステップＳ１に戻る。次いで、ステップＳ２において、入力電圧ｖ_ｉｎ≧０であるか否かが判断され、ＹＥＳのときはステップＳ３に進む一方、ＮＯのときは図１３ＢのステップＳ２１に進む。ステップＳ３において、電圧検出部１２から現在のサンプリング周期（ｎ）の入力電圧ｖ_ｉｎを受信し、電圧検出部１３から現在のサンプリング周期（ｎ）の出力電圧Ｖｏｕｔを受信する。

次いで、ステップＳ４において、出力電圧フィードバック制御により目標出力電圧に対応するスイッチング素子Ｑ２のオン時間Ｔ１を決定した後、ステップＳ５において、スイッチング素子Ｑ２の立下がり時から、パルス発生部６のパルス電圧ｖ_ｐの立上り時までの時間Ｔｍを計測する。そして、ステップＳ６において、計測した時間Ｔｍに基づいて、遅延時間Ｔｄｅａｌｙを考慮した目標時間Ｔｔａｒｇｅｔを、式（３）を用いて計算する。さらに、ステップＳ７において、計算した目標時間Ｔｔａｒｇｅｔ、前回のサンプリング周期（ｎ－１）の入力電圧ｖ_ｉｎ（ｎ－１）及び出力電圧Ｖｏｕｔ（ｎ－１）に基づいて、時間補正値Ｔｃを、式（４）を用いて計算する。

次いで、ステップＳ８において、計算した時間補正値Ｔｃ、追加オン時間Ｔｅｘ、及び現在のサンプリング周期（ｎ）の入力電圧ｖ_ｉｎ（ｎ）及び出力電圧Ｖｏｕｔ（ｎ）に基づいて、スイッチング素子Ｑ１のオン時間Ｔ２を、式（７）を用いて計算する。そして、ステップＳ９において、現在のサンプリング周期（ｎ）の入力電圧ｖ_ｉｎ（ｎ）及び出力電圧Ｖｏｕｔ（ｎ）、並びに計算した、スイッチング素子Ｑ２のオン時間Ｔ１を内部メモリ１０ｍに格納する。

さらに、ステップＳ１０において、スイッチング素子Ｑ２のオン時間Ｔ１を時間Ｔ１として更新し、スイッチング素子Ｑ１のオン時間Ｔ２を時間Ｔ２として更新して設定する。次いで、ステップＳ１１において、次の入力電圧ｖ_ｉｎ＝０を検出したか否かが判断され、ＹＥＳのときはステップＳ２に戻る一方、ＮＯのときはステップＳ３に戻る。

図１３ＢのステップＳ２１において、電圧検出部１２から現在の入力電圧ｖ_ｉｎを受信し、電圧検出部１３から現在の出力電圧Ｖｏｕｔを受信し、ステップＳ２２において、出力電圧フィードバック制御により目標出力電圧に対応するスイッチング素子Ｑ１のオン時間Ｔ４を決定する。次いで、ステップＳ２３において、スイッチング素子Ｑ１の立下がり時からパルス発生部６のパルス電圧ｖ_ｐの立下がり時までの時間Ｔｍ２を計測し、ステップＳ２４において、計測した時間Ｔｍ２に基づいて、遅延時間Ｔｄｅａｌｙを考慮した目標時間Ｔｔａｒｇｅｔ２を、式（１１）を用いて計算する。

次いで、ステップＳ２５において、目標時間Ｔｔａｒｇｅｔ２、前回の入力電圧ｖ_ｉｎ及び出力電圧Ｖｏｕｔに基づいて、時間補正値Ｔｃ２を、式（１２）を用いて計算した後、ステップＳ２６において、時間補正値Ｔｃ２、追加オン時間Ｔｅｘ、及び現在の入力電圧ｖ_ｉｎ及び出力電圧Ｖｏｕｔに基づいて、スイッチング素子Ｑ２のオン時間Ｔ３を、式（１３）を用いて計算する。次いで、ステップＳ２７において、現在のサンプリング周期（ｎ）の入力電圧ｖ_ｉｎ及び出力電圧Ｖｏｕｔ、並びにスイッチング素子Ｑ１のオン時間Ｔ４を内部メモリ１０ｍに格納する。また、ステップＳ２８において、スイッチング素子Ｑ１のオン時間Ｔ４を時間Ｔ４として更新し、スイッチング素子Ｑ２のオン時間Ｔ３を時間Ｔ３として更新して設定する。さらに、ステップＳ２９において、次の入力電圧ｖ_ｉｎ＝０を検出したか否かが判断され、ＹＥＳのときは図１３ＡのステップＳ２に進む一方、ＮＯのときはステップＳ２１に戻る。

以上説明したように、本実施形態によれば、アクティブスイッチング素子Ｑ２（正の半周期）又はＱ１（負の半周期）のターンオンからインダクタ電流のゼロアンペア点ＺＡＰまでの時間Ｔｍを計測し、その計測された時間Ｔｍを用いて、式（７）（正の半周期）または式（１３）（負の半周期）により同期整流スイッチング素子Ｑ１（正の半周期）又はＱ２（負の半周期）のオン時間Ｔ２（ｎ）又はＴ３（ｎ）を補正する。それにより、２｜ｖ_ｉｎ｜≦Ｖｏｕｔでは正確なゼロアンペア点ＺＡＰで同期整流スイッチング素子Ｑ１（正の半周期）又はＱ２（負の半周期）をオフにすることができ、スイッチング電源装置の変換効率を大幅に向上させることができる。

さらに、２｜ｖ_ｉｎ｜＞Ｖｏｕｔの条件下ではソフトスイッチングしつつ、不要な逆流電流を流さないことで高効率を達成できる。また、ゼロアンペア点検出のために追加の電圧センサ等を用いる必要がなく、効率向上と合わせ小型のスイッチング電源装置を実現できる。

また、本実施形態によれば、スイッチング制御処理において、
（１）入力電圧ｖ_ｉｎの検出、
（２）出力電圧Ｖｏｕｔの検出、及び
（３）インダクタ電流ｉ_Ｌの検出
のみを行えばよく、例えばスイッチング素子Ｑ２のドレイン・ソース間電圧Ｖｄｓ及びインダクタ電圧を取得する必要がない。一般的な電流モード制御を用いたスイッチング電源装置の場合、これらの検出は出力電圧制御に必須であり、本実施形態を実現するための専用部品は不要である。また、電圧モード制御を用いたスイッチング電源装置の場合も、ブリッジレスＰＦＣ回路では、入力電圧の検出は極性検出で必須であり、電流検出も過電流保護及びゼロ電流検出等のために設けるので、これらのセンサは他の機能と併用できる。

さらに、上述のように、本実施形態によれば、ゼロボルトスイッチング（ＺＶＳ）に必要な追加オン時間Ｔｅｘを加えれば、２｜ｖ_ｉｎ｜＞Ｖｏｕｔの条件下でもゼロボルトスイッチング（ＺＶＳ）を実行することができる。

以下、上述の実施形態に対する各変形例について説明する。

（変形例１）
以上の図１３ＡのステップＳ８及び図１３ＢのステップＳ２６においてそれぞれ、式（７）及び式（１３）を用いて、オン時間Ｔ２（ｎ）及びＴ３（ｎ）を計算している。しかし、本発明はこれに限らず、式（７）及び式（１３）の右辺第１項をそれぞれ，次式のごとくおいて図１３ＡのステップＳ９及び図１３ＢのステップＳ２７において内部メモリ１０ｍに格納してもよい。

（１５）

（１６）

以上説明したように、変形例１によれば、式（７）及び式（１３）の右辺第１項に代えてそれぞれ式（１５）及び式（１６）を用いることで、内部メモリ１０ｍに格納するパラメータ数を減少させることができ、内部メモリ１０ｍのメモリ容量を削減でき、さらに、コントローラ１０の計算処理を削減できる。

（変形例２）
図１４は変形例２に係るパルス発生部６Ａの構成例を示す回路図である。図１４において、パルス発生部６Ａは、図２のパルス発生部６に比較して以下の点が異なる。
（１）直流電圧源Ｖｂ２を有するコンパレータ２２に加えて、直流電圧源Ｖｂ３を有するコンパレータ２２Ａをさらに備えた。
以下、当該相違点について説明する。

図１４において、オペアンプ２１からの増幅電圧Ｖａｍｐを、コンパレータ２２Ａの非反転入力端子に入力させる。コンパレータ２２Ａは、入力される増幅電圧Ｖａｍｐを、直流電圧源Ｖｂ３から反転入力端子に入力されるしきい値電圧と比較して、インダクタ電流ｉ_Ｌがゼロアンペア点ＺＡＰを通過したこと（ゼロアンペア点ＺＡＰから正電圧に通過したこと）を立上りエッジで示す所定のタイミング信号であるパルス電圧ｖ_ｐ２を発生してコントローラ１０に出力する。なお、コンパレータ２２は、インダクタ電流ｉ_Ｌがゼロアンペア点ＺＡＰを通過したこと（ゼロアンペア点ＺＡＰから負電圧に通過したこと）を立上りエッジで示す所定のタイミング信号であるパルス電圧ｖ_ｐ１を発生してコントローラ１０に出力する。

図２の実施形態では、入力電圧ｖ_ｉｎの正の半周期ではパルス電圧ｖ_ｐの立上りエッジと、その負の半周期ではパルス電圧ｖ_ｐの立下りエッジとの両方をコントローラ１０が検出するように、図１３Ａ及び図１３Ｂのスイッチング制御処理のステップＳ５及びＳ２３において実現する必要がある。

これに対して、変形例２では、入力電圧ｖ_ｉｎの正の半周期ではｖ_ｐ１、その負の半周期ではｖ_ｐ２をモニタして時間Ｔｍの終了タイミングを検出すればよく、いずれの場合も立上りエッジ検出でよく、信号処理の構成が簡単になる。変形例２では、部品点数がコンパレータ２２Ａ及び直流電圧源Ｖｂ３の追加で、実施形態に比較して多くなるが、スイッチング制御処理のステップＳ５及びＳ２３において、いずれも立上りエッジのみを検出すればよいことになる。

（変形例３）
以下、変形例３に係る計算式の変形について説明する。

入力電圧ｖ_ｉｎの正の半周期において、サンプリング周期毎に、目標時間Ｔｔａｒｇｅｔを検出しているので、この値をそのまま次のサンプリング周期（ｎ＋１）のオン時間Ｔ２にすればよい。現在のサンプリング周期（ｎ）のオン時間Ｔ２（ｎ）は次式で表される。

Ｔ２（ｎ）＝Ｔｔａｒｇｅｔ（ｎ－１）＋Ｔｅｘ （１７）

当該オン時間Ｔ２（ｎ）で動作しているとき、図１１の波形になったとする。このときのスイッチング素子Ｑ２の立下りエッジからパルス電圧ｖ_ｐの立上りエッジまでの時間を計測して時間Ｔｍとすると、スイッチング素子Ｑ２のターンオフからゼロアンペア点ＺＡＰまでの実際の時間Ｔｔａｒｇｅｔは次式で表される。

Ｔｔａｒｇｅｔ（ｎ）＝Ｔｍ－Ｔｄｅｌａｙ （１８）

当該時間Ｔｔａｒｇｅｔ（ｎ）の値を、次式のごとく次のサンプリング周期（ｎ＋１）のオン時間Ｔ２（ｎ＋１）に設定すればよい。

Ｔ２（ｎ＋１）＝Ｔｔａｒｇｅｔ（ｎ）＋Ｔｅｘ （１９）

ここで、追加オン時間Ｔｅｘは次式で表される。

（２０）

この変形例３に係る計算式の変形によれば、式（１９）及び式（２０）を用いることで、内部メモリ１０ｍに格納するパラメータ数を削減でき、コントローラ１０の計算処理を減少させることができる。

なお、変形例３においては、入力電圧ｖ_ｉｎの半周期の開始時については、以下の計算が必要である。その理由は、図４の入力電圧ｖ_ｉｎの半周期の開始時であって、
（１）１回目の動作モードＭ１の次の動作モードＭ２（インダクタ電流ｉ_Ｌが最大点から下降する時間期間）及び
（２）１回目の動作モードＭ３の次の動作モードＭ４（インダクタ電流ｉ_Ｌが最大点から下降する時間期間）
については、目標時間Ｔｔａｒｇｅｔの検出前であるため補正できないためである。この課題を解決するために、入力電圧ｖ_ｉｎの半周期の１回目の開始時については、次式に示すように、入力電圧ｖ_ｉｎの正の半周期においてオン時間Ｔ１（ｎ－１）からＴ２（ｎ）を導出し、入力電圧ｖ_ｉｎの負の半周期においてオン時間Ｔ４（ｎ－１）からＴ３（ｎ）を導出する。

（２１）

（２２）

当該動作モードＭ２又はＭ４以降は、図４の動作モードＭ１，Ｍ２又はＭ３，Ｍ４の繰り返し動作させることで、正確にゼロアンペア点ＺＡＰでスイッチング動作させることができる。

（変形例４）
図１５は変形例４に係る同期整流型ＰＦＣ回路の構成例を示す回路図である。図１５において、変形例４に係る同期整流型ＰＦＣ回路は、交流電源１と、整流回路５１と、昇圧インダクタ２と、アクティブスイッチング素子Ｑ２と、同期整流スイッチング素子Ｑ１と、平滑キャパシタ３と、負荷４とを備えて構成される。

以上のように構成された同期整流型ＰＦＣ回路に対して、電流検出用シャント抵抗Ｒｓと、図１の制御回路２０を接続することで、同期整流型ＰＦＣ回路において、本実施形態に係るスイッチング制御処理を実行することができる。

（変形例５）
図１６は変形例５に係る同期整流型ＤＣ／ＤＣコンバータ装置の構成例を示す回路図である。図１６において、変形例７に係る同期整流型ＤＣ／ＤＣコンバータ装置は、直流電圧源５２と、昇圧インダクタ２と、アクティブスイッチング素子Ｑ２と、同期整流スイッチング素子Ｑ１と、平滑キャパシタ３と、負荷４とを備えて構成される。

以上のように構成された同期整流型ＤＣ／ＤＣコンバータ装置に対して、電流検出用シャント抵抗Ｒｓと、図１の制御回路２０を接続することで、同期整流型ＰＦＣ回路において、本実施形態に係るスイッチング制御処理を実行することができる。

（適用例）
以上の実施形態又は各変形例においては、スイッチング電源装置について説明しているが、本発明はこれに限らず、スイッチング電源装置を含む種々の電力変換装置に適用することができる。

以上の実施形態においては、シャント抵抗Ｒｓと電流検出部５により電流検出回路を構成しているが、本発明はこれに限らず、ホール素子等の電流センサを用いて電流検出回路を構成してもよい。ここで、電流検出回路は、インダクタに流れるインダクタ電流を検出し、前記検出したインダクタ電流を当該インダクタ電流に対応する電圧に変換するように構成される。

（実施形態と特許文献１との比較）
以上説明した本実施形態と、特許文献１との比較結果を表１に示す。

以上説明したように、本実施形態に係るスイッチング電源装置は、特許文献１に係るスイッチング電源装置と比較して、同期整流素子のオン時間Ｔ２の計算式と、補正時間値Ｔｃの計算式とにおいて相違点がある。これにより、本実施形態に係るスイッチング電源装置は、特許文献１に係るスイッチング電源装置と比較して、０Ａの検出精度及び変換効率ともに高くすることができるという特有の効果を有する。

以上詳述したように、本発明によれば、電流臨界モードで動作する電力変換装置において、従来例に比較してゼロアンペア点の検出精度を高くかつ変換効率を高くすることができる。これにより、電力変換装置の損失が低減され、電源装置の高密度化につながる。

１ 交流電源
２ 昇圧インダクタ
２Ａ 検出巻線
３ 平滑キャパシタ
４ 負荷
５ 電流検出部
６，６Ａ パルス発生部
１０，１０Ａ コントローラ
１１ 駆動信号発生回路
１２ 電圧検出部
１３ 電圧検出部
１４ クランプ及びパルス発生部
２０，２０Ａ 制御回路
２１ オペアンプ
２２，２２Ａ コンパレータ
３１ 整流回路
３２ 平滑キャパシタ
３３ 電流検出器
３４ インダクタ
３５ スイッチング素子
３６ ダイオード
３７ 平滑キャパシタ
３８，３９ 分圧抵抗
４０ 制御回路
４１ ゼロ電流検出回路
４２ 境界電流モード制御回路
５１ 整流回路
５２ 直流電圧源
Ｒｆ 帰還抵抗
Ｒｉ１，Ｒｉ２ 入力抵抗
Ｒｂ１ バイアス抵抗
Ｒｓ シャント抵抗
Ｑ１～Ｑ４ スイッチング素子
Ｖｂ１，Ｖｂ２，Ｖｂ３ 直流電圧源

Claims (10)

1. インダクタを含み、少なくともアクティブスイッチング素子及び同期整流スイッチング素子をそれぞれ、電流臨界モードでオン及びオフすることで、入力される交流電圧を直流電圧に変換する電力変換装置の制御回路であって、
   前記交流電圧を検出する第１の電圧検出部と、
   前記直流電圧を検出する第２の電圧検出部と、
   前記インダクタに流れるインダクタ電流を検出し、前記検出したインダクタ電流を当該インダクタ電流に対応する電圧に変換した後、前記変換された電圧を所定のしきい値と比較することで、前記インダクタ電流がゼロアンペア点を通過したことを示す所定のタイミング信号を出力する信号発生部と、
   前記検出された交流電圧、前記検出された直流電圧と、前記タイミング信号とに基づいて、所定のサンプリング周期で繰り返しかつ前記入力される交流電圧の半周期毎にリセットして、前記アクティブスイッチング素子及び同期整流スイッチング素子の各駆動信号を発生する制御回路とを備え、
   前記制御回路は、
   前記出力される直流電圧が所定の目標電圧になるように出力電圧制御によりアクティブスイッチング素子のオン時間を決定し、
   
   前記アクティブスイッチング素子の駆動信号の立下り時から前記タイミング信号までの時間を計測し、
   前記計測された時間から、予め設定された遅延時間を減算して、当該減算結果の目標時間を計算し、
   前回のサンプリング周期における入力された交流電圧の絶対値を、前回のサンプリング周期の出力された直流電圧と入力された交流電圧の絶対値の差で除算しかつ前回のサンプリング周期のアクティブスイッチング素子のオン時間を乗算した計算結果から、前記目標時間を減算して、当該減算結果の時間補正値を計算し、
   現在のサンプリング周期における入力された交流電圧の絶対値を、現在のサンプリング周期の出力された直流電圧と入力された交流電圧の絶対値の差で除算しかつ現在のサンプリング周期のアクティブスイッチング素子のオン時間を乗算した計算結果から、前記時間補正値を減算し、かつ所定の追加オン時間を加算し、当該減算及び加算の結果を、次のサンプリング周期の前記同期整流スイッチング素子のオン時間として計算し、
   前記追加オン時間は、
   （１）前記入力される交流電圧の絶対値の２倍が前記出力される直流電圧以下であるときに０であり、
   （２）前記入力される交流電圧の絶対値の２倍が前記出力される直流電圧を超えるときに予め設定された追加オン時間であり、
   前記設定された追加オン時間は、ゼロボルトスイッチングを達成するために前記アクティブスイッチング素子の寄生容量の放電及び前記同期整流スイッチング素子の寄生容量の充電に必要な電流分だけ逆流させるために必要十分な逆流時間である、電力変換装置の制御回路。
2. 前記遅延時間は、前記信号発生部が、前記タイミング信号を発生するために必要な信号処理の時間である、請求項１に記載の電力変換装置の制御回路。
3. 現在のサンプリング周期の目標時間を、次回のサンプリング周期における同期整流スイッチング素子のオン時間として用いる、請求項１又は２に記載の電力変換装置の制御回路。
4. 前記入力された交流電圧の半周期の１回目のインダクタ電流が下降するときのアクティブスイッチング素子のオン時間は、
   前回のサンプリング周期における入力された交流電圧の絶対値を、前回のサンプリング周期の出力された直流電圧と入力された交流電圧の絶対値の差で除算しかつ前回のサンプリング周期のアクティブスイッチング素子のオン時間を乗算した計算結果を用いる、請求項３に記載の電力変換装置の制御回路。
5. 前記制御回路は、次のサンプリング周期の制御のために、現在のサンプリング周期の入力された交流電圧、出力された直流電圧、及び前記アクティブスイッチング素子のオン時間を格納する記憶部を備える、請求項１～４のうちのいずれか１つに記載の電力変換装置の制御回路。
6. 前記制御回路は、次のサンプリング周期の制御のために、現在のサンプリング周期における入力された交流電圧の絶対値を、現在のサンプリング周期の出力された直流電圧と入力された交流電圧の絶対値の差で除算しかつ現在のサンプリング周期のアクティブスイッチング素子のオン時間を乗算した計算結果を所定の記憶部に格納する、請求項１～４のうちのいずれか１つに記載の電力変換装置の制御回路。
7. 前記信号発生部は、
   前記インダクタに流れるインダクタ電流を検出し、前記検出したインダクタ電流を当該インダクタ電流に対応する電圧に変換する電流検出部と、
   前記変換された電圧を所定のしきい値と比較することで、前記インダクタ電流がゼロアンペア点を通過したことを示す所定のタイミング信号であるパルス電圧を出力するパルス発生部とを備える、請求項１～６のうちのいずれか１つに記載の電力変換装置の制御回路。
8. 前記パルス発生部は、
   前記電流検出部から出力される電圧を非反転入力端子に入力し、当該電圧を、反転入力端子に入力されるしきい値電圧と比較することで、前記インダクタ電流がゼロアンペア点を通過して正値になったことを示す第１のパルス電圧を出力する第１のコンパレータと、
   前記電流検出部から出力される電圧を反転入力端子に入力し、当該電圧を、非反転入力端子に入力されるしきい値電圧と比較することで、前記インダクタ電流がゼロアンペア点を通過して負値になったことを示す第２のパルス電圧を出力する第２のコンパレータと、
   を備える、請求項７に記載の電力変換装置の制御回路。
9. 請求項１～８のうちのいずれか１つに記載の電力変換装置の制御回路を備える、
   電力変換装置。
10. 前記電力変換装置は、スイッチング電源装置、ブリッジレストーテンポール型力率改善コンバータ装置、同期整流型力率改善コンバータ装置、又はＤＣ／ＤＣ変換装置である、請求項９記載の電力変換装置。

Images